CN110571166A - 晶边刻蚀方法和半导体器件制造方法 - Google Patents
晶边刻蚀方法和半导体器件制造方法 Download PDFInfo
- Publication number
- CN110571166A CN110571166A CN201810583120.7A CN201810583120A CN110571166A CN 110571166 A CN110571166 A CN 110571166A CN 201810583120 A CN201810583120 A CN 201810583120A CN 110571166 A CN110571166 A CN 110571166A
- Authority
- CN
- China
- Prior art keywords
- film layer
- wafer
- edge
- etching
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种晶边刻蚀方法和半导体器件制造方法,所述晶边刻蚀方法,先通过旋转晶圆来对晶圆上的待晶边刻蚀的膜层的晶边区域进行多次干法刻蚀,使所述膜层的晶边的均匀性达到要求,避免晶边非均匀性而导致的晶圆翘曲问题,再对所述膜层的晶边区域进行湿法清洗,可以进一步的去除所述干法刻蚀造成的膜层不对称性以及残留缺陷,从而更好地改善膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题,提高了最终制造的半导体器件的良率;进一步地,当所述晶圆的正面上有待晶边刻蚀的上膜层且背面上有待晶边刻蚀的下膜层时,所述干法刻蚀和湿法刻蚀的叠加效果可以使得刻蚀后的上膜层和下膜层的晶边区域关于晶圆对称。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种晶边刻蚀方法和半导体器件制造方法。
背景技术
随着半导体工艺的发展,半导体器件的尺寸不断缩小,相应的技术节点不断提高,晶边(wafer bevel)对制程影响越来越大,例如在10nm及更高的技术节点的CMOS器件的双重曝光(SaDP)和四重曝光(SaQP)工艺中,晶边是影响光刻图形转移效果的重要因素之一。晶边刻蚀(bevel etch)技术由于可以改善缺陷(Defect)、击穿(Arcing)以及应力过剩(Excessive stress)等问题,提高制造的半导体器件的良率,因而越来越受到半导体制造业的重视。然而,如果晶边刻蚀不能被很好地实施,尤其是在晶边刻蚀过程中晶边引起的非均匀性无法被严格地控制时,将会引起晶圆翘曲问题,进而无法达到改善缺陷、击穿以及应力过剩等问题的效果,因而所达到的提高半导体器件良率的效果往往并不理想。
因此,需要提出一种新的晶边刻蚀方法及半导体器件制造方法,能够减少晶边刻蚀引起的非均匀性,避免晶圆翘曲问题,以提高制造的半导体器件的良率。
发明内容
本发明的目的在于提供一种晶边刻蚀方法及半导体器件制造方法,能够避免晶边非均匀性而导致的晶圆翘曲问题,提高制造的半导体器件的良率。
为了实现上述目的,本发明提供一种晶边刻蚀方法,包括以下步骤:
提供一形成有待晶边刻蚀的膜层的晶圆,所述膜层具有中央区域以及环绕所述中央区域的晶边区域;
旋转所述晶圆,对所述膜层的部分所述晶边区域进行干法刻蚀;
对所述膜层的部分所述晶边区域进行湿法清洗。
可选的,所述膜层包括形成于所述晶圆正面上的上膜层和/或形成于所述晶圆背面上的下膜层。
可选的,提供所述晶圆时,所述上膜层的中央区域被位于所述晶圆正面上方的上基环遮蔽,所述下膜层的中央区域被位于所述晶圆背面下方的下基环遮蔽,对所述膜层的部分所述晶边区域进行所述干法刻蚀和所述湿法清洗时,所述上基环保护所述上膜层的中央区域不受刻蚀,所述下基环保护所述下膜层的中央区域不受刻蚀。
可选的,在所述干法刻蚀结束后,所述上膜层的晶边区域被刻蚀的宽度小于所述下膜层的晶边区域被刻蚀的宽度;所述湿法清洗仅对所述上膜层的部分所述晶边区域进行刻蚀,或者,所述湿法清洗对所述上膜层的晶边区域的刻蚀宽度大于对所述下膜层的晶边区域的刻蚀宽度。。
可选的,所述湿法清洗后,所述上膜层的晶边区域和下膜层的晶边区域关于所述晶圆对称。
可选的,所述上膜层和所述下膜层分别包括形成有源区的膜层、形成栅极的膜层、形成接触孔的膜层以及形成金属层硬掩膜的膜层中的至少一种。
可选的,所述膜层通过离子注入工艺、热氧化工艺、热氮化工艺、炉管工艺、化学气相沉积工艺、物理气相沉积工艺和光刻工艺中的至少一种形成。
可选的,旋转所述晶圆,对所述膜层的部分所述晶边区域进行干法刻蚀的步骤包括:
a1)监测所述膜层的晶边区域的不对称程度;
b1)根据监测的结果确定所述晶圆的旋转角度;
c1)将所述晶圆旋转所述旋转角度;
d1)对旋转后的晶圆上的所述膜层的部分所述晶边区域进行等离子体刻蚀;
e1)循环执行a1)~d1),直至所述膜层的晶边区域的均匀性达到要求。
可选的,旋转所述晶圆,对所述膜层的部分所述晶边区域进行干法刻蚀的步骤包括:
a2)确定所述膜层的晶边区域的固有不对称程度;
b2)根据所述固有不对称程度和设定的旋转角度,确定所述晶圆的旋转次数;
c2)依按照顺时针方向或者逆时针方向将所述晶圆多次旋转所述旋转角度,并对每次旋转后的所述膜层的部分所述晶边区域进行一次等离子体刻蚀,直至旋转所述晶圆的次数达到所述旋转次数。
可选的,在每次所述干法刻蚀过程中,所述晶圆被静电吸盘吸附和固定;在旋转所述晶圆时,保持所述晶圆被所述静电吸盘吸附和固定,通过旋转所述静电吸盘来带动所述晶圆旋转,或者,使所述静电吸盘放开所述晶圆,并直接使所述晶圆相对所述静电吸盘旋转。
本发明还提供一种半导体器件制造方法,包括上述的晶边刻蚀方法。
可选的,所述的半导体器件制造方法还包括:在所述的晶边刻蚀方法的湿法清洗完成后,对所述膜层进行化学机械平坦化;或者,在所述膜层上沉积新的膜层;或者,通过光刻工艺结合刻蚀工艺对所述膜层进行图案化。
可选的,所述光刻工艺为单次图形曝光工艺或多重图形曝光工艺。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的晶边刻蚀方法,先通过旋转晶圆来对晶圆上的待晶边刻蚀的膜层的晶边区域进行多次干法刻蚀,即借助一种循环刻蚀的方式,使所述膜层的晶边的均匀性达到要求,能避免晶边非均匀性而导致的晶圆翘曲问题,再对所述膜层的晶边区域进行湿法清洗,可以进一步的去除所述干法刻蚀造成的膜层不对称性以及残留缺陷,从而更好地改善膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题,提高了最终制造的半导体器件的良率;进一步地,当所述晶圆的正面上有待晶边刻蚀的上膜层且背面上有待晶边刻蚀的下膜层时,所述干法刻蚀和湿法刻蚀的叠加效果可以使得刻蚀后的上膜层和下膜层的晶边区域关于晶圆对称。
2、本发明的半导体器件制造方法,包括上述的晶边刻蚀方法,经过所述晶边刻蚀方法刻蚀后的膜层,能够为后续的化学机械平坦化、膜层沉积和光刻工艺提供较为平整、均匀性高的工艺表面,进而提高了最终制造的半导体器件的良率。
附图说明
图1是本发明具体实施例的晶边刻蚀方法的流程图;
图2A至2C是本发明具体实施例的晶边刻蚀方法中的器件结构剖面示意图;
图3是本发明具体实施例中提供的晶圆的俯视结构示意图;
图4是本发明具体实施例的中提供的晶圆的剖视结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。
请参考图1,本发明提供一种晶边刻蚀方法,包括以下步骤:
S1,提供一形成有待晶边刻蚀的膜层的晶圆,所述膜层具有中央区域以及环绕所述中央区域的晶边区域;
S2,旋转所述晶圆,对所述膜层的部分所述晶边区域进行多次干法刻蚀;
S3,对所述膜层的部分所述晶边区域进行湿法清洗。
请参考图2A、图3和图4,本实施例的步骤S1中,提供的晶圆200可以是裸硅等未经任何加工的半导体基材,也可以是经过离子注入、膜层沉积、膜层刻蚀等工艺初步加工后的半导体基材,可以通过离子注入工艺、热氧化工艺、热氮化工艺、炉管工艺、化学气相沉积工艺、物理气相沉积工艺和光刻工艺中的至少一种工艺在晶圆200的正面和/或背面上形成待晶边刻蚀的膜层,图2A所示的结构中,晶圆200的正面和背面上均形成有待晶边刻蚀的膜层,其中,形成于晶圆200正面上的待晶边刻蚀的膜层定义为上膜层201,形成于晶圆200背面上的待晶边刻蚀的膜层定义为下膜层202,上膜层201和下膜层202均具有中央区域以及环绕所述中央区域的晶边区域。此外,上膜层201和下膜层202可以是单层膜,也可以是多层膜堆叠结构,即上膜层201和下膜层202可以分别包括形成有源区(AA)的膜层、形成栅极的膜层、形成接触孔(包括穿通膜层的通孔以及不穿通膜层的孔)的膜层以及形成金属层硬掩膜的膜层中的至少一种,也就是说,本实施例的晶边刻蚀可以包括形成AA区的膜层的晶边刻蚀(AA BevelEtch)、形成栅极的膜层的晶边刻蚀(Gate Bevel Etch)、形成接触孔的膜层的晶边刻蚀(CT/via Bevel Etch)以及形成金属层硬掩膜的膜层的晶边刻蚀(MHM BevelEtch)中的至少一种晶边刻蚀过程。在进行后续的步骤S2之前,可以通过静电吸盘(electrostatic chuck,ESC)200a等用于载置晶圆的承载基座(pedestal),来吸附并固定晶圆200,通过上基环(upper pedestal ring,upper PEZ)203对上膜层201的中央区域进行遮蔽保护,并暴露出上膜层201的晶边区域,通过下基环(bottom pedestal ring,bottomPEZ)204对下膜层202的中央区域进行遮蔽保护,并暴露出下膜层202的晶边区域,由此,后续的步骤S2和步骤S3的蚀刻工艺不会蚀刻到上膜层201和下膜层202的中央区域,仅对上膜层201和下膜层202的晶边区域进行刻蚀,因此,上基环203可以包括呈连续整面结构且用于遮蔽上膜层201的中央区域的上中央遮蔽区,且所述上中央遮蔽区的大小、形状与位置可恰好对应至上膜层201的中央区域而设置,上基环203还可以包括环绕在所述上中央遮蔽区的外沿设置的上晶边遮蔽区(呈环形),用于遮蔽上膜层201的部分晶边区域,所述上晶边遮蔽区的大小、形状与位置可恰好对应至上膜层201的待保留的晶边区域而设置,下基环204可以包括呈连续整面结构且用于遮蔽下膜层202的中央区域的下中央遮蔽区,且所述下中央遮蔽区的大小、形状与位置可恰好对应至下膜层202的中央区域而设置,下基环204还可以包括环绕在所述下中央遮蔽区的外沿设置的下晶边遮蔽区(呈环形),用于遮蔽下膜层202的部分晶边区域,且所述下晶边遮蔽区的大小、形状与位置可恰好对应至下膜层202的待保留的晶边区域而设置。优选地,上基环203的边缘与上膜层201的中央区域的边缘之间的相对距离小于等于0.1毫米,下基环204的边缘与下膜层202的中央区域的边缘之间的相对距离小于等于0.1毫米,但不限于此。在本发明的其他实施例中,步骤S1中的待晶边刻蚀的上膜层201和下膜层202可以仅具其一,即需要晶边刻蚀的膜层,仅仅是形成于晶圆200的正面上的上膜层201,也可以仅仅是形成于晶圆200的背面上的下膜层202。此外,上膜层201被所述上基环203暴露出的晶边区域的宽度和下膜层202被所述下基环204暴露出的晶边区域的宽度,可以相同,也可以不同,优选为不同,由此可以在后续的步骤S2中,可以对上膜层201和下膜层202的被暴露出的所有晶边区域进行刻蚀,且能够精准的控制上膜层201和下膜层202的晶边区域的刻蚀宽度。
在本发明的其他实施例中,也可以通过边缘光刻胶去除(EBR,Edge BeadRemoval)工艺等暴露出相应膜层(即待晶边刻蚀的膜层)的晶边区域,比如先在形成有待晶边刻蚀的膜层的晶圆200的整个表面上涂覆光刻胶,然后采用晶片边缘曝光(WEE,WaferEdge Exposure)工艺曝光晶圆边缘,接着在显影或特殊溶剂中溶解去除待晶边刻蚀的膜层的边缘上的光刻胶,此时,待晶边刻蚀的膜层的中央区域被光刻胶保护和覆盖,而即将被刻蚀的晶边区域被暴露出来。
请参考图2B和图3,在步骤S2中,通过旋转晶圆200,来实现对晶圆200上的待晶边刻蚀的膜层的部分所述晶边区域的多次干法刻蚀(即一种循环刻蚀),使所述膜层的晶边的均匀性达到要求,且能够避免晶边非均匀性而导致的晶圆翘曲问题,且在每次干法刻蚀过程中,所述晶圆200被静电吸盘(ESC)200a吸附和固定;在旋转所述晶圆200时,保持所述晶圆200被所述静电吸盘(ESC)200a吸附和固定,可以通过旋转所述静电吸盘(ESC)200a来带动所述晶圆200旋转,或者,使所述静电吸盘(ESC)200a放开所述晶圆200,使得晶圆200能够自由活动,此时直接使所述晶圆200相对所述静电吸盘(ESC)200a旋转。一般地,在每次干法刻蚀过程中,对上膜层201的晶边区域和下膜层202的晶边区域的刻蚀宽度不同,即每次干法刻蚀均是对上膜层201的部分晶边区域和下膜层202的部分晶边区域刻蚀。
在步骤S2中的循环干法刻蚀的一种具体实现过程可以包括以下步骤:
a1)监测待晶边刻蚀的膜层的晶边区域的不对称程度,即监测上膜层201或下膜层202的晶边区域的不对称程度,或者同时监测上膜层201和下膜层202的晶边区域的不对称程度,且在第一次干法刻蚀前监测到的上膜层201和下膜层202的晶边区域的不对称程度分别为上膜层201和和下膜层202的晶边区域的固有不对称程度;
b1)根据监测的结果确定所述晶圆200的旋转角度;
c1)将所述晶圆200旋转所述旋转角度;
d1)对旋转后的所述晶圆200上的所述待晶边刻蚀膜层的部分所述晶边区域进行一次等离子体刻蚀,在此过程中,所述上膜层201的中央区域被位于所述晶圆200正面上方的上基环203遮蔽,所述上基环203保护所述上膜层201的中央区域不受等离子体的刻蚀,所述下膜层202的中央区域被位于所述晶圆200背面下方的下基环204遮蔽,所述下基环204保护所述下膜层202的中央区域不受等离子体的刻蚀;
e1)循环执行a1)~d1),直至所述膜层的晶边区域的均匀性达到要求。
在上述的循环干法刻蚀中,每次等离子体刻蚀后的步骤a1)中监测到的待晶边刻蚀的膜层的晶边区域的不对称程度一般会发生变化,而步骤b1)中确定的所述晶圆200的旋转角度可以保持不变,也可以随之变化,因此e1)中循环执行的次数(即晶圆200的旋转次数)实际上取决于每次的旋转角度以及待晶边刻蚀的膜层的晶边区域的固有不对称程度,这种循环干法刻蚀的方法对晶边区域刻蚀(例如刻蚀工艺参数以及旋转角度)进行实时调整,使得每次刻蚀效果更佳,但是因为每次刻蚀后均需要重新监测膜层的不对称程度,而且每次旋转晶圆的角度可能会不同,因此对刻蚀设备的控制系统的性能要求较高。
在步骤S2中的循环干法刻蚀的另一种具体实现过程可以包括以下步骤:
a2)确定待晶边刻蚀的膜层的晶边区域的固有不对称程度,例如在第一次等离子体刻蚀之前测量到的上膜层201和下膜层202的晶边区域的不对称程度分别为上膜层201和和下膜层202的晶边区域的固有不对称程度;
b2)根据所述固有不对称程度和设定的旋转角度,确定所述晶圆200的旋转次数;
c2)依按照顺时针方向或者逆时针方向将所述晶圆200多次旋转所述旋转角度,并对每次旋转后的所述膜层的部分所述晶边区域进行一次等离子体刻蚀,直至旋转所述晶圆200的次数达到所述旋转次数;在每次等离子体刻蚀过程中,所述上膜层201的中央区域被位于所述晶圆200正面上方的上基环203遮蔽,所述上基环203保护所述上膜层201的中央区域不受等离子体的刻蚀,所述下膜层202的中央区域被位于所述晶圆200背面下方的下基环204遮蔽,所述下基环204保护所述下膜层202的中央区域不受等离子体的刻蚀。
在上述的循环干法刻蚀中,只需要在第一次干法刻蚀(即第一次等离子体刻蚀)前对所述待晶边刻蚀的膜层的晶边区域进行一次不对称程度监测即可,且每次旋转晶圆的角度不变,因此这种循环干法刻蚀的方法相对简单,对刻蚀设备的控制系统的性能要求相对较低,但是刻蚀效果可能相对变弱。
在步骤S2结束时,上膜层201的刻蚀宽度(即上膜层201的晶边区域经循环多次的干法刻蚀后被刻蚀的总宽度)通常不等于下膜层202的刻蚀宽度(即下膜层201的晶边区域经循环多次的干法刻蚀后被刻蚀的总宽度),例如图2B中,上膜层201的刻蚀宽度(例如为1mm)比下膜层202的刻蚀宽度(例如为1.5mm)小很多,从而使得上膜层201和下膜层202之间产生严重的不对称刻蚀问题,因此需要借助步骤S3对此问题进行修正。其中,相应膜层的晶边区域的刻蚀宽度可以是刻蚀后所述膜层的晶边区域的最外沿与所述晶圆200的最外沿之间的水平距离。
具体地,请参考图2C,在本实施例的步骤S3中,可以根据上膜层201和下膜层202的材质选取合适的刻蚀液(可以为酸性溶液,也可以为碱性溶液),来对上膜层201的晶边区域或者同时对上膜层201的部分晶边区域和下膜层202的部分晶边区域进行湿法刻蚀,该刻蚀液使得上膜层201相对下膜层202具有很高的刻蚀选择比,能仅对所述上膜层201的部分晶边区域进行刻蚀,或者,对所述上膜层201的晶边区域的刻蚀宽度大于对所述下膜层202的晶边区域的刻蚀宽度,从而最终使得湿法清洗完成后的上膜层201的晶边区域和下膜层202的晶边区域关于所述晶圆200上下对称。
在本发明的其他实施例中,在步骤S2结束时,若上膜层201的刻蚀宽度与下膜层202的刻蚀宽度之间的差距满足小于一设定值,或者说,上膜层201的晶边区域和下膜层202的晶边区域关于所述晶圆200上下对称的程度满足要求,则在步骤S3中,可以根据上膜层201和下膜层202的材质选取合适的清洗液(例如去离子水等),来同时对上膜层201的晶边区域和下膜层202的晶边区域进行湿法清洗,以进一步同时刻蚀上膜层201的晶边区域和下膜层202的晶边区域以修整上膜层201和下膜层202的晶边外沿至要求位置,同时去除步骤S2中的刻蚀残留等,从而更好地改善膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题,提高了最终制造的半导体器件的良率。
此外,在各实施例的步骤S3中,所述上膜层201的中央区域可以保持被上基环203遮蔽,从而使得所述上基环203继续保护所述上膜层201的中央区域不受湿法清洗的刻蚀液的刻蚀,所述下膜层202的中央区域可以保持被下基环204遮蔽,从而使得所述下基环204继续保护所述下膜层202的中央区域不受湿法清洗的刻蚀液的刻蚀。
需要说明的是,本发明提供的晶边刻蚀方法,能够用于控制从有源区(AA区)晶边刻蚀到后段制程(BEOL)晶边刻蚀的晶边刻蚀效果,当在晶圆的正面上或者背面上的待晶边刻蚀的膜层为叠层结构时,对各层膜进行相应的晶边刻蚀时,每层膜的晶边刻蚀宽度是逐渐变大,即从AA区的晶边刻蚀到后段制程(BEOL)的晶边刻蚀,晶边的刻蚀宽度逐渐变大,最终形成一种正的金字塔结构,或者,每层膜的晶边刻蚀宽度是逐渐变小,即从AA区的晶边刻蚀到后段制程(BEOL)的晶边刻蚀,晶边的刻蚀宽度逐渐变小,最终形成一种倒的金字塔结构。,此外,各膜层的晶边刻蚀工艺并不限定在紧随相应膜层的刻蚀工艺(即对相应膜层进行图形化形成部件的工艺)之后,而是可以在其他任何半导体工艺之后执行,例如沉积工艺、光刻工艺之后。
综上所述,本发明的晶边刻蚀方法,先通过旋转晶圆来对晶圆上的待晶边刻蚀的膜层的晶边区域进行多次干法刻蚀,即借助一种循环刻蚀的方式,使所述膜层的晶边的均匀性达到要求,能够避免晶边非均匀性引起的晶圆翘曲问题,再对所述膜层的晶边区域进行湿法清洗,可以进一步的去除所述干法刻蚀造成的膜层不对称性以及残留缺陷,从而更好地改善膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题,提高了最终制造的半导体器件的良率;进一步地,当所述晶圆的正面上有待晶边刻蚀的上膜层且背面上有待晶边刻蚀的下膜层时,所述干法刻蚀和湿法刻蚀的叠加效果可以使得刻蚀后的上膜层和下膜层的晶边区域关于晶圆对称。
此外,本发明还提供一种半导体器件制造方法,包括上述的晶边刻蚀方法,即请参考图1,所述半导体器件制造方法具体包括以下过程:
S1,提供一形成有待晶边刻蚀的膜层的晶圆,所述膜层具有中央区域以及环绕所述中央区域的晶边区域;
S2,旋转所述晶圆,对所述膜层的部分所述晶边区域进行多次干法刻蚀;
S3,对所述膜层的部分所述晶边区域进行湿法清洗。
在步骤S3之后,所述的半导体器件制造方法还包括:对所述膜层进行化学机械平坦化;或者,在所述膜层上沉积新的膜层;或者,通过光刻工艺结合刻蚀工艺对所述膜层进行图案化。可选的,所述光刻工艺为单次图形曝光工艺或多重图形曝光工艺,所述多重图形曝光工艺可以是自对准双重曝光(SADP)工艺或者自对准四重曝光(SADP)工艺。
将本发明的晶边刻蚀方法或者半导体器件制造方法应用于10nm CMOS器件的制造后发现,晶圆翘曲问题得到显著改善,其中应用本发明的晶边刻蚀方法来完成相应晶边刻蚀的膜层,能够为后续的化学机械平坦化、膜层沉积和光刻工艺提供较为平整、均匀性高的工艺表面,从而使得最终制得的半导体器件的良率得到显著的提升。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种晶边刻蚀方法,其特征在于,包括以下步骤:
提供一形成有待晶边刻蚀的膜层的晶圆,所述膜层具有中央区域以及环绕所述中央区域的晶边区域;
旋转所述晶圆,对所述膜层的部分所述晶边区域进行多次干法刻蚀;
对所述膜层的部分所述晶边区域进行湿法清洗。
2.如权利要求1所述的晶边刻蚀方法,其特征在于,所述膜层包括形成于所述晶圆正面上的上膜层和/或形成于所述晶圆背面上的下膜层。
3.如权利要求2所述的晶边刻蚀方法,其特征在于,提供所述晶圆时,所述上膜层的中央区域被位于所述晶圆正面上方的上基环遮蔽,所述下膜层的中央区域被位于所述晶圆背面下方的下基环遮蔽,对所述膜层的部分所述晶边区域进行所述多次干法刻蚀和所述湿法清洗时,所述上基环保护所述上膜层的中央区域不受刻蚀,所述下基环保护所述下膜层的中央区域不受刻蚀。
4.如权利要求2所述的晶边刻蚀方法,其特征在于,在所述多次干法刻蚀结束后,所述上膜层的晶边区域被刻蚀的宽度小于所述下膜层的晶边区域被刻蚀的宽度;所述湿法清洗仅对所述上膜层的部分所述晶边区域进行刻蚀,或者,所述湿法清洗对所述上膜层的晶边区域的刻蚀宽度大于对所述下膜层的晶边区域的刻蚀宽度。
5.如权利要求2所述的晶边刻蚀方法,其特征在于,所述湿法清洗后,所述上膜层的晶边区域和下膜层的晶边区域关于所述晶圆对称。
6.如权利要求2所述的晶边刻蚀方法,其特征在于,所述上膜层和所述下膜层分别包括形成有源区的膜层、形成栅极的膜层、形成接触孔的膜层以及形成金属层硬掩膜的膜层中的至少一种。
7.如权利要求1至6中任一项所述的晶边刻蚀方法,其特征在于,所述膜层通过离子注入工艺、热氧化工艺、热氮化工艺、炉管工艺、化学气相沉积工艺、物理气相沉积工艺和光刻工艺中的至少一种形成。
8.如权利要求1至6中任一项所述的晶边刻蚀方法,其特征在于,旋转所述晶圆,对所述膜层的部分所述晶边区域进行多次干法刻蚀的步骤包括:
a1)监测所述膜层的晶边区域的不对称程度;
b1)根据监测的结果确定所述晶圆的旋转角度;
c1)将所述晶圆旋转所述旋转角度;
d1)对旋转后的晶圆上的所述膜层的部分所述晶边区域进行一次等离子体刻蚀;
e1)循环执行a1)~d1),直至所述膜层的晶边区域的均匀性达到要求。
9.如权利要求1至6中任一项所述的晶边刻蚀方法,其特征在于,旋转所述晶圆,对所述膜层的部分所述晶边区域进行多次干法刻蚀的步骤包括:
a2)确定所述膜层的晶边区域的固有不对称程度;
b2)根据所述固有不对称程度和设定的旋转角度,确定所述晶圆的旋转次数;
c2)按照顺时针方向或者逆时针方向将所述晶圆多次旋转所述旋转角度,并对每次旋转后的所述膜层的部分所述晶边区域进行一次等离子体刻蚀,直至旋转所述晶圆的次数达到所述旋转次数。
10.如权利要求1所述的晶边刻蚀方法,其特征在于,在每次所述干法刻蚀过程中,所述晶圆被静电吸盘吸附和固定;在旋转所述晶圆时,保持所述晶圆被所述静电吸盘吸附和固定,通过旋转所述静电吸盘来带动所述晶圆旋转,或者,使所述静电吸盘放开所述晶圆,并直接使所述晶圆相对所述静电吸盘旋转。
11.一种半导体器件制造方法,其特征在于,包括权利要求1至10中任一项所述的晶边刻蚀方法。
12.如权利要求11所述的半导体器件制造方法,其特征在于,还包括:在所述的晶边刻蚀方法的湿法清洗完成后,对所述膜层进行化学机械平坦化;或者,在所述膜层上沉积新的膜层;或者,通过光刻工艺结合刻蚀工艺对所述膜层进行图案化。
13.如权利要求12所述的半导体器件制造方法,其特征在于,所述光刻工艺为单次图形曝光工艺或多重图形曝光工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810583120.7A CN110571166B (zh) | 2018-06-05 | 2018-06-05 | 晶边刻蚀方法和半导体器件制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810583120.7A CN110571166B (zh) | 2018-06-05 | 2018-06-05 | 晶边刻蚀方法和半导体器件制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110571166A true CN110571166A (zh) | 2019-12-13 |
CN110571166B CN110571166B (zh) | 2022-02-15 |
Family
ID=68772313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810583120.7A Active CN110571166B (zh) | 2018-06-05 | 2018-06-05 | 晶边刻蚀方法和半导体器件制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110571166B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115954302A (zh) * | 2023-02-03 | 2023-04-11 | 北京北方华创微电子装备有限公司 | 晶边刻蚀设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060079380A (ko) * | 2004-12-30 | 2006-07-06 | 동부일렉트로닉스 주식회사 | 반도체 웨이퍼의 모서리 처리 방법 |
CN103794468A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种晶边刻蚀方法 |
CN104882407A (zh) * | 2014-02-27 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN107527863A (zh) * | 2016-06-22 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
-
2018
- 2018-06-05 CN CN201810583120.7A patent/CN110571166B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060079380A (ko) * | 2004-12-30 | 2006-07-06 | 동부일렉트로닉스 주식회사 | 반도체 웨이퍼의 모서리 처리 방법 |
CN103794468A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种晶边刻蚀方法 |
CN104882407A (zh) * | 2014-02-27 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN107527863A (zh) * | 2016-06-22 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115954302A (zh) * | 2023-02-03 | 2023-04-11 | 北京北方华创微电子装备有限公司 | 晶边刻蚀设备 |
CN115954302B (zh) * | 2023-02-03 | 2023-11-14 | 北京北方华创微电子装备有限公司 | 晶边刻蚀设备 |
Also Published As
Publication number | Publication date |
---|---|
CN110571166B (zh) | 2022-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4996155B2 (ja) | 半導体装置及びその製造方法 | |
US7319073B2 (en) | Method of reducing silicon damage around laser marking region of wafers in STI CMP process | |
US10373826B2 (en) | Metal interconnect structure | |
US7781343B2 (en) | Semiconductor substrate having a protection layer at the substrate back side | |
TWI742191B (zh) | 半導體裝置的形成方法 | |
US20140162459A1 (en) | Methods of Forming A Pattern On A Substrate | |
TWI598958B (zh) | 微電子基板上之乾硬式遮罩的移除方法 | |
US20020132393A1 (en) | Method for clamping a semiconductor device in a manufacturing process | |
CN110571166B (zh) | 晶边刻蚀方法和半导体器件制造方法 | |
JP2006253207A (ja) | 塗布膜形成方法,半導体装置の製造方法 | |
US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
US8937018B2 (en) | Methods of forming a pattern on a substrate | |
TW201537620A (zh) | 半導體元件的製作方法 | |
US11107681B2 (en) | Method of fabricating semiconductor device by removing material on back side of substrate | |
US20160246171A1 (en) | Method for Patterning Using a Composite Pattern | |
CN112420495A (zh) | 形成屏蔽层的方法与形成光致抗蚀剂层的设备和方法 | |
JP6793488B2 (ja) | 半導体装置の製造方法 | |
JPS6347924A (ja) | 半導体装置の製造方法 | |
US9653293B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
TW202238285A (zh) | 半導體顯影工具和操作方法 | |
KR0172718B1 (ko) | 반도체 소자의 형성방법 | |
WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
US6777345B2 (en) | Patterning methods for fabricating semiconductor devices | |
CN117594427A (zh) | 一种提高激光标记区域清晰度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |