CN103794468A - 一种晶边刻蚀方法 - Google Patents

一种晶边刻蚀方法 Download PDF

Info

Publication number
CN103794468A
CN103794468A CN201210422871.3A CN201210422871A CN103794468A CN 103794468 A CN103794468 A CN 103794468A CN 201210422871 A CN201210422871 A CN 201210422871A CN 103794468 A CN103794468 A CN 103794468A
Authority
CN
China
Prior art keywords
crystal edge
rete
etching
crystal
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210422871.3A
Other languages
English (en)
Inventor
张海洋
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210422871.3A priority Critical patent/CN103794468A/zh
Publication of CN103794468A publication Critical patent/CN103794468A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种晶边刻蚀方法，涉及半导体技术领域。该晶边刻蚀方法，在对拟进行晶边刻蚀的膜层进行晶边刻蚀前，包括对所述拟进行晶边刻蚀的膜层的晶边进行监测并根据反馈的监测结果确定所述膜层的晶边刻蚀距离的步骤。本发明的晶边刻蚀方法，由于在各膜层的晶边刻蚀前对晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离，因此可以对各膜层的晶边实现精确刻蚀，可以更好地改善各膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题，提高了最终制造的半导体器件的良率。

Description

一种晶边刻蚀方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种晶边刻蚀方法。
背景技术
在半导体技术领域中，在半导体器件的制造过程中，往往需要利用许多的多晶硅层、金属内连线层以及低介电材料层等材料来形成所需的半导体器件。然而，晶片上所沉积的膜层往往具有厚度均的问题或是表面水平高度不一的问题。这种膜层厚度不均的问题在晶边（waferbevel）附件尤为明显，往往会导致晶边附近的晶片特别厚，这会造成半导体器件（尤其晶片边缘的die）的缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题，最终影响所制造的半导体器件的良率。 
晶边刻蚀（bevel etch）技术由于可以改善缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题，提高最终制造的半导体器件的良率，因而越来越受到半导体制造业的重视。然而，如果晶边刻蚀不能被很好地实施，尤其当晶边刻蚀距离无法被严格地控制，将无法达到改善缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题的效果。在现有技术中，各种晶边刻蚀的技术方案均没有很好地控制晶边刻蚀距离，因而所达到的提高半导体器件良率的效果往往并不理想。 
因此，需要提出一种新的晶边刻蚀方法，以提高制造的半导体器件的良率。 
发明内容
针对现有技术的不足，本发明提供了一种晶边刻蚀方法。 
该晶边刻蚀方法，在对拟进行晶边刻蚀的膜层进行晶边刻蚀前，包括对所述拟进行晶边刻蚀的膜层的晶边进行监测并根据反馈的监 测结果确定所述膜层的晶边刻蚀距离的步骤。 
其中，所述拟进行晶边刻蚀的膜层包括形成有源区的膜层、形成栅极的膜层、形成接触孔的膜层、形成金属层硬掩膜的膜层、形成通孔的膜层中的至少一种。 
其中，所述方法包括对形成AA区的膜层、形成栅极的膜层、形成接触孔的膜层、形成金属层硬掩膜的膜层以及形成通孔的膜层进行晶边刻蚀的步骤，并且所述各膜层的晶边刻蚀距离逐渐减小。 
其中，所述方法包括： 
步骤S101：光刻形成半导体器件的有源区，并对形成有源区的膜层进行边缘光刻胶去除工艺； 
步骤S102：对所述形成有源区的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成有源区的膜层的晶边刻蚀距离； 
步骤S103：以所述晶边刻蚀距离对所述形成有源区的膜层的晶边进行刻蚀。 
优选的，在所述步骤S 102中，所确定的晶边刻蚀距离为1.5mm。 
进一步的，在所述步骤S103之后，还包括： 
步骤S201、光刻形成栅极，并对形成栅极的膜层进行边缘光刻胶去除工艺； 
步骤S202、对所述形成栅极的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成栅极的膜层的晶边刻蚀距离； 
步骤S203：以所述晶边刻蚀距离对所述形成栅极的膜层的晶边进行刻蚀。 
优选的，在所述步骤S202中，所确定的晶边刻蚀距离为1.3mm。 
进一步的，在所述步骤S203之后，还包括： 
步骤S301：光刻形成接触孔，并对形成接触孔的膜层进行边缘光刻胶去除工艺； 
步骤S302：对所述形成接触孔的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成接触孔的膜层的晶边刻蚀距离； 
步骤S303：以所述晶边刻蚀距离对所述形成接触孔的膜层的晶边进行刻蚀。 
优选的，在所述步骤S302中，所确定的晶边刻蚀距离为1.1mm。 
进一步的，在所述步骤S303之后，还包括： 
步骤S401：光刻形成金属层硬掩膜，并对形成金属层硬掩膜的膜层进行边缘光刻胶去除工艺； 
步骤S402：对所述形成金属层硬掩膜的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成金属层硬掩膜的膜层的晶边刻蚀距离； 
步骤S403：以所述晶边刻蚀距离对所述形成金属层硬掩膜的膜层的晶边进行刻蚀。 
优选的，在所述步骤S402中，所确定的晶边刻蚀距离为0.9mm。 
进一步的，在所述步骤S403之后还包括： 
步骤S501：光刻形成通孔，并对形成通孔的膜层进行边缘光刻胶去除工艺； 
步骤S502：对所述形成通孔的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成通孔的膜层的晶边刻蚀距离； 
步骤S503：以所述晶边刻蚀距离对所述形成通孔的膜层的晶边进行刻蚀。 
优选的，在所述步骤S502中，所确定的晶边刻蚀距离为0.5mm。 
本发明实施例的晶边刻蚀方法，由于在各膜层的晶边刻蚀前对晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离，因此可以对各膜层的晶边实现精确刻蚀，可以更好地改善各膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题，提高了最终制造的半导体器件的良率。 
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。 
附图中： 
图1为本发明实施例提出的一种晶边刻蚀方法的流程图。 
具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为 彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。 
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。 
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的晶边刻蚀方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。 
本发明实施例提供一种晶边刻蚀方法。下面，参照图1来描述本发明提出的晶边刻蚀方法的一个示例性方法的详细步骤。其中，图1为本发明实施例提出的一种晶边刻蚀方法的流程图。 
本发明实施例提供的晶边刻蚀方法，用于控制从有源区（AA区）晶边刻蚀到后段制程（BEOL）晶边刻蚀的晶边刻蚀距离。其中，在本发明实施例中，晶边刻蚀距离，是指从相应膜层（拟进行晶边刻蚀的膜层）的晶边的最外延起算的、晶边刻蚀时相应膜层被刻蚀的宽度（距离）；比如，如果刻蚀距离为1.5mm，则相应膜层从晶边的最外延起向内侧延伸的1.5mm宽度范围内的部分被刻蚀。在本发明实施例的晶边刻蚀方法中，在进行每一步的晶边刻蚀之前，都需要事先对晶边进行监测以确定实际的刻蚀距离，然后据此设定晶边刻蚀设备，以使晶边刻蚀更有针对性、更精确。并且，在本发明实施例的晶边刻蚀方法中，对各膜层进行晶边刻蚀时，所选定的刻蚀距离是逐渐减小的，即从AA区的晶边刻蚀到后段制程（BEOL）的晶边刻蚀，晶边的刻蚀距离逐渐减小。在本发明实施例中，各膜层的晶边刻蚀工艺并不限定在紧随相应膜层的刻蚀工艺（即对相应膜层进行图形化形成部件的工艺）之后，而是可以在其他任何半导体工艺之后执行；当然， 一般仍需满足在晶边刻蚀的过程中，晶边刻蚀距离可控且刻蚀距离小于前一膜层的晶边刻蚀距离。 
当然，在本发明实施例中，所选定的最小的晶边刻蚀距离，应当满足设备的要求以及前工艺比如WEE或EBR的限制。比如，如果WEE或EBR的最小距离为0.5mm，那么，在晶边刻蚀时所选定的最小的晶边刻蚀距离应不小于0.5mm。 
在本发明实施例中，形成AA区的膜层的晶边刻蚀（AA BevelEtch）、形成栅极的膜层的晶边刻蚀（Gate Bevel Etch）、形成接触孔的膜层的晶边刻蚀（CT Bevel Etch）、形成金属层硬掩膜的膜层的晶边刻蚀（M-HM Bevel Etch）、形成接触孔的膜层的晶边刻蚀（AIO EtchBevel Etch）等晶边刻蚀工艺，均是指针对相应膜层的晶边进行的晶边刻蚀工艺。并且，在具体进行晶边刻蚀的步骤之前，需要暴露出相应膜层（即拟进行晶边刻蚀的膜层）的晶边，故一般需要进行边缘光刻胶去除（EBR，Edge Bead Removal）工艺（该工艺可去除边缘光刻胶），比如采用晶片边缘曝光（WEE，Wafer Edge Exposure）工艺，具体地，在完成图形的曝光后，用激光曝光硅片边缘，然后在显影或特殊溶剂中溶解光刻胶，以去除边缘光刻胶。 
下面，以更具体的实施方式，示例性地介绍本发明实施例提供的晶边刻蚀方法。本发明实施例的晶边刻蚀方法，具体包括如下步骤： 
步骤1、对形成AA区的膜层的晶边进行刻蚀。 
具体地，步骤1可以包括如下步骤： 
步骤101、光刻形成半导体器件的AA区（AA lithography），并对形成AA区的膜层进行边缘光刻胶去除（EBR）工艺。 
其中，EBR工艺优选采用硅片边缘曝光（WEE）工艺。 
步骤102、对形成AA区的膜层的晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离。 
示例性地，在本发明实施例中，所确定的形成AA区的膜层的晶边刻蚀距离为1.5mm。 
具体的，可以选用现有技术中任何可以对晶边进行监测的晶边监测设备，实现对晶边的监测。监测的内容主要是晶边的形貌，以据此确定可以采用的合适的晶边刻蚀距离。 
在确定晶边刻蚀距离后，一般据此对选用的晶边刻蚀设备进行设置。其中，晶边刻蚀可以选用现有技术中的任何可以进行晶边刻蚀的设备，只要满足工艺要求即可。比如，现有技术中，一般通过等离子体约束环（plasma confinement rings）实现对晶边的刻蚀，应用等离子体约束环的晶边刻蚀设备，可以通过设置该刻蚀设备的upper PEZring的位置来设定晶边刻蚀距离，那么，如果在本发明实施例中选用该设备，则应根据上述确定的晶边刻蚀距离，设定该设备的upper PEZring的位置。 
关于晶边监测设备和晶边刻蚀设备，本领域的技术人员可以根据实际需要进行选择，在此不再赘述。 
步骤103、以上述确定的晶边刻蚀距离对所述形成AA区的膜层的晶边进行刻蚀。 
具体地，在确定晶边刻蚀距离后，利用晶边刻蚀设备对所述形成AA区的膜层的晶边进行刻蚀。 
本步骤的晶边刻蚀（bevel etch），由于通过监测确定了合适的刻蚀距离，因此，可以更好地改善形成AA区的膜层在晶片（硅片）边缘造成的缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题（即减少了缺陷的来源），提高最终制造的半导体器件尤其位于晶片边缘的晶粒（die）的良率。 
在本发明实施例的后续各步骤中，关于晶边监测设备的选择以及晶边刻蚀设备的设定等，与步骤1相同，故不再进行赘述。 
步骤2、对形成栅极的膜层的晶边进行刻蚀。 
具体地，步骤2可以包括如下步骤： 
步骤201、光刻形成栅极（Gate lithography），并对形成栅极的膜层（比如多晶硅层）进行边缘光刻胶去除（EBR）工艺。 
其中，EBR工艺优选采用硅片边缘曝光（WEE）工艺。 
步骤202、对形成栅极的膜层的晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离。 
优选的，形成栅极的膜层的晶边刻蚀距离小于形成AA区的膜层的晶边刻蚀距离。示例性地，在本发明实施例中，所确定的形成栅极的膜层的晶边刻蚀距离为1.3mm。 
步骤203、以上述确定的晶边刻蚀距离对所述形成栅极的膜层的晶边进行刻蚀。 
本步骤中的晶边刻蚀（bevel etch），由于通过监测确定了合适的刻蚀距离（并且，晶边刻蚀距离小于前一层的晶边刻蚀距离），因此，可以更好地改善形成栅极的膜层在晶片（硅片）边缘造成的缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题，提高最终制造的半导体器件尤其位于晶片边缘的晶粒（die）的良率。 
步骤3、对形成接触孔（CT）的膜层（比如层间介电层ILD）的晶边进行刻蚀。 
具体地，步骤3可以包括如下步骤： 
步骤301、光刻形成接触孔（CT lithography），对形成接触孔的膜层进行边缘光刻胶去除（EBR）工艺。 
其中，EBR工艺优选采用硅片边缘曝光（WEE）工艺。 
步骤302、对形成接触孔的膜层的晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离。 
优选的，形成接触孔的膜层的晶边刻蚀距离小于形成栅极的膜层的晶边刻蚀距离。示例性地，在本发明实施例中，所确定的形成接触孔的膜层的晶边刻蚀距离为1.1mm。 
步骤303、以上述确定的晶边刻蚀距离对所述形成接触孔的膜层的晶边进行刻蚀。 
本步骤中的晶边刻蚀（bevel etch），由于通过监测确定了合适的刻蚀距离（并且，其晶边刻蚀距离小于前一层的晶边刻蚀距离），因此，可以更好地改善形成接触孔的膜层在晶片（硅片）边缘造成的缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题，提高最终制造的半导体器件尤其位于晶片边缘的晶粒（die）的良率。 
步骤4、对形成金属层硬掩膜（M-HM）的膜层的晶边进行刻蚀。 
具体地，步骤4可以包括如下步骤： 
步骤401、光刻形成金属层硬掩膜（M-HM lithography），并对形成金属层硬掩膜的膜层（即金属层硬掩膜层）进行边缘光刻胶去除（EBR）工艺。 
其中，EBR工艺优选采用硅片边缘曝光（WEE）工艺。 
步骤402、对形成金属层硬掩膜的膜层的晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离。 
优选的，形成金属层硬掩膜的膜层的晶边刻蚀距离小于形成接触孔的膜层的晶边刻蚀距离。示例性地，在本发明实施例中，所确定的形成金属层硬掩膜的膜层的晶边刻蚀距离为0.9mm。 
步骤403、以上述确定的晶边刻蚀距离对所述形成金属层硬掩膜的膜层的晶边进行刻蚀。 
本步骤中的晶边刻蚀（bevel etch），由于通过监测确定了合适的刻蚀距离（并且，其晶边刻蚀距离小于前一层的晶边刻蚀距离），因此，可以更好地改善形成金属层硬掩膜的膜层在晶片（硅片）边缘造成的缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题，提高最终制造的半导体器件尤其位于晶片边缘的晶粒（die）的良率。 
步骤5、对形成通孔（Via）的膜层的晶边进行刻蚀。 
具体地，步骤5可以包括如下步骤： 
步骤501、光刻形成通孔（Via lithography），并对形成通孔的膜层（比如金属层等）进行边缘光刻胶去除（EBR）工艺。 
其中，EBR工艺优选采用硅片边缘曝光（WEE）工艺。 
步骤502、对形成通孔的膜层的晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离。 
优选的，形成通孔的膜层的晶边刻蚀距离小于形成金属层硬掩膜的膜层的晶边刻蚀距离。示例性地，在本发明实施例中，所确定的形成通孔的膜层的晶边刻蚀距离为0.5mm。 
步骤503、以上述确定的晶边刻蚀距离对所述形成通孔的膜层的晶边进行刻蚀。 
本步骤中的晶边刻蚀（bevel etch），由于通过监测确定了合适的刻蚀距离（并且，其晶边刻蚀距离小于前一层的晶边刻蚀距离），因此，可以更好地改善形成通孔的膜层在晶片（硅片）边缘造成的缺陷（defect）、击穿（arcing）以及应力过剩（excessive stress）等问题，提高最终制造的半导体器件尤其位于晶片边缘的晶粒（die）的良率。 
至此，完成了本发明实施例的示例性的晶边刻蚀方法的介绍。本 领域的技术人员可以理解，本发明实施例的方法并不以此为限；虽然本发明实施例对与发明点无关的半导体器件制程中的其他步骤，比如在晶圆（也可以成为硅片或半导体衬底等）上形成各膜层的步骤、在相关膜层上形成光刻胶的步骤、以及对相应的膜层进行图形化以形成部件的步骤等，并未进行描述，但这并不代表本发明实施例的晶边刻蚀方法不包括这些步骤，而是由于这些工艺步骤与现有技术相同而不再赘述。并且，需要强调的是，在本发明实施例中，步骤1至5可以同时进行、分别进行、也可以通过任意组合的方式进行，在实际应用时并不对此进行限定。凡是在晶边刻蚀前进行晶边监测并根据反馈的监测结果确定晶边刻蚀距离的方案，均落入本发明实施例的保护范围。 
在本发明实施例中，由于在各膜层的晶边刻蚀前对晶边进行监测并根据反馈的监测结果确定晶边刻蚀距离，因此可以对各膜层的晶边实现精确刻蚀，可以更好地改善各膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题（即减少了缺陷来源），提高最终制造的半导体器件的良率。 
并且，进一步的，由于在晶边刻蚀过程中，设定的各膜层的晶边刻蚀距离逐渐减小，可以进一步保证对各膜层晶边均实现理想刻蚀，可以进一步改善各膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题，提高最终制造的半导体器件的良率。 
参照图1，其中示出了本发明提出的晶边刻蚀方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。该方法具体包括： 
步骤S1：对拟进行晶边刻蚀的膜层的晶边进行监测，并根据反馈的监测结果确定所述拟进行晶边刻蚀的膜层的晶边刻蚀距离； 
步骤S2：以所述晶边刻蚀距离，对所述拟进行晶边刻蚀的膜层的晶边进行刻蚀。 
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修 改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。 

Claims (13)

1.一种晶边刻蚀方法，其特征在于，所述方法在对拟进行晶边刻蚀的膜层进行晶边刻蚀前，包括对所述拟进行晶边刻蚀的膜层的晶边进行监测并根据反馈的监测结果确定所述膜层的晶边刻蚀距离的步骤。
2.如权利要求1所述的晶边刻蚀方法，其特征在于，所述拟进行晶边刻蚀的膜层包括形成有源区的膜层、形成栅极的膜层、形成接触孔的膜层、形成金属层硬掩膜的膜层、形成通孔的膜层中的至少一种。
3.如权利要求1所述的晶边刻蚀方法，其特征在于，所述方法包括对形成AA区的膜层、形成栅极的膜层、形成接触孔的膜层、形成金属层硬掩膜的膜层以及形成通孔的膜层进行晶边刻蚀的步骤，并且所述各膜层的晶边刻蚀距离逐渐减小。
4.如权利要求1所述的晶边刻蚀方法，其特征在于，所述方法包括：
步骤S101：光刻形成半导体器件的有源区，并对形成有源区的膜层进行边缘光刻胶去除工艺；
步骤S102：对所述形成有源区的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成有源区的膜层的晶边刻蚀距离；
步骤S103：以所述晶边刻蚀距离对所述形成有源区的膜层的晶边进行刻蚀。
5.如权利要求4所述的晶边刻蚀方法，其特征在于，在所述步骤S102中，所确定的晶边刻蚀距离为1.5mm。
6.如权利要求4所述的晶边刻蚀方法，其特征在于，在所述步骤S103之后，还包括：
步骤S201、光刻形成栅极，并对形成栅极的膜层进行边缘光刻胶去除工艺；
步骤S202、对所述形成栅极的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成栅极的膜层的晶边刻蚀距离；
步骤S203：以所述晶边刻蚀距离对所述形成栅极的膜层的晶边进行刻蚀。
7.如权利要求6所述的晶边刻蚀方法，其特征在于，在所述步骤S202中，所确定的晶边刻蚀距离为1.3mm。
8.如权利要求6所述的晶边刻蚀方法，其特征在于，在所述步骤S203之后，还包括：
步骤S301：光刻形成接触孔，并对形成接触孔的膜层进行边缘光刻胶去除工艺；
步骤S302：对所述形成接触孔的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成接触孔的膜层的晶边刻蚀距离；
步骤S303：以所述晶边刻蚀距离对所述形成接触孔的膜层的晶边进行刻蚀。
9.如权利要求8所述的晶边刻蚀方法，其特征在于，在所述步骤S302中，所确定的晶边刻蚀距离为1.1mm。
10.如权利要求8所述的晶边刻蚀方法，其特征在于，在所述步骤S303之后，还包括：
步骤S401：光刻形成金属层硬掩膜，并对形成金属层硬掩膜的膜层进行边缘光刻胶去除工艺；
步骤S402：对所述形成金属层硬掩膜的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成金属层硬掩膜的膜层的晶边刻蚀距离；
步骤S403：以所述晶边刻蚀距离对所述形成金属层硬掩膜的膜层的晶边进行刻蚀。
11.如权利要求10所述的晶边刻蚀方法，其特征在于，在所述步骤S402中，所确定的晶边刻蚀距离为0.9mm。
12.如权利要求10所述的晶边刻蚀方法，其特征在于，在所述步骤S403之后还包括：
步骤S501：光刻形成通孔，并对形成通孔的膜层进行边缘光刻胶去除工艺；
步骤S502：对所述形成通孔的膜层的晶边进行监测，并根据反馈的监测结果确定所述形成通孔的膜层的晶边刻蚀距离；
步骤S503：以所述晶边刻蚀距离对所述形成通孔的膜层的晶边进行刻蚀。
13.如权利要求12所述的晶边刻蚀方法，其特征在于，在所述步骤S502中，所确定的晶边刻蚀距离为0.5mm。
CN201210422871.3A 2012-10-29 2012-10-29 一种晶边刻蚀方法 Pending CN103794468A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210422871.3A CN103794468A (zh) 2012-10-29 2012-10-29 一种晶边刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210422871.3A CN103794468A (zh) 2012-10-29 2012-10-29 一种晶边刻蚀方法

Publications (1)

Publication Number Publication Date
CN103794468A true CN103794468A (zh) 2014-05-14

Family

ID=50670021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210422871.3A Pending CN103794468A (zh) 2012-10-29 2012-10-29 一种晶边刻蚀方法

Country Status (1)

Country Link
CN (1) CN103794468A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972052A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 应用晶边扫描预防线状分布缺陷发生的方法
CN106876252A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 半导体器件的刻蚀方法
CN107342254A (zh) * 2017-07-20 2017-11-10 武汉新芯集成电路制造有限公司 晶边刻蚀机台的校准方法
CN107527830A (zh) * 2017-08-16 2017-12-29 武汉新芯集成电路制造有限公司 一种晶圆倾斜薄膜的监测方法
CN110571166A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 晶边刻蚀方法和半导体器件制造方法
CN112585725A (zh) * 2020-11-19 2021-03-30 长江存储科技有限责任公司 处理半导体晶圆的方法
CN112585725B (zh) * 2020-11-19 2024-06-07 长江存储科技有限责任公司 处理半导体晶圆的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783482A (en) * 1997-09-12 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent oxide peeling induced by sog etchback on the wafer edge
TW540126B (en) * 2002-03-14 2003-07-01 United Microelectronics Corp Method of monitoring edge bevel rinse and wafer edge exposure
CN1457510A (zh) * 2001-01-26 2003-11-19 株式会社应用视觉技术 检查半导体晶片的装置与方法
CN101359646A (zh) * 2007-07-31 2009-02-04 株式会社瑞萨科技 半导体晶圆及半导体装置的制造方法
CN101750038A (zh) * 2008-12-15 2010-06-23 中芯国际集成电路制造(上海)有限公司 用于边缘检测的测试晶圆及晶圆边缘检测方法
CN102428546A (zh) * 2009-05-22 2012-04-25 朗姆研究公司 改进基底中斜面蚀刻重复性的装置和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783482A (en) * 1997-09-12 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent oxide peeling induced by sog etchback on the wafer edge
CN1457510A (zh) * 2001-01-26 2003-11-19 株式会社应用视觉技术 检查半导体晶片的装置与方法
TW540126B (en) * 2002-03-14 2003-07-01 United Microelectronics Corp Method of monitoring edge bevel rinse and wafer edge exposure
CN101359646A (zh) * 2007-07-31 2009-02-04 株式会社瑞萨科技 半导体晶圆及半导体装置的制造方法
CN101750038A (zh) * 2008-12-15 2010-06-23 中芯国际集成电路制造(上海)有限公司 用于边缘检测的测试晶圆及晶圆边缘检测方法
CN102428546A (zh) * 2009-05-22 2012-04-25 朗姆研究公司 改进基底中斜面蚀刻重复性的装置和方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972052A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 应用晶边扫描预防线状分布缺陷发生的方法
CN103972052B (zh) * 2014-05-21 2018-05-04 上海华力微电子有限公司 应用晶边扫描预防线状分布缺陷发生的方法
CN106876252A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 半导体器件的刻蚀方法
CN106876252B (zh) * 2017-02-14 2019-08-23 上海华虹宏力半导体制造有限公司 半导体器件的刻蚀方法
CN107342254A (zh) * 2017-07-20 2017-11-10 武汉新芯集成电路制造有限公司 晶边刻蚀机台的校准方法
CN107527830A (zh) * 2017-08-16 2017-12-29 武汉新芯集成电路制造有限公司 一种晶圆倾斜薄膜的监测方法
CN107527830B (zh) * 2017-08-16 2019-12-31 武汉新芯集成电路制造有限公司 一种晶圆倾斜薄膜的监测方法
CN110571166A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 晶边刻蚀方法和半导体器件制造方法
CN110571166B (zh) * 2018-06-05 2022-02-15 中芯国际集成电路制造(上海)有限公司 晶边刻蚀方法和半导体器件制造方法
CN112585725A (zh) * 2020-11-19 2021-03-30 长江存储科技有限责任公司 处理半导体晶圆的方法
WO2022104622A1 (en) * 2020-11-19 2022-05-27 Yangtze Memory Technologies Co., Ltd. Method for processing semiconductor wafers
CN112585725B (zh) * 2020-11-19 2024-06-07 长江存储科技有限责任公司 处理半导体晶圆的方法

Similar Documents

Publication Publication Date Title
CN103794468A (zh) 一种晶边刻蚀方法
JP6883665B2 (ja) 三次元（３ｄ）メモリ構造および方法
KR100842753B1 (ko) 스페이서를 이용한 반도체소자의 패턴 형성방법
JP5105824B2 (ja) マスク構造物の形成方法及びこれを利用した微細パターン形成方法
US9431308B2 (en) Critical size compensating method of deep groove etching process
US20100295049A1 (en) Tft-lcd array substrate and manufacturing method thereof
US9842935B2 (en) Low temperature poly silicon (LTPS) thin film transistor (TFT) and the manufacturing method thereof
US9177972B1 (en) Array substrate, fabricating method thereof, and display device
EP3370261A1 (en) Thin film transistor manufacturing method, array substrate manufacturing method, display panel and display device
US8889558B2 (en) Methods of forming a pattern on a substrate
US9741580B2 (en) Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
CN105161504A (zh) 阵列基板及其制作方法、显示装置
US20100252875A1 (en) Structure and fabricating process of non-volatile memory
CN105097502B (zh) 一种薄膜图案的形成方法
US20160240558A1 (en) Manufacturing method for array substrate, array substrate and display device
US20160343749A1 (en) Ltps tft pixel unit and manufacture method thereof
US9818774B2 (en) Fabrication method of pixel structure
CN109166868A (zh) 一种阵列基板及其制备方法、显示面板
CN105097949B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US8658502B2 (en) Method for reducing morphological difference between N-doped and undoped polysilicon gates after etching
CN107706107B (zh) 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
JP2005164798A (ja) 表示パネルの製造方法
KR20120119266A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
CN108063100B (zh) 光刻胶去除工艺的测试方法
CN107833890A (zh) Sonos存储器栅极结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140514

RJ01 Rejection of invention patent application after publication