KR20120119266A - 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 - Google Patents

박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR20120119266A
KR20120119266A KR1020110037076A KR20110037076A KR20120119266A KR 20120119266 A KR20120119266 A KR 20120119266A KR 1020110037076 A KR1020110037076 A KR 1020110037076A KR 20110037076 A KR20110037076 A KR 20110037076A KR 20120119266 A KR20120119266 A KR 20120119266A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
substrate
film transistor
Prior art date
Application number
KR1020110037076A
Other languages
English (en)
Inventor
임훈
김대환
최병국
이슬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110037076A priority Critical patent/KR20120119266A/ko
Publication of KR20120119266A publication Critical patent/KR20120119266A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은, 기판 상에 형성된 식각 방지층; 상기 식각 방지층 상에서 소정 거리를 두고 서로 이격형성되어 있는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 산화물 반도체층; 상기 산화물 반도체층 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치에 관한 것으로서,
본 발명에 따르면, 산화물 반도체층을 패터닝하기 위해 사용되는 식각액으로서 BOE(Buffered Oxide Echant)를 사용함으로써, 소스/드레인 전극 및 산화물 반도체층 사이의 갈바닉 효과를 차단할 수 있어 재현성 있는 산화물 반도체층을 얻을 수 있고, 또한, 기판 상에 식각 방지층을 형성함으로써, BOE(Buffered Oxide Echant)에 의해 기판이 식각되는 것을 방지할 수 있다.

Description

박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치{Thin film Transistor substrate and method for manufacturing the same and Display Device using the same}
본 발명은 액정표시장치와 같은 디스플레이 장치 등에 적용될 수 있는 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 산화물 반도체를 이용한 박막 트랜지스터에 관한 것이다.
박막 트랜지스터는 액정표시장치(Liquid Crystal Display) 등과 같은 디스플레이 장치의 스위칭 소자로서 널리 이용되고 있다.
상기 박막 트랜지스터는 게이트 전극, 액티브층, 소스 전극, 및 드레인 전극을 포함하여 이루어지며, 일반적으로 상기 액티브층으로는 Si 반도체를 주로 이용하고 있다.
하지만, 최근 들어 상기 액티브층으로 산화물 반도체를 이용한 박막 트랜지스터에 대한 관심이 증가되고 있다. 즉, 상기 Si 반도체는 현재 대부분의 대량생산에 적용되고 있지만 초고속 및 초고집적화에 대해서 더 이상 한계를 보이고 있기 때문에 그 대안에 대한 연구가 꾸준히 진행되고 있다. 이와 같은 상황에서, 상기 산화물 반도체는 매우 얇은 두께의 나노미터 수준에서도 그 특성을 유지할 수 있어 상기 Si 반도체의 한계를 극복할 수 있는 차세대 반도체로 관심을 받고 있다. 또한, 산화물 반도체는 광을 투과시킬 수 있어 투명한 표시장치의 구현을 가능하게 할 수 있다.
일반적으로 박막 트랜지스터는 게이트 전극이 상부에 위치하는 탑 게이트(Top gate) 구조와 게이트 전극이 하부에 위치하는 바텀 게이트(Bottom gate) 구조로 나눌 수 있는데, 산화물 반도체를 이용한 박막 트랜지스터의 경우에는, 그 제조 공정상의 문제로 인해서 탑 게이트 구조에 비하여 바텀 게이트(Bottom gate) 구조가 장점을 보이고 있다.
이하에서는, 도면을 참조로 하여 산화물 반도체를 이용한 박막 트랜지스터에서 바텀 게이트 구조가 장점을 보이고 있는 이유에 대해서 보다 상세히 설명하기로 한다.
도 1a 내지 도 1d는 종래의 일 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터의 제조공정을 도시한 공정 단면도로서, 이는 탑 게이트 구조에 관한 것이다.
우선, 도 1a에서 알 수 있듯이, 기판(10) 상에 서로 소정 간격으로 이격되는 소스 전극(20a) 및 드레인 전극(20b)을 형성한다.
다음, 도 1b에서 알 수 있듯이, 상기 소스 전극(20a) 및 드레인 전극(20b) 상에 산화물 반도체층(30)을 형성한다. 상기 산화물 반도체층(30)은 전자의 이동 채널인 액티브층을 구성한다.
다음, 도 1c에서 알 수 있듯이, 상기 산화물 반도체층(30) 상에 게이트 절연막(40)을 형성한다.
다음, 도 1d에서 알 수 있듯이, 상기 게이트 절연막(40) 상에 게이트 전극(50)을 형성하여, 탑 게이트 구조의 박막 트랜지스터의 제조를 완성한다.
그러나, 이와 같은 종래의 탑 게이트 구조에서는 갈바닉 효과(galvanic effect)에 의해서 산화물 반도체층(30)이 과도하게 식각되고, 그에 따라 원하는 패턴의 산화물 반도체층(30)을 얻지 못하게 되는 문제점이 있다.
이에 대해서 구체적으로 설명하면, 도 1b 공정에서, 상기 산화물 반도체층(30)은 상기 기판 전면에 산화물 반도체물질을 도포한 후 소정의 식각액을 이용하여 소정 영역의 산화물 반도체물질을 식각하는 공정을 통해 패턴 형성된다.
그러나, 상기와 같은 식각액을 이용하여 소정 영역의 산화물 반도체물질을 식각하는 과정에서, 상기 소스/드레인 전극(20a, 20b)은 음극으로 기능하고 상기 산화물 반도체층(30)은 양극으로 기능하여 갈바닉 효과가 발생하게 되며, 그에 따라서, 도 1b에서 동그라미로 도시된 A영역, 즉, 산화물 반도체층(30)의 모서리 영역이 과도하게 식각되는 문제점이 있다.
따라서, 종래의 탑 게이트 구조는 제조 공정 중 발생하게 되는 갈바닉 효과에 의해서 상기 산화물 반도체층(30)을 재현성 있게 형성하는데 문제점이 있다.
도 2a 내지 도 2e는 종래의 다른 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터의 제조공정을 도시한 공정 단면도로서, 이는 바텀 게이트 구조에 관한 것이다.
우선, 도 2a에서 알 수 있듯이, 기판(10) 상에 게이트 전극(50)을 형성한다.
다음, 도 2b에서 알 수 있듯이, 상기 게이트 전극(50)을 포함한 기판(10) 전면에 게이트 절연막(40)을 형성한다.
다음, 도 2c에서 알 수 있듯이, 상기 게이트 절연막(40) 상에 산화물 반도체층(30)을 형성한다.
다음, 도 2d에서 알 수 있듯이, 상기 산화물 반도체층(30) 상에 에치 스톱퍼(35)를 형성한다.
다음, 도 2e에서 알 수 있듯이, 상기 에치 스톱퍼(35) 위에서부터 상기 산화물 반도체층(30) 위까지 연장되는 소스 전극(20a) 및 드레인 전극(20b)을 형성한다.
상기, 도 2e 공정에서, 소스 전극(20a) 및 드레인 전극(20b)은 상기 에치 스톱퍼(35)를 포함한 기판 전면에 전극 물질을 도포한 후 소정의 식각액을 이용하여 소정 영역의 전극 물질을 식각하는 공정을 통해 패턴 형성된다.
그러나, 이와 같은 식각 과정에서, 상기 산화물 반도체층(30)이 외부로 노출되지 않게 되고, 그에 따라 상기 산화물 반도체층(30)이 식각액과 접촉하지 않게 되어, 결국, 전술한 탑 게이트 구조와는 달리 갈바닉 효과가 발생하지 않게 된다.
이상 설명한 바와 같이, 종래의 탑 게이트 구조는 제조 공정 중 발생하게 되는 갈바닉 효과에 의해서 산화물 반도체층(30)을 재현성 있게 형성하는데 문제점이 있고, 따라서, 현재에는 그와 같은 갈바닉 효과가 발생하지 않는 바텀 게이트 구조에 대한 연구가 상대적으로 활발히 진행되고 있는 실정이다.
본 발명은 상기 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 갈바닉 효과 발생을 억제함으로써 재현성 있는 산화물 반도체층을 형성할 수 있는 탑 게이트 구조의 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 식각 방지층; 상기 식각 방지층 상에서 소정 거리를 두고 서로 이격형성되어 있는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 산화물 반도체층; 상기 산화물 반도체층 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
본 발명은 또한, BOE(Buffered Oxide Echant)에 의해서 식각되지 않는 물질로 이루어진 기판; 상기 기판 상에서 소정 거리를 두고 서로 이격형성되어 있는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 산화물 반도체층; 상기 산화물 반도체층 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
본 발명은 또한, 기판 위에서 서로 소정 간격으로 이격되는 소스 전극 및 드레인 전극을 형성하는 공정; 상기 소스 전극 및 드레인 전극 상에 산화물 반도체층을 형성하는 공정; 상기 산화물 반도체층 상에 게이트 절연막을 형성하는 공정; 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 공정을 포함하여 이루어지며, 상기 산화물 반도체층을 형성하는 공정은, BOE(Buffered Oxide Echant)를 식각액으로 이용한 습식 식각 공정을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법을 제공한다.
본 발명은 또한, 박막 트랜지스터 기판을 포함하여 이루어진 디스플레이 장치에 있어서, 상기 박막 트랜지스터 기판은, 기판 상에 형성된 식각 방지층; 상기 식각 방지층 상에서 소정 거리를 두고 서로 이격형성되어 있는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 산화물 반도체층; 상기 산화물 반도체층 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하여 이루어진 것을 특징으로 하는 디스플레이 장치를 제공한다.
본 발명은 또한, 박막 트랜지스터 기판을 포함하여 이루어진 디스플레이 장치에 있어서, 상기 박막 트랜지스터 기판은, BOE(Buffered Oxide Echant)에 의해서 식각되지 않는 물질로 이루어진 기판; 상기 기판 상에서 소정 거리를 두고 서로 이격형성되어 있는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 산화물 반도체층; 상기 산화물 반도체층 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하여 이루어진 것을 특징으로 하는 디스플레이 장치를 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명은 산화물 반도체층을 패터닝하기 위해 사용되는 식각액으로서 BOE(Buffered Oxide Echant)를 사용함으로써, 소스/드레인 전극 및 산화물 반도체층 사이의 갈바닉 효과를 차단할 수 있어 재현성 있는 산화물 반도체층을 얻을 수 있다.
본 발명은 또한, 기판 상에 식각 방지층을 형성함으로써, BOE(Buffered Oxide Echant)에 의해 기판이 식각되는 것을 방지할 수 있다.
본 발명은 또한, 소스 전극 및 드레인 전극을 Cu, Mo, Ti, 또는 MoTi의 단일층 또는 그들의 2 이상의 다중층으로 형성함으로써, 소스/드레인 전극 및 산화물 반도체층 사이의 갈바닉 효과를 완전히 차단할 수 있다.
도 1a 내지 도 1d는 종래의 일 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터의 제조공정을 도시한 공정 단면도이다.
도 2a 내지 도 2e는 종래의 다른 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터의 제조공정을 도시한 공정 단면도이다.
도 3은 본 발명의 일 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터 기판의 단면도이다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터의 제조공정을 도시한 공정 단면도이다.
도 5a 내지 도 5d는 산화물 반도체층을 패터닝하는 공정시 사용되는 식각액의 종류 및 소스/드레인 전극의 구성 물질에 따라서 최종적으로 얻어지는 산화물 반도체층의 패턴 모습이 변경되는 것을 보여주는 도면이다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터 기판의 단면도로서, 이는 탑 게이트 구조의 박막 트랜지스터에 관한 것이다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(100), 식각 방지층(200), 소스 전극(300a), 드레인 전극(300b), 산화물 반도체층(400), 게이트 절연막(500), 및 게이트 전극(600)을 포함하여 이루어진다.
상기 식각 방지층(200)은 상기 기판(100)의 전면에 형성되어 상기 기판(100)이 식각되는 것을 방지하는 역할을 한다.
본 발명자는 탑 게이트 구조에서 상기 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400)의 구조를 변경하지 않으면서 전술한 바와 같은 갈바닉 효과가 발생하지 않도록 하는 방법에 대해서 연구하던 중, 상기 산화물 반도체층(400)을 패터닝하기 위해 사용되는 식각액을 변경할 경우 갈바닉 효과 발생을 차단할 수 있음을 확인하였다.
보다 구체적으로는, 상기 산화물 반도체층(400)을 패터닝하기 위해 사용되는 식각액으로서 BOE(Buffered Oxide Echant)를 사용할 경우, 상기 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400) 사이의 갈바닉 효과를 차단하거나 또는 그를 완화시킬 수 있고, 그에 따라 재현성 있는 산화물 반도체층(400) 패턴을 얻을 수 있음을 알 수 있었다.
상기 BOE(Buffered Oxide Echant)는 반도체 공정에서 식각액으로 잘 알려져 있는 것으로서, 예로서 NH4F와 HF를 포함한 식각액으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
이와 같이, BOE(Buffered Oxide Echant)를 이용하여 상기 산화물 반도체층(400)에 대한 패터닝 공정을 수행하게 되면, 상기 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400) 사이의 갈바닉 효과가 차단될 수 있지만, 그와 더불어 BOE에 의해서 상기 기판(100)까지 식각되는 부작용이 발생하게 된다.
즉, 상기 BOE(Buffered Oxide Echant)는 SiO2를 식각하는 특성이 있기 때문에, 상기 SiO2를 포함하고 있는 기판, 예를 들어 유리 기판을 상기 기판(100)으로 이용할 경우, 상기 산화물 반도체층(400)에 대한 패터닝 공정시 상기 기판(100)까지도 식각되는 문제가 발생하게 되는 것이다.
따라서, 이와 같은 문제를 해결하기 위해서, 본 발명에서는 상기 기판(100)의 전면에 식각 방지층(200)을 형성한 것이다.
상기 식각 방지층(200)은 상기 BOE(Buffered Oxide Echant)에 의해 식각되지 않는 물질로 이루어지며, 예로서, 알루미나(Alumina) 또는 실리콘 질화물(Silicon Nitride)을 포함하여 이루어질 수 있다.
한편, 만약, 상기 기판(100)이 상기 BOE(Buffered Oxide Echant)에 의해 식각되지 않는 물질로 이루어진 경우에는, 그와 같은 기판(100) 상에는 식각 방지층(200)을 별도로 형성할 필요가 없다.
상기 소스 전극(300a) 및 드레인 전극(300b)은 상기 식각 방지층(200) 상에서 서로 소정 거리를 두고 이격형성되어 있다.
상기 소스 전극(300a) 및 드레인 전극(300b)은 전극으로 기능하기 위해서 도전성 금속 물질로 이루어지게 되는데, 전술한 갈바닉 효과를 완전히 차단하기 위해서는, 상기 소스 전극(300a) 및 드레인 전극(300b)을 구성하는 금속 물질을 최적화하는 것이 바람직하다.
앞서 설명한 바와 같이, 상기 산화물 반도체층(400)을 패터닝하기 위해 사용되는 식각액으로서 BOE(Buffered Oxide Echant)를 사용할 경우, 상기 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400) 사이의 갈바닉 효과를 차단할 수 있지만, 실험에 따르면, 상기 소스/드레인 전극(300a, 300b)을 구성하는 금속 물질의 종류에 따라서 갈바닉 효과의 차단 정도가 상이하게 됨을 알 수 있었다.
즉, 상기 소스 전극(300a) 및 드레인 전극(300b)을 구성하는 금속 물질의 종류에 관계없이, 상기 산화물 반도체층(400)을 패터닝하기 위해 사용되는 식각액으로서 BOE(Buffered Oxide Echant)를 사용할 경우, 상기 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400) 사이의 갈바닉 효과를 차단할 수 있는 있지만, 상기 갈바닉 효과를 완전히 차단하기 위해서는, 상기 소스 전극(300a) 및 드레인 전극(300b)을 구성하는 금속 물질의 종류도 최적화하는 것이 바람직하다.
이에 따라, 본 발명에 따르면, 상기 소스 전극(300a) 및 드레인 전극(300b)은 Cu, Mo, Ti, 또는 MoTi의 단일층으로 이루어지거나 또는 그들의 2 이상의 다중층으로 이루어진 것이 상기 갈바닉 효과를 완전히 차단할 수 있어 바람직하다. 다만, 본 발명에 따른 소스 전극(300a) 및 드레인 전극(300b)이 반드시 그에 한정되는 것은 아니다.
상기 산화물 반도체층(400)은 상기 소스 전극(300a) 및 드레인 전극(300b) 상에 형성된다.
보다 구체적으로는, 상기 산화물 반도체층(400)은 상기 소스 전극(300a)의 일부분 위에서부터 상기 식각 방지층(200)을 따라 상기 드레인 전극(300b)의 일부분 위까지 연장되어 있다.
상기 산화물 반도체층(400)은 당업계에 공지된 다양한 산화물 반도체 물질을 이용할 수 있다. 특히, 상기 산화물 반도체층(400)은 a-IGZO(InGaZnO4)을 포함하여 이루어질 수 있다.
상기 a-IGZO(InGaZnO4)은 스퍼터링(Sputtering)법과 같은 기존의 Si계 박막 트랜지스터에서 사용하는 증착 방법으로 형성할 수 있기 때문에, 별도의 장비 추가비용이 발생하지 않는 장점이 있다.
상기 게이트 절연막(500)은 상기 산화물 반도체층(400)을 포함한 기판 전면에 형성되어 상기 게이트 전극(600)을 절연시키는 역할을 한다.
상기 게이트 절연막(500)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)과 같은 당업계에 공지된 다양한 물질로 이루어질 수 있다.
상기 게이트 전극(600)은 상기 게이트 절연막(500) 상에 형성되며, 특히, 상기 산화물 반도체층(400)의 위쪽에 형성되어 박막 트랜지스터의 온/오프(on/off)를 제어한다.
한편, 도시하지는 않았지만, 상기 게이트 전극(600) 상에는 보호막이 추가로 형성되고, 상기 보호막 상에는 화소 전극이 추가로 형성될 수 있다. 여기서, 상기 화소 전극은 상기 보호막(미도시) 및 게이트 절연막(500)에 구비된 콘택홀을 통해서 상기 드레인 전극(300b)과 전기적으로 연결될 수 있다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 산화물 반도체를 이용한 박막 트랜지스터의 제조공정을 도시한 공정 단면도이다.
우선, 도 4a에서 알 수 있듯이, 기판(100) 상에 식각 방지층(200)을 형성한다.
상기 식각 방지층(200)은 상기 기판(100)의 전면(全面)에 형성한다.
상기 식각 방지층(200)은 BOE(Buffered Oxide Echant)에 의해 식각되지 않는 물질로 형성하며, 예로서, 알루미나(Alumina) 또는 실리콘 질화물(Silicon Nitride)을 이용하여 형성할 수 있다.
한편, 전술한 바와 같이, 상기 기판(100)이 BOE(Buffered Oxide Echant)에 의해 식각되지 않는 물질로 이루어진 경우에는, 상기 식각 방지층(200) 형성공정은 생략이 가능하다.
다음, 도 4b에서 알 수 있듯이, 상기 식각 방지층(200) 상에 서로 소정 간격으로 이격되는 소스 전극(300a) 및 드레인 전극(300b)을 형성한다.
상기 소스 전극(300a) 및 드레인 전극(300b)은, 상기 식각 방지층(200) 상에 스퍼터링법 등에 의해서 소정의 전극 물질층을 증착하고, 그 위에 포토 레지스트층을 형성한 후, 마스크를 이용하여 노광 및 현상하여 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 이용하여 상기 전극 물질층을 식각하여 소정 패턴을 형성한 후, 상기 포토 레지스트 패턴을 스트립하는 일련의 마스크 공정을 통해 형성할 수 있다.
상기 소스 전극(300a) 및 드레인 전극(300b)은 Cu, Mo, Ti, 또는 MoTi의 단일층으로 형성하거나 또는 그들의 2 이상의 다중층으로 형성하는 것이 갈바닉 효과를 완전히 차단할 수 있어 바람직함은 전술한 바와 동일하다.
다음, 도 4c에서 알 수 있듯이, 상기 소스 전극(300a) 및 드레인 전극(300b) 상에 산화물 반도체층(400)을 형성한다.
상기 산화물 반도체층(400)은 상기 소스/드레인 전극(300a, 300b)을 포함한 기판 전면에 소정의 산화물 반도체층을 증착하고, 그 위에 포토 레지스트층을 형성한 후, 마스크를 이용하여 노광 및 현상하여 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 이용하여 습식 식각 공정으로 상기 산화물 반도체층을 식각하여 소정 패턴을 형성한 후, 상기 포토 레지스트 패턴을 스트립하는 일련의 마스크 공정을 통해 형성할 수 있다.
여기서, 상기 습식 식각 공정시 식각액으로는 BOE(Buffered Oxide Echant)를 이용하며, 그에 따라 상기 산화물 반도체층(400)과 상기 소스/드레인 전극(300a, 300b) 사이의 갈바닉 효과를 차단할 수 있다.
상기 산화물 반도체층(400)은 a-IGZO(InGaZnO4)을 이용하여 형성할 수 있다.
다음, 도 4d에서 알 수 있듯이, 상기 산화물 반도체층(400) 상에 게이트 절연막(500)을 형성한다.
상기 게이트 절연막(500)은 기판 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 통해 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)과 같은 당업계에 공지된 다양한 물질로 형성할 수 있다.
다음, 도 4e에서 알 수 있듯이, 상기 게이트 절연막(500) 상에 게이트 전극(600)을 형성하여, 본 발명에 따른 박막 트랜지스터의 제조를 완성한다.
상기 게이트 전극(600)은 전술한 소스/드레인 전극(300a, 300b)의 패턴 형성 방법과 동일하게 마스크 공정을 통해 패턴 형성할 수 있으며, 그 재료도 당업계에 공지된 다양한 금속 물질을 이용할 수 있다.
한편, 도시하지는 않았지만, 상기 게이트 전극(600)을 포함한 기판 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 통해 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 등과 같은 보호막을 형성하고, 상기 보호막 및 게이트 절연막(500)에 콘택홀을 형성하여 상기 드레인 전극(300b)을 노출시킨 후, 상기 콘택홀을 통해 상기 드레인 전극(300b)과 연결되는 화소 전극을 추가로 형성할 수 있다.
도 5a 내지 도 5d는 산화물 반도체층(400)을 패터닝하는 공정시 사용되는 식각액의 종류 및 소스/드레인 전극(300a, 300b)의 구성 물질에 따라서 최종적으로 얻어지는 산화물 반도체층(400)의 패턴 모습이 변경되는 것을 보여주는 도면이다.
도 5a는 소스/드레인 전극(300a, 300b)을 Mo/AlNd(500/2200Å)으로 형성하고, 그 위에 산화물 반도체층(400)을 a-IGZO(InGaZnO4)로 형성하되 옥살산(Oxalic Acid)을 이용하여 패턴 형성한 비교예 1에 따른 도면이다.
도 5b는 소스/드레인 전극(300a, 300b)을 Mo/AlNd(500/2200Å)으로 형성하고, 그 위에 산화물 반도체층(400)을 a-IGZO(InGaZnO4)로 형성하되 BOE(Buffered Oxide Echant)를 이용하여 패턴 형성한 실시예 1에 따른 도면이다.
도 5c는 소스/드레인 전극(300a, 300b)을 Cu/MoTi(2000/300Å)으로 형성하고, 그 위에 산화물 반도체층(400)을 a-IGZO(InGaZnO4)로 형성하되 옥살산(Oxalic Acid)을 이용하여 패턴 형성한 비교예 2에 따른 도면이다.
도 5d는 소스/드레인 전극(300a, 300b)을 Cu/MoTi(2000/300Å)으로 형성하고, 그 위에 산화물 반도체층(400)을 a-IGZO(InGaZnO4)로 형성하되 BOE(Buffered Oxide Echant)를 이용하여 패턴 형성한 실시예 2에 따른 도면이다.
이상의 도 5a 내지 도 5d에 따른 주요 공정 조건을 요약하면 하기 표 1과 같다.
소스/드레인 전극 산화물 반도체의 식각액
비교예 1(도 5a) Mo/AlNd 옥살산(Oxalic Acid)
실시예 1(도 5b) Mo/AlNd BOE(Buffered Oxide Echant)
비교예 2(도 5c) Cu/MoTi 옥살산(Oxalic Acid)
실시예 2(도 5d) Cu/MoTi BOE(Buffered Oxide Echant)
도 5a 및 도 5c에서 알 수 있듯이, 산화물 반도체(400)의 식각액으로 옥살산을 이용할 경우에는 산화물 반도체(400)의 대부분이 식각에 의해 제거되었고, 이로부터 상기 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400) 사이에 갈바닉 효과가 발생하였음을 알 수 있다.
그에 반하여, 도 5b 및 도 5d에서 알 수 있듯이, 산화물 반도체(400)의 식각액으로 BOE(Buffered Oxide Echant)을 이용할 경우에는 산화물 반도체(400)가 거의 원하는 패턴으로 형성되었고, 이로부터 상기 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400) 사이에 갈바닉 효과가 차단되었음을 알 수 있다.
한편, 비록, 도 5b는 도 5a에 비하여 산화물 반도체(400)의 패턴이 원활히 이루어지기는 하였지만, 도 5d에 비해서는 산화물 반도체(400)의 패턴이 완벽하게 이루어진 것은 아니고, 이로부터 도 5b의 경우는 갈바닉 효과가 완전히 차단된 것은 아님을 알 수 있다.
결과적으로, 도 5a 내지 도 5d로부터, 소스/드레인 전극(300a, 300b)의 구성 물질에 관계없이 산화물 반도체층(400)의 식각액으로서 BOE(Buffered Oxide Echant)를 사용할 경우 소스/드레인 전극(300a, 300b) 및 산화물 반도체층(400) 사이의 갈바닉 효과를 차단할 수는 있지만, 상기 갈바닉 효과를 완전히 차단하기 위해서는, 상기 소스 전극(300a) 및 드레인 전극(300b)을 구성하는 금속 물질의 종류도 최적화하는 것이 바람직함을 알 수 있다.
이상 설명한 본 발명에 따른 박막 트랜지스터 기판은 액정표시장치 또는 유기발광장치 등과 같은 다양한 디스플레이 장치에 적용될 수 있다.
액정표시장치는 서로 대향하는 박막 트랜지스터 기판과 컬러 필터 기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 이루어지며, 이때, 상기 컬러 필터 기판과 대향하는 박막 트랜지스터 기판으로서 전술한 도 3에 도시된 박막 트랜지스터 기판이 적용될 수 있다.
이와 같은 본 발명에 따른 박막 트랜지스터 기판이 적용되는 액정표시장치는 TN(Twisted Nematic)모드, VA(Vertical Alignment) 모드, IPS(In-Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 당업계에 공지된 다양한 방식을 포함할 수 있다.
또한, 유기발광장치는 전술한 도 3에 도시된 박막 트랜지스터 기판 상에 발광층이 추가로 형성되어 있으며, 보다 구체적으로는 상기 화소 전극과 전기적으로 연결되도록 발광층이 형성되고, 상기 발광층 상에 대향 전극이 추가로 형성된다.
상기 발광층은 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층이 차례로 적층된 구조로 형성될 수 있으며, 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 이상의 층은 생략이 가능하다.
이와 같은 유기발광장치는 당업계에 공지된 다양한 형태로 변경될 수 있다.
100: 기판 200: 식각 방지층
300a: 소스 전극 300b: 드레인 전극
400: 산화물 반도체층 500: 게이트 절연막
600: 게이트 전극

Claims (10)

  1. 기판 상에 형성된 식각 방지층;
    상기 식각 방지층 상에서 소정 거리를 두고 서로 이격형성되어 있는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 상에 형성된 산화물 반도체층;
    상기 산화물 반도체층 상에 형성된 게이트 절연막; 및
    상기 게이트 절연막 상에 형성된 게이트 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 식각 방지층은 BOE(Buffered Oxide Echant)에 의해서 식각되지 않는 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제2항에 있어서,
    상기 식각 방지층은 알루미나(Alumina) 또는 실리콘 질화물(Silicon Nitride)을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  4. BOE(Buffered Oxide Echant)에 의해서 식각되지 않는 물질로 이루어진 기판;
    상기 기판 상에서 소정 거리를 두고 서로 이격형성되어 있는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 상에 형성된 산화물 반도체층;
    상기 산화물 반도체층 상에 형성된 게이트 절연막; 및
    상기 게이트 절연막 상에 형성된 게이트 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제1항 또는 제4항에 있어서,
    상기 소스 전극 및 드레인 전극은 Cu, Mo, Ti, 또는 MoTi의 단일층으로 이루어지거나 또는 그들의 2 이상의 다중층으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 기판 위에서 서로 소정 간격으로 이격되는 소스 전극 및 드레인 전극을 형성하는 공정;
    상기 소스 전극 및 드레인 전극 상에 산화물 반도체층을 형성하는 공정;
    상기 산화물 반도체층 상에 게이트 절연막을 형성하는 공정; 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 공정을 포함하여 이루어지며,
    상기 산화물 반도체층을 형성하는 공정은, BOE(Buffered Oxide Echant)를 식각액으로 이용한 습식 식각 공정을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  7. 제6항에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 공정 이전에, 상기 기판 위에 BOE(Buffered Oxide Echant)에 의해서 식각되지 않는 물질로 이루어진 식각 방지층을 형성하는 공정을 추가로 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  8. 제6항에 있어서,
    상기 기판은 BOE(Buffered Oxide Echant)에 의해서 식각되지 않는 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  9. 제6항에 있어서,
    상기 소스 전극 및 드레인 전극은 Cu, Mo, Ti, 또는 MoTi의 단일층으로 이루어지거나 또는 그들의 2 이상의 다중층으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  10. 박막 트랜지스터 기판을 포함하여 이루어진 디스플레이 장치에 있어서,
    상기 박막 트랜지스터 기판은, 전술한 제1항 또는 제4항에 따른 박막 트랜지스터 기판으로 이루어진 것을 특징으로 하는 디스플레이 장치.
KR1020110037076A 2011-04-21 2011-04-21 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 KR20120119266A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110037076A KR20120119266A (ko) 2011-04-21 2011-04-21 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110037076A KR20120119266A (ko) 2011-04-21 2011-04-21 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20120119266A true KR20120119266A (ko) 2012-10-31

Family

ID=47286553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037076A KR20120119266A (ko) 2011-04-21 2011-04-21 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20120119266A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033772A (ko) * 2013-09-23 2015-04-02 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR20150055376A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 투명표시장치
US10985332B2 (en) 2016-09-23 2021-04-20 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033772A (ko) * 2013-09-23 2015-04-02 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR20150055376A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 투명표시장치
US10985332B2 (en) 2016-09-23 2021-04-20 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
TWI431781B (zh) 製造薄膜電晶體元件的方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
CN108198825B (zh) 一种阵列基板及其制备方法、显示面板
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US10529750B2 (en) LTPS array substrate and method for producing the same
US20140183541A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
EP3001460B1 (en) Thin film transistor and preparation method therefor, display substrate, and display apparatus
TW201523738A (zh) 薄膜電晶體基板及其製造方法
KR20120119266A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR102224457B1 (ko) 표시장치와 그 제조 방법
JP6106024B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
US9893097B2 (en) LTPS array substrate and method for producing the same
US10204833B2 (en) Array substrate and manufacturing method for the same
CN102709329A (zh) 薄膜晶体管及其制造方法
KR20160002342A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US10411132B2 (en) Thin film transistor and method for manufacturing the same
KR20180067498A (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
CN106952827A (zh) 薄膜晶体管及其制造方法、显示面板
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR102068964B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
CN108321122B (zh) Cmos薄膜晶体管及其制备方法和显示装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination