CN112585725A - 处理半导体晶圆的方法 - Google Patents

处理半导体晶圆的方法 Download PDF

Info

Publication number
CN112585725A
CN112585725A CN202080003428.5A CN202080003428A CN112585725A CN 112585725 A CN112585725 A CN 112585725A CN 202080003428 A CN202080003428 A CN 202080003428A CN 112585725 A CN112585725 A CN 112585725A
Authority
CN
China
Prior art keywords
wafer
modification
defect
edge
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080003428.5A
Other languages
English (en)
Other versions
CN112585725B (zh
Inventor
蔡理权
陈鹏
周厚德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN112585725A publication Critical patent/CN112585725A/zh
Application granted granted Critical
Publication of CN112585725B publication Critical patent/CN112585725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开内容描述了用于处理半导体晶圆的方法和系统。一种用于处理晶圆的方法包括使用多个检测器来测量晶圆的一个或多个晶圆特性。该晶圆包括器件区域和周边区域。该方法还包括基于所测量的一个或多个晶圆特性来确定晶圆的晶圆修改轮廓。该方法还包括使用晶圆修改轮廓来修改周边区域内的晶圆的环形部分。经修改的环形部分具有小于晶圆厚度的穿透深度。该方法还包括对晶圆执行晶圆减薄工艺。

Description

处理半导体晶圆的方法
技术领域
本公开内容总体上涉及半导体技术领域，并且更具体而言，涉及用于提高半导体晶圆处理的成品率的系统和方法。
背景技术
在集成电路(IC)制造设备中的半导体晶圆制造处理期间，半导体晶圆经历若干处理操作。为了增加器件密度，可以将半导体晶圆键合在一起，并且通常对键合的半导体晶圆上执行晶圆减薄工艺以减小晶圆厚度。目前的晶圆处理技术具有多种需要解决的缺点，诸如由于晶圆减薄导致的晶圆损坏。
附图说明
当结合附图阅读时，根据以下具体实施方式可以最好地理解本公开内容的各方面。注意，根据行业中的惯例，各种特征未按比例绘制。实际上，为了清楚地图示和讨论，各种特征的尺寸可以任意地增加或减小。
图1A和1B是根据本公开内容的一些实施例的半导体晶圆的视图。
图2A-2D是根据本公开内容的一些实施例的半导体晶圆的边缘部分的截面图。
图3是根据本公开内容的一些实施例的晶圆减薄装置中的晶圆的截面图。
图4A和4B是根据本公开内容的一些实施例的结合晶圆修改的半导体晶圆的视图。
图5和6是根据本公开内容的一些实施例的在晶圆减薄工艺期间结合晶圆修改的半导体晶圆的截面图。
图7和8示出了根据本公开内容的一些实施例的用于在半导体晶圆中形成晶圆修改的示例性装置。
图9示出了根据本公开内容的一些实施例的用于在半导体晶圆中形成晶圆修改的示例性制造过程。
具体实施方式
尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。
应注意到，在说明书中对“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。
通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述任何特征、结构或特性，或可以用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一(a、an)”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。
应当容易理解的是，本公开内容中的“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，“在……之上”或“在……上方”不仅意味着“在某物之上”或“在某物上方”的含义，而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即，直接在某物上)。
此外，为了便于描述，可以在本文使用诸如“在……之下”、“在……下方”、“低于”、“在……之上”、“高于”等的空间相对术语来描述如图所示的一个元件或特征与另一个(些)元件或特征的关系。这些空间相对术语旨在涵盖设备在使用或操作中的除了附图中所示的取向之外的不同取向。装置可以以其他方式定向(旋转90度或在其他取向)并且同样可以相应地解释本文使用的空间相关描述词。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底包括“顶”面和“底”面。衬底的顶面是形成半导体器件的位置，并且因此半导体器件形成在衬底的顶侧。底面与顶面相对，并且因此衬底的底侧与衬底的顶侧相对。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅，锗、砷化镓、磷化铟等。可替换地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者其范围可以小于下层或上层结构的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一对水平面之间。层可以水平延伸、垂直延伸和/或沿着锥形表面延伸。衬底可以是层，在衬底中可以包括一层或多层，和/或衬底可以在其上、其上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或过孔)以及一个或多个介电层。
如本文所使用的，术语“标称/标称地”是指在产品或过程的设计阶段期间所设定的、部件或过程操作的特性或参数的期望值或目标值，以及高于和/或低于该期望值的值的范围。该值的范围可以是由于制造工艺的轻微变化或公差而造成的。如本文所使用的，术语“约”表示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于该特定的技术节点，术语“约”可以表示给定量的值，该给定量例如在该值的10-30％内变化(例如，该值的±10％、±20％或±30％)。
如本文所使用的，术语“3D NAND存储器件”(本文中称为“存储器件”)是指在横向取向的衬底上具有垂直取向的3D NAND存储单元晶体管串(在本文中称为“存储器串”，诸如NAND串或3D NAND串)的半导体器件，使得存储器串相对于衬底在垂直方向上延伸。如本文所用，术语“垂直的”或“垂直地”表示标称上垂直于衬底的横向表面。
在本公开内容中，术语“水平的/水平地”表示标称上平行于衬底的横向表面。
对半导体晶圆进行堆叠以形成三维集成电路是满足增加器件密度的需求的措施之一。一般而言，与单片集成电路相比，堆叠的晶圆可以提供诸如更小的管芯尺寸、更高的器件密度、以及改进的性能之类的益处。对半导体晶圆进行堆叠可以包括使用各种方法(诸如键合或涂敷粘合剂)将一个半导体晶圆附接到另一个半导体晶圆，并且可以对堆叠的半导体晶圆进行减薄以减小其总厚度，以便进一步将器件占用面积减到最小并且减小器件尺寸。例如，可以通过在阵列器件上方堆叠外围器件和后段制程(BEOL)互连，并且在堆叠的晶圆结构上执行晶圆减薄工艺以减小其总厚度，来增加三维(“3D”)存储器件的器件密度。晶圆减薄工艺可以是背面研磨工艺，其中，半导体晶圆经历使用研磨装置的研磨工艺。具体而言，半导体晶圆可以通过粘合剂和/或真空定位在卡盘上，并且研磨头压靠半导体晶圆的表面并且被配置为执行旋转和横向移动以从半导体晶圆均匀地去除材料。晶圆减薄工艺还可以包括抛光工艺，诸如化学机械抛光(CMP)工艺，其利用化学浆料结合抛光垫来从晶圆去除材料，直到达到标称晶圆厚度为止。在CMP工艺期间，将晶圆通过粘合剂和/或真空定位在卡盘上，并以预设转速旋转，同时由抛光头保持的抛光垫压靠旋转的晶圆的横向表面。当在研磨或CMP工艺期间减薄晶圆时，晶圆缺陷会对晶圆造成物理损伤，这又会降低器件成品率并增加制造成本。例如，晶圆周边区域可能包含不规则形状的边缘，当抛光头向晶圆施加力时，该不规则形状的边缘会通过晶圆扩展为裂缝或裂纹。裂缝或裂纹会损害晶圆的结构完整性，并使其不能用于进一步的处理。
为了解决上述缺点，本文描述的实施例旨在提供用于在晶圆减薄工艺期间提高晶圆处理成品率的系统和方法。更具体而言，本公开内容涉及一种晶圆处理系统，其被配置为确定晶圆轮廓并在晶圆减薄工艺之前相应地修改晶圆，使得根据晶圆轮廓来定制每个晶圆。例如，晶圆处理系统识别位于晶圆的周边区域处的晶圆边缘缺陷，并且修改该周边区域的部分以产生用于防止缺陷在晶圆减薄工艺期间扩展到晶圆的器件区域中的屏障。在一些实施例中，修改周边区域的部分可以包括沿着周边部分地切割通过晶圆，使得沿着周边形成沟槽。在一些实施例中，修改周边区域的部分可以包括通过非侵入性方法(诸如隐形激光切割)来修改晶圆的一部分的物理特性。
本公开内容中描述的各种实施例可以提供益处，诸如，除了其他之外，提高晶圆处理成品率、在晶圆减薄工艺期间维持或提高真空保持、改进晶圆减薄工艺之后的晶圆边缘轮廓以及其他益处。提高的晶圆处理成品率又确保和提高了半导体晶圆的性能和成品率。
图1A和1B是根据一些实施例的示例性半导体晶圆的相应截面图和平面图。半导体晶圆100包括衬底102和形成在衬底102上的半导体管芯104的阵列。半导体晶圆100可以包括顶面102A和底面102B。半导体管芯是半导体晶圆100的顶面102A上的区域，其中成组地排列集成电路。一种类型的半导体晶圆具有圆形圆周，该圆形圆周由被称为晶圆切面的切面边缘截断。如图1A和1B所示，半导体晶圆100包括位于周边区域108中的晶圆切面113。在制造期间，半导体管芯的位置是以晶圆切面和晶圆中心为基准的。因此，晶圆切面113通常是半导体晶圆100的基准，并且被设备用来将半导体晶圆100精确地放置在期望的位置。在一些实施例中，半导体管芯104延伸到衬底102的主体中。在一些实施例中，半导体管芯104形成在衬底102的顶面上，如图1A所示。半导体晶圆100包括管芯104所在的器件区域106和围绕器件区域106的环形周边区域108。在一些实施例中，周边区域108不包括任何半导体管芯。在一些实施例中，周边区域108可以包括虚设管芯以保持处理均匀性但不包括有效器件。周边区域108可以包括晶圆边缘110，其物理地连接半导体晶圆100的顶面和底面并且基本上在垂直方向(例如，z方向)上延伸。在一些实施例中，晶圆边缘110可以是基本上垂直于晶圆100的顶面或底面的光滑平面。在一些实施例中，晶圆边缘110的至少部分可以是弯曲表面。然而，晶圆边缘110也可能包括各种缺陷，这些缺陷可能在诸如晶圆减薄工艺的制造操作期间损害半导体晶圆的结构完整性。
图2A-2B是根据一些实施例的图1中的晶圆边缘区域112的特写视图，并且分别示出了晶圆边缘110的各种晶圆边缘轮廓。图2A示出了没有缺陷的标准晶圆边缘。如图2A所示，晶圆边缘110是连续地连接晶圆100的顶面102A和底面102B的基本上光滑的表面。在一些实施例中，晶圆边缘110可以具有沿垂直方向(例如，z方向)的弯曲轮廓。在一些实施例中，晶圆边缘110可以具有沿垂直方向的基本上直的轮廓(图2A中未示出)。图2B-2D示出了可能发生在晶圆边缘110上或附近的示例性边缘缺陷203。图2B-2D中所示的边缘缺陷203可能是由晶圆边缘110的一部分的意外去除(例如，碎裂)引起的。在一些实施例中，边缘缺陷203可以是晶圆制造工艺的结果。图2B和2C分别示出了边缘缺陷203，例如一级阶梯缺陷和多级阶梯缺陷。图2D示出了具有不规则形状轮廓的边缘缺陷203。图2B-2D中所示的每个边缘缺陷203可以具有在垂直方向上从晶圆顶面102A测量的缺陷深度t。缺陷深度t可以基于边缘缺陷203的类型和严重程度而变化。在一些实施例中，缺陷深度t与衬底厚度T的比率A可以在约1％和约80％之间。例如，t/T的比率A可以在约1％和约20％之间、约20％和约50％之间、约50％和约80％之间，或任何合适的比率。在一些实施例中，比率A可以小于约1％或大于约80％。在一些实施例中，边缘缺陷203可以延伸到邻近晶圆背面102B，并且为了简单起见，在图2A-2D中没有示出。
图3示出了根据一些实施例的在晶圆减薄工艺期间安装在晶圆减薄装置中的半导体晶圆。在一些实施例中，晶圆减薄装置可以是旋转背面研磨机或CMP工具。例如，旋转背面研磨机可以包括卡盘306和嵌入其中的真空通道308。卡盘306可被配置成以预定转速ω绕轴307旋转。晶圆300可以包括形成在晶圆正面302A上的衬底302和半导体管芯304。晶圆300还可以包括形成在衬底302的周边附近的边缘缺陷303。在一些实施例中，衬底302、边缘缺陷303和半导体管芯304分别类似于图1和2A-2D中所描述的衬底102、边缘缺陷203和半导体管芯104，且为简单起见在此不作详细描述。晶圆300的正面302A可使用由真空通道308产生的负压附着到被安装在卡盘306上的保护带314上。真空通道308可以耦合到一个或多个真空源(例如，粗抽泵)，为了简单起见未示出。在一些实施例中，保护带314可以是用于在背面研磨工艺期间保护晶圆表面的背面研磨(BG)带。保护带314可以形成包括边缘缺陷303的表面的正面302A的轮廓。研磨工艺310可应用于衬底302的背面302B以减小衬底302的厚度。在研磨工艺期间中，将背面研磨杯形砂轮330压靠在背面302B上并以标称转速旋转。背面研磨杯形砂轮330和晶圆300之间的相对横向运动以及来自背面研磨杯形砂轮330的向下压力可以均匀地从衬底302去除材料。然而，来自背面研磨杯形砂轮330的向下压力会造成边缘缺陷303加剧，并且可能导致延伸到衬底302的块体中的裂缝312。裂缝312会损害衬底302的结构完整性，这又会导致晶圆故障和低制造成品率。
图4A和4B示出了在晶圆减薄工艺之前被部分地修改的半导体晶圆。图4A和4B分别是包括衬底402、边缘缺陷403和半导体管芯404的半导体晶圆的截面图和平面图。其它合适的结构可以包括在半导体晶圆400上，并且为了简单起见未示出。半导体晶圆400可以包括器件区域406和围绕器件区域406的环形周边区域408。边缘缺陷403形成在晶圆400的在晶圆边缘和半导体管芯404之间的周边区域中。半导体晶圆400的上述结构可以分别类似于图1A-1B、2A-2D和3中所描述的那些结构，且为简单起见，在此不对其进行详细描述。半导体晶圆400还可以包括形成在周边区域408中的晶圆修改区域420。晶圆修改区域420位于周边区域408中并且在边缘缺陷403和半导体管芯404之间。晶圆修改区域420可以实现边缘缺陷403和器件区域406之间的机械分离，使得边缘缺陷403在晶圆减薄工艺期间不扩展到器件区域406中。在一些实施例中，晶圆修改区域420可以是通过侵入性方法(例如从衬底402去除一部分材料)形成的沟槽。例如，沟槽可以通过机械切割技术(例如，经由切割刀片)并沿晶圆圆周部分地切割晶圆(例如，不穿透晶圆的整个厚度)来形成。在一些实施例中，晶圆修改区域420可以通过图案化和蚀刻工艺形成。在一些实施例中，晶圆修改区域420可以通过经由诸如隐形激光切割之类的各种非侵入性方法改变材料性质来形成，隐形激光切割通过将激光束聚焦在晶圆内部而在晶圆内形成修改层。在隐形激光切割工艺期间，聚焦的红外激光束穿透半导体晶圆的背面并产生高度局部化的短暂熔化，将一种类型的材料转变成另一种材料并由集中应力场和微裂纹围绕该材料。例如，红外激光束可以将晶体硅材料局部地转换为多晶硅材料。红外激光可以依次聚焦在衬底的不同深度处，从而形成经修改材料的堆叠垂直面。这些表面下的修改层实质上产生弱化的裂开面，其能够垂直方向(例如，z方向)上实现沿晶圆圆周延伸的机械分离。在晶圆减薄工艺期间，半导体晶圆400的包括边缘缺陷403的部分可以通过沟槽或在所引起的受控断裂之后，从半导体晶圆400的包括半导体管芯404的另一部分断开。
晶圆修改区域420可从晶圆400的正面402A形成，并具有从晶圆正面402A测量的修改深度d。在一些实施例中，修改深度d等于或大于缺陷深度t，使得当从晶圆背面402B减薄半导体晶圆400时，晶圆减薄装置的背面研磨杯形砂轮在其与晶圆缺陷403形成接触之前与晶圆修改区域420接触。在一些实施例中，修改深度d与衬底厚度T的比率B可以在大约1％和大约80％之间。例如，d/T的比率B可以在约1％和约20％之间、约20％和约50％之间、约50％和约80％之间，或任何合适的比率。在一些实施例中，比率B可以小于约1％或大于约80％。降低比率B可以提供的益处是晶圆400的更大机械强度，特别是在周边区域408中。在一些实施例中，d/T的比率B可以大于上文参考图2A-2D描述的t/T的比率A。在一些实施例中，修改深度d等于或大于缺陷深度t。例如，t/d的比率C(即，缺陷深度t与修改深度d之比)可以在大约50％和大约100％之间。在一些实施例中，比率C可以在约50％和约70％之间、在约70％和约85％之间、在约85％和约100％之间。比率C的较低值可以确保修改深度d超过缺陷深度t；而比率C的较高值提供的益处是晶圆修改区域420的穿透深度较低，这继而降低了制造成本。如上所述，各种制造设备使用晶圆切面来定位晶圆并识别晶圆的取向，因此保持晶圆切面对于晶圆制造是重要的。因此，使晶圆修改区域420仅穿透衬底402的一部分可以提供的益处是在晶圆减薄工艺之前保持晶圆切面413完整。相反，穿透衬底402的整个厚度的环形沟槽可以导致晶圆切面413被去除，并导致昂贵的设备修改以便适应无切面晶圆。晶圆修改区域420可以具有等于或小于边缘缺陷403和有效区域406之间的间隔的宽度w。在一些实施例中，宽度w可以在修改深度d的约20％和约80％之间。例如，宽度w与修改深度d的比率可以在约20％与约40％之间、在约40％与约60％之间、在约60％与约80％之间、或任何合适的比率。
图5是根据一些实施例的在晶圆减薄工艺开始时安装在晶圆减薄装置中的经修改的半导体晶圆的截面图。晶圆500包括衬底502、边缘缺陷503、半导体管芯504和晶圆修改区域520。晶圆500的上述结构可以分别类似于图4A-4B中描述的晶圆400的那些结构。图5中所示的晶圆修改区域520可以是通过从衬底502去除材料的环形部分而形成的沟槽。在一些实施例中，被去除的部分可以是环形结构的变型。例如，被去除部分可以是沿着环形的圆周的部分环形(例如，没有沿着环形被去除部分的弧度去除晶圆的区域)。在一些实施例中，该一个或多个中断可以位于晶圆切面附近。在一些实施例中，被去除部分可以是椭圆形结构。在一些实施例中，晶圆修改区域520还可以是能够提供屏障的任何合适的修改，该屏障使得能够在晶圆减薄工艺期间在边缘缺陷503和半导体管芯504之间进行物理分离。将晶圆500上下翻转，使其正面502A安装在保护带514上。然后使用由真空通道508提供的负压将晶圆500定位在卡盘506上。研磨工艺510可以应用于背面502B以减小晶圆500的厚度。在研磨工艺510期间，将背面研磨杯形砂轮530压靠在衬底502上并且以额定转速旋转。类似于图3中描述的研磨工艺，背面研磨杯形砂轮530和晶圆500之间的相对横向运动以及来自背面研磨杯形砂轮530的向下压力可以从衬底502上去除材料。
图6是根据一些实施例的在晶圆减薄工艺期间安装在晶圆减薄装置中的经修改的半导体晶圆的截面图。随着图5的研磨工艺510的进行并且背面研磨杯形砂轮530进一步向下(例如，在z方向上)移动，衬底502的厚度减小，并且暴露出晶圆修改区域520。晶圆修改区域520被配置为当在研磨工艺510期间暴露出晶圆修改区域520时，能够实现边缘缺陷503和半导体管芯504之间的物理分离。例如，当暴露出晶圆修改区域520时，包括半导体管芯504的晶圆部分503A与包括边缘缺陷503的晶圆部分503B物理地分离。因此，即使边缘缺陷503在研磨工艺510期间会引起裂缝612，裂缝612也不能扩展到形成半导体管芯504的衬底502的主体中。
晶圆修改提供许多益处。首先，限制缺陷扩展提高了晶圆制造成品率。由于在研磨期间由边缘缺陷生成的缺陷不能扩展到主体衬底中，所以可以保持晶圆有效区域的结构完整性。其次，在晶圆研磨工艺期间，可以减少碎屑的量。因为晶圆部分503B在研磨工艺之前可拆卸地附着到晶圆部分503A，并且以受控的方式经由晶圆修改区域520与晶圆部分503A分离，所以与图3中减薄分离半导体晶圆300时的研磨工艺310期间可能生成的碎屑或晶圆碎片相比，仅生成最小量的碎屑。第三，在研磨工艺期间，可以提高晶圆500圆周附近的真空质量。例如，在研磨工艺510之前，由于边缘缺陷503的不规则形状，粘附到晶圆部分503B的保护带514不需要与真空通道508接触，并且可以在晶圆部分503B与晶圆部分503A分离之后与真空通道508发生接触。
图7和8示出了根据一些实施例的示例性晶圆修改系统。图9是根据一些实施例的方法900的流程图，其描述了用于处理半导体晶圆的示例性方法。作为示例而不是限制，方法900的晶圆修改工艺可以分别在图7和8所示的晶圆修改台700和晶圆修改系统800中进行。本公开内容不限于该操作描述。相反，其它操作在本公开内容的精神和范围内。应当理解，可以执行附加的操作。此外，并非所有操作都是执行本文所提供的公开内容所必需的。此外，一些操作可以同时执行，或者以与图9所示的顺序不同的顺序执行，在一些实施方式中，除了当前描述的操作之外或者代替当前描述的操作，可以执行一个或多个其他操作。为了说明的目的，参考图1-8的实施例描述方法900。然而，方法900不限于这些实施例。出于示例的目的，将针对单晶圆的晶圆修改台来描述方法900。基于本文的公开内容，方法900可以同样应用于可一次处理多个晶圆的批处理晶圆修改台。单晶圆和批量台配置都在本公开内容的精神和范围内。
方法900开始于操作910，在操作910中，根据一些实施例，将晶圆传送到晶圆修改台700的晶圆修改室。例如，可以经由具有机械臂(未示出)的传送模块将晶圆710传送到晶圆修改室702。晶圆修改室702可以是晶圆处理群组工具中的模块，该工具还可以包括额外的适于其操作的晶圆处理台、模块和设备。
晶圆修改台700可以是处理群组工具(为了简单，在图7中未示出)的部件。处理群组工具可以包括额外部件，例如模块(例如，传送模块和切割台)、机械臂、泵、排气管线、加热元件、气体和化学品输送管线、控制器、阀、以及与群组工具的其它部件(例如，计算机单元、化学分析仪、马达控制器、质量流量控制器、压力控制器、阀和泵)的外部和内部电连接。虽然在图7中未示出，但此类额外部件可以与那些所示的部件组合，而不脱离本发明的精神和范围。
晶圆修改台700可以包括处理室702、晶圆固定器719、旋转底座725、修改器730、臂735和马达740。修改器730可以是能够修改半导体晶圆的选择性区域的物理或化学性质的任何适当的晶圆修改装置。晶圆修改台700还可以包括位于处理室702周围的检测器780a-780c，用以检测晶圆特性，诸如晶圆边缘缺陷的性质。处理系统790可经由通信信道792接收所检测的晶圆特性，并生成晶圆轮廓。在一些实施例中，晶圆轮廓可以包括晶圆的度量数据。例如，晶圆轮廓可以包括尺寸、材料成分、缺陷类型和位置，以及为每个单独晶圆定制的任何其他合适的信息。在一些实施例中，可以基于各个晶圆的特性来从晶圆轮廓的数据库中选择晶圆轮廓。
参考图9，根据一些实施例，方法900开始于操作910，操作910包括将晶圆传送到晶圆修改台的晶圆修改室。如图7所示，晶圆710被置于处理室702中。可以使用夹具、真空吸盘、胶带等将晶圆710固定到晶圆固定器719上。在一些实施例中，晶圆710可以包括形成在晶圆710的正面上的半导体管芯704。晶圆固定器719还附着到晶圆修改台700的旋转底座725上。在一些实施例中，晶圆保持器719可以在晶圆修改工艺期间借助旋转底座725以不同的转速旋转半导体晶圆710。在一些实施例中，半导体晶圆710可以以任何合适的转速旋转。例如，半导体晶圆710可以以约300rpm、500rpm、1000rpm、2000rpm或任何合适的转速旋转。
根据一些实施例，方法900进行到操作920，操作920包括使用一个或多个检测器测量晶圆特性。参考图7，一个或多个检测器780a-780c可以位于晶圆修改室702周围，以检测和测量晶圆特性，例如晶圆边缘缺陷的性质。例如，检测器780a-780c可以被配置为检测在半导体晶圆710的圆周处是否存在晶圆边缘缺陷。响应于检测到晶圆边缘缺陷，检测器780a-780c进行到测量晶圆边缘缺陷的各种特性，例如晶圆边缘缺陷的位置、缺陷深度、宽度和类型。晶圆边缘缺陷的示例可以是分别在图2A-2D和3-5中描述的晶圆边缘缺陷203、303、403和503。在一些实施例中，检测器780a-780c位于晶圆修改室702的侧壁和/或顶壁/底壁周围。可以将表示所检测的晶圆边缘缺陷的特性的数据发送到处理系统790，该处理系统790可以确定晶圆边缘缺陷是否低于变化阈值，诸如所检测的晶圆边缘缺陷是否超过限度(例如，延伸到半导体管芯704中)。响应于晶圆边缘缺陷未超过限度，处理系统790进行到创建用于在半导体晶圆710中形成晶圆修改区域的晶圆修改轮廓。响应于晶圆边缘缺陷超过限度，处理系统790可以进行到警告用户或选择要牺牲的管芯。检测器780a-780c也可以进行确定。例如三个检测器可以围绕晶圆修改室702放置，其中，检测器面向晶圆修改室702的侧壁和顶壁。在一些实施例中，观察口可以安装在晶圆修改室702的侧壁和顶壁上并且与相应的检测器对准，使得晶圆修改室702的内部对于相应的检测器是可见的。在一些实施例中，检测器780a-780c可以在晶圆修改室702内。在一些实施例中，检测器780a-780c可以被配置为检测半导体晶圆710的晶圆特性，诸如例如，半导体晶圆710上的晶圆边缘缺陷的厚度、宽度和类型。在一些实施例中，检测器780a-780c可以安装在检测器室中，该检测器室被配置为在将半导体晶圆710输送到晶圆修改室702中之前检测晶圆特性。在一些实施例中，检测器780a-780c可以是激光厚度传感器、光学轮廓仪、台阶轮廓仪、多波长椭圆偏光仪、离子束分析器和/或任何其它合适的检测器或其组合。在一些实施例中，检测器780a-780c中的每一者都可以是电荷耦合器件(CCD)相机，该相机是基于CCD的图像检测系统的部件。在一些实施例中，也可以使用光电管或其它这种自动检测装置，其检测呈现在其上的区域的图像。在一些实施例中，根据被检查的过程，检测器780a-780c可以包括至少一个CCD单色或彩色相机。因此，检测器780a-780c中的每一者都可以被配置为产生晶圆的一个或多个高分辨率图像，并将高分辨率图像提供给用户或处理系统。
参考图9，根据一些实施例，方法900进行到操作930，操作930包括基于所测量的晶圆特性来确定晶圆轮廓。如图7和8所示，处理系统790可以通过通信信道792电连接到检测器780a-780c和晶圆修改室702。处理系统790可以包括处理电路和软件，用于分析由检测器780a-780c产生的信号并使用该信号生成晶圆轮廓。通信信道792可以是用于发送信号的任何合适的布线、光纤或无线技术。所生成的晶圆轮廓可适于由用户观察。例如，所得到的晶圆轮廓可以显示在处理系统790或观察设备上，诸如位于例如操作员工作站处的计算机监视器。所生成的晶圆轮廓可以包括诸如半导体晶圆的周边区域中的晶圆边缘缺陷的位置、深度、宽度和类型的信息。
基于晶圆轮廓，处理系统790可以确定适合于该晶圆的晶圆修改方式或处理条件。例如，晶圆修改方式可以取决于晶圆边缘缺陷的缺陷深度。具体而言，处理系统790可以将晶圆修改的深度设置为等于或大于边缘缺陷深度。缺陷深度和修改深度的示例可以是图2A-2D和3-5中描述的缺陷深度t和修改深度d。晶圆修改方式还可以包括与晶圆修改的位置有关的信息。例如，晶圆修改可以沿着晶圆的圆周定位并且在周边区域内。检测器可以由处理系统790操作来进行晶圆特性的一次测量，或者可以被操作以在晶圆处理期间以预定间隔连续地测量晶圆特性。因此，检测器可以提供对晶圆处理的连续监视，并将检测结果发送到处理系统790，使得处理系统790可以在晶圆修改过程期间实时调整处理方式或条件。
在一些实施例中，处理系统790可以被配置为接收极大的数据集(例如，大数据)且以计算方式分析所述极大数据集以揭示与晶圆边缘缺陷及所得的经处理晶圆有关的图案、趋势及关联。具体而言，处理系统790可以从检测器接收所收集的表示晶圆边缘形状、厚度、成分、粗糙度和晶圆的任何其他合适特性的数据集，并且参考晶圆修改工艺来该分析数据集。数据集可用作处理系统790的反馈，以实时地或在处理之后微调晶圆修改方式，使得可以连续地改进晶圆修改工艺，这又导致改进的晶圆处理均匀性和器件成品率。
处理系统790可以被配置为执行各种附加或替代分析任务，诸如分析任何合适的信号、统计处理、任务调度、生成警报信号、生成进一步的控制信号等。例如，在检测到超过限度的晶圆边缘缺陷时，处理系统790可以被配置为生成警报信号以警告用户。处理系统790可以进一步被配置为在晶圆修改室内执行一系列被调度任务以减少晶圆边缘缺陷。在一些实施例中，超过限度的晶圆边缘缺陷的示例可以包括扩展到晶圆有效器件区域中的晶圆边缘缺陷。响应于检测到超过限度的晶圆边缘缺陷，处理系统790可以确定适当的接下来的步骤，诸如识别可能受晶圆边缘缺陷影响的半导体管芯，并相应地调整晶圆修改的路径。其它各种晶圆修改参数可以包括例如修改器730的行进速度、位置、角度，半导体晶圆710的转速、其组合以及任何其它合适的处理参数。处理系统790可以邻近晶圆修改室702放置，使得例如操作员可以容易地访问处理系统790和晶圆修改室702两者以确定晶圆边缘缺陷和晶圆修改工艺并校正可能出现的任何问题。可替换地，在一些实施例中，处理系统790可以放置在远程位置，例如过程命令中心，在那里可以一起监视来自各种处理台或湿式工作台的各种图像。
参考图9，根据一些实施例，方法900进行到操作940，操作940包括基于所测量的晶圆特性来对半导体晶圆执行晶圆修改工艺。如图7所示，可以根据一个或多个晶圆修改方式来在晶圆710上形成晶圆修改720。
晶圆修改台700包括附接到臂735上的修改器730。处理系统790可以基于晶圆修改轮廓引导修改器730执行晶圆修改工艺。在一些实施例中，修改器730可以是切割刀片，其被配置为执行部分切割工艺，诸如从晶圆710去除一部分材料而不穿透晶圆的整个厚度。例如，切割刀片可以以小于晶圆厚度的预设深度(例如，图4A和4B中描述的修改深度d)穿入晶圆710，并形成与晶圆710的环形周边区域基本同心的环形沟槽。在一些实施例中，沟槽延伸到晶圆710中而不完全穿透晶圆的整个厚度。在一些实施例中，修改器730可以是一组激光聚焦透镜，其将红外激光束聚焦在晶圆710的主体衬底内部的焦点处。可以调整修改器730的各种参数，以便执行部分隐形激光切割工艺，诸如穿透晶圆710的一部分而非整个厚度。例如，可以基于形成晶圆710的材料的物理和化学性质，来调整功率、频率、聚焦深度、通过次数、平移距离和任何合适的参数。增加激光频率可以提供具有更平滑的裂开面的益处。此外，增加激光功率可以提供形成更多微裂纹的益处。在一些实施例中，修改器730可以提供具有约85W的功率和约60kHz的频率的红外激光，以在使用单晶硅形成半导体晶圆710的衬底时在半导体晶圆710中形成修改层。修改器730可以由马达740通过臂735沿x方向(例如，沿方向732)横向移动，使得修改器730可以直接在半导体晶圆710上的任何适当区域上方。例如，修改器730可以位于晶圆710的周边区域上方。晶圆周边区域的一个示例可以是图4A和4B中描述的周边区域408。在一些实施例中，修改器730可以多于一次地通过所需区域。修改器730也可以在y方向(例如，沿方向734)垂直移动，使得可以在晶圆修改工艺之前、期间或之后调整半导体晶圆710和修改器730之间的高度。例如，可以通过在垂直方向上移动修改器730来调整修改器730的激光焦点或刀片切割深度。在一些实施例中，修改器730还可以围绕晶圆710的垂直轴711旋转，使得修改器730可以形成与晶圆710基本上同心的环形的经修改部分。例如，修改器730可以被配置为旋转90°、180°、360°或任何合适的范围。在一些实施例中，修改器730可以形成晶圆710的圆周的轮廓。在一些实施例中，可以基于检测到的晶圆轮廓和处理条件，在该工艺的持续时间内调整修改器730的其它适当参数。在一些实施例中，可调整的参数包括但不限于：修改器730和半导体晶圆710之间的高度；修改器730相对于半导体晶圆710的顶面的取向；修改器730的行进速度；修改器730的行进路径；任何合适的参数和/或其组合。
图8是根据一些实施例的晶圆修改系统800的图示。晶圆修改系统800可以包括处理系统790、修改器控制器850、臂控制器860和室控制器870，以及其它部件。晶圆修改系统800可以进一步包括其它合适的部件，诸如额外的检测器、传感器、泵、阀，为简单起见，这些结构未在图8中示出。在一些实施例中，修改器控制器850、臂控制器860和室控制器870可以包括任何适当的计算机控制模块，例如阀、马达或晶圆台。在一些实施例中，上述控制器可以基于所生成的晶圆轮廓和对晶圆修改工艺的监视来控制各种处理参数。在一些实施例中，修改器730可以由修改器控制器850控制，以提供用于隐形切割的红外激光。在一些实施例中，修改器730可以由修改器控制器850控制，以使用旋转的切割刀片在晶圆710中形成沟槽。在一些实施例中，修改器控制器850可以控制修改器730相对于半导体晶圆710的顶面的取向、切割刀片转速、激光功率和频率以及任何合适的参数。在一些实施例中，可以操作臂控制器860来移动修改器730，以便将其定位在晶圆710的不同区域上方。在一些实施例中，臂控制器860还可以控制修改器730和半导体晶圆710之间的高度、修改器730的横向行进速度、修改器730的行进路径以及其他参数。室控制器870可用于控制晶圆修改室702的各种参数，例如室压、温度和/或任何合适的参数。检测器780和处理系统790可以确定被输送到晶圆修改室702中的晶圆的晶圆轮廓。检测器780可以是图7中的检测器780a-780c，其测量晶圆的各种特性。例如，检测器780可以确定晶圆边缘的特性并检测晶圆边缘缺陷的存在。如果检测到晶圆边缘缺陷，则检测器780可以进一步检测晶圆边缘缺陷的位置、深度、宽度、类型或任何合适的性质，并将数据发送到处理系统790，以供进一步处理，诸如创建晶圆修改轮廓。处理系统790接收晶圆的所测量特性并确定晶圆轮廓，晶圆轮廓可用于相应地修改晶圆。具体而言，处理系统790可以基于晶圆轮廓来产生用于形成晶圆修改区域的方式。例如，处理系统790可以被配置为产生图2B-2D中所示的晶圆边缘缺陷的截面图和测量。结果，处理系统790可以通过臂控制器850控制修改器730，以在晶圆710中形成晶圆修改区域720。
参考图9，根据一些实施例，方法900进行到操作950，操作950包括基于所测量的晶圆特性对经修改的半导体晶圆执行晶圆减薄工艺。执行晶圆减薄工艺的一个示例可以是在图5和6中所示的对晶圆500执行的研磨工艺510，并且为了简单起见在此不进行详细描述。
本文描述的各种实施例涉及用于在晶圆减薄工艺期间提高晶圆处理成品率的系统和方法。更具体而言，本公开内容涉及一种晶圆处理系统，其被配置为：确定晶圆轮廓，并在晶圆减薄工艺之前相应地修改晶圆，使得根据晶圆轮廓来定制每个晶圆。例如，晶圆处理系统识别位于晶圆的周边区域处的缺陷，并且修改周边区域的部分以创建用于防止缺陷在晶圆减薄工艺期间扩展到晶圆的器件区域中的屏障。在一些实施例中，修改周边区域的部分可以包括沿着周边部分地切割通过晶圆，使得沿着周边形成沟槽。在一些实施例中，修改周边区域的部分可以包括通过非侵入性方法(诸如隐形激光切割)来修改晶圆的一部分的物理性质。
在一些实施例中，一种用于处理晶圆的方法包括使用多个检测器来测量晶圆的一个或多个晶圆特性。晶圆包括器件区域和周边区域。该方法还包括基于所测量的一个或多个晶圆特性来确定晶圆的晶圆修改轮廓。该方法还包括使用晶圆修改轮廓来修改在周边区域内的该晶圆的环形部分。经修改的环形部分具有小于晶圆厚度的穿透深度。该方法还包括对晶圆执行晶圆减薄工艺。
在一些实施例中，一种用于处理晶圆的方法包括检测在晶圆的圆周处的晶圆边缘缺陷。晶圆具有正面和背面以及在正面上的半导体管芯阵列。该方法还包括测量晶圆边缘缺陷的一个或多个特性，并且该一个或多个特性至少包括缺陷深度。该方法还包括从正面修改晶圆在半导体管芯阵列和晶圆边缘缺陷之间的一部分。经修改部分具有从正面测量的小于缺陷深度的穿透深度。该方法还包括在晶圆的背面上执行晶圆减薄工艺。
在一些实施例中，一种晶圆处理系统包括一个或多个检测器，其被配置为确定晶圆的一个或多个特性。晶圆具有器件区域和围绕器件区域的周边区域。该晶圆处理系统还包括晶圆修改装置和处理系统。该处理系统被配置为接收该一个或多个特性，并基于该一个或多个晶圆特性来确定晶圆修改轮廓。该处理系统还被配置为使用晶圆修改轮廓来修改在周边区域内的该晶圆的环形部分。经修改的环形部分具有小于晶圆厚度的穿透深度。
以上对具体实施例的描述将充分揭示本公开内容的一般性质，以使得其他人可以通过应用本领域技术内的知识就容易地修改和/或适应这些具体实施例的各种应用，无需过度实验，且不脱离本公开内容的一般概念。因此，基于本文给出的教导和指导，这样的适应和修改旨在处于所公开的实施例的等同变换的含义和范围内。应该理解的是，本文中的措辞或术语是出于描述的目的而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据本教导和指导来解释。
上面已经借助于功能构件块描述了本公开内容的实施例，所述功能构件块示出了具体功能及其关系的实施方式。为了描述的方便，本文任意定义了这些功能构件块的边界。只要适当地执行了具体功能和关系，就可以定义可替换的边界。
发明内容和摘要部分可以阐述由发明人设想的本公开内容的一个或多个但不是全部的示例性实施例，并且因此不旨在以任何方式限制本公开内容和所附权利要求书。
本公开内容的广度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同变换来限定。

Claims (20)

1.一种用于处理晶圆的方法，包括：
基于一个或多个晶圆特性来确定晶圆的晶圆修改轮廓；
使用所述晶圆修改轮廓来从所述晶圆的第一表面修改所述晶圆的一部分，其中，经修改部分具有小于所述晶圆的厚度的穿透深度；以及
在所述晶圆的第二表面上执行晶圆减薄工艺，所述第二表面在所述晶圆的所述第一表面的相对侧上。
2.根据权利要求1所述的方法，其中，对所述一个或多个晶圆特性的测量包括：确定所述晶圆的周边区域中的边缘缺陷的一个或多个性质。
3.根据权利要求2所述的方法，其中，对所述边缘缺陷的所述一个或多个性质的所述确定包括：测量所述边缘缺陷的缺陷深度。
4.根据权利要求3所述的方法，其中，对所述晶圆修改轮廓的所述确定包括：将所述穿透深度设置为等于或大于所述缺陷深度。
5.根据权利要求1所述的方法，其中，对所述晶圆的所述一部分的所述修改包括：形成与所述晶圆基本上同心的环形沟槽。
6.根据权利要求5所述的方法，其中，所述环形沟槽的所述形成包括：执行部分地穿透所述晶圆的厚度的切割工艺。
7.根据权利要求1所述的方法，其中，对所述晶圆的所述一部分的所述修改包括：在所述晶圆上执行隐形激光切割工艺。
8.根据权利要求1所述的方法，其中，对所述晶圆减薄工艺的所述执行包括：在所述晶圆的所述第二表面上执行背面研磨工艺。
9.根据权利要求8所述的方法，其中，对所述背面研磨工艺的所述执行包括：
将背面研磨杯形砂轮压靠在所述晶圆的所述第二表面上；
旋转所述背面研磨杯形砂轮以从所述晶圆去除材料，使得所述背面研磨杯形砂轮在与晶圆边缘缺陷接触之前与所述经修改部分接触；以及
在所述经修改部分处，将器件区域与所述晶圆的包括所述晶圆边缘缺陷的周边部分机械地分离。
10.根据权利要求1所述的方法，其中，对所述晶圆的所述一部分的所述修改包括：在器件区域和形成在所述晶圆的圆周处的边缘缺陷之间形成晶圆修改区域。
11.一种用于处理晶圆的方法，包括：
检测在所述晶圆的圆周处的晶圆边缘缺陷，所述晶圆包括正面和背面以及在所述正面上的半导体管芯阵列；
测量所述晶圆边缘缺陷的一个或多个特性，其中，所述一个或多个特性至少包括缺陷深度；
从所述正面修改所述晶圆在所述半导体管芯阵列和所述晶圆边缘缺陷之间的一部分，其中，经修改部分包括从所述正面测量的小于所述缺陷深度的穿透深度；以及
在所述晶圆的所述背面上执行晶圆减薄工艺。
12.根据权利要求11所述的方法，其中，对所述晶圆的所述一部分的所述修改包括：形成与所述晶圆基本上同心且部分地穿透所述晶圆的环形沟槽。
13.根据权利要求11所述的方法，其中，所述修改包括：使用隐形激光切割形成环形修改层，其中，所述环形修改层与所述晶圆基本上同心。
14.根据权利要求11所述的方法，其中，对所述晶圆减薄工艺的所述执行包括：在所述晶圆的所述背面上执行背面研磨工艺。
15.根据权利要求14所述的方法，其中，对所述背面研磨工艺的所述执行包括：
将背面研磨杯形砂轮压靠在所述晶圆的所述背面上；
旋转所述背面研磨杯形砂轮以从所述晶圆去除材料，使得所述背面研磨杯形砂轮在与所述晶圆边缘缺陷接触之前与所述经修改部分接触；以及
在所述经修改部分处，将所述半导体管芯阵列与所述晶圆的包括所述晶圆边缘缺陷的周边部分机械地隔离。
16.一种晶圆处理系统，包括：
一个或多个检测器，被配置为确定晶圆的一个或多个特性，所述晶圆包括器件区域和围绕所述器件区域的周边区域；
晶圆修改装置；以及
处理系统，被配置为：
接收所述一个或多个特性；
基于所述一个或多个晶圆特性来确定晶圆修改轮廓；以及
指导所述晶圆修改装置使用所述晶圆修改轮廓来修改所述周边区域中的所述晶圆的环形部分，其中，经修改的环形部分具有小于所述晶圆的厚度的穿透深度。
17.根据权利要求16所述的晶圆处理系统，其中，所述晶圆包括在所述晶圆的圆周处形成的边缘缺陷，并且所述一个或多个特性至少包括所述边缘缺陷的缺陷深度。
18.根据权利要求17所述的晶圆处理系统，其中，所述处理系统还被配置为将所述穿透深度设置为等于或大于所述缺陷深度。
19.根据权利要求18所述的晶圆处理系统，其中，所述晶圆的所述环形部分与所述晶圆基本上同心，并且形成在所述边缘缺陷与所述器件区域之间。
20.根据权利要求16所述的晶圆处理系统，其中，修改所述晶圆的所述环形部分包括：使用机械切割技术或隐形激光切割技术沿着与所述晶圆基本上同心的所述环形部分来部分地切割所述晶圆。
CN202080003428.5A 2020-11-19 2020-11-19 处理半导体晶圆的方法 Active CN112585725B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/129954 WO2022104622A1 (en) 2020-11-19 2020-11-19 Method for processing semiconductor wafers

Publications (2)

Publication Number Publication Date
CN112585725A true CN112585725A (zh) 2021-03-30
CN112585725B CN112585725B (zh) 2024-06-07

Family

ID=75145313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080003428.5A Active CN112585725B (zh) 2020-11-19 2020-11-19 处理半导体晶圆的方法

Country Status (7)

Country Link
US (1) US20220157627A1 (zh)
EP (1) EP4139951A4 (zh)
JP (1) JP2023530508A (zh)
KR (1) KR20230012637A (zh)
CN (1) CN112585725B (zh)
TW (1) TWI797529B (zh)
WO (1) WO2022104622A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115922109A (zh) * 2023-01-05 2023-04-07 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11951569B2 (en) * 2021-05-12 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Damage prevention during wafer edge trimming

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794468A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种晶边刻蚀方法
CN103887156A (zh) * 2012-12-20 2014-06-25 Nxp股份有限公司 高裸芯片强度的半导体晶圆加工方法和系统
CN105405806A (zh) * 2014-09-09 2016-03-16 恩智浦有限公司 等离子蚀刻和隐形切片激光工艺
CN110828296A (zh) * 2018-07-23 2020-02-21 美光科技公司 用于半导体晶片的边缘修整的方法及相关设备
CN110993493A (zh) * 2018-10-03 2020-04-10 株式会社迪思科 晶片的加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW389935B (en) * 1997-11-18 2000-05-11 Process For Stripping Thin Lay Oxide strip that improves planarity
JP4257080B2 (ja) * 2002-07-30 2009-04-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェハの欠陥検出方法
CN101685786B (zh) * 2008-09-26 2011-06-01 上海华虹Nec电子有限公司 用光学显微镜自动检测硅片周边去边及缺陷的方法
CN103165412A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 晶圆表面凹陷缺陷的处理方法
KR102250130B1 (ko) * 2013-11-20 2021-05-11 삼성전자주식회사 반도체 소자의 제조 방법
JP6410152B2 (ja) 2015-09-11 2018-10-24 東芝メモリ株式会社 半導体装置の製造方法
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
JP6879272B2 (ja) * 2018-03-22 2021-06-02 信越半導体株式会社 シリコンウェーハの製造方法
KR20210005110A (ko) * 2018-04-27 2021-01-13 도쿄엘렉트론가부시키가이샤 기판 처리 시스템 및 기판 처리 방법
CN109473368B (zh) * 2018-10-26 2020-11-24 上海华力集成电路制造有限公司 背照式晶圆晶边划片深度量测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794468A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种晶边刻蚀方法
CN103887156A (zh) * 2012-12-20 2014-06-25 Nxp股份有限公司 高裸芯片强度的半导体晶圆加工方法和系统
CN105405806A (zh) * 2014-09-09 2016-03-16 恩智浦有限公司 等离子蚀刻和隐形切片激光工艺
CN110828296A (zh) * 2018-07-23 2020-02-21 美光科技公司 用于半导体晶片的边缘修整的方法及相关设备
CN110993493A (zh) * 2018-10-03 2020-04-10 株式会社迪思科 晶片的加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115922109A (zh) * 2023-01-05 2023-04-07 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆

Also Published As

Publication number Publication date
TW202221761A (zh) 2022-06-01
KR20230012637A (ko) 2023-01-26
WO2022104622A1 (en) 2022-05-27
US20220157627A1 (en) 2022-05-19
CN112585725B (zh) 2024-06-07
EP4139951A4 (en) 2023-10-11
JP2023530508A (ja) 2023-07-18
TWI797529B (zh) 2023-04-01
EP4139951A1 (en) 2023-03-01

Similar Documents

Publication Publication Date Title
US10773410B2 (en) Method of forming cut groove
US9105708B2 (en) Wafer processing method
US20070155131A1 (en) Method of singulating a microelectronic wafer
CN112585725B (zh) 处理半导体晶圆的方法
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
US9023687B2 (en) Package substrate processing method
US11469142B2 (en) Device chip manufacturing method
US9768127B2 (en) Wafer processing method
US11901171B2 (en) Integrated aligned stealth laser with blade and grinding apparatus for wafer edge trimming process
US20140113526A1 (en) Wafer process control
US11935227B2 (en) Notch detecting method
US9929052B2 (en) Wafer processing method
CN107799406B (zh) 用于加工晶片的方法和用于加工载体的方法
CN115223879A (zh) 加工基板的方法和用于加工基板的系统
CN113990768A (zh) 一种键合设备的晶圆传送位置监控方法
JP7152290B2 (ja) 貼り合わせウェーハのエッジトリミング加工方法
TW202011494A (zh) 晶片破壞單元、晶片之強度的比較方法
TW201743377A (zh) 晶圓的加工方法
US7126145B2 (en) Frame transfer prober
JP7324920B2 (ja) 貼り合わせウェーハのエッジトリミング加工方法、及びエッジトリミング加工装置
KR102358687B1 (ko) 웨이퍼 가공 방법 및 시스템
US20240112902A1 (en) Processing method of bonded wafer and processing apparatus
US20230330781A1 (en) Wafer manufacturing method
US20220288738A1 (en) Processing apparatus
US9824926B1 (en) Wafer processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant