TW202221761A - 處理半導體晶圓的方法 - Google Patents

處理半導體晶圓的方法 Download PDF

Info

Publication number
TW202221761A
TW202221761A TW109147006A TW109147006A TW202221761A TW 202221761 A TW202221761 A TW 202221761A TW 109147006 A TW109147006 A TW 109147006A TW 109147006 A TW109147006 A TW 109147006A TW 202221761 A TW202221761 A TW 202221761A
Authority
TW
Taiwan
Prior art keywords
wafer
modification
defect
edge
semiconductor
Prior art date
Application number
TW109147006A
Other languages
English (en)
Other versions
TWI797529B (zh
Inventor
蔡理權
陳鵬
周厚德
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202221761A publication Critical patent/TW202221761A/zh
Application granted granted Critical
Publication of TWI797529B publication Critical patent/TWI797529B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明內容描述了用於處理半導體晶圓的方法和系統。一種用於處理晶圓的方法包括使用多個檢測器來測量晶圓的一個或多個晶圓特性。該晶圓包括元件區域和周邊區域。該方法還包括基於所測量的一個或多個晶圓特性來確定晶圓的晶圓修改輪廓。該方法還包括使用晶圓修改輪廓來修改周邊區域內的晶圓的環形部分。經修改的環形部分具有小於晶圓厚度的穿透深度。該方法還包括對晶圓執行晶圓減薄製程。

Description

處理半導體晶圓的方法
本發明內容總體上涉及半導體技術領域，並且更具體而言，涉及用於提高半導體晶圓處理的成品率的系統和方法。
透過改進過程技術、電路設計、程式設計演算法和製造過程，將平面儲存單元縮放到更小的尺寸。然而，隨著儲存單元的特徵尺寸逼近下限，平面製程和製造技術變得富有挑戰和代價高昂。因此，平面儲存單元的儲存密度逼近上限。
立體儲存架構可以解決平面儲存單元中的密度極限。立體儲存架構包括儲存陣列和用於控制存取儲存陣列的信號的週邊元件。
在積體電路（IC）製造設備中的半導體晶圓製造處理期間，半導體晶圓經歷若干處理操作步驟。為了增加元件密度，可以將半導體晶圓鍵合在一起，並且通常對鍵合的半導體晶圓上執行晶圓減薄製程以減小晶圓厚度。目前的晶圓處理技術具有多種需要解決的缺點，例如由於晶圓減薄導致的晶圓損壞。
在本發明的其中一些實施例中，提供一種用於處理一晶圓的方法，包括測量一個或多個晶圓特性，來確定所述晶圓的一晶圓修改輪廓，使用所述晶圓修改輪廓來從所述晶圓的一第一表面修改所述晶圓的一部分，其中，經修改部分具有小於所述晶圓的一厚度的一穿透深度，以及在所述晶圓的一第二表面上執行一晶圓減薄製程，所述第二表面在所述晶圓的所述第一表面的相對側上。
在本發明的其中一些實施例中，對所述一個或多個晶圓特性的測量包括：確定所述晶圓的一周邊區域中的一邊緣缺陷的一個或多個性質。
在本發明的其中一些實施例中，對所述邊緣缺陷的所述一個或多個性質的所述確定包括：測量所述邊緣缺陷的一缺陷深度。
在本發明的其中一些實施例中，對所述晶圓修改輪廓的所述確定包括：將所述穿透深度設置為等於或大於所述缺陷深度。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：形成與所述晶圓同心的一環形溝槽。
在本發明的其中一些實施例中，所述環形溝槽的所述形成包括：執行部分地穿透所述晶圓的所述厚度的一切割製程。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：在所述晶圓上執行一隱形雷射切割製程。
在本發明的其中一些實施例中，對所述晶圓減薄製程的所述執行包括：在所述晶圓的所述第二表面上執行一背面研磨製程。
在本發明的其中一些實施例中，對所述背面研磨製程的所述執行包括：將一背面研磨杯形砂輪壓靠在所述晶圓的所述第二表面上，旋轉所述背面研磨杯形砂輪，以從所述晶圓去除材料，使得所述背面研磨杯形砂輪在與晶圓邊緣缺陷接觸之前與所述經修改部分接觸，以及在所述經修改部分處，將一元件區域與所述晶圓的包括所述晶圓邊緣缺陷的一周邊部分分離。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：在一元件區域和形成在所述晶圓的圓周處的一邊緣缺陷之間形成一晶圓修改區域。
在本發明的其中一些實施例中，提供一種用於處理一晶圓的方法，包括檢測在所述晶圓的一圓周處的一晶圓邊緣缺陷，所述晶圓包括一正面和一背面，以及在所述正面上的一半導體裸晶陣列，測量所述晶圓邊緣缺陷的一個或多個特性，其中，所述一個或多個特性至少包括一缺陷深度，從所述正面修改所述晶圓在所述半導體裸晶陣列和所述晶圓邊緣缺陷之間的一部分，其中，經修改部分包括從所述正面測量的小於所述缺陷深度的一穿透深度，以及在所述晶圓的所述背面上執行一晶圓減薄製程。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：形成與所述晶圓同心且部分地穿透所述晶圓的一環形溝槽。
在本發明的其中一些實施例中，所述修改包括：使用一隱形雷射切割形成一環形修改層，其中，所述環形修改層與所述晶圓同心。
在本發明的其中一些實施例中，對所述晶圓減薄製程的所述執行包括：在所述晶圓的所述背面上執行一背面研磨製程。
在本發明的其中一些實施例中，對所述背面研磨製程的所述執行包括：將一背面研磨杯形砂輪壓靠在所述晶圓的所述背面上，旋轉所述背面研磨杯形砂輪，以從所述晶圓去除材料，使得所述背面研磨杯形砂輪在與所述晶圓邊緣缺陷接觸之前與所述經修改部分接觸，以及在所述經修改部分處，將所述半導體裸晶陣列與所述晶圓的包括所述晶圓邊緣缺陷的一周邊部分隔離。
在本發明的其中一些實施例中，提供一種晶圓處理系統，包括一個或多個檢測器，被配置為確定一晶圓的一個或多個特性，所述晶圓包括一元件區域和圍繞所述元件區域的一周邊區域，一晶圓修改裝置，以及一處理系統，被配置為：接收所述一個或多個特性，基於所述一個或多個晶圓特性來確定一晶圓修改輪廓，以及控制所述晶圓修改裝置，使用所述晶圓修改輪廓來修改所述周邊區域中的所述晶圓的一環形部分，其中，經修改的所述環形部分具有小於所述晶圓的一厚度的一穿透深度。
在本發明的其中一些實施例中，所述晶圓包括在所述晶圓的一圓周處形成的一邊緣缺陷，並且所述一個或多個特性至少包括所述邊緣缺陷的一缺陷深度。
在本發明的其中一些實施例中，所述處理系統還被配置為將所述穿透深度設置為等於或大於所述缺陷深度。
在本發明的其中一些實施例中，所述晶圓的所述環形部分與所述晶圓同心，並且形成在所述邊緣缺陷與所述元件區域之間。
在本發明的其中一些實施例中，修改所述晶圓的所述環形部分包括：使用一機械切割技術或一隱形雷射切割技術，沿著與所述晶圓同心的所述環形部分來部分地切割所述晶圓。
本文描述的實施例旨在提供用於在晶圓減薄製程期間提高晶圓處理成品率的系統和方法。更具體而言，本發明內容涉及一種晶圓處理系統，其被配置為確定晶圓輪廓並在晶圓減薄製程之前相應地修改晶圓，使得根據晶圓輪廓來定制各個晶圓。例如，晶圓處理系統識別位於晶圓的周邊區域處的晶圓邊緣缺陷，並且修改該周邊區域的部分以產生用於防止缺陷在晶圓減薄製程期間擴展到晶圓的元件區域中的屏障。在本發明的其中一些實施例中，修改周邊區域的部分可以包括沿著周邊部分地切割透過晶圓，使得沿著周邊形成溝槽。在本發明的其中一些實施例中，修改周邊區域的部分可以包括透過非侵入性方法（例如隱形雷射切割）來修改晶圓的一部分的物理特性。
儘管討論了具體的配置和佈置，但應該理解，這僅僅是為了說明的目的而進行的。相關領域的技術人員將認識到，在不脫離本發明內容的精神和範圍的情況下，可以使用其他配置和佈置。對於相關領域的技術人員顯而易見的是，本發明內容還可以用於各種其他應用中。
應注意到，在說明書中對“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但是各個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
通常，可以至少部分地從上下文中的用法理解術語。例如，如本文所用的術語“一個或多個”至少部分取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或可以用於以複數意義描述特徵、結構或特徵的組合。類似地，至少部分取決於上下文，例如“一（a、an）”或“該”的術語同樣可以被理解為表達單數用法或表達複數用法。
應當容易理解的是，本發明內容中的“在……上”、“在……之上”和“在……上方”的含義應以最寬泛的方式來解釋，使得“在……上”不僅意味著“直接在某物上”，而且還包括其間具有中間特徵或層的“在某物上”的含義，“在……之上”或“在……上方”不僅意味著“在某物之上”或“在某物上方”的含義，而且還可以包括其間沒有中間特徵或層的“在某物之上”或“在某物上方”的含義（即，直接在某物上）。
此外，為了便於描述，可以在本文使用例如“在……之下”、“在……下方”、“低於”、“在……之上”、“高於”等的空間相對術語來描述如圖所示的一個元件或特徵與另一個（些）元件或特徵的關係。這些空間相對術語旨在涵蓋設備在使用或操作步驟中的除了附圖中所示的取向之外的不同取向。裝置可以以其他方式定向（旋轉90度或在其他取向）並且同樣可以相應地解釋本文使用的空間相關描述詞。
如本文所使用的，術語“基底”是指在其上添加後續材料層的材料。基底包括“頂”面和“底”面。基底的頂面是形成半導體元件的位置，並且因此半導體元件形成在基底的頂側。底面與頂面相對，並且因此基底的底側與基底的頂側相對。基底本身可以被圖案化。添加在基底頂部的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括多種半導體材料，例如矽，鍺、砷化鎵、磷化銦等。可替換地，基底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在整個下層或上層結構上延伸，或者其範圍可以小於下層或上層結構的範圍。此外，層可以是厚度小於連續結構的厚度的均勻或不均勻連續結構的區域。例如，層可以位於連續結構的頂面和底面之間或在頂面和底面處的任何一對水平面之間。層可以水平延伸、垂直延伸和/或沿著錐形表面延伸。基底可以是層，在基底中可以包括一層或多層，和/或基底可以在其上、其上方和/或其下具有一層或多層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層（其中形成有接觸、互連線和/或過孔）以及一個或多個介電層。
如本文所使用的，術語“標稱/標稱地”是指在產品或過程的設計階段期間所設定的、部件或​​過程操作步驟的特性或參數的期望值或目標值，以及高於和/或低於該期望值的值的範圍。該值的範圍可以是由於製造製程的輕微變化或公差而造成的。如本文所使用的，術語“約”表示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於該特定的技術節點，術語“約”可以表示給定量的值，該給定量例如在該值的10-30％內變化（例如，該值的±10％、±20％或±30％）。
如本文所使用的，術語“3D NAND記憶體件”（本文中稱為“記憶體件”）是指在橫向取向的基底上具有垂直取向的3D NAND儲存單元電晶體串（在本文中稱為“記憶體串”，例如NAND串或3D NAND串）的半導體元件，使得記憶體串相對於基底在垂直方向上延伸。如本文所用，術語“垂直的”或“垂直地”表示標稱上垂直於基底的橫向表面。
在本發明內容中，術語“水平的/水平地”表示標稱上平行於基底的橫向表面。
對半導體晶圓進行堆疊以形成立體積體電路，是滿足增加元件密度的需求的措施之一。一般而言，與單片積體電路相比，堆疊的晶圓可以提供例如更小的裸晶尺寸、更高的元件密度、以及改進的性能之類的益處。對半導體晶圓進行堆疊可以包括使用各種方法（例如鍵合或塗敷黏合劑）將一個半導體晶圓附接到另一個半導體晶圓，並且可以對堆疊的半導體晶圓進行減薄以減小其總厚度，以便進一步將元件佔用面積減到最小並且減小元件尺寸。例如，可以透過在陣列元件上方堆疊週邊元件和後段製程（BEOL）互連，並且在堆疊的晶圓結構上執行晶圓減薄製程以減小其總厚度，來增加立體（3D）記憶體件的元件密度。晶圓減薄製程可以是背面研磨製程，其中，半導體晶圓經歷使用研磨裝置的研磨製程。具體而言，半導體晶圓可以透過黏合劑和/或真空定位在卡盤上，並且研磨頭壓靠半導體晶圓的表面並且被配置為執行旋轉和橫向移動，以從半導體晶圓均勻地去除材料。晶圓減薄製程還可以包括拋光製程，例如化學機械拋光（CMP）製程，其利用化學漿料結合拋光墊來從晶圓去除材料，直到達到所需晶圓厚度為止。在化學機械拋光（CMP）製程期間，將晶圓透過黏合劑和/或真空定位在卡盤上，並以額定轉速旋轉，同時由拋光頭保持的拋光墊壓靠旋轉的晶圓的橫向表面。當在研磨或化學機械拋光（CMP）製程期間減薄晶圓時，晶圓缺陷會對晶圓造成物理損傷，這又會降低元件成品率並增加製造成本。例如，晶圓周邊區域可能包含不規則形狀的邊緣，當拋光頭向晶圓施加力時，該不規則形狀的邊緣會透過晶圓擴展為裂縫或裂紋。裂縫或裂紋會損害晶圓的結構完整性，並使其不能用於進一步的處理。
為了解決上述缺點，本文描述的實施例旨在提供用於在晶圓減薄製程期間提高晶圓處理成品率的系統和方法。更具體而言，本發明內容涉及一種晶圓處理系統，其被配置為確定晶圓輪廓並在晶圓減薄製程之前相應地修改晶圓，使得根據晶圓輪廓來定制各個晶圓。例如，晶圓處理系統識別位於晶圓的周邊區域處的晶圓邊緣缺陷，並且修改該周邊區域的部分以產生用於防止缺陷在晶圓減薄製程期間擴展到晶圓的元件區域中的屏障。在本發明的其中一些實施例中，修改周邊區域的部分可以包括沿著周邊部分地切割透過晶圓，使得沿著周邊形成溝槽。在本發明的其中一些實施例中，修改周邊區域的部分可以包括透過非侵入性方法（例如隱形雷射切割）來修改晶圓的一部分的物理特性。
本發明內容中描述的各種實施例可以提供益處，例如，除了其他之外，提高晶圓處理成品率、在晶圓減薄製程期間維持或提高真空維持、改進晶圓減薄製程之後的晶圓邊緣輪廓以及其他益處。提高的晶圓處理成品率又確保和提高了半導體晶圓的性能和成品率。
圖1A和1B是根據一些實施例的示例性半導體晶圓的相應截面圖和平面圖。半導體晶圓100包括基底102和形成在基底102上的半導體裸晶104的陣列。半導體晶圓100可以包括頂面102A和底面102B。半導體裸晶是半導體晶圓100的頂面102A上的區域，其中排列成積體電路。一種類型的半導體晶圓具有圓形圓周，該圓形圓周由被稱為晶圓切面的切面邊緣截斷。如圖1A和1B所示，半導體晶圓100包括位於周邊區域108中的晶圓切面113。在製造期間，半導體裸晶的位置是以晶圓切面和晶圓中心為基準的。因此，晶圓切面113通常是半導體晶圓100的基準，並且被設備用來將半導體晶圓100精確地放置在期望的位置。在本發明的其中一些實施例中，半導體裸晶104延伸到基底102的主體中。在本發明的其中一些實施例中，半導體裸晶104形成在基底102的頂面上，如圖1A所示。半導體晶圓100包括裸晶104所在的元件區域106和圍繞元件區域106的環形周邊區域108。在本發明的其中一些實施例中，周邊區域108不包括任何半導體裸晶。在本發明的其中一些實施例中，周邊區域108可以包括虛設裸晶以保持處理均勻性但不包括有效元件。周邊區域108可以包括晶圓邊緣110，其物理地連接半導體晶圓100的頂面和底面並且基本上在垂直方向（例如，z方向）上延伸。在本發明的其中一些實施例中，晶圓邊緣110可以是基本上垂直於晶圓100的頂面或底面的光滑平面。在本發明的其中一些實施例中，晶圓邊緣110的至少部分可以是彎曲表面。然而，晶圓邊緣110也可能包括各種缺陷，這些缺陷可能在例如晶圓減薄製程的製造操作步驟期間損害半導體晶圓的結構完整性。
圖2A-2B是根據一些實施例的圖1中的晶圓邊緣區域112的特寫視圖，並且分別示出了晶圓邊緣110的各種晶圓邊緣輪廓。圖2A示出了沒有缺陷的標準晶圓邊緣。如圖2A所示，晶圓邊緣110是連續地連接晶圓100的頂面102A和底面102B的基本上光滑的表面。在本發明的其中一些實施例中，晶圓邊緣110可以具有沿垂直方向（例如，z方向）的彎曲輪廓。在本發明的其中一些實施例中，晶圓邊緣110可以具有沿垂直方向的基本上直的輪廓（圖2A中未示出）。圖2B-2D示出了可能發生在晶圓邊緣110上或附近的示例性邊緣缺陷203。圖2B-2D中所示的邊緣缺陷203可能是由晶圓邊緣110的一部分意外被去除（例如，碎裂）引起的。在本發明的其中一些實施例中，邊緣缺陷203可以是晶圓製造製程的結構。圖2B和2C分別示出了邊緣缺陷203，例如一級階梯缺陷和多級階梯缺陷。圖2D示出了具有不規則形狀輪廓的邊緣缺陷203。圖2B-2D中所示的各個邊緣缺陷203可以具有在垂直方向上從晶圓頂面102A測量的缺陷深度t。缺陷深度t可以基於邊緣缺陷203的類型和嚴重程度而變化。在本發明的其中一些實施例中，缺陷深度t與基底厚度T的比率A可以在約1%和約80%之間。例如，t/T的比率A可以在約1%和約20%之間、約20%和約50%之間、約50%和約80%之間，或任何合適的比率。在本發明的其中一些實施例中，比率A可以小於約1%或大於約80%。在本發明的其中一些實施例中，邊緣缺陷203可以延伸到鄰近晶圓背面102B，並且為了簡單起見，在圖2A-2D中沒有示出。
圖3示出了根據一些實施例的在晶圓減薄製程期間安裝在晶圓減薄裝置中的半導體晶圓。在本發明的其中一些實施例中，晶圓減薄裝置可以是旋轉背面研磨機或化學機械拋光（CMP）工具。例如，旋轉背面研磨機可以包括卡盤306和嵌入其中的真空通道308。卡盤306可被配置成以額定轉速 ω繞軸307旋轉。晶圓300可以包括形成在晶圓正面302A上的基底302和半導體裸晶304。晶圓300還可以包括形成在基底302的周邊附近的邊緣缺陷303。在本發明的其中一些實施例中，基底302、邊緣缺陷303和半導體裸晶304分別類似於圖1和2A-2D中所描述的基底102、邊緣缺陷203和半導體裸晶104，且為簡單起見在此不作詳細描述。晶圓300的正面302A可使用由真空通道308產生的負壓附著到被安裝在卡盤306上的保護帶314上。真空通道308可以耦合到一個或多個真空源（例如，粗抽泵），為了簡單起見未示出。在本發明的其中一些實施例中，保護帶314可以是用於在背面研磨製程期間，保護晶圓表面的背面研磨（BG）帶。保護帶314可以形成包括邊緣缺陷303的表面的正面302A的輪廓。研磨製程310可應用於基底302的背面302B以減小基底302的厚度。在研磨製程期間中，將背面研磨杯形砂輪330壓靠在背面302B上並以額定轉速旋轉。背面研磨杯形砂輪330和晶圓300之間的相對橫向運動以及來自背面研磨杯形砂輪330的向下壓力，可以均勻地從基底302去除材料。然而，來自背面研磨杯形砂輪330的向下壓力會造成邊緣缺陷303加劇，並且可能導致延伸到基底302的塊體中的裂縫312。裂縫312會損害基底302的結構完整性，這又會導致晶圓故障和低製造成品率。
圖4A和4B示出了在晶圓減薄製程之前被部分地修改的半導體晶圓。圖4A和4B分別是包括基底402、邊緣缺陷403和半導體裸晶404的半導體晶圓的截面圖和平面圖。其它合適的結構可以包括在半導體晶圓400上，並且為了簡單起見未示出。半導體晶圓400可以包括元件區域406和圍繞元件區域406的環形周邊區域408。邊緣缺陷403形成在晶圓400的在晶圓邊緣和半導體裸晶404之間的周邊區域中。半導體晶圓400的上述結構可以分別類似於圖1A-1B、2A-2D和3中所描述的那些結構，且為簡單起見，在此不對其進行詳細描述。半導體晶圓400還可以包括形成在周邊區域408中的晶圓修改區域420。晶圓修改區域420位於周邊區域408中、並且在邊緣缺陷403和半導體裸晶404之間。晶圓修改區域420可以實現邊緣缺陷403和元件區域406之間的分離，使得邊緣缺陷403在晶圓減薄製程期間不擴展到元件區域406中。在本發明的其中一些實施例中，晶圓修改區域420可以是透過侵入性方法（例如從基底402去除一部分材料）形成的溝槽。例如，溝槽可以透過機械切割技術（例如，經由切割刀片）並沿晶圓圓周部分地切割晶圓（例如，不穿透晶圓的整個厚度）來形成。在本發明的其中一些實施例中，晶圓修改區域420可以透過圖案化和蝕刻製程形成。在本發明的其中一些實施例中，晶圓修改區域420可以透過經由例如隱形雷射切割之類的各種非侵入性方法改變材料性質來形成，隱形雷射切割透過將雷射光束聚焦在晶圓內部而在晶圓內形成修改層。在隱形雷射切割製程期間，聚焦的紅外雷射光束穿透半導體晶圓的背面並產生高度局部化的短暫融化，將一種類型的材料轉變成另一種材料並由集中應力場和微裂紋圍繞該材料。例如，紅外雷射光束可以將晶體矽材料局部地轉換為多晶矽材料。紅外雷射可以依次聚焦在基底的不同深度處，進而形成經修改材料的堆疊垂直面。這些表面下的修改層實質上產生弱化的裂開面，其能夠垂直方向（例如，z方向）上實現沿晶圓圓周延伸的機械分離（即，物理上分離）。在晶圓減薄製程期間，半導體晶圓400的包括邊緣缺陷403的部分可以透過溝槽或在所引起的受控斷裂之後，從半導體晶圓400的包括半導體裸晶404的另一部分斷開。
晶圓修改區域420可從晶圓400的正面402A形成，並具有從晶圓正面402A測量的修改深度d。在本發明的其中一些實施例中，修改深度d等於或大於缺陷深度t，使得當從晶圓背面402B減薄半導體晶圓400時，晶圓減薄裝置的背面研磨杯形砂輪在其與晶圓缺陷403形成接觸之前與晶圓修改區域420接觸。在本發明的其中一些實施例中，修改深度d與基底厚度T的比率B可以在大約1%和大約80%之間。例如，d/T的比率B可以在約1%和約20%之間、約20%和約50%之間、約50%和約80%之間，或任何合適的比率。在本發明的其中一些實施例中，比率B可以小於約1%或大於約80%。降低比率B可以提供的益處是晶圓400的更大機械強度，特別是在周邊區域408中。在本發明的其中一些實施例中，d/T的比率B可以大於上文參考圖2A-2D描述的t/T的比率A。在本發明的其中一些實施例中，修改深度d等於或大於缺陷深度t。例如，t/d的比率C（即，缺陷深度t與修改深度d之比）可以在大約50%和大約100%之間。在本發明的其中一些實施例中，比率C可以在約50%和約70%之間、在約70%和約85%之間、在約85%和約100%之間。比率C的較低值可以確保修改深度d超過缺陷深度t；而比率C的較高值提供的益處是晶圓修改區域420的穿透深度較低，這繼而降低了製造成本。如上所述，各種製造設備使用晶圓切面來定位晶圓並識別晶圓的取向，因此保持晶圓切面對於晶圓製造是重要的。因此，使晶圓修改區域420僅穿透基底402的一部分可以提供的益處是在晶圓減薄製程之前保持晶圓切面413完整。相反，穿透基底402的整個厚度的環形溝槽可以導致晶圓切面413被去除，並導致昂貴的設備修改以便適應無切面晶圓。晶圓修改區域420可以具有等於或小於邊緣缺陷403和有效區域406之間的間隔的寬度w。在本發明的其中一些實施例中，寬度w可以在修改深度d的約20%和約80%之間。例如，寬度w與修改深度d的比率可以在約20%與約40%之間、在約40%與約60%之間、在約60%與約80%之間、或任何合適的比率。
圖5是根據一些實施例的在晶圓減薄製程開始時安裝在晶圓減薄裝置中的經修改的半導體晶圓的截面圖。晶圓500包括基底502、邊緣缺陷503、半導體裸晶504和晶圓修改區域520。晶圓500的上述結構可以分別類似於圖4A-4B中描述的晶圓400的那些結構。圖5中所示的晶圓修改區域520可以是透過從基底502去除材料的環形部分而形成的溝槽。在本發明的其中一些實施例中，被去除的部分可以是環形結構的變型。例如，被去除部分可以是沿著環形的圓周的部分環形（例如，沒有沿著環形被去除部分的弧度去除晶圓的區域）。在本發明的其中一些實施例中，該一個或多個中斷可以位於晶圓切面附近。在本發明的其中一些實施例中，被去除部分可以是橢圓形結構。在本發明的其中一些實施例中，晶圓修改區域520還可以是能夠提供屏障的任何合適的修改，該屏障使得能夠在晶圓減薄製程期間在邊緣缺陷503和半導體裸晶504之間進行物理分離。將晶圓500上下翻轉，使其正面502A安裝在保護帶514上。然後使用由真空通道508提供的負壓將晶圓500定位在卡盤506上。研磨製程510可以應用於背面502B以減小晶圓500的厚度。在研磨製程510期間，將背面研磨杯形砂輪530壓靠在基底502上並且以額定轉速旋轉。類似於圖3中描述的研磨製程，背面研磨杯形砂輪530和晶圓500之間的相對橫向運動以及來自背面研磨杯形砂輪530的向下壓力可以從基底502上去除材料。
圖6是根據一些實施例的在晶圓減薄製程期間安裝在晶圓減薄裝置中的經修改的半導體晶圓的截面圖。隨著圖5的研磨製程510的進行並且背面研磨杯形砂輪530進一步向下（例如，在z方向上）移動，基底502的厚度減小，並且曝露出晶圓修改區域520。晶圓修改區域520被配置為當在研磨製程510期間曝露出晶圓修改區域520時，能夠實現邊緣缺陷503和半導體裸晶504之間的物理分離。例如，當曝露出晶圓修改區域520時，包括半導體裸晶504的晶圓部分503A與包括邊緣缺陷503的晶圓部分503B物理地分離。因此，即使邊緣缺陷503在研磨製程510期間會引起裂縫612，裂縫612也不能擴展到形成半導體裸晶504的基底502的主體中。
晶圓修改提供許多益處。首先，限制缺陷擴展提高了晶圓製造成品率。由於在研磨期間由邊緣缺陷生成的缺陷不能擴展到主體基底中，所以可以保持晶圓有效區域的結構完整性。其次，在晶圓研磨製程期間，可以減少碎屑的量。因為晶圓部分503B在研磨製程之前可拆卸地附著到晶圓部分503A，並且以可控的方式經由晶圓修改區域520與晶圓部分503A分離，所以與圖3中減薄分離半導體晶圓300時的研磨製程310期間可能生成的碎屑或晶圓碎片相比，僅生成最小量的碎屑。第三，在研磨製程期間，可以提高晶圓500圓周附近的真空品質。例如，在研磨製程510之前，由於邊緣缺陷503的不規則形狀，黏著到晶圓部分503B的保護帶514不需要與真空通道508接觸，並且可以在晶圓部分503B與晶圓部分503A分離之後與真空通道508發生接觸。
圖7和8示出了根據一些實施例的示例性晶圓修改系統。圖9是根據一些實施例的方法900的流程圖，其描述了用於處理半導體晶圓的示例性方法。作為示例而不是限制，方法900的晶圓修改製程可以分別在圖7和8所示的晶圓修改台700和晶圓修改系統800中進行。本發明內容不限於該操作步驟描述。相反，其它操作步驟在本發明內容的精神和範圍內。應當理解，可以執行附加的操作步驟。此外，並非所有操作步驟都是執行本文所提供的公開內容所必需的。此外，一些操作步驟可以同時執行，或者以與圖9所示的順序不同的循序執行，在一些實施方式中，除了當前描述的操作步驟之外或者代替當前描述的操作步驟，可以執行一個或多個其他操作步驟。為了說明的目的，參考圖1-8的實施例描述方法900。然而，方法900不限於這些實施例。出於示例的目的，將針對單晶圓的晶圓修改台來描述方法900。基於本文的公開內容，方法900可以同樣應用於可一次處理多個晶圓的批次處理晶圓修改台。單晶圓和批量台配置都在本發明內容的精神和範圍內。
方法900開始於操作步驟910，在操作步驟910中，根據一些實施例，將晶圓傳送到晶圓修改台700的晶圓修改室。例如，可以經由具有機械臂（未示出）的傳送模組將晶圓710傳送到晶圓修改室(處理室)702。晶圓修改室702可以是晶圓處理群組工具中的模組，該工具還可以包括額外的適於其操作步驟的晶圓處理台、模組和設備。
晶圓修改台700可以是處理群組工具（為了簡單，在圖7中未示出）的部件。處理群組工具可以包括額外部件，例如模組（例如，傳送模組和切割台）、機械臂、泵、排氣管線、加熱元件、氣體和化學品輸送管線、控制器、閥、以及與群組工具的其它部件（例如，電腦單元、化學分析儀、馬達控制器、品質流量控制器、壓力控制器、閥和泵）的外部和內部電性連接。雖然在圖7中未示出，但此類額外部件可以與那些所示的部件組合，而不脫離本發明的精神和範圍。
晶圓修改台700可以包括處理室702、晶圓固定器719、旋轉底座725、修改器730、臂735和馬達740。修改器730可以是能夠修改半導體晶圓的選擇性區域的物理或化學性質的任何適當的晶圓修改裝置。晶圓修改台700還可以包括位於處理室702周圍的檢測器780a、檢測器780b以及檢測器780c，用以檢測晶圓特性，例如晶圓邊緣缺陷的性質。處理系統790可經由通信通道792接收所檢測的晶圓特性，並生成晶圓輪廓。在本發明的其中一些實施例中，晶圓輪廓可以包括晶圓的度量資料。例如，晶圓輪廓可以包括尺寸、材料成分、缺陷類型和位置，以及為各個單獨晶圓定制的任何其他合適的資訊。在本發明的其中一些實施例中，可以基於各個晶圓的特性來從晶圓輪廓的資料庫中選擇晶圓輪廓。
參考圖9，根據一些實施例，方法900開始於操作步驟910，操作步驟910包括將晶圓傳送到晶圓修改台的晶圓修改室。如圖7所示，晶圓710被置於處理室702中。可以使用夾具、真空吸盤、膠帶等將晶圓710固定到晶圓固定器719上。在本發明的其中一些實施例中，晶圓710可以包括形成在晶圓710的正面上的半導體裸晶704。晶圓固定器719還附著到晶圓修改台700的旋轉底座725上。在本發明的其中一些實施例中，晶圓保持器719可以在晶圓修改製程期間借助旋轉底座725以不同的轉速旋轉半導體晶圓710。在本發明的其中一些實施例中，半導體晶圓710可以以任何合適的轉速旋轉。例如，半導體晶圓710可以以約300 rpm、500 rpm、1000 rpm、2000 rpm或任何合適的轉速旋轉。
根據一些實施例，方法900進行到操作步驟920，操作步驟920包括使用一個或多個檢測器測量晶圓特性。參考圖7，一個或多個檢測器780a、檢測器780b以及檢測器780c可以位於晶圓修改室702周圍，以檢測和測量晶圓特性，例如晶圓邊緣缺陷的性質。例如，檢測器780a、檢測器780b以及檢測器780c可以被配置為檢測在半導體晶圓710的圓周處是否存在晶圓邊緣缺陷。回應於檢測到晶圓邊緣缺陷，檢測器780a、檢測器780b以及檢測器780c進行到測量晶圓邊緣缺陷的各種特性，例如晶圓邊緣缺陷的位置、缺陷深度、寬度和類型。晶圓邊緣缺陷的示例可以是分別在圖2A-2D和3-5中描述的晶圓邊緣缺陷203、303、403和503。在本發明的其中一些實施例中，檢測器780a、檢測器780b以及檢測器780c位於晶圓修改室702的側壁和/或頂壁/底壁周圍。可以將表示所檢測的晶圓邊緣缺陷的特性的資料發送到處理系統790，該處理系統790可以確定晶圓邊緣缺陷是否低於變化閾值，例如所檢測的晶圓邊緣缺陷是否超過限度（例如，延伸到半導體裸晶704中）。回應於晶圓邊緣缺陷未超過限度，處理系統790進行到創建用於在半導體晶圓710中形成晶圓修改區域的晶圓修改輪廓。回應於晶圓邊緣缺陷超過限度，處理系統790可以進行到警告用戶或選擇要犧牲的裸晶。檢測器780a、檢測器780b以及檢測器780c 也可以進行確定。例如三個檢測器可以圍繞晶圓修改室702放置，其中，檢測器面向晶圓修改室702的側壁和頂壁。在本發明的其中一些實施例中，觀察口可以安裝在晶圓修改室702的側壁和頂壁上並且與相應的檢測器對準，使得晶圓修改室702的內部對於相應的檢測器是可見的。在本發明的其中一些實施例中，檢測器780a、檢測器780b以及檢測器780c可以在晶圓修改室702內。在本發明的其中一些實施例中，檢測器780a、檢測器780b以及檢測器780c可以被配置為檢測半導體晶圓710的晶圓特性，例如，半導體晶圓710上的晶圓邊緣缺陷的厚度、寬度和類型。在本發明的其中一些實施例中，檢測器780a、檢測器780b以及檢測器780c可以安裝在檢測器室中，該檢測器室被配置為在將半導體晶圓710輸送到晶圓修改室702中之前檢測晶圓特性。在本發明的其中一些實施例中，檢測器780a、檢測器780b以及檢測器780c可以是雷射厚度感測器、光學輪廓儀、台階輪廓儀、多波長橢圓偏光儀、離子束分析器和/或任何其它合適的檢測器或其組合。在本發明的其中一些實施例中，檢測器780a、檢測器780b以及檢測器780c中的每一者都可以是電荷耦合元件（CCD）相機，該相機是基於CCD的圖像檢測系統的部件。在本發明的其中一些實施例中，也可以使用光電管或其它這種自動檢測裝置，其檢測呈現在其上的區域的圖像。在本發明的其中一些實施例中，根據被檢查的過程，檢測器780a、檢測器780b以及檢測器780c可以包括至少一個CCD單色或彩色相機。因此，檢測器780a、檢測器780b以及檢測器780c中的每一者都可以被配置為產生晶圓的一個或多個高解析度圖像，並將高解析度圖像提供給使用者或處理系統。
參考圖9，根據一些實施例，方法900進行到操作步驟930，操作步驟930包括基於所測量的晶圓特性來確定晶圓輪廓。如圖7和8所示，處理系統790可以透過通信通道792電性連接到檢測器780a、檢測器780b以及檢測器780c和晶圓修改室702。處理系統790可以包括處理電路和軟體，用於分析由檢測器780a、檢測器780b以及檢測器780c 產生的信號並使用該信號生成晶圓輪廓。通信通道792可以是用於發送信號的任何合適的導線、光纖或無線技術。所生成的晶圓輪廓可適於由用戶觀察。例如，所得到的晶圓輪廓可以顯示在處理系統790或觀察設備上，例如位於例如操作步驟員工作站處的電腦監視器。所生成的晶圓輪廓可以包括例如半導體晶圓的周邊區域中的晶圓邊緣缺陷的位置、深度、寬度和類型的資訊。
基於晶圓輪廓，處理系統790可以確定適合於該晶圓的晶圓修改方式或處理條件。例如，晶圓修改方式可以取決於晶圓邊緣缺陷的缺陷深度。具體而言，處理系統790可以將晶圓修改的深度設置為等於或大於邊緣缺陷深度。缺陷深度和修改深度的示例可以是圖2A-2D和3-5中描述的缺陷深度t和修改深度d。晶圓修改方式還可以包括與晶圓修改的位置有關的資訊。例如，晶圓修改可以沿著晶圓的圓周定位並且在周邊區域內。檢測器可以由處理系統790操作步驟來進行晶圓特性的一次測量，或者可以被操作步驟以在晶圓處理期間以預定間隔連續地測量晶圓特性。因此，檢測器可以提供對晶圓處理的連續監視，並將檢測結果發送到處理系統790，使得處理系統790可以在晶圓修改過程期間即時調整處理方式或條件。
在本發明的其中一些實施例中，處理系統790可以被配置為接收極多的資料數據（例如，大數據）且以計算方式分析所述大數據以揭示與晶圓邊緣缺陷及所得的經處理晶圓有關的圖案、趨勢及關聯。具體而言，處理系統790可以從檢測器接收所收集的表示晶圓邊緣形狀、厚度、成分、粗糙度和晶圓的任何其他合適特性的數據集，並且參考晶圓修改製程來該分析數據集。數據集可用作處理系統790的回饋，以即時地或在處理之後微調晶圓修改方式，使得可以連續地改進晶圓修改製程，這又導致改進的晶圓處理均勻性和元件成品率。
處理系統790可以被配置為執行各種附加或替代分析任務，例如分析任何合適的信號、統計處理、任務調度、生成警報信號、生成進一步的控制信號等。例如，在檢測到超過限度的晶圓邊緣缺陷時，處理系統790可以被配置為生成警報信號以警告使用者。處理系統790可以進一步被配置為在晶圓修改室內執行一系列被調度任務以減少晶圓邊緣缺陷。在本發明的其中一些實施例中，超過限度的晶圓邊緣缺陷的示例可以包括擴展到晶圓有效元件區域中的晶圓邊緣缺陷。回應於檢測到超過限度的晶圓邊緣缺陷，處理系統790可以確定適當的接下來的步驟，例如識別可能受晶圓邊緣缺陷影響的半導體裸晶，並相應地調整晶圓修改的路徑。其它各種晶圓修改參數可以包括例如修改器730的行進速度、位置、角度，半導體晶圓710的轉速、其組合以及任何其它合適的處理參數。處理系統790可以鄰近晶圓修改室702放置，使得例如操作步驟員可以容易地訪問處理系統790和晶圓修改室702兩者以確定晶圓邊緣缺陷和晶圓修改製程並校正可能出現的任何問題。可替換地，在本發明的其中一些實施例中，處理系統790可以放置在遠端位置，例如過程命令中心，可以在遠端監視來自各種處理台或濕式工作臺的各種圖像。
參考圖9，根據一些實施例，方法900進行到操作步驟940，操作步驟940包括基於所測量的晶圓特性來對半導體晶圓執行晶圓修改製程。如圖7所示，可以根據一個或多個晶圓修改方式來在晶圓710上形成晶圓修改720。
晶圓修改台700包括附接到臂735上的修改器730。處理系統790可以基於晶圓修改輪廓引導修改器730執行晶圓修改製程。在本發明的其中一些實施例中，修改器730可以是切割刀片，其被配置為執行部分切割製程，例如從晶圓710去除一部分材料而不穿透晶圓的整個厚度。例如，切割刀片可以以小於晶圓厚度的預設深度（例如，圖4A和4B中描述的修改深度d）穿入晶圓710，並形成與晶圓710的環形周邊區域基本同心的環形溝槽。在本發明的其中一些實施例中，溝槽延伸到晶圓710中、而不完全穿透晶圓的整個厚度。在本發明的其中一些實施例中，修改器730可以是一組雷射聚焦透鏡，其將紅外雷射光束聚焦在晶圓710的主體基底內部的焦點處。可以調整修改器730的各種參數，以便執行部分隱形雷射切割製程，例如穿透晶圓710的一部分而非整個厚度。例如，可以基於形成晶圓710的材料的物理和化學性質，來調整功率、頻率、聚焦深度、透過次數、平移距離和任何合適的參數。增加雷射頻率可以提供具有更平滑的裂開面的益處。此外，增加雷射功率可以提供形成更多微裂紋的益處。在本發明的其中一些實施例中，修改器730可以提供具有約85W的功率和約60 kHz的頻率的紅外雷射，以在使用單晶矽形成半導體晶圓710的基底時在半導體晶圓710中形成修改層。修改器730可以由馬達740透過臂735沿x方向（例如，沿方向732）橫向移動，使得修改器730可以直接在半導體晶圓710上的任何適當區域上方。例如，修改器730可以位於晶圓710的周邊區域上方。晶圓周邊區域的一個示例可以是圖4A和4B中描述的周邊區域408。在本發明的其中一些實施例中，修改器730可以多於一次地透過所需區域。修改器730也可以在y方向（例如，沿方向734）垂直移動，使得可以在晶圓修改製程之前、期間或之後調整半導體晶圓710和修改器730之間的高度。例如，可以透過在垂直方向上移動修改器730來調整修改器730的雷射焦點或刀片切割深度。在本發明的其中一些實施例中，修改器730還可以圍繞晶圓710的垂直軸711旋轉，使得修改器730可以形成與晶圓710基本上同心的環形的經修改部分。例如，修改器730可以被配置為旋轉90°、180°、360°或任何合適的範圍。在本發明的其中一些實施例中，修改器730可以形成晶圓710的圓周的輪廓。在本發明的其中一些實施例中，可以基於檢測到的晶圓輪廓和處理條件，在該製程的持續時間內調整修改器730的其它適當參數。在本發明的其中一些實施例中，可調整的參數包括但不限於：修改器730和半導體晶圓710之間的高度、修改器730相對於半導體晶圓710的頂面的方向、修改器730的行進速度、修改器730的行進路徑、或任何合適的參數和/或其組合。
圖8是根據一些實施例的晶圓修改系統800的圖示。晶圓修改系統800可以包括處理系統790、修改器控制器850、臂控制器860和室控制器870，以及其它部件。晶圓修改系統800可以進一步包括其它合適的部件，例如額外的檢測器、感測器、泵、閥，為簡單起見，這些結構未在圖8中示出。在本發明的其中一些實施例中，修改器控制器850、臂控制器860和室控制器870可以包括任何適當的電腦控制模組，例如閥、馬達或晶圓臺。在本發明的其中一些實施例中，上述控制器可以基於所生成的晶圓輪廓和對晶圓修改製程的監視來控制各種處理參數。在本發明的其中一些實施例中，修改器730可以由修改器控制器850控制，以提供用於隱形切割的紅外雷射。在本發明的其中一些實施例中，修改器730可以由修改器控制器850控制，以使用旋轉的切割刀片在晶圓710中形成溝槽。在本發明的其中一些實施例中，修改器控制器850可以控制修改器730相對於半導體晶圓710的頂面的方向、切割刀片轉速、雷射功率和頻率以及任何合適的參數。在本發明的其中一些實施例中，可以操作步驟臂控制器860來移動修改器730，以便將其定位在晶圓710的不同區域上方。在本發明的其中一些實施例中，臂控制器860還可以控制修改器730和半導體晶圓710之間的高度、修改器730的橫向行進速度、修改器730的行進路徑以及其他參數。室控制器870可用於控制晶圓修改室702的各種參數，例如室壓、溫度和/或任何合適的參數。檢測器780和處理系統790可以確定被輸送到晶圓修改室702中的晶圓的晶圓輪廓。檢測器780可以是圖7中的檢測器780a、檢測器780b以及檢測器780c，其測量晶圓的各種特性。例如，檢測器780可以確定晶圓邊緣的特性並檢測晶圓邊緣缺陷的存在。如果檢測到晶圓邊緣缺陷，則檢測器780可以進一步檢測晶圓邊緣缺陷的位置、深度、寬度、類型或任何合適的性質，並將資料發送到處理系統790，以供進一步處理，例如創建晶圓修改輪廓。處理系統790接收晶圓的所測量特性並確定晶圓輪廓，晶圓輪廓可用於相應地修改晶圓。具體而言，處理系統790可以基於晶圓輪廓來產生用於形成晶圓修改區域的方式。例如，處理系統790可以被配置為產生圖2B-2D中所示的晶圓邊緣缺陷的截面圖和測量。結果，處理系統790可以透過臂控制器850控制修改器730，以在晶圓710中形成晶圓修改區域720。
參考圖9，根據一些實施例，方法900進行到操作步驟950，操作步驟950包括基於所測量的晶圓特性對經修改的半導體晶圓執行晶圓減薄製程。執行晶圓減薄製程的一個示例可以是在圖5和6中所示的對晶圓500執行的研磨製程510。
可再次參考圖5與圖6，圖5是根據一些實施例的在晶圓減薄製程開始時安裝在晶圓減薄裝置中的經修改的半導體晶圓的截面圖。晶圓500包括基底502、邊緣缺陷503、半導體裸晶504和晶圓修改區域520。圖5中所示的晶圓修改區域520可以是透過從基底502去除材料的環形部分而形成的溝槽。在本發明的其中一些實施例中，被去除的部分可以是環形結構的變型。例如，被去除部分可以是沿著環形的圓周的部分環形（例如，沒有沿著環形被去除部分的弧度去除晶圓的區域）。在本發明的其中一些實施例中，該一個或多個中斷可以位於晶圓切面附近。在本發明的其中一些實施例中，被去除部分可以是橢圓形結構。在本發明的其中一些實施例中，晶圓修改區域520還可以是能夠提供屏障的任何合適的修改，該屏障使得能夠在晶圓減薄製程期間在邊緣缺陷503和半導體裸晶504之間進行物理分離。將晶圓500上下翻轉，使其正面502A安裝在保護帶514上。然後使用由真空通道508提供的負壓將晶圓500定位在卡盤506上。研磨製程510可以應用於背面502B以減小晶圓500的厚度。在研磨製程510期間，將背面研磨杯形砂輪530壓靠在基底502上並且以額定轉速旋轉。類似於圖3中描述的研磨製程，背面研磨杯形砂輪530和晶圓500之間的相對橫向運動以及來自背面研磨杯形砂輪530的向下壓力可以從基底502上去除材料。
圖6是根據一些實施例的在晶圓減薄製程期間安裝在晶圓減薄裝置中的經修改的半導體晶圓的截面圖。隨著圖5的研磨製程510的進行並且背面研磨杯形砂輪530進一步向下（例如，在z方向上）移動，基底502的厚度減小，並且曝露出晶圓修改區域520。晶圓修改區域520被配置為當在研磨製程510期間曝露出晶圓修改區域520時，能夠實現邊緣缺陷503和半導體裸晶504之間的物理分離。例如，當曝露出晶圓修改區域520時，包括半導體裸晶504的晶圓部分503A與包括邊緣缺陷503的晶圓部分503B物理地分離。因此，即使邊緣缺陷503在研磨製程510期間會引起裂縫612，裂縫612也不能擴展到形成半導體裸晶504的基底502的主體中。
為了方便讀者比對，在此列舉出本案說明書中所出現的元件以及標號對照如下，其中有些元件符號可能對應兩個以上不同名詞，但實際上仍代表相同的元件，該些元件以括號(表示)：
100 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓(半導體晶圓)
102 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 基底
102A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 頂面
102B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 底面
104 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 半導體裸晶
106 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 元件區域
108 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 周邊區域
110 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓邊緣
112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓邊緣區域
113 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓切面
203 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 邊緣缺陷
300 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓(半導體晶圓)
302 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 基底
302A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 正面
302B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 背面
303 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 邊緣缺陷
304 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 半導體裸晶
306 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 卡盤
307 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 軸
308 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 真空通道
310 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 研磨製程
312 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 裂縫
314 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 保護帶
330 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 背面研磨杯形砂輪
400 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓(半導體晶圓)
402 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 基底
402A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 正面
402B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 背面
403 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 邊緣缺陷
404 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 半導體裸晶
406 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 元件區域
408 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 周邊區域
413 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓切面
420 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓修改區域
500 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓(半導體晶圓)
502 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 基底
502A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 正面
502B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 背面
503 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 邊緣缺陷
503A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓部分
503B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓部分
504 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 半導體裸晶
506 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 卡盤
508 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 真空通道
510 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 研磨製程
514 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 保護帶
520 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓修改區域
530 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 背面研磨杯形砂輪
612 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 裂縫
700 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓修改台
702 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓修改室(處理室)
704 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 半導體裸晶
710 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓
711 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 軸
719 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓固定器
720 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓修改
725 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 旋轉底座
730 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 修改器
732 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 方向
734 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 方向
735 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 臂
740 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 馬達
780 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 檢測器
780a . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 檢測器
780b . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 檢測器
780c . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 檢測器
790 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 處理系統
792 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 通信通道
800 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 晶圓修改系統
850 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 修改器控制器
860 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 臂控制器
870 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 室控制器
900 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 方法
910 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 操作步驟
920 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 操作步驟
930 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 操作步驟
940 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 操作步驟
950 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 操作步驟
w . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 寬度
d . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 修改深度
T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 基底厚度
t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 缺陷深度
本文描述的各種實施例涉及用於在晶圓減薄製程期間提高晶圓處理成品率的系統和方法。更具體而言，本發明內容涉及一種晶圓處理系統，其被配置為：確定晶圓輪廓，並在晶圓減薄製程之前相應地修改晶圓，使得根據晶圓輪廓來定制各個晶圓。例如，晶圓處理系統識別位於晶圓的周邊區域處的缺陷，並且修改周邊區域的部分以創建用於防止缺陷在晶圓減薄製程期間擴展到晶圓的元件區域中的屏障。在本發明的其中一些實施例中，修改周邊區域的部分可以包括沿著周邊部分地切割透過晶圓，使得沿著周邊形成溝槽。在本發明的其中一些實施例中，修改周邊區域的部分可以包括透過非侵入性方法（例如隱形雷射切割）來修改晶圓的一部分的物理性質。
在本發明的其中一些實施例中，一種用於處理晶圓的方法包括使用多個檢測器來測量晶圓的一個或多個晶圓特性。晶圓包括元件區域和周邊區域。該方法還包括基於所測量的一個或多個晶圓特性來確定晶圓的晶圓修改輪廓。該方法還包括使用晶圓修改輪廓來修改在周邊區域內的該晶圓的環形部分。經修改的環形部分具有小於晶圓厚度的穿透深度。該方法還包括對晶圓執行晶圓減薄製程。
在本發明的其中一些實施例中，一種用於處理晶圓的方法包括檢測在晶圓的圓周處的晶圓邊緣缺陷。晶圓具有正面和背面以及在正面上的半導體裸晶陣列。該方法還包括測量晶圓邊緣缺陷的一個或多個特性，並且該一個或多個特性至少包括缺陷深度。該方法還包括從正面修改晶圓在半導體裸晶陣列和晶圓邊緣缺陷之間的一部分。經修改部分具有從正面測量的小於缺陷深度的穿透深度。該方法還包括在晶圓的背面上執行晶圓減薄製程。
在本發明的其中一些實施例中，一種晶圓處理系統包括一個或多個檢測器，其被配置為確定晶圓的一個或多個特性。晶圓具有元件區域和圍繞元件區域的周邊區域。該晶圓處理系統還包括晶圓修改裝置和處理系統。該處理系統被配置為接收該一個或多個特性，並基於該一個或多個晶圓特性來確定晶圓修改輪廓。該處理系統還被配置為使用晶圓修改輪廓來修改在周邊區域內的該晶圓的環形部分。經修改的環形部分具有小於晶圓厚度的穿透深度。
在本發明的其中一些實施例中，提供一種用於處理一晶圓的方法，包括測量一個或多個晶圓特性，來確定所述晶圓的一晶圓修改輪廓，使用所述晶圓修改輪廓來從所述晶圓的一第一表面修改所述晶圓的一部分，其中，經修改部分具有小於所述晶圓的一厚度的一穿透深度，以及在所述晶圓的一第二表面上執行一晶圓減薄製程，所述第二表面在所述晶圓的所述第一表面的相對側上。
在本發明的其中一些實施例中，對所述一個或多個晶圓特性的測量包括：確定所述晶圓的一周邊區域中的一邊緣缺陷的一個或多個性質。
在本發明的其中一些實施例中，對所述邊緣缺陷的所述一個或多個性質的所述確定包括：測量所述邊緣缺陷的一缺陷深度。
在本發明的其中一些實施例中，對所述晶圓修改輪廓的所述確定包括：將所述穿透深度設置為等於或大於所述缺陷深度。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：形成與所述晶圓同心的一環形溝槽。
在本發明的其中一些實施例中，所述環形溝槽的所述形成包括：執行部分地穿透所述晶圓的所述厚度的一切割製程。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：在所述晶圓上執行一隱形雷射切割製程。
在本發明的其中一些實施例中，對所述晶圓減薄製程的所述執行包括：在所述晶圓的所述第二表面上執行一背面研磨製程。
在本發明的其中一些實施例中，對所述背面研磨製程的所述執行包括：將一背面研磨杯形砂輪壓靠在所述晶圓的所述第二表面上，旋轉所述背面研磨杯形砂輪，以從所述晶圓去除材料，使得所述背面研磨杯形砂輪在與晶圓邊緣缺陷接觸之前與所述經修改部分接觸，以及在所述經修改部分處，將一元件區域與所述晶圓的包括所述晶圓邊緣缺陷的一周邊部分分離。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：在一元件區域和形成在所述晶圓的圓周處的一邊緣缺陷之間形成一晶圓修改區域。
在本發明的其中一些實施例中，提供一種用於處理一晶圓的方法，包括檢測在所述晶圓的一圓周處的一晶圓邊緣缺陷，所述晶圓包括一正面和一背面，以及在所述正面上的一半導體裸晶陣列，測量所述晶圓邊緣缺陷的一個或多個特性，其中，所述一個或多個特性至少包括一缺陷深度，從所述正面修改所述晶圓在所述半導體裸晶陣列和所述晶圓邊緣缺陷之間的一部分，其中，經修改部分包括從所述正面測量的小於所述缺陷深度的一穿透深度，以及在所述晶圓的所述背面上執行一晶圓減薄製程。
在本發明的其中一些實施例中，對所述晶圓的所述一部分的所述修改包括：形成與所述晶圓同心且部分地穿透所述晶圓的一環形溝槽。
在本發明的其中一些實施例中，所述修改包括：使用一隱形雷射切割形成一環形修改層，其中，所述環形修改層與所述晶圓同心。
在本發明的其中一些實施例中，對所述晶圓減薄製程的所述執行包括：在所述晶圓的所述背面上執行一背面研磨製程。
在本發明的其中一些實施例中，對所述背面研磨製程的所述執行包括：將一背面研磨杯形砂輪壓靠在所述晶圓的所述背面上，旋轉所述背面研磨杯形砂輪，以從所述晶圓去除材料，使得所述背面研磨杯形砂輪在與所述晶圓邊緣缺陷接觸之前與所述經修改部分接觸，以及在所述經修改部分處，將所述半導體裸晶陣列與所述晶圓的包括所述晶圓邊緣缺陷的一周邊部分隔離。
在本發明的其中一些實施例中，提供一種晶圓處理系統，包括一個或多個檢測器，被配置為確定一晶圓的一個或多個特性，所述晶圓包括一元件區域和圍繞所述元件區域的一周邊區域，一晶圓修改裝置，以及一處理系統，被配置為：接收所述一個或多個特性，基於所述一個或多個晶圓特性來確定一晶圓修改輪廓，以及控制所述晶圓修改裝置，使用所述晶圓修改輪廓來修改所述周邊區域中的所述晶圓的一環形部分，其中，經修改的所述環形部分具有小於所述晶圓的一厚度的一穿透深度。
在本發明的其中一些實施例中，所述晶圓包括在所述晶圓的一圓周處形成的一邊緣缺陷，並且所述一個或多個特性至少包括所述邊緣缺陷的一缺陷深度。
在本發明的其中一些實施例中，所述處理系統還被配置為將所述穿透深度設置為等於或大於所述缺陷深度。
在本發明的其中一些實施例中，所述晶圓的所述環形部分與所述晶圓同心，並且形成在所述邊緣缺陷與所述元件區域之間。
在本發明的其中一些實施例中，修改所述晶圓的所述環形部分包括：使用一機械切割技術或一隱形雷射切割技術，沿著與所述晶圓同心的所述環形部分來部分地切割所述晶圓。
上文將參考附圖描述本發明的實施例中的技術方案。只要有可能，就將在所有附圖中使用相同的附圖標記指示相同或相似部分。顯然，所描述的實施例只是本發明的一些而非全部實施例。可以對各種實施例中的特徵進行交換和/或組合。本領域技術人員無需創造性勞動基於本發明的實施例獲得的其他實施例將落在本發明的範圍內。
將詳細參考在附圖中示出的本發明的示例性實施例。在可能的情況下，在所有附圖中使用相同的附圖標記來表示相同或相似的元件。
以上公開內容提供了許多不同的實施例或示例，用於實現所提供的主題的不同特徵。為了簡化本發明內容，下面描述元件和佈置的具體示例。當然，這些僅僅是示例，而不旨在是限制性的。例如，在下面的描述中，對第一特徵在第二特徵上或上方的形成，可以包括其中第一特徵和第二特徵直接接觸來形成的實施例，並且還可以包括其中另外的特徵可以形成在第一和第二特徵之間以使得第一和第二特徵可以不直接接觸的實施例。此外，本發明內容可以在各種示例中重複參考數位和/或字母。這種重複是出於簡單和清楚的目的，其本身並不決定所討論的各種實施例和/或配置之間的關係。
此外，為了便於描述，本文可以使用空間相對術語，例如“下方”、“下面”、“下層”、“上面”、“上層”等來描述如圖所示的一個元件或特徵與另一個元件或特徵的關係。空間上相關的術語旨在包括元件在使用或操作步驟中的不同方向(除了圖中所示的方位之外)。所述裝置可以面向其它方向(旋轉90度或在其它方向)，並且本文使用的空間上相關的描述符同樣可以相應地解釋。
雖然討論了特定的配置和佈置，但應理解，這僅為了說明性目的而完成。相關領域中的技術人員將認識到，可以使用其它配置和佈置而不偏離本發明內容的精神和範圍。對相關領域中的技術人員將顯而易見的是，也可以在各種其它應用中使用本發明內容。
注意，在本說明書中對“一個實施方式”、“實施方式”、“示例實施方式”、“一些實施方式”等的提及指示所描述的實施方式可以包括特定特徵、結構或特性，但各個實施方式可能不一定包括特定特徵、結構或特性。而且，這樣的短語並不一定指同一實施方式。此外，當結合實施方式描述特定特徵、結構或特性時，其將在相關領域中的技術人員的知識內，以結合其它實施方式（不管是否被明確描述）來影響這樣的特徵、結構或特性。
通常，可以至少部分地從在上上文中的用法來理解術語。例如，至少部分地根據上上文，如在本文使用的術語“一個或多個”可以用於在單數意義上描述任何特徵、結構或特性，或可以用於在複數意義上描述特徵、結構或特性的組合。類似地，至少部分地根據上上文，術語例如“一（a）”、“一個（an）”和“所述（the）”再次可以被理解為傳達單數用法或傳達複數用法。此外，再次至少部分地根據上上文，術語“基於”可被理解為不一定意欲傳達排他的一組因素，且可替代地允許不一定明確地描述的額外因素的存在。
應容易理解，在本發明內容中的“在……上”、“在……上面”和“在……之上”的含義應以最廣泛的方式被解釋，使得“在……上”不僅意指“直接在某物上”，而且還包括“在某物上”而在其之間有中間特徵或層的含義，以及“在……上面”或“在……之上”不僅意指“在某物上面”或“在某物之上”的含義，而且還可以包括其“在某物上面”或“在某物之上”而在其之間沒有中間特徵或層（即，直接在某物上）的含義。
此外，空間相對術語例如“在……下面”、“在……之下”、“下部”、“在……之上”、“上部”等可以在本文為了便於描述而用於描述一個元件或特徵與如在附圖中所示的另外的元件或特徵的關係。除了在附圖中描繪的定向以外，空間相對術語意欲還包括在使用或處理步驟中的設備的不同定向。裝置可以以另外方式被定向（旋轉90度或在其它定向處），且在本文使用的空間相對描述符可以相應地同樣被解釋。
如在本文使用的，術語“基底”指隨後的材料層被添加到其上的材料。基底包括“頂”表面和“底”表面。基底的頂表面一般是半導體設備被形成於的地方，且因此半導體設備在基底的頂側處形成，除非另有規定。底表面與頂表面相對，且因此基底的底側與基底的頂側相對。基底本身可以被圖案化。在基底的頂部上添加的材料可以被圖案化或可以保持未被圖案化。此外，基底可以包括大量半導體材料（例如矽、鍺、砷化鎵、磷化銦等）。可選地，基底可以由非導電材料（例如玻璃、塑膠或藍寶石晶圓）製成。
如在本文使用的，術語“層”指包括具有一定厚度的區域的材料部分。層具有頂側和底側，其中層的底側相對靠近基底，而頂側相對遠離基底。層可以在整個底層或上覆結構之上延伸，或可以具有比底層或上覆結構的寬度小的寬度。此外，層可以是具有比連續結構的厚度小的厚度的同質或不同質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在其處的任何組水平面之間。層可以水平地、垂直地和/或沿著錐形表面延伸。基底可以是層，可以包括在其中的一個或多個層，和/或可以具有在其上、在其之上和/或在其之下的一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導電層和接觸層（其中形成接觸、互連線和/或垂直互連接入（VIA））和一個或多個介電層。
在本發明內容中，為了描述的容易，“排”用於指沿著垂直方向的實質上相同的高度的元件。例如，字元線和底層閘極介電層可被稱為“排”，字元線和底層絕緣層可一起被稱為“排”，實質上相同的高度的字元線可被稱為“一排字元線”或類似術語等。
如在本文使用的，術語“名義上(標稱上)/名義上(標稱上)地”指在產品或過程的設計階段期間設置的元件或過程步驟的特性或參數的期望或目標值，連同高於和/或低於期望值的值的範圍。值的範圍可能是由於在製造製程或容限中的輕微變化。如在本文使用的，術語“大約”指示可以基於與主題半導體設備相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示在例如值的10-30%（例如，值的±10%、±20%或±30%）內變化的給定量的值。
如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設置的用於元件或製程步驟的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可以是由於製造製程或容限中的輕微變化導致的。如本文使用的，術語“大約”指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值，其例如在值的10%-30%（例如，值的±10%、±20%或±30%）中變化。
在本發明內容中，術語“水平/水平地/橫向/橫向地”意指名義上平行於基底的橫向表面，以及術語“垂直”或“垂直地”意指名義上垂直於基底的橫向表面。
如在本文使用的，術語“3D記憶體”指具有在橫向定向的基底上的記憶體單元電晶體的垂直定向的串（在本文被稱為“記憶體串”，例如NAND串）的立體（3D）半導體設備，使得記憶體串在相對於基底的垂直方向上延伸。
上文的公開內容，提供了用於實施所提供的主題的不同特徵的多個不同實施例或示例。上文描述了元件和佈置的具體示例以簡化本發明。當然，這些只是示例，並非意在構成限制。例如，上文的描述當中出現的在第二特徵上或之上形成第一特徵，可以包括所述第一特徵和第二特徵是可以直接接觸的特徵的實施例，並且還可以包括可以在所述第一特徵和第二特徵之間形成額外的特徵、進而使得所述第一特徵和第二特徵不直接接觸的實施例。此外，本發明可以在各個示例中重複使用作為附圖標記的數位元和/或字母。這種重複的目的是為了簡化和清楚的目的，並且本身不指示所討論的在各種實施例和/或配置之間的關係。
前述對具體的實施例的描述內容將如此揭露本發明內容的一般本質，以使得其他人透過應用本技術領域的知識可以輕鬆地修改和/或適配這樣的具體實施例的各種應用，而沒有過多的實驗，並且不脫離本發明內容的一般概念。因此，基於本文中呈現的教導和指南，這樣的適配和修改旨在落在所公開的實施例的等價項的意義和範圍內。應當理解，本文中的片語或者術語是出於描述而非限制的目的的，以使得本說明書的術語或者片語將由技術人員根據所述教導和指南來解釋。
特定實施方式的前述描述將如此揭露其他人透過應用在本領域的技術內的知識可以為各種應用容易修改和/或改編這樣的特定實施方式的本發明內容的一般性質，而不偏離本發明內容的一般概念。因此，基於在本文提出的教導和指導，這樣的改編和修改被規定為在所公開的實施方式的等同物的含義和範圍內。應理解，本文的用語或術語是為了描述而不是限制的目的，使得本說明書的術語或用語應由技術人員按照教導和指導來解釋。
上面借助於說明所指定的功能及其關係的實現方式的功能構建塊描述了本發明內容的實施方式。為了描述的方便，這些功能構建塊的界限在本文被任意限定。可限定可選的界限，只要所指定的功能及其關係被適當地執行。
概述和摘要章節可闡述如發明人設想的本發明內容的一個或多個但不是全部示例性實施方式，且因此並不意欲以任何方式限制本發明內容和所附申請專利範圍。
本發明內容的廣度和範圍不應由上面所述的示例性實施方式中的任一者限制，但應僅根據所附的申請專利範圍及其等效物被限定。
儘管在本說明書中透過使用具體實施例描述了本發明的原理和實施方式，但是前文對實施例的描述僅意在輔助對本發明的理解。此外，可以對前述不同實施例的特徵進行組合，以形成額外的實施例。本領域普通技術人員可以根據本發明的思路對所述的具體實施方式和應用範圍做出修改。因而，不應將說明書的內容理解成是對本發明的限制。
以上對具體實施例的描述將充分揭示本發明內容的一般性質，以使得其他人可以透過應用本領域技術內的知識就容易地修改和/或適應這些具體實施例的各種應用，無需過度實驗，且不脫離本發明內容的一般概念。因此，基於本文給出的教導和指導，這樣的適應和修改旨在處於所公開的實施例的等同變換的含義和範圍內。應該理解的是，本文中的措辭或術語是出於描述的目的而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據本教導和指導來解釋。
上面已經借助於功能構件塊描述了本發明內容的實施例，所述功能構件塊示出了具體功能及其關係的實施方式。為了描述的方便，本文任意定義了這些功能構件塊的邊界。只要適當地執行了具體功能和關係，就可以定義可替換的邊界。
發明內容和摘要部分可以闡述由發明人設想的本發明內容的一個或多個但不是全部的示例性實施例，並且因此不旨在以任何方式限制本發明內容和所附申請專利範圍書。
本發明內容的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附申請專利範圍及其等同變換來限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:半導體晶圓 102:基底 102A:頂面 102B:底面 104:半導體裸晶 106:元件區域 108:周邊區域 110:晶圓邊緣 112:晶圓邊緣區域 113:晶圓切面 203:邊緣缺陷 300:晶圓 302:基底 302A:正面 302B:背面 303:邊緣缺陷 304:半導體裸晶 306:卡盤 307:軸 308:真空通道 310:研磨製程 312:裂縫 314:保護帶 330:背面研磨杯形砂輪 400:晶圓 402:基底 402A:正面 402B:背面 403:邊緣缺陷 404:半導體裸晶 406:元件區域 408:周邊區域 413:晶圓切面 420:晶圓修改區域 500:晶圓 502:基底 502A:正面 502B:背面 503:邊緣缺陷 503A:晶圓部分 503B:晶圓部分 504:半導體裸晶 506:卡盤 508:真空通道 510:研磨製程 514:保護帶 520:晶圓修改區域 530:背面研磨杯形砂輪 612:裂縫 700:晶圓修改台 702:晶圓修改室 704:半導體裸晶 710:晶圓 711:軸 719:晶圓固定器 720:晶圓修改 725:旋轉底座 730:修改器 732:方向 734:方向 735:臂 740:馬達 780:檢測器 780a:檢測器 780b:檢測器 780c:檢測器 790:處理系統 792:通信通道 800:晶圓修改系統 850:修改器控制器 860:臂控制器 870:室控制器 900:方法 910:操作步驟 920:操作步驟 930:操作步驟 940:操作步驟 950:操作步驟 w:寬度 d:修改深度 T:基底厚度 t:缺陷深度
被併入本文並形成說明書的一部分的附圖示出本發明內容的實施方式，並連同說明書一起進一步用來解釋本發明內容的原理，並使在相關領域中的技術人員能夠製造和使用本發明內容。 當結合附圖閱讀時，根據以下具體實施方式可以最好地理解本發明的各方面。注意，根據行業中的標準實踐，各種特徵未按比例繪製。實際上，為了討論的清楚，可以增加或減小各種特徵的尺寸。 圖1A和1B是根據本發明內容的一些實施例的半導體晶圓的視圖。 圖2A-2D是根據本發明內容的一些實施例的半導體晶圓的邊緣部分的截面圖。 圖3是根據本發明內容的一些實施例的晶圓減薄裝置中的晶圓的截面圖。 圖4A和4B是根據本發明內容的一些實施例的結合晶圓修改的半導體晶圓的視圖。 圖5和6是根據本發明內容的一些實施例的在晶圓減薄製程期間結合晶圓修改的半導體晶圓的截面圖。 圖7和8示出了根據本發明內容的一些實施例的用於在半導體晶圓中形成晶圓修改的示例性裝置。 圖9示出了根據本發明內容的一些實施例的用於在半導體晶圓中形成晶圓修改的示例性製造過程。 當結合附圖理解時，本發明內容的特徵和優點將從以下闡述的詳細描述變得更明顯，其中相似的參考符號標識相應的元件。在附圖中，相似的參考數位通常指示相同的、在功能上相似的和/或在結構上相似的元件。元件首次出現於的附圖，由在相應的參考數字中的最左邊的數字指示。 將參考附圖描述本發明內容的實施方式。
400:晶圓
402:基底
402A:正面
402B:背面
403:邊緣缺陷
404:半導體裸晶
406:元件區域
408:周邊區域
420:晶圓修改區域
w:寬度
d:修改深度
T:基底厚度
t:缺陷深度

Claims (20)

  1. 一種用於處理一晶圓的方法，包括： 測量一個或多個晶圓特性，來確定所述晶圓的一晶圓修改輪廓； 使用所述晶圓修改輪廓來從所述晶圓的一第一表面修改所述晶圓的一部分，其中，經修改部分具有小於所述晶圓的一厚度的一穿透深度；以及 在所述晶圓的一第二表面上執行一晶圓減薄製程，所述第二表面在所述晶圓的所述第一表面的相對側上。
  2. 根據請求項1所述的方法，其中，對所述一個或多個晶圓特性的測量包括：確定所述晶圓的一周邊區域中的一邊緣缺陷的一個或多個性質。
  3. 根據請求項2所述的方法，其中，對所述邊緣缺陷的所述一個或多個性質的所述確定包括：測量所述邊緣缺陷的一缺陷深度。
  4. 根據請求項3所述的方法，其中，對所述晶圓修改輪廓的所述確定包括：將所述穿透深度設置為等於或大於所述缺陷深度。
  5. 根據請求項1所述的方法，其中，對所述晶圓的所述一部分的所述修改包括：形成與所述晶圓同心的一環形溝槽。
  6. 根據請求項5所述的方法，其中，所述環形溝槽的所述形成包括：執行部分地穿透所述晶圓的所述厚度的一切割製程。
  7. 根據請求項1所述的方法，其中，對所述晶圓的所述一部分的所述修改包括：在所述晶圓上執行一隱形雷射切割製程。
  8. 根據請求項1所述的方法，其中，對所述晶圓減薄製程的所述執行包括：在所述晶圓的所述第二表面上執行一背面研磨製程。
  9. 根據請求項8所述的方法，其中，對所述背面研磨製程的所述執行包括： 將一背面研磨杯形砂輪壓靠在所述晶圓的所述第二表面上； 旋轉所述背面研磨杯形砂輪，以從所述晶圓去除材料，使得所述背面研磨杯形砂輪在與晶圓邊緣缺陷接觸之前與所述經修改部分接觸；以及 在所述經修改部分處，將一元件區域與所述晶圓的包括所述晶圓邊緣缺陷的一周邊部分分離。
  10. 根據請求項1所述的方法，其中，對所述晶圓的所述一部分的所述修改包括：在一元件區域和形成在所述晶圓的圓周處的一邊緣缺陷之間形成一晶圓修改區域。
  11. 一種用於處理一晶圓的方法，包括： 檢測在所述晶圓的一圓周處的一晶圓邊緣缺陷，所述晶圓包括一正面和一背面，以及在所述正面上的一半導體裸晶陣列； 測量所述晶圓邊緣缺陷的一個或多個特性，其中，所述一個或多個特性至少包括一缺陷深度； 從所述正面修改所述晶圓在所述半導體裸晶陣列和所述晶圓邊緣缺陷之間的一部分，其中，經修改部分包括從所述正面測量的小於所述缺陷深度的一穿透深度；以及 在所述晶圓的所述背面上執行一晶圓減薄製程。
  12. 根據請求項11所述的方法，其中，對所述晶圓的所述一部分的所述修改包括：形成與所述晶圓同心且部分地穿透所述晶圓的一環形溝槽。
  13. 根據請求項11所述的方法，其中，所述修改包括：使用一隱形雷射切割形成一環形修改層，其中，所述環形修改層與所述晶圓同心。
  14. 根據請求項11所述的方法，其中，對所述晶圓減薄製程的所述執行包括：在所述晶圓的所述背面上執行一背面研磨製程。
  15. 根據請求項14所述的方法，其中，對所述背面研磨製程的所述執行包括： 將一背面研磨杯形砂輪壓靠在所述晶圓的所述背面上； 旋轉所述背面研磨杯形砂輪，以從所述晶圓去除材料，使得所述背面研磨杯形砂輪在與所述晶圓邊緣缺陷接觸之前與所述經修改部分接觸；以及 在所述經修改部分處，將所述半導體裸晶陣列與所述晶圓的包括所述晶圓邊緣缺陷的一周邊部分隔離。
  16. 一種晶圓處理系統，包括： 一個或多個檢測器，被配置為確定一晶圓的一個或多個特性，所述晶圓包括一元件區域和圍繞所述元件區域的一周邊區域； 一晶圓修改裝置；以及 一處理系統，被配置為： 接收所述一個或多個特性； 基於所述一個或多個晶圓特性來確定一晶圓修改輪廓；以及 控制所述晶圓修改裝置，使用所述晶圓修改輪廓來修改所述周邊區域中的所述晶圓的一環形部分，其中，經修改的所述環形部分具有小於所述晶圓的一厚度的一穿透深度。
  17. 根據請求項16所述的晶圓處理系統，其中，所述晶圓包括在所述晶圓的一圓周處形成的一邊緣缺陷，並且所述一個或多個特性至少包括所述邊緣缺陷的一缺陷深度。
  18. 根據請求項17所述的晶圓處理系統，其中，所述處理系統還被配置為將所述穿透深度設置為等於或大於所述缺陷深度。
  19. 根據請求項18所述的晶圓處理系統，其中，所述晶圓的所述環形部分與所述晶圓同心，並且形成在所述邊緣缺陷與所述元件區域之間。
  20. 根據請求項16所述的晶圓處理系統，其中，修改所述晶圓的所述環形部分包括：使用一機械切割技術或一隱形雷射切割技術，沿著與所述晶圓同心的所述環形部分來部分地切割所述晶圓。
TW109147006A 2020-11-19 2020-12-31 處理半導體晶圓的方法 TWI797529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/129954 2020-11-19
PCT/CN2020/129954 WO2022104622A1 (en) 2020-11-19 2020-11-19 Method for processing semiconductor wafers

Publications (2)

Publication Number Publication Date
TW202221761A true TW202221761A (zh) 2022-06-01
TWI797529B TWI797529B (zh) 2023-04-01

Family

ID=75145313

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109147006A TWI797529B (zh) 2020-11-19 2020-12-31 處理半導體晶圓的方法

Country Status (7)

Country Link
US (1) US20220157627A1 (zh)
EP (1) EP4139951A4 (zh)
JP (1) JP2023530508A (zh)
KR (1) KR20230012637A (zh)
CN (1) CN112585725B (zh)
TW (1) TWI797529B (zh)
WO (1) WO2022104622A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11951569B2 (en) * 2021-05-12 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Damage prevention during wafer edge trimming
CN115922109B (zh) * 2023-01-05 2023-07-25 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW389935B (en) * 1997-11-18 2000-05-11 Process For Stripping Thin Lay Oxide strip that improves planarity
JP4257080B2 (ja) * 2002-07-30 2009-04-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェハの欠陥検出方法
CN101685786B (zh) * 2008-09-26 2011-06-01 上海华虹Nec电子有限公司 用光学显微镜自动检测硅片周边去边及缺陷的方法
CN103794468A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种晶边刻蚀方法
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
CN103165412A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 晶圆表面凹陷缺陷的处理方法
KR102250130B1 (ko) * 2013-11-20 2021-05-11 삼성전자주식회사 반도체 소자의 제조 방법
US9601437B2 (en) * 2014-09-09 2017-03-21 Nxp B.V. Plasma etching and stealth dicing laser process
JP6410152B2 (ja) 2015-09-11 2018-10-24 東芝メモリ株式会社 半導体装置の製造方法
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
JP6879272B2 (ja) * 2018-03-22 2021-06-02 信越半導体株式会社 シリコンウェーハの製造方法
CN117912995A (zh) * 2018-04-27 2024-04-19 东京毅力科创株式会社 基板处理系统和基板处理方法
US11538711B2 (en) * 2018-07-23 2022-12-27 Micron Technology, Inc. Methods for edge trimming of semiconductor wafers and related apparatus
JP2020057709A (ja) 2018-10-03 2020-04-09 株式会社ディスコ ウェーハの加工方法
CN109473368B (zh) * 2018-10-26 2020-11-24 上海华力集成电路制造有限公司 背照式晶圆晶边划片深度量测方法

Also Published As

Publication number Publication date
EP4139951A1 (en) 2023-03-01
CN112585725A (zh) 2021-03-30
US20220157627A1 (en) 2022-05-19
JP2023530508A (ja) 2023-07-18
WO2022104622A1 (en) 2022-05-27
KR20230012637A (ko) 2023-01-26
TWI797529B (zh) 2023-04-01
EP4139951A4 (en) 2023-10-11
CN112585725B (zh) 2024-06-07

Similar Documents

Publication Publication Date Title
US11633804B2 (en) Laser processing apparatus and laser processing method
US20240014079A1 (en) Substrate bonding apparatus and substrate bonding method
TWI797529B (zh) 處理半導體晶圓的方法
US20070155131A1 (en) Method of singulating a microelectronic wafer
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
US9768127B2 (en) Wafer processing method
US20200343139A1 (en) Device chip manufacturing method
TW201335983A (zh) 處理基材之系統及方法
US11901171B2 (en) Integrated aligned stealth laser with blade and grinding apparatus for wafer edge trimming process
US20220266312A1 (en) Separating apparatus and separating method
US10217653B2 (en) Apparatus for treating substrate
TW202139362A (zh) 用於製造微電子裝置之方法、相關之裝置、電子系統及設備
US11935227B2 (en) Notch detecting method
US9929052B2 (en) Wafer processing method
CN107799406B (zh) 用于加工晶片的方法和用于加工载体的方法
JP7152290B2 (ja) 貼り合わせウェーハのエッジトリミング加工方法
US20240136174A1 (en) Integrated stealth laser for wafer edge trimming process
KR102358687B1 (ko) 웨이퍼 가공 방법 및 시스템
US20240120215A1 (en) Method of processing wafer and wafer processing apparatus
US20220270895A1 (en) Separating apparatus and separating method
TW201743377A (zh) 晶圓的加工方法
US20240112902A1 (en) Processing method of bonded wafer and processing apparatus
KR102358688B1 (ko) 웨이퍼 가공 방법
US20240094143A1 (en) Inspection method of workpiece and inspection apparatus
US20230330781A1 (en) Wafer manufacturing method