CN108063100B - 光刻胶去除工艺的测试方法 - Google Patents
光刻胶去除工艺的测试方法 Download PDFInfo
- Publication number
- CN108063100B CN108063100B CN201711305598.5A CN201711305598A CN108063100B CN 108063100 B CN108063100 B CN 108063100B CN 201711305598 A CN201711305598 A CN 201711305598A CN 108063100 B CN108063100 B CN 108063100B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- coating
- thickness
- semiconductor substrate
- step pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
本发明提供了一种光刻胶去除工艺的测试方法，所述光刻胶去除工艺的测试方法包括：在半导体衬底涂覆第一光刻胶，所述第一光刻胶覆盖所述半导体衬底的整个表面；在所述第一光刻胶表面依次涂布多层光刻胶，其中所述多层光刻胶均为环状结构且具有不同环宽，且与所述第一光刻胶形成具有多个台阶图形的光刻胶多级台阶结构；对所述光刻胶多级台阶结构的各个台阶图形的光刻胶厚度进行测量；在所述光刻胶多级台阶结构进行半导体工艺处理，并对所述光刻胶多级台阶结构的各个台阶图形进行光刻胶去除工艺测试。
Description
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种光刻胶去除工艺的测试方法。
【背景技术】
在半导体制造过程中，经常会用到光刻胶。光刻胶在离子注入、刻蚀工艺中可以作为屏蔽层来实现对半导体器件某个膜层的离子注入或者刻蚀处理。一般来说，在离子注入或者刻蚀工艺完成后，需要将光刻胶去除。对于在不同工艺过程受到不同影响光刻胶、不同厚度的光刻胶，其去除难度不同，比如去除时间、去除温度、去除方式各不不同。
比如，经过离子注入的光刻胶，其去除难度会相应增加，并且经过越大剂量注入后的光刻胶去除难度越大，因此一般需要通过去除测试(比如干法或者湿法去除测试)来确认光刻胶的去除工艺条件。又如，不同厚度的光刻胶，针对同一种离子注入剂量的条件，光刻胶去除难度也不同，并且去除时间与光刻胶厚度不成线性关系变化；因此，同样的，需要通过光刻胶的去除测试来确认光刻胶的去除工艺条件。影响上述光刻胶去除工艺条件的因素包括离子注入剂量、离子注入能量、光刻胶厚度，并且一般需要做交叉实验。
再如，用作刻蚀屏蔽膜层的光刻胶，经过刻蚀处理后，对于不同厚度的光刻胶，其去除工艺条件也需要通过光刻胶的去除测试来进行确认。影响经过刻蚀处理的光刻胶去除工艺条件的因素包括刻蚀条件和光刻胶厚度等，同样的，在这样情况下也需要做交叉实验。
另外，对于光刻胶去除设备(比如干法去除设备或者湿法去除设备)，因为存在设备工艺稳定性变化，也需要对其去胶能力进行监控测试，其影响因素包括去除时间、去除温度、光刻胶厚度等，同样也需要做交叉实验。
对于这几大类情况，因为都涉及到不同厚度的光刻胶这个因素，所以实验条件组合就会很多，使得实验成本过大，实验过程繁琐。
有鉴于此，有必要提供一种光刻胶去除工艺的测试方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种光刻胶去除工艺的测试方法。
本发明提供的光刻胶去除工艺的测试方法，包括：在半导体衬底涂覆第一光刻胶，所述第一光刻胶覆盖所述半导体衬底的整个表面；在所述第一光刻胶表面依次涂布多层光刻胶，其中所述多层光刻胶均为环状结构且具有不同环宽，且与所述第一光刻胶形成具有多个台阶图形的光刻胶多级台阶结构；对所述光刻胶多级台阶结构的各个台阶图形的光刻胶厚度进行测量；在所述光刻胶多级台阶结构进行半导体工艺处理，并对所述光刻胶多级台阶结构的各个台阶图形进行光刻胶去除工艺测试。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，在所述第一光刻胶表面依次涂布多层光刻胶的步骤包括：在所述第一光刻胶表面涂布第二光刻胶，其中所述第二光刻胶为环状结构，其覆盖所述第一光刻胶除中间部分以外的其他区域。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，所述第一光刻胶和所述第二光刻胶均采用旋涂式工艺进行涂覆而成，且所述第一光刻胶涂覆时光刻胶喷嘴的起始位置位于所述半导体衬底的中心，而所述第二光刻胶涂覆时所述光刻胶喷嘴的起始位置偏离所述半导体衬底中心第一预定距离。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，所述第一预定距离为10毫米。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，在所述第一光刻胶表面依次涂布多层光刻胶的步骤还包括：在所述第二光刻胶表面涂布第三光刻胶，其中所述第三光刻胶为环状结构，且其环宽小于所述第二光刻胶的环宽。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，所述第三光刻胶采用旋涂式工艺进行涂覆而成，且在在涂覆所述第三光刻胶时，光刻胶喷嘴的起始位置可以从所述第二光刻胶的内侧边缘第二预定距离。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，所述第一预定距离为10毫米。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，所述光刻胶多级台阶结构包括第一台阶图形、第二台阶图形和第三台阶图形，所述第一台阶图形包括所述第一光刻胶未被所述第二光刻胶覆盖的部分，所述第二台阶图形包括所述第二光刻胶未被所述第三光刻胶覆盖的部分，所述第三台阶图形至少包所述第三光刻胶的内侧边缘部分。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，所述第一台阶图形的厚度为所述第一光刻胶的厚度，所述第二台阶图形的厚度为所述第一光刻胶加上所述第二光刻胶的厚度，所述第三台阶图形的厚度为第一光刻胶、第二光刻胶和第三光刻胶的厚度之和。
作为在本发明提供的光刻胶去除工艺的测试方法的一种改进，在一种优选实施例中，还包括：在所述第三光刻胶涂覆完成之后，在所述第三光刻胶表面依次进行第四光刻胶至第N光刻胶的涂覆，其中所述第四光刻胶至所述第N光刻胶均为环状结构，且其环宽逐渐减小，以使得所述第一至第N光刻胶具有以所述半导体衬底的中心为圆心的多次同心圆结构。
相较于现有技术，本发明提供的光刻胶去除工艺的测试方法通过在半导体衬底上涂覆多次同心圆的光刻胶，获得不同厚度并形成阶梯结构光刻胶，然后再进行注入、刻蚀等工艺处理并进一步在不同工艺处理条件下进行光刻胶去除测试，使得一个半导体衬底上就可以实现多种光刻胶厚度这一实验因子，简化了光刻胶去除工艺的测试流程，并且降低了光刻胶去除工艺的测试成本。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的光刻胶去除工艺的测试方法一种实施例的流程示意图；
图2～图4为图1所示的光刻胶去除工艺的测试方法各个工艺步骤的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术在不同厚度的光刻胶在各种工艺条件下需要分别进行各种不同去除工艺的测试的问题，本发明通过在一个半导体衬底上涂覆多次同心圆的光刻胶，获得不同厚度并形成阶梯结构光刻胶，然后再进行注入、刻蚀等工艺处理并进一步在不同工艺处理条件下进行光刻胶去除测试，使得一个半导体衬底上就可以实现多种光刻胶厚度这一实验因子，简化了光刻胶去除工艺的测试流程，并且降低了光刻胶去除工艺的测试成本。
请参阅图1，其为本发明提供的光刻胶去除工艺的测试方法一种实施例的流程示意图。具体地，所述光刻胶去除工艺的测试方法可以包括以下步骤：
步骤S1，在半导体衬底涂覆第一光刻胶，所述第一光刻胶覆盖所述半导体衬底的整个表面；
具体地，请参阅图2，在步骤S1中，首先提供一个半导体衬底，所述半导体衬底可以为硅衬底或者其他半导体材料的衬底；接着，利用旋涂式工艺在所述半导体衬底涂覆第一光刻胶。其中，所述第一光刻胶的涂覆过程中，光刻胶喷嘴的起始位置可以位于所述半导体衬底中心位置，并且沿着所述半导体衬底的直径方向进行移动，从而将所述第一光刻胶均匀地涂覆在所述半导体衬底的整个表面。
步骤S2，在所述第一光刻胶表面涂布第二光刻胶，其中所述第二光刻胶为环状结构，其覆盖所述第一光刻胶除中间部分以外的其他区域；
具体地，请参阅图3，在所述第一光刻胶涂覆完成之后，可以利用相类似的旋涂式工艺在所述第一光刻胶表面涂覆所述第二光刻胶。其中，为了使得所述第二光刻胶具有环形的结构，在涂覆所述第二光刻胶的过程中，所述光刻胶喷嘴的起始位置可以从所述半导体衬底的中心沿所述半导体衬底的直径方向并朝所述半导体衬底的边缘移动第一预定距离，即所述第二光刻胶的涂覆时所述光刻胶喷嘴的起始位置偏离所述半导体衬底中心第一预定距离。作为一种优选的实施例，所述第一预定距离可以具体为10毫米，当然，在其他实施例中，所述预定距离也可以是其他距离值，其可以根据实际测试需要而定，本申请对此不做特殊限定。
在所述第二光刻胶涂覆完成之后，由于所述第二光刻胶具有环形结构，在所述第一光刻胶和所述第二光刻胶之间便形成台阶结构，其
中，所述第一光刻胶的中间部分(即未被所述第二光刻胶覆盖的部分)作为第一台阶图形，其厚度为所述第一光刻胶的厚度；而所述第二光刻胶作为第二台阶图形，其厚度为所述第一光刻胶的厚度加上所述第二光刻胶的厚度。
步骤S3，在所述第二光刻胶表面涂布第三光刻胶，其中所述第三光刻胶为环状结构，且其环宽小于所述第二光刻胶的环宽，并与所述第一光刻胶和所述第二光刻胶形成具有多个台阶图形的光刻胶多级台阶结构；
在步骤S3中，在所述第二光刻胶表面涂覆所述第三光刻胶的方式与步骤S2中在所述第一光刻胶表面涂覆所述第二光刻胶相类似。具体地，请参阅图4，在涂覆所述第三光刻胶的过程中，所述光刻胶喷嘴的起始位置可以从涂覆所述第二光刻胶时的起始位置(即所述第二光刻胶的内侧边缘)沿所述半导体衬底的直径方向并朝所述半导体衬底的边缘移动第二预定距离，即所述第三光刻胶的涂覆时所述光刻胶喷嘴的起始位置偏离所述第二光刻胶的内侧边缘第二预定距离。作为一种优选的实施例，所述第二预定距离同样可以具体为10毫米，然本申请同样对此不做特殊限定。
相类似地，所述第三光刻胶涂覆完成之后也具有环状结构，不过由于其涂覆时光刻胶喷嘴的起始位置超所述半导体衬底的边缘做进一步的偏移，因此所述第三光刻胶的环宽小于所述第二光刻胶的环宽，即所述第二光刻胶的内侧部分并不会被所述第三光刻胶覆盖。因此，所述第一光刻胶、所述第二光刻胶和所述第三光刻胶便形成多级台阶结构，其中，所述第一光刻胶的中间部分(未被所述第二光刻胶覆盖的部分)作为所述第一台阶图形，所述第二光刻胶的内侧部分(未被所述第三光刻胶覆盖的部分)作为所述第二台阶图形，而所述第三光刻胶作为第三台阶图形。所述第三台阶图形的厚度具体为第一光刻胶、第二光刻胶和第三光刻胶的厚度之和。
可选地，所述光刻胶去除工艺的测试方法还可以包括：
在所述第三光刻胶涂覆完成之后，根据实际测试需要，采用相类似的光刻胶涂覆工艺在所述第三光刻胶表面依次进行第四光刻胶、第五光刻胶、……、第N光刻胶的涂覆，其中所述第四光刻胶、所述第五光刻胶、……、所述第N光刻胶同样均为环状结构，且其环宽逐渐减小。也即是说，所述第一至第N光刻胶具有以所述半导体衬底的中心为圆心的多次同心圆结构。因此，在步骤S3中形成的多级台阶结构可以具体为N级台阶结构，且其具有N个台阶图形，所述N个台阶图形的厚度各不相同。
步骤S4，对所述光刻胶多级台阶结构的各个台阶图形的光刻胶厚度进行测量；
在步骤S4中，在所述光刻胶多级台阶结构中，所述各层光刻胶的环宽逐渐减小(其中，虽然所述第一光刻胶实际为圆形结构，但为了便于描述，此处把所述第一光刻胶相当于环宽为所述半导体衬底半径的环形结构)，因此各层光刻胶均是至少内侧区域未被其他光刻胶覆盖而作为相对应的台阶图形暴露出来。基于上述结构，便可以对所述光刻胶多级台阶结构的各个台阶图形的光刻胶厚度进行测量，从而得到各层光刻胶的实际厚度。
步骤S5，在所述光刻胶多级台阶结构进行半导体工艺处理，并对所述光刻胶多级台阶结构的各个台阶图形进行光刻胶去除工艺测试。
在步骤S5中，在所述光刻胶多级台阶结构的各层光刻胶的厚度测量出来之后，便可以根据实际测试需要对其进行离子注入、刻蚀或者其他半导体工艺处理。在所述半导体工艺处理完成之后，可以基于所述光刻胶多级台阶结构，对厚度不同的各个台阶图形进行光刻胶去除工艺测试，比如不同的光刻胶去除工艺条件，根据光刻胶去除之后剩余的光刻胶厚度，来确定光刻胶的去除速率以及去除时间等工艺参数。
相较于现有技术，本发明提供的光刻胶去除工艺的测试方法通过在半导体衬底上涂覆多次同心圆的光刻胶，获得不同厚度并形成阶梯结构光刻胶，然后再进行注入、刻蚀等工艺处理并进一步在不同工艺处理条件下进行光刻胶去除测试，使得一个半导体衬底上就可以实现多种光刻胶厚度这一实验因子，简化了光刻胶去除工艺的测试流程，并且降低了光刻胶去除工艺的测试成本。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (7)
1.一种光刻胶去除工艺的测试方法，其特征在于，包括：
在半导体衬底涂覆第一光刻胶，所述第一光刻胶覆盖所述半导体衬底的整个表面；
在所述第一光刻胶表面依次涂布多层光刻胶，在所述第一光刻胶表面依次涂布多层光刻胶的步骤包括：
在所述第一光刻胶表面涂布第二光刻胶，其中所述第二光刻胶为环状结构，其覆盖所述第一光刻胶除中间部分以外的其他区域；
在所述第一光刻胶表面依次涂布多层光刻胶的步骤还包括：
在所述第二光刻胶表面涂布第三光刻胶，其中所述第三光刻胶为环状结构，且其环宽小于所述第二光刻胶的环宽；
所述第一光刻胶和所述第二光刻胶均采用旋涂式工艺进行涂覆而成，且所述第一光刻胶涂覆时光刻胶喷嘴的起始位置位于所述半导体衬底的中心，而所述第二光刻胶涂覆时所述光刻胶喷嘴的起始位置偏离所述半导体衬底中心第一预定距离；
所述第一光刻胶和所述多层光刻胶之间形成具有多个台阶图形的光刻胶多级台阶结构；
对所述光刻胶多级台阶结构的各个台阶图形的光刻胶厚度进行测量；
在所述光刻胶多级台阶结构进行半导体工艺处理，并对所述光刻胶多级台阶结构的各个台阶图形进行光刻胶去除工艺测试。
2.根据权利要求1所述的方法，其特征在于，所述第一预定距离为10毫米。
3.根据权利要求1所述的方法，其特征在于，所述第三光刻胶采用旋涂式工艺进行涂覆而成，且在在涂覆所述第三光刻胶时，光刻胶喷嘴的起始位置可以从所述第二光刻胶的内侧边缘第二预定距离。
4.根据权利要求3所述的方法，其特征在于，所述第一预定 距离为10毫米。
5.根据权利要求3所述的方法，其特征在于，所述光刻胶多级台阶结构包括第一台阶图形、第二台阶图形和第三台阶图形，所述第一台阶图形包括所述第一光刻胶未被所述第二光刻胶覆盖的部分，所述第二台阶图形包括所述第二光刻胶未被所述第三光刻胶覆盖的部分，所述第三台阶图形至少包所述第三光刻胶的内侧边缘部分。
6.根据权利要求5所述的方法，其特征在于，所述第一台阶图形的厚度为所述第一光刻胶的厚度，所述第二台阶图形的厚度为所述第一光刻胶加上所述第二光刻胶的厚度，所述第三台阶图形的厚度为第一光刻胶、第二光刻胶和第三光刻胶的厚度之和。
7.根据权利要求3所述的方法，其特征在于，还包括：
在所述第三光刻胶涂覆完成之后，根据实际测试需要，采用相类似的光刻胶涂覆工艺在所述第三光刻胶表面依次进行第四光刻胶至第N光刻胶的涂覆，其中所述第四光刻胶至所述第N光刻胶均为环状结构，且其环宽逐渐减小，以使得所述第一至第N光刻胶具有以所述半导体衬底的中心为圆心的多次同心圆结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711305598.5A CN108063100B (zh) | 2017-12-08 | 2017-12-08 | 光刻胶去除工艺的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711305598.5A CN108063100B (zh) | 2017-12-08 | 2017-12-08 | 光刻胶去除工艺的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108063100A CN108063100A (zh) | 2018-05-22 |
| CN108063100B true CN108063100B (zh) | 2021-04-27 |
Family
ID=62136433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711305598.5A Active CN108063100B (zh) | 2017-12-08 | 2017-12-08 | 光刻胶去除工艺的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108063100B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111211051B (zh) * | 2020-01-02 | 2023-01-06 | 长江存储科技有限责任公司 | 台阶刻蚀方法、系统、电子设备及计算机可读存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312138A (zh) * | 2007-05-22 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 一种非破坏性检测衬底表面形貌的方法 |
| CN101825846A (zh) * | 2009-03-02 | 2010-09-08 | 和舰科技(苏州)有限公司 | 一种检测正光阻曝光门槛能量的方法 |
| CN102403245A (zh) * | 2010-09-08 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 测试光阻胶层对离子注入阻挡能力的方法 |
| CN103887200A (zh) * | 2014-03-24 | 2014-06-25 | 京东方科技集团股份有限公司 | 一种检测光阻层阻挡能力的方法 |
| CN104900510A (zh) * | 2015-06-29 | 2015-09-09 | 上海华力微电子有限公司 | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 |
| CN105097594A (zh) * | 2015-07-29 | 2015-11-25 | 上海华力微电子有限公司 | 离子注入层光刻胶膜厚的优化方法 |
| CN107427860A (zh) * | 2015-03-03 | 2017-12-01 | 东京毅力科创株式会社 | 涂敷处理方法、计算机可读存储介质和涂敷处理装置 |
-
2017
- 2017-12-08 CN CN201711305598.5A patent/CN108063100B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312138A (zh) * | 2007-05-22 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 一种非破坏性检测衬底表面形貌的方法 |
| CN101825846A (zh) * | 2009-03-02 | 2010-09-08 | 和舰科技(苏州)有限公司 | 一种检测正光阻曝光门槛能量的方法 |
| CN102403245A (zh) * | 2010-09-08 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 测试光阻胶层对离子注入阻挡能力的方法 |
| CN103887200A (zh) * | 2014-03-24 | 2014-06-25 | 京东方科技集团股份有限公司 | 一种检测光阻层阻挡能力的方法 |
| CN107427860A (zh) * | 2015-03-03 | 2017-12-01 | 东京毅力科创株式会社 | 涂敷处理方法、计算机可读存储介质和涂敷处理装置 |
| CN104900510A (zh) * | 2015-06-29 | 2015-09-09 | 上海华力微电子有限公司 | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 |
| CN105097594A (zh) * | 2015-07-29 | 2015-11-25 | 上海华力微电子有限公司 | 离子注入层光刻胶膜厚的优化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108063100A (zh) | 2018-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8524601B2 (en) | Method of manufacturing semiconductor device using Resolution Enhanced Lithography Assisted Chemical Shrinkage (RELACS) | |
| CN108063100B (zh) | 光刻胶去除工艺的测试方法 | |
| US20100129941A1 (en) | Processing method for uniformizing film thickness distribution of layer having predetermined film thickness formed on surface of silicon wafer and processing method for uniformizing thickness distribution of silicon wafer | |
| US9613813B2 (en) | Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask | |
| US20040166447A1 (en) | Method for shrinking pattern photoresist | |
| CN110571166B (zh) | 晶边刻蚀方法和半导体器件制造方法 | |
| US10062566B2 (en) | Semiconductor device, display substrate, display device, and method for manufacturing polysilicon film | |
| CN112420495A (zh) | 形成屏蔽层的方法与形成光致抗蚀剂层的设备和方法 | |
| CN110890273A (zh) | 半导体器件、硬掩膜结构及其制造方法 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| US20040180297A1 (en) | Method for forming pattern in semiconductor device | |
| KR100384877B1 (ko) | 포토레지스트 도포 방법 | |
| US10529586B2 (en) | Method of manufacturing semiconductor device | |
| CN107919267B (zh) | 一种半导体器件及其制作方法 | |
| KR101128883B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100252762B1 (ko) | 반도체 장치 제조를 위한 포토레지스트의 베이크 조건 선정 방법 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
| CN116092920A (zh) | 半导体结构及其制作方法 | |
| US20040029394A1 (en) | Method and structure for preventing wafer edge defocus | |
| JP2004119605A (ja) | 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 | |
| KR20000018720A (ko) | 반도체소자 제조용 패턴 형성방법 | |
| JPH02174121A (ja) | 半導体製造工程におけるエッチング選択度を改善するための方法 | |
| KR19990086370A (ko) | 반도체 장치의 사진식각 방법 | |
| JPH01304458A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210407 Address after: 312500 factory building 6, Meisheng culture, 69 Xintao Road, provincial high tech park, Qixing street, Xinchang County, Shaoxing City, Zhejiang Province Applicant after: Shaoxing Aomei Electronic Technology Co.,Ltd. Address before: 518000 1st floor, building A3, Junfeng Industrial Zone, Heping community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |