JP2004119605A - 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 - Google Patents
半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 Download PDFInfo
- Publication number
- JP2004119605A JP2004119605A JP2002279343A JP2002279343A JP2004119605A JP 2004119605 A JP2004119605 A JP 2004119605A JP 2002279343 A JP2002279343 A JP 2002279343A JP 2002279343 A JP2002279343 A JP 2002279343A JP 2004119605 A JP2004119605 A JP 2004119605A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mask
- processing
- resin layer
- working
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【課題】簡便かつ低コストで半導体装置を加工できると共に、加工の際の半導体装置の損傷を防止できる半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置を提供する。
【解決手段】被加工材の加工すべき面に接触させ、所定の加工を施すための貫通孔15を有する自立した固体の半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置において、被加工材側の面に、被加工材と接触したときの隙間を塞ぐ樹脂層12を形成する。この樹脂層12によって被加工材の加工すべき面との隙間が塞がれた状態で加工されることにより、貫通孔15より露出した部分以外は加工されなくなる。
【選択図】 図1
【解決手段】被加工材の加工すべき面に接触させ、所定の加工を施すための貫通孔15を有する自立した固体の半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置において、被加工材側の面に、被加工材と接触したときの隙間を塞ぐ樹脂層12を形成する。この樹脂層12によって被加工材の加工すべき面との隙間が塞がれた状態で加工されることにより、貫通孔15より露出した部分以外は加工されなくなる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子等を加工するための半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置に係り、特にドライエッチング工程に用いられる半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置に関するものである。
【0002】
【従来の技術】
半導体素子作製や同一ウェハ上の素子間分離を目的としたドライエッチング工程においては、通常、フォトレジストを用いたリソグラフィーによりエッチングするパターンを形成する。この場合、半導体ウェハ表面にパターニングされたフォトレジストそのものをエッチングのマスクとして用いることが広く行われている(例えば、特許文献1参照。)。
【0003】
しかし、パターンの微細さが要求されないようなプロセスにおいては、フォトリソグラフィー法を用いずに、金属板等で作製した自立した固体マスクを用いる方が簡便である。
【0004】
すなわち、エッチングを行う部分に対応した孔の空いた形状のマスクを用意し、そのマスクを半導体表面に密着させ、プラズマ中に導入することでドライエッチングを行う。これにより、マスクの孔により半導体表面の露出した領域ではエッチングが進行するが、マスクの板に覆われた領域はエッチングされない。この方法によれば、リソグラフィーに要する時間を短縮できる上、プラズマに耐性のあるマスク材料を選ぶことで多数回使用可能であり、低コスト化を実現できる(例えば、特許文献2参照。)。
【0005】
【特許文献1】
特開2000−228532号公報(第3−4頁、図1、図2)
【特許文献2】
特公平6−9254号公報(第2頁、第1図)
【0006】
【発明が解決しようとする課題】
しかしながら、上述したように、自立した固体マスクを用いてドライエッチングを行う場合、マスクと半導体表面との密着性が悪く、隙間ができてしまうと、本来エッチングしない部分の半導体がプラズマの侵入により損傷を受けてしまう。その結果、本来マスクで保護されるべき素子部分の特性劣化や破壊をもたらすという問題がある。
【0007】
そこで、本発明の目的は、簡便かつ低コストで半導体装置を加工できると共に、加工の際の半導体装置の損傷を防止できる半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置を提供することにある。
【0008】
【課題を解決するための手段】
上記課題を解決するために請求項1の発明は、被加工材の加工すべき面に接触させ、所定の加工を施すための貫通孔を有する自立した固体の半導体装置加工用マスクにおいて、被加工材側の面に、被加工材と接触したときの隙間を塞ぐ樹脂層が形成されているものである。
【0009】
請求項2の発明は、請求項1に記載の構成に加え、加工がドライエッチングであるものである。
【0010】
請求項3の発明は、請求項2に記載の構成に加え、樹脂層の材料はドライエッチングにおけるエッチング速度が被加工材に比べて遅い材料からなるものである。
【0011】
請求項4の発明は、請求項1から3のいずれかに記載の構成に加え、樹脂層の材料はポリイミド或いは弗素樹脂からなるものである。
【0012】
請求項5の発明は、被加工材の加工すべき面に、貫通孔を有する自立した固体の半導体装置加工用マスクを接触させ、その半導体装置加工用マスクの貫通孔を通して被加工材を加工する加工方法において、半導体装置加工用マスクとして、被加工材側の面に、被加工材と接触したときの隙間を塞ぐ樹脂層が形成されたものを用いる方法である。
【0013】
請求項6の発明は、請求項1から4のいずれかに記載の半導体装置加工用マスクを用いて加工したものである。
【0014】
【発明の実施の形態】
次に、本発明の実施の形態を添付図面に基づいて詳述する。
【0015】
図1に本発明にかかる半導体装置加工用マスクの断面図を示す。
【0016】
図1に示すように、半導体装置加工用マスクは、所望のパターン状に貫通孔15が形成された金属板又は樹脂板等からなる自立した固体のマスク本体11と、このマスク本体11の被加工材側(図では上側)の面全体に形成され、半導体や金属、樹脂などの被加工材と接触したときの貫通孔15の周りの隙間を塞ぐ樹脂層12とで構成されている。
【0017】
樹脂層12に使用できる材料としては、プラズマによるダメージを受けにくい材料であり、かつ被加工材表面と密着するために柔軟性を有する必要があり、例えばポリイミドが適している。その他、比較的柔軟性を有し、耐熱性に優れたPFA(四弗化エチレン−パーフロロアルキルビニルエーテル共重合樹脂)、PTFE(四弗化エチレン樹脂)、FEP(四弗化エチレン−六弗化プロピレン共重合樹脂)等の弗素樹脂も使用可能である。また、PFAやECTFE(三弗化塩化エチレン−エチレン共重合樹脂)等は、塩酸、硫酸、硝酸、弗化水素酸水溶液等に対する耐薬品性に優れており、ウェットエッチング工程にも使用できる。
【0018】
次に、本発明にかかる半導体装置加工用マスクを用いた加工方法を半導体装置加工用マスクの製造方法と共に説明する。加工方法の例としては、素子間分離加工方法と開口部形成加工方法とについて説明する。
【0019】
素子間分離加工方法とは、シリコンウェハ上に作製した複数の素子をドライエッチングにより電気的に個々に分離する加工方法である。
【0020】
また、開口部形成加工方法とは、石英基板上に形成した半導体素子の下地電極を電気的に外部へ取り出すための開口部をドライエッチングにより形成する加工方法である。
【0021】
図5(a)から図5(f)に本発明にかかる半導体装置加工用マスクを用いた素子間分離加工方法の説明図を示す。
【0022】
まず、図5(a)に示すように高抵抗シリコンウェハ1上に拡散により低抵抗シリコン層2bを形成し、その低抵抗シリコン層2b内に複数の素子2aを形成して素子基板を作製し、これら素子2a間をドライエッチングにより分離する。
【0023】
この分離の際、まず、図5(b)に示すような素子2a間を分離するパターンの貫通孔3bを有する金属マスク3aを作製する。
さらに、図5(c)に示すように、金属マスク3aの素子基板側(図では下側)の面をポリイミド樹脂で均一に被覆して樹脂層4を形成し、半導体装置加工用マスクを製造する。
【0024】
この樹脂層4の形成方法としては、固体の樹脂膜を金属マスク3aと同様のパターンに成形して貼り付けても良く、また有機溶剤に樹脂を溶解したワニスを金属マスク3aに塗布した後で、溶剤を蒸発させても良い。
【0025】
そして、図5(d)に示すようにこの半導体装置加工用マスクの樹脂層4をシリコンウェハ1上の低抵抗シリコン層2bに密着させ、治具(図示せず)で固定する。
【0026】
この固定の際、シリコンウェハ1上の複数の素子2aを半導体装置加工用マスクにより覆い、エッチングする部分のみを露出させる。
【0027】
そして、このシリコンウェハ1及び半導体装置加工用マスクをドライエッチング装置(図示せず)内に設置し、例えば1TorrのCF4 ガス中で、例えば80Wのプラズマを発生させ、図5(e)に示すように、素子基板の低抵抗シリコン層2bをその表面から高抵抗シリコン層(シリコンウェハ1)に到達する深さまでエッチングする。
【0028】
最後に、シリコンウェハ1をエッチング装置より取り出し、半導体装置加工用マスクを取り外すことで、図5(f)に示すように各素子2aが分離された半導体装置が形成され、素子間分離工程が終了する。
【0029】
このエッチングの際には、半導体装置加工用マスクの貫通孔3bにおいては、貫通孔3bから露出した部分のシリコン層2bがエッチングされるが、それ以外の露出していない部分では素子基板表面と半導体装置加工用マスクとの隙間が樹脂層4により塞がれて密着するために、プラズマの侵入が防がれ、シリコン層2bは殆どエッチングされない。これにより、プラズマダメージが少ないドライエッチング工程を実現することができる。
【0030】
また、図6(a)から図6(g)に本発明にかかる半導体装置加工用マスクを用いた開口部形成加工方法の説明図を示す。
【0031】
まず、図6(a)に示すように石英基板5上に蒸着又はスパッタにより下地電極層6を形成した後、図6(b)に示すようにその下地電極層6の上に多結晶又は非晶質のシリコン多層膜7を成膜し、さらに図6(c)に示すようにそのシリコン多層膜7の上に上部電極層8を形成して縦構造の半導体装置を作製する。
【0032】
ここで、この素子の下地電極層6を電気的に外部へ取り出すことを可能にするために、シリコン多層膜7の所望の位置に、ドライエッチングにより開口部を形成する。
【0033】
まず、図6(d)に示すような貫通孔9bを有する金属マスク9aを作製し、この金属マスク9aの一方の面にポリイミド樹脂を均一に被覆して樹脂層10を形成し、半導体装置加工用マスクを製造する。
【0034】
そして、図6(e)に示すようにこの半導体装置加工用マスクの樹脂層10を素子表面に密着させ、治具(図示せず)で固定する。
【0035】
この固定の際、シリコン多層膜7上の素子部分を半導体装置加工用マスクにより覆い、下地電極層6を取り出す部分のみを貫通孔9bを通して露出させる。
【0036】
そして、この半導体装置と半導体装置加工用マスクとをドライエッチング装置(図示せず)内に導入し、例えば1TorrのCF4 ガス中で、例えば80Wのプラズマを発生させ、図6(f)に示すようにシリコン多層膜7をその表面から下地電極層6が露出するまでエッチングする。
【0037】
最後に、半導体装置をエッチング装置より取り出し、半導体装置加工用マスクを取り外すことで、図6(g)に示すように下地電極層6を露出させる開口部を有する半導体装置が形成され、開口部形成工程が終了する。
【0038】
このエッチングの際には、素子表面と半導体装置加工用マスクとの隙間が樹脂層10により塞がれているため、その隙間にプラズマが侵入しない。これにより素子上のエッチングしない部分のエッチングが防止され、半導体装置の損傷が防がれるので、半導体装置の特性劣化や破壊が防止される。
【0039】
以上説明したように、本発明にかかる半導体装置加工用マスクを用いて所望の形状に従ってドライエッチングを行うことにより、エッチングすることを望まない領域をプラズマによる損傷から防ぐことができると共に、エッチング工程の低コスト化を実現することができる。
【0040】
次に、図1に示した半導体装置加工用マスクの変形例について述べる。
【0041】
図2から図4に変形例の断面図を示す。
【0042】
図2に示すように、この半導体装置加工用マスクは、貫通孔25が形成されたマスク本体21の両面全体が樹脂層22で覆われている。
【0043】
このように構成することにより、被加工材とは反対側の樹脂層22により、エッチング中のマスク本体21のプラズマによる劣化が防止される。これにより、より多数回の使用が可能になり、1素子当たりの加工コストを低下できる。
【0044】
また、図3に示すように、この半導体装置加工用マスクは、マスク本体31に形成された貫通孔35の周囲部分にのみ樹脂層32が形成されている。
【0045】
このように構成することにより、樹脂層32の面積が小さくなるので、樹脂材料の使用量を低減でき、半導体装置加工用マスクの製造コストを低下できる。
【0046】
また、図4に示すように、この半導体装置加工用マスクは、マスク本体41の両面の、貫通孔45の周囲部分にのみ樹脂層42が形成されている。
【0047】
このように構成することにより、半導体装置加工用マスクの少なくとも貫通孔45の周囲部分はプラズマにより劣化しないので、より多数回の使用が可能になり、1素子当たりの加工コストが低化する。さらに、小さい面積の樹脂層42により半導体装置加工用マスクと被加工材との隙間が塞がれるので、樹脂材料の使用量が減少して半導体装置加工用マスクの製造コストも低下する。
【0048】
尚、本実施の形態では、半導体装置加工用マスクをドライエッチング工程に使用する場合について述べたが、ドライエッチング工程のみならず、ウェットエッチング工程や、真空蒸着、めっき等の薄膜堆積工程においても使用可能である。
これらの工程に使用した場合でも、半導体装置加工用マスクと半導体などの被加工材の表面との密着性向上により、エッチング液や堆積物が半導体装置加工用マスクの下(被加工材との隙間)へ入り込まず、良好な加工精度を実現できる。
【0049】
さらに、本実施の形態では、半導体装置加工用マスクにより単純なパターンを形成する加工方法について説明したが、ウェハ上に作製した素子をウェハごと完全に分離するような、一回のエッチングでは完了しない複雑なパターンを加工することもできる。この場合、異なるパターンの半導体装置加工用マスクを複数作製して、順にドライエッチングすることにより可能になる。
【0050】
また、本実施の形態では半導体を加工する場合について述べたが、エッチングする被加工材は必ずしも半導体である必要はない。例えば、金属や、シリコン基板上の酸化膜やその他の絶縁膜をエッチングでパターニングする場合にも適用可能である。
【0051】
【発明の効果】
以上要するに本発明によれば、簡便かつ低コストで半導体装置を加工できると共に、加工の際の半導体装置の損傷を防止できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す半導体装置加工用マスクの断面図である。
【図2】図1の半導体装置加工用マスクの変形例の断面図である。
【図3】図1の半導体装置加工用マスクの変形例の断面図である。
【図4】図1の半導体装置加工用マスクの変形例の断面図である。
【図5】(a)から(f)は本発明にかかる半導体装置加工用マスクを用いた素子間分離加工方法の説明図である。
【図6】(a)から(g)は本発明にかかる半導体装置加工用マスクを用いた開口部形成加工方法の説明図である。
【符号の説明】
11 マスク本体(金属板)
12 樹脂層
15 貫通孔
【発明の属する技術分野】
本発明は、半導体素子等を加工するための半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置に係り、特にドライエッチング工程に用いられる半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置に関するものである。
【0002】
【従来の技術】
半導体素子作製や同一ウェハ上の素子間分離を目的としたドライエッチング工程においては、通常、フォトレジストを用いたリソグラフィーによりエッチングするパターンを形成する。この場合、半導体ウェハ表面にパターニングされたフォトレジストそのものをエッチングのマスクとして用いることが広く行われている(例えば、特許文献1参照。)。
【0003】
しかし、パターンの微細さが要求されないようなプロセスにおいては、フォトリソグラフィー法を用いずに、金属板等で作製した自立した固体マスクを用いる方が簡便である。
【0004】
すなわち、エッチングを行う部分に対応した孔の空いた形状のマスクを用意し、そのマスクを半導体表面に密着させ、プラズマ中に導入することでドライエッチングを行う。これにより、マスクの孔により半導体表面の露出した領域ではエッチングが進行するが、マスクの板に覆われた領域はエッチングされない。この方法によれば、リソグラフィーに要する時間を短縮できる上、プラズマに耐性のあるマスク材料を選ぶことで多数回使用可能であり、低コスト化を実現できる(例えば、特許文献2参照。)。
【0005】
【特許文献1】
特開2000−228532号公報(第3−4頁、図1、図2)
【特許文献2】
特公平6−9254号公報(第2頁、第1図)
【0006】
【発明が解決しようとする課題】
しかしながら、上述したように、自立した固体マスクを用いてドライエッチングを行う場合、マスクと半導体表面との密着性が悪く、隙間ができてしまうと、本来エッチングしない部分の半導体がプラズマの侵入により損傷を受けてしまう。その結果、本来マスクで保護されるべき素子部分の特性劣化や破壊をもたらすという問題がある。
【0007】
そこで、本発明の目的は、簡便かつ低コストで半導体装置を加工できると共に、加工の際の半導体装置の損傷を防止できる半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置を提供することにある。
【0008】
【課題を解決するための手段】
上記課題を解決するために請求項1の発明は、被加工材の加工すべき面に接触させ、所定の加工を施すための貫通孔を有する自立した固体の半導体装置加工用マスクにおいて、被加工材側の面に、被加工材と接触したときの隙間を塞ぐ樹脂層が形成されているものである。
【0009】
請求項2の発明は、請求項1に記載の構成に加え、加工がドライエッチングであるものである。
【0010】
請求項3の発明は、請求項2に記載の構成に加え、樹脂層の材料はドライエッチングにおけるエッチング速度が被加工材に比べて遅い材料からなるものである。
【0011】
請求項4の発明は、請求項1から3のいずれかに記載の構成に加え、樹脂層の材料はポリイミド或いは弗素樹脂からなるものである。
【0012】
請求項5の発明は、被加工材の加工すべき面に、貫通孔を有する自立した固体の半導体装置加工用マスクを接触させ、その半導体装置加工用マスクの貫通孔を通して被加工材を加工する加工方法において、半導体装置加工用マスクとして、被加工材側の面に、被加工材と接触したときの隙間を塞ぐ樹脂層が形成されたものを用いる方法である。
【0013】
請求項6の発明は、請求項1から4のいずれかに記載の半導体装置加工用マスクを用いて加工したものである。
【0014】
【発明の実施の形態】
次に、本発明の実施の形態を添付図面に基づいて詳述する。
【0015】
図1に本発明にかかる半導体装置加工用マスクの断面図を示す。
【0016】
図1に示すように、半導体装置加工用マスクは、所望のパターン状に貫通孔15が形成された金属板又は樹脂板等からなる自立した固体のマスク本体11と、このマスク本体11の被加工材側(図では上側)の面全体に形成され、半導体や金属、樹脂などの被加工材と接触したときの貫通孔15の周りの隙間を塞ぐ樹脂層12とで構成されている。
【0017】
樹脂層12に使用できる材料としては、プラズマによるダメージを受けにくい材料であり、かつ被加工材表面と密着するために柔軟性を有する必要があり、例えばポリイミドが適している。その他、比較的柔軟性を有し、耐熱性に優れたPFA(四弗化エチレン−パーフロロアルキルビニルエーテル共重合樹脂)、PTFE(四弗化エチレン樹脂)、FEP(四弗化エチレン−六弗化プロピレン共重合樹脂)等の弗素樹脂も使用可能である。また、PFAやECTFE(三弗化塩化エチレン−エチレン共重合樹脂)等は、塩酸、硫酸、硝酸、弗化水素酸水溶液等に対する耐薬品性に優れており、ウェットエッチング工程にも使用できる。
【0018】
次に、本発明にかかる半導体装置加工用マスクを用いた加工方法を半導体装置加工用マスクの製造方法と共に説明する。加工方法の例としては、素子間分離加工方法と開口部形成加工方法とについて説明する。
【0019】
素子間分離加工方法とは、シリコンウェハ上に作製した複数の素子をドライエッチングにより電気的に個々に分離する加工方法である。
【0020】
また、開口部形成加工方法とは、石英基板上に形成した半導体素子の下地電極を電気的に外部へ取り出すための開口部をドライエッチングにより形成する加工方法である。
【0021】
図5(a)から図5(f)に本発明にかかる半導体装置加工用マスクを用いた素子間分離加工方法の説明図を示す。
【0022】
まず、図5(a)に示すように高抵抗シリコンウェハ1上に拡散により低抵抗シリコン層2bを形成し、その低抵抗シリコン層2b内に複数の素子2aを形成して素子基板を作製し、これら素子2a間をドライエッチングにより分離する。
【0023】
この分離の際、まず、図5(b)に示すような素子2a間を分離するパターンの貫通孔3bを有する金属マスク3aを作製する。
さらに、図5(c)に示すように、金属マスク3aの素子基板側(図では下側)の面をポリイミド樹脂で均一に被覆して樹脂層4を形成し、半導体装置加工用マスクを製造する。
【0024】
この樹脂層4の形成方法としては、固体の樹脂膜を金属マスク3aと同様のパターンに成形して貼り付けても良く、また有機溶剤に樹脂を溶解したワニスを金属マスク3aに塗布した後で、溶剤を蒸発させても良い。
【0025】
そして、図5(d)に示すようにこの半導体装置加工用マスクの樹脂層4をシリコンウェハ1上の低抵抗シリコン層2bに密着させ、治具(図示せず)で固定する。
【0026】
この固定の際、シリコンウェハ1上の複数の素子2aを半導体装置加工用マスクにより覆い、エッチングする部分のみを露出させる。
【0027】
そして、このシリコンウェハ1及び半導体装置加工用マスクをドライエッチング装置(図示せず)内に設置し、例えば1TorrのCF4 ガス中で、例えば80Wのプラズマを発生させ、図5(e)に示すように、素子基板の低抵抗シリコン層2bをその表面から高抵抗シリコン層(シリコンウェハ1)に到達する深さまでエッチングする。
【0028】
最後に、シリコンウェハ1をエッチング装置より取り出し、半導体装置加工用マスクを取り外すことで、図5(f)に示すように各素子2aが分離された半導体装置が形成され、素子間分離工程が終了する。
【0029】
このエッチングの際には、半導体装置加工用マスクの貫通孔3bにおいては、貫通孔3bから露出した部分のシリコン層2bがエッチングされるが、それ以外の露出していない部分では素子基板表面と半導体装置加工用マスクとの隙間が樹脂層4により塞がれて密着するために、プラズマの侵入が防がれ、シリコン層2bは殆どエッチングされない。これにより、プラズマダメージが少ないドライエッチング工程を実現することができる。
【0030】
また、図6(a)から図6(g)に本発明にかかる半導体装置加工用マスクを用いた開口部形成加工方法の説明図を示す。
【0031】
まず、図6(a)に示すように石英基板5上に蒸着又はスパッタにより下地電極層6を形成した後、図6(b)に示すようにその下地電極層6の上に多結晶又は非晶質のシリコン多層膜7を成膜し、さらに図6(c)に示すようにそのシリコン多層膜7の上に上部電極層8を形成して縦構造の半導体装置を作製する。
【0032】
ここで、この素子の下地電極層6を電気的に外部へ取り出すことを可能にするために、シリコン多層膜7の所望の位置に、ドライエッチングにより開口部を形成する。
【0033】
まず、図6(d)に示すような貫通孔9bを有する金属マスク9aを作製し、この金属マスク9aの一方の面にポリイミド樹脂を均一に被覆して樹脂層10を形成し、半導体装置加工用マスクを製造する。
【0034】
そして、図6(e)に示すようにこの半導体装置加工用マスクの樹脂層10を素子表面に密着させ、治具(図示せず)で固定する。
【0035】
この固定の際、シリコン多層膜7上の素子部分を半導体装置加工用マスクにより覆い、下地電極層6を取り出す部分のみを貫通孔9bを通して露出させる。
【0036】
そして、この半導体装置と半導体装置加工用マスクとをドライエッチング装置(図示せず)内に導入し、例えば1TorrのCF4 ガス中で、例えば80Wのプラズマを発生させ、図6(f)に示すようにシリコン多層膜7をその表面から下地電極層6が露出するまでエッチングする。
【0037】
最後に、半導体装置をエッチング装置より取り出し、半導体装置加工用マスクを取り外すことで、図6(g)に示すように下地電極層6を露出させる開口部を有する半導体装置が形成され、開口部形成工程が終了する。
【0038】
このエッチングの際には、素子表面と半導体装置加工用マスクとの隙間が樹脂層10により塞がれているため、その隙間にプラズマが侵入しない。これにより素子上のエッチングしない部分のエッチングが防止され、半導体装置の損傷が防がれるので、半導体装置の特性劣化や破壊が防止される。
【0039】
以上説明したように、本発明にかかる半導体装置加工用マスクを用いて所望の形状に従ってドライエッチングを行うことにより、エッチングすることを望まない領域をプラズマによる損傷から防ぐことができると共に、エッチング工程の低コスト化を実現することができる。
【0040】
次に、図1に示した半導体装置加工用マスクの変形例について述べる。
【0041】
図2から図4に変形例の断面図を示す。
【0042】
図2に示すように、この半導体装置加工用マスクは、貫通孔25が形成されたマスク本体21の両面全体が樹脂層22で覆われている。
【0043】
このように構成することにより、被加工材とは反対側の樹脂層22により、エッチング中のマスク本体21のプラズマによる劣化が防止される。これにより、より多数回の使用が可能になり、1素子当たりの加工コストを低下できる。
【0044】
また、図3に示すように、この半導体装置加工用マスクは、マスク本体31に形成された貫通孔35の周囲部分にのみ樹脂層32が形成されている。
【0045】
このように構成することにより、樹脂層32の面積が小さくなるので、樹脂材料の使用量を低減でき、半導体装置加工用マスクの製造コストを低下できる。
【0046】
また、図4に示すように、この半導体装置加工用マスクは、マスク本体41の両面の、貫通孔45の周囲部分にのみ樹脂層42が形成されている。
【0047】
このように構成することにより、半導体装置加工用マスクの少なくとも貫通孔45の周囲部分はプラズマにより劣化しないので、より多数回の使用が可能になり、1素子当たりの加工コストが低化する。さらに、小さい面積の樹脂層42により半導体装置加工用マスクと被加工材との隙間が塞がれるので、樹脂材料の使用量が減少して半導体装置加工用マスクの製造コストも低下する。
【0048】
尚、本実施の形態では、半導体装置加工用マスクをドライエッチング工程に使用する場合について述べたが、ドライエッチング工程のみならず、ウェットエッチング工程や、真空蒸着、めっき等の薄膜堆積工程においても使用可能である。
これらの工程に使用した場合でも、半導体装置加工用マスクと半導体などの被加工材の表面との密着性向上により、エッチング液や堆積物が半導体装置加工用マスクの下(被加工材との隙間)へ入り込まず、良好な加工精度を実現できる。
【0049】
さらに、本実施の形態では、半導体装置加工用マスクにより単純なパターンを形成する加工方法について説明したが、ウェハ上に作製した素子をウェハごと完全に分離するような、一回のエッチングでは完了しない複雑なパターンを加工することもできる。この場合、異なるパターンの半導体装置加工用マスクを複数作製して、順にドライエッチングすることにより可能になる。
【0050】
また、本実施の形態では半導体を加工する場合について述べたが、エッチングする被加工材は必ずしも半導体である必要はない。例えば、金属や、シリコン基板上の酸化膜やその他の絶縁膜をエッチングでパターニングする場合にも適用可能である。
【0051】
【発明の効果】
以上要するに本発明によれば、簡便かつ低コストで半導体装置を加工できると共に、加工の際の半導体装置の損傷を防止できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す半導体装置加工用マスクの断面図である。
【図2】図1の半導体装置加工用マスクの変形例の断面図である。
【図3】図1の半導体装置加工用マスクの変形例の断面図である。
【図4】図1の半導体装置加工用マスクの変形例の断面図である。
【図5】(a)から(f)は本発明にかかる半導体装置加工用マスクを用いた素子間分離加工方法の説明図である。
【図6】(a)から(g)は本発明にかかる半導体装置加工用マスクを用いた開口部形成加工方法の説明図である。
【符号の説明】
11 マスク本体(金属板)
12 樹脂層
15 貫通孔
Claims (6)
- 被加工材の加工すべき面に接触させ、所定の加工を施すための貫通孔を有する自立した固体の半導体装置加工用マスクにおいて、上記被加工材側の面に、上記被加工材と接触したときの隙間を塞ぐ樹脂層が形成されていることを特徴とする半導体装置加工用マスク。
- 上記加工はドライエッチングである請求項1に記載の半導体装置加工用マスク。
- 上記樹脂層の材料は上記ドライエッチングにおけるエッチング速度が上記被加工材に比べて遅い材料である請求項2に記載の半導体装置加工用マスク。
- 上記樹脂層の材料はポリイミド或いは弗素樹脂である請求項1から3のいずれかに記載の半導体装置加工用マスク。
- 被加工材の加工すべき面に、貫通孔を有する自立した固体の半導体装置加工用マスクを接触させ、その半導体装置加工用マスクの貫通孔を通して上記被加工材を加工する加工方法において、上記半導体装置加工用マスクとして、少なくとも上記被加工材側の面に樹脂層が形成されたものを用いることを特徴とする加工方法。
- 上記請求項1から4のいずれかに記載の半導体装置加工用マスクを用いて加工したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002279343A JP2004119605A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002279343A JP2004119605A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119605A true JP2004119605A (ja) | 2004-04-15 |
Family
ID=32274382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002279343A Pending JP2004119605A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119605A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222840A (ja) * | 2010-04-13 | 2011-11-04 | Disco Abrasive Syst Ltd | すだれ状円板及びすだれ状円板の製造方法 |
JP2019009198A (ja) * | 2017-06-22 | 2019-01-17 | 株式会社ディスコ | ウェーハの加工方法 |
-
2002
- 2002-09-25 JP JP2002279343A patent/JP2004119605A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222840A (ja) * | 2010-04-13 | 2011-11-04 | Disco Abrasive Syst Ltd | すだれ状円板及びすだれ状円板の製造方法 |
JP2019009198A (ja) * | 2017-06-22 | 2019-01-17 | 株式会社ディスコ | ウェーハの加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102413942B1 (ko) | 그래핀 시트 상의 패시베이션 층의 침착 | |
CN109313189B (zh) | 借助硬掩模涂层图案化石墨烯 | |
KR20190021325A (ko) | 그래핀 시트 상에 임시 보호 층을 제공하는 방법 | |
US7452806B2 (en) | Method of forming inductor in semiconductor device | |
US7732335B2 (en) | Method for forming pattern in semiconductor device | |
KR20210031491A (ko) | 루테늄 하드 마스크 공정 | |
TW201137968A (en) | Method of manufacturing semiconductor device | |
US6638688B2 (en) | Selective electroplating method employing annular edge ring cathode electrode contact | |
JP2004119605A (ja) | 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置 | |
JP2007110069A (ja) | コンタクトホール形成方法 | |
KR100523839B1 (ko) | 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 | |
JPH0281426A (ja) | 半導体装置の製造方法 | |
KR100702796B1 (ko) | 반도체 소자 금속 배선 상의 결함 제거 방법 | |
CN107919267B (zh) | 一种半导体器件及其制作方法 | |
US20050100801A1 (en) | Stencil mask and method of producing the same | |
JPH0536648A (ja) | 半導体基板のエツチング方法及びこの方法により製造される半導体装置 | |
KR100909162B1 (ko) | 반도체 소자의 제조 방법 | |
KR100641485B1 (ko) | 반도체 소자 제조 방법 | |
EP1531361A2 (en) | Stencil mask and method of producing the same | |
WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
JPH11258811A (ja) | イオン衝撃処理に耐性のある化学的に処理したフォトレジスト | |
US8617963B2 (en) | Integrated circuit wafer dicing method | |
US20030203618A1 (en) | Manufacturing method for semiconductor device | |
KR100571389B1 (ko) | 반도체 소자의 제조 방법 | |
JP2006253640A (ja) | 金属、半導体、絶縁体パターンの線幅及びサイズを縮める方法 |