KR20190021325A - 그래핀 시트 상에 임시 보호 층을 제공하는 방법 - Google Patents

그래핀 시트 상에 임시 보호 층을 제공하는 방법 Download PDF

Info

Publication number
KR20190021325A
KR20190021325A KR1020197001158A KR20197001158A KR20190021325A KR 20190021325 A KR20190021325 A KR 20190021325A KR 1020197001158 A KR1020197001158 A KR 1020197001158A KR 20197001158 A KR20197001158 A KR 20197001158A KR 20190021325 A KR20190021325 A KR 20190021325A
Authority
KR
South Korea
Prior art keywords
metal layer
graphene sheet
graphene
depositing
layer comprises
Prior art date
Application number
KR1020197001158A
Other languages
English (en)
Other versions
KR102406881B1 (ko
Inventor
뎅 팬
브레트 골드스미스
Original Assignee
나노메디컬 다이아그노스틱스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노메디컬 다이아그노스틱스 인코포레이티드 filed Critical 나노메디컬 다이아그노스틱스 인코포레이티드
Publication of KR20190021325A publication Critical patent/KR20190021325A/ko
Application granted granted Critical
Publication of KR102406881B1 publication Critical patent/KR102406881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

개시된 기술의 실시양태는 리소그래피 패터닝 기술을 사용하여 바이오 센서 및 전자 제품을 위한 그래핀 시트를 패터닝하는 것을 포함한다. 보다 구체적으로, 본 발명은 하드 마스크 금속 층을 갖는 그래핀 시트를 패터닝하는 방법에 관한 것이다. 상기 하드 마스크 금속 층은, 패터닝 공정 동안 그래핀 시트가 오염되거나 손상되는 것으로부터 보호될 수 있는 불활성 금속을 포함할 수 있다.

Description

그래핀 시트 상에 임시 보호 층을 제공하는 방법
개시된 기술은 일반적으로 그래핀 시트의 표면 상에 하드 마스크 코팅을 침착시키는 것에 관한 것이다. 보다 구체적으로, 본 발명은 그래핀 시트의 표면 상에 하드 마스크 코팅을 침착하여 임시 보호 층을 제공하는 것에 관한 것이다.
그래핀은 육각형의 반복 패턴으로 함께 결합된 탄소 원자의 단일 박층으로 이루어진다. 그래핀은 높은 기계적 강도, 높은 전자 이동도 및 우수한 열전도도를 포함한 많은 특별한 특성을 가지고 있다. 그래핀은 우수한 열 및 전기 도체이기 때문에 그래핀 소재는 종종 그래핀 기반의 바이오 센서, 트랜지스터, 집적 회로 및 기타 전자 및 바이오 센서 장치를 구성하는 데 사용된다.
그래핀의 응용 및 이용에 많은 학문적 관심이 있었지만, 그래핀을 상업화하려는 시도는 대부분 실패했다. 따라서, 현재 알려진 그래핀 취급 및 제조 기술의 대부분은 연구 및 학술적 목적에만 적합한 기술에 국한되어 제조 비용, 제품 조립 조건 및 장기 내구성 요건을 고려하지 못한다.
보다 구체적으로, 그래핀을 제조하고 취급하는 현재의 방법은 종종, 그래핀이 제조될 때 환경에 노출된 그래핀 시트를 남겨 둔다. 이후, 그래핀 시트는 보호 층 없이 노출된 채 남아 있기 때문에, 그래핀은 종종 오염되고 심지어 손상될 수 있다. 또한 노출된 그래핀 표면은, 그래핀이 적절한 전자 장치 및 센서에 설치되기 때문에, 가공 및 포장을 위해 취급될 때 또한 손상되기 쉽다.
그래핀 시트의 표면 상에 임시 보호 층을 제공하기 위한 몇몇 제한된 방법이 현재 이용가능하지만, 그러한 방법은 여전히 그래핀을 손상시킬 가능성이 있다. 예를 들어, 하나의 방법은, 그래핀 시트의 표면을 포토레지스트 또는 폴리메틸메타크릴레이트(이후 "PMMC") 층으로 직접 침착시키는 것을 포함할 수 있다. 그러나, 그래핀 시트와의 직접적인 접촉은 종종 아세톤 또는 다른 용매의 적용으로도 완전히 제거될 수 없는 잔류물을 그래핀 상에 남긴다. 이와 같이, 그래핀의 표면에 남아 있는 포토레지스트 또는 PMMC 잔류물은 그래핀의 품질을 현저히 낮추고 그래핀 기반 전자 장치 및 센서의 전반적인 성능을 저하시킬 수 있다.
다른 방법은 또한, 그래핀 시트의 표면 상에 보호 구리 층을 제공하는 것을 포함할 수 있다. 그러나, 구리는 그래핀 시트 상에 완전히 제거하기 어려운 오염 잔류물을 남기고, 또한 그래핀의 품질을 저하시키고, 그래핀 기반 전자 장치 및 센서의 성능을 저하시킬 수도 있다. 이와 같이, 현재, 그래핀 시트 상에 임시 보호 층을 제공하는 방법을 제공할 필요가 있다.
본 발명은 그래핀 시트 상에 임시 보호 층을 제공하는 방법에 관한 것이다.

하나 이상의 다양한 실시양태들에 따라 본 명세서에 개시된 기술은 다음의 도면을 참조하여 상세하게 설명된다. 도면은 단지 예시의 목적으로 제공되며, 개시된 기술의 전형적인 또는 예시적인 실시양태를 도시한다. 이들 도면은 개시된 기술에 대한 독자의 이해를 돕기 위해 제공되며, 폭, 범위 또는 적용가능성을 제한하는 것으로 간주되어서는 안된다. 설명의 명료성 및 용이함을 위해, 이들 도면은 반드시 축척될 필요는 없다는 것을 주의해야 한다.
도 1은 일 실시양태에 따라 그래핀 시트의 표면 상에 임시 보호 층을 침착시키는 상이한 진행을 도시한다.
도 1a는 일 실시양태에 따라 기판 상에 전사된 그래핀 시트를 도시한다.
도 1b는 일 실시양태에 따른 임시 금속 층을 갖는 그래핀 시트를 도시한다.
도 1c는 일 실시양태에 따라 그래핀 시트의 표면으로부터 제거되는 임시 금속 층을 갖는 그래핀 시트를 도시한다.
도 2는 일 실시양태에 따른 하드 마스크 층을 갖는 그래핀 시트의 패터닝의 상이한 진행을 도시한다.
도 2a는 일 실시양태에 따라 기판 상에 전사된 그래핀 시트를 도시한다.
도 2b는 일 실시양태에 따른 금속 층을 갖는 그래핀 시트를 도시한다.
도 2c는 일 실시양태에 따른 리소그래픽 패터닝을 위한 금속 층 및 포토레지스트 층을 갖는 그래핀 시트를 도시한다.
도 2d는 일 실시양태에 따라 패턴 템플릿(template)을 생성하기 위해 방사선 소스에 노출된 금속 층 및 포토레지스트 층을 갖는 그래핀 시트를 도시한다.
도 2e는 일 실시양태에 따라 금속 층을 패터닝하기 위해 금속 에칭제 용액에 노출된 금속 층 및 포토레지스트 층을 갖는 그래핀 시트를 도시한다.
도 2f는 일 실시양태에 따라 그래핀 시트를 패터닝하기 위해 플라즈마 에칭제 용액에 노출된 금속 층 및 포토레지스트 층을 갖는 그래핀 시트를 도시한다.
도 2g는 일 실시양태에 따른 금속 층을 갖는 패터닝된 그래핀 시트를 도시한다.
도 2h는 일 실시양태에 따른 패터닝된 그래핀 시트를 도시한다.
도면은 본 발명을 개시된 정확한 형태로 제한하거나 포괄하고자하는 것은 아니다. 본 발명은 변형 및 변경되어 실시될 수 있고 개시된 기술은 청구 범위 및 그 등가물에 의해서만 제한된다는 것을 이해해야 한다.
이하의 설명은 제한적인 의미로 해석되어서는 안되며, 단지 개시된 실시양태의 일반적인 원리를 설명하기 위한 것이다. 본 실시양태는 배경 기술에서 기술된 문제점을 다루면서 이하의 상세한 설명으로부터 알 수 있는 바와 같이 다른 추가적인 문제점을 다룬다. 다수의 특정 세부 사항들이 본 발명의 다양한 양태들에 대한 완전한 이해를 제공하기 위해 제시된다. 그러나, 본 발명의 다양한 양태들이 이러한 특정 세부 사항들의 일부의 부재하에 실시될 수 있음은 당업자에게 명백할 것이다. 다른 예에서, 널리 공지된 구조 및 기술은 불필요하게 본 발명을 모호하게 하는 것을 피하기 위해 상세하게 제시되지 않았다.
본 명세서에 개시된 일부 실시양태는 그래핀 시트의 표면 상에 임시 보호 층을 침착시키는 단계를 포함한다. 그래핀 시트 상에 층을 침착시키는 것은 코팅 기술, 집속 이온 빔, 필라멘트 증발, 스퍼터 침착 및 전기 분해와 같은 당업자에 의해 인식되는 넓은 범위의 기술을 포함할 수 있음을 주목해야 한다.
이 임시 보호 층은 그래핀을 환경으로부터 보호하고 그래핀 시트의 오염을 방지할 수 있다. 단지 예로서, 임시 보호 층은 그래핀 기재의 패키징 및 조립 동안 그래핀을 오염 또는 위해로부터 보호하기 위한 얇은 금속 층을 포함할 수 있다. 그래핀 시트를 코팅하기 위해 사용되는 얇은 금속은, 단지 예로서 금을 포함할 수 있다. 금은 부식과 산화에 내성을 지닌 불활성 금속이기 때문에 그래핀 시트를 금 층으로 침착하면 그래핀을 보호할 수 있다. 또한 금의 특징적인 불활성 특성 때문에 그래핀 시트 표면의 임시 금 층은, 특히 그래핀이 에폭시 경화, 오븐 베이킹 및 화기(burn) 시험 중 고온 처리에 노출되는 경우 추가로 열 보호를 제공하고 산화를 방지할 수 있다. 또한, 임시 금 층은 또한 와이어 결합, 캡슐화, 웨이퍼 다이싱 및 세정 중에 그래핀이 잠재적으로 오염되는 것을 방지할 수 있다. 따라서, 이는 대형 제조 생산을 위한 공장 설정에서 그래핀을 취급할 수 있게 해준다.
그러나, 루테늄, 로듐, 팔라듐, 은, 오스뮴, 이리듐, 백금 등을 포함할 수 있는 그래핀 시트를 일시적으로 코팅하기 위해 다른 비활성 금속이 또한 사용될 수 있다.
도 1a는 일 실시양태에 따라, 웨이퍼 (105)와 같은 기판 상으로 전사된 그래핀 시트 (115)를 도시한다. 그래핀 시트 (115)는 특히 큰 그래파이트 시트를 제조 할 때 화학 증착을 사용하여 성장될 수 있다. 그러나, 그래핀 층을 성장시키는 다른 방법은 또한, 비제한적으로, 선택된 기판 상의 산화된 그래파이트를 감소시키거나 기계적 탈층(exfoliation) 기술을 포함할 수도 있다.
그래핀 시트 (115)는 전자 칩 또는 센서의 표면과 같은 다른 표면 상에 전사될 수 있다. 보다 구체적으로는, 전자 칩 또는 센서의 표면은 웨이퍼 (105)와 같은 얇은 반도체 물질의 표면을 포함할 수 있다. 웨이퍼 (105)는 적절한 전자 집적 회로가 적용될 수 있는 화운데이션으로서의 역할을 할 수 있다. 예로서, 웨이퍼 (105)는 실리콘 기판 또는 이산화 규소 기판일 수 있다. 또한, 웨이퍼 (105)는 백금 (110)으로 코팅될 수 있으며, 이로써 백금 (110)은 하부 전극으로서 작용하여 적절한 전기 연결을 생성한다.
다음으로, 도 1b에 도시된 바와 같이, 그래핀 시트 (115)는 금속 층 (120)과 같은 얇은 임시 금속 층으로 처리될 수 있다. 금속 층 (120)은 그래핀의 제조 중에 그래핀이 오염되거나 열화되는 것으로부터 보호되도록 구성된 마스크 또는 보호 배리어로 작용할 수 있다. 그래핀 시트 (115)를 금속 층 (120)으로 적절히 코팅하기 위해, 그래핀 시트 (115)가 있는 웨이퍼 (105)를 전자 빔 증발 챔버에 넣을 수 있다. 전자 빔 증발은 물리적 증착 기법으로서, 강한 전자 빔이 필라멘트에서 생성되고 전기장 및 자기장을 통해 금 펠릿과 같은 소스 물질을 타격하여 진공 환경 내에서 이를 기화시키도록 조정된다. 이와 같이, 전자 빔 침착 기술을 사용함으로써, 얇은 금속 층 (120)이 그래핀 시트 (115) 상에 천천히 침착될 수 있다.
단지 예로서, 금속 층 (120)은 금 금속 층을 포함할 수 있다. 그러나, 금속 층 (120)은 그래핀과 부정적으로(negatively) 반응하지 않는 임의의 불활성 금속을 포함할 수 있음을 주목해야 한다. 또한, 금속 층 (120)은 부식 및 산화에 강한 특성을 갖는 불활성 금속일 수 있다. 단지 예로서, 이러한 불활성 금속은 루테늄, 로듐, 팔라듐, 은, 오스뮴, 이리듐, 백금 등을 포함할 수 있지만, 이에 한정되는 것은 아니다.
임시 금 금속 층 (120)은 10 나노미터 내지 1 마이크로미터의 두께를 가질 수 있다. 다른 예로서, 금 금속 층 (120)은 그래핀 시트 (115)를 금 도금액에 딥핑(dipping)함으로써 그래핀 시트 (115) 상에 적용될 수 있다. 또한, 임시 금속 층을 침착시키는 다른 방법이 제공될 수 있다. 예를 들어, 다른 방법은 또한 그래핀 시트 (115)의 표면 상에 임시 금 금속 층 (120)을 제공하기 위해 집속 이온 빔, 필라멘트 증발, 스퍼터 침착, 전기 분해 등을 이용하는 것을 포함할 수 있다.
일단 금속 층 (120)이 그래핀 시트 (115)의 상부에 침착되면, 금속 리드 또는 연결부가 형성될 수 있다. 또한, 그래핀 시트 (115)의 표면 상에 현재 적층된 금 금속 층 (120)의 상부에 추가적인 가공 또는 작업이 수행될 수 있다. 또한, 금속 층 (120)의 불활성 특성으로 인해, 금속 층 (120)은, 그래핀이 선택된 그래핀 기반 장치 내에서 사용을 위해 제조 및 조립되는 경우에도 그래핀이 오염되거나 열화되는 것으로부터 보호되도록 도울 수 있다.
일단 그래핀의 제조가 완료되면, 도 1c에 도시된 바와 같이, 금속 층 (120)이 제거될 수 있다. 예를 들어, 금속 층 (120)은 요오드화 칼륨 용액으로 30 초 내지 5 분 동안 또는 모든 미량의 금속 층 (120)이 그래핀 시트 (115)의 표면으로부터 제거되는 시간 동안 세척될 수 있다. 이제 완전하게 노출된 그래핀 시트 (115)는 이후 탈이온수로 세척되어 임의의 잔류 금속 층 입자 또는 그래핀 시트 (115)의 표면 상에 남겨진 임의의 다른 물질을 제거할 수 있다. 이제 노출된 그래핀 시트 (115)는 적절하고 기능적인 그래핀 기반 장치를 추가로 제조하고 조립하는데 필요한 임의의 추가 공정에 추가로 이용가능할 수 있다.
다른 실시양태에서, 그래핀 시트의 상부에 배치된 금속 층은 도 2에 도시된 바와 같이, 금속 층의 상부에 침착되는 추가의 코팅 또는 층을 포함할 수 있다. 보다 구체적으로, 도 2a는 일 실시양태에 따라 기판에 전사된 그래핀 시트 (215)를 예시한다. 다음으로, 도 2b에 도시된 바와 같이, 그래핀 시트 (215)는 금 금속 층 (220)과 같은 얇은 금속 층으로 처리될 수 있다. 금 금속 층 (220)은, 그래핀이 오염되거나 열화되는 것으로부터 보호되도록 구성된 마스크 또는 배리어로 작용할 수 있다. 전술한 바와 같이, 얇은 금속 층은 부식 및 산화에 내성을 갖는 특징적 성질을 갖는 임의의 불활성 금속일 수 있어서, 그래핀 시트를 금 층으로 침착시키는 것은 그래핀이 오염되거나 열화되는 것으로부터 보호한다. 이와 같이, 얇은 금속 층은 루테늄, 로듐, 팔라듐, 은, 오스뮴, 이리듐, 백금 등의 다음의 불활성 금속 또는 이들의 조합 중 어느 하나를 포함할 수 있다.
금 금속 층 (220)을 갖는 그래핀 시트 (215)는, 추가로 도 2c에 도시된 바와 같이 포토레지스트 층 (225)으로 추가로 코팅될 수 있다. 포토레지스트 층 (225)은 방사선 소스에 노출될 때 그의 물리적 특성의 변화를 경험하는 감광성 물질을 포함할 수 있다. 포토레지스트 층 (225)을 방사선으로 선택적으로 노출시킴으로써, 포토레지스트 층 (225)의 노출된 영역이 에칭 제거되어, 포토레지스트 층 (225) 바로 아래의 금속 금 층 (220)의 일부가 노출될 수 있다. 즉, 포토레지스트 층 (225)은, 포토레지스트 층 (225) 아래의 그래핀 시트 (215)를 정확하게 패터닝하기 위한 템플릿으로 작용할 수 있다. 따라서, 방사선 소스를 통해 포토레지스트 층 (225) 상에 에칭된 패턴은 포토레지스트 층 (225) 바로 아래의 그래핀 시트 (215) 상에 동일한 패턴을 에칭하기 위한 템플릿으로 사용될 수 있다.
도 2d에 추가로 도시된 바와 같이, 일단 포토레지스트 층 (225)이 포토레지스트 층 (225) 상에 에칭된 특정 패턴을 갖는 방사선 소스에 노출되면, 포토레지스트 층 (225)의 에칭 제거된 부분은 바로 아래의 금 금속 층 (220)의 일부를 노출시킨다.
도 2e에 추가로 도시된 바와 같이, 금 금속 층 (220) 아래의 그래핀 시트 (215)를 패터닝하기 위해, 금 금속 층 (220)도 포토레지스트 층 (225) 상에 에칭된 패턴에 따라 에칭 제거되어야 한다. 그렇게 하기 위해, 예를 들어, 웨이퍼 (205)는 포토레지스트 층 (225)으로 덮이지 않은 노출된 금 금속 층 (220)만을 에칭 제거하는 에칭제 용액에 잠긴다. 예를 들어, 에칭제 용액은 요오드화 칼륨 용액일 수 있다. 그러나, 에칭제 용액은 요오드화 칼륨 용액에 한정될 필요는 없으며, 대신에 시아나이드계 화합물 또는 질산 및 염산의 혼합물을 갖는 왕수를 포함할 수 있음을 주목해야 한다. 에칭제 용액은 단지 포토레지스트 층 (225)이 아닌 금과 반응하기 때문에, 노출된 금 금속 층 (220)만이 제거되어 포토레지스트 층 (225) 상에 에칭된 패턴에 따라 음의 공간 패턴을 형성한다.
도 2e에 추가로 도시된 바와 같이, 이제 포토레지스트 층 (225)으로부터 에칭된 템플릿에 따라 에칭 제거된 포토레지스트 층 (225) 및 금 금속 층 (220)에 의해 그래핀 시트 (215)가 노출된다. 이와 같이, 그래핀 시트 (215)는 포토레지스트 층 (225)의 특정 일부를 에칭 제거하는 특정 패턴에 따라 패터닝될 수 있다. 예를 들어, 그래핀 시트 (215)를 갖는 웨이퍼 (205)는, 도 2f에 도시된 바와 같이, 플라즈마 에칭을 진행하고, 이는 단지 금 금속 층 (125)이 에칭제 용액으로부터 제거된 영역에서 노출된 그래핀 시트 (215)를 제거한다. 이와 같이, 그래핀 시트 (215)는 이제 상응하게 패터닝된다.
플라즈마 에칭을 통해 그래핀 시트 (215)를 적절히 패터닝하면, 도 2g에 추가로 도시된 바와 같이 포토레지스트 층 (225)이 제거될 수 있다. 예를 들어, 포토레지스트 층 (225)을 갖는 웨이퍼 (205)는 2 내지 10 분 동안 아세톤으로, 이어서 1 내지 5 분 동안 이소프로판올 알코올로 헹궈질 수 있으며, 이는 포토레지스트 층 (225)을 효과적으로 완전히 용해시킬 것이다. 이는 이제 웨이퍼 상에 남아 있는 금 금속 층 (220)을 완전히 노출시킨다.
다음으로, 도 2h에 도시된 바와 같이 금 금속 층이 제거될 수 있다. 예를 들어, 금 금속 층 (220)은 그래핀 시트 (215)의 표면 상에 얇은 금 금속 층 (220)이 더 이상 코팅되지 않도록 요오드화 칼륨 용액으로 30 초 내지 5 분 동안 세척될 수 있다. 그 후, 노출된 그래핀 시트 (215)는 탈이온수로 세척하여 그래핀 시트 (215)의 표면 상의 잔류 금 입자 또는 다른 물질을 제거할 수 있다. 이제 노출된 패터닝된 그래핀 시트 (215)는 임의의 추가의 가공 또는 제조에 이용가능하다.
개시된 기술의 다양한 실시양태가 전술되었지만, 이들은 단지 예로서 제시된 것이지 제한하고자 하는 것은 아니라는 것을 이해해야 한다. 마찬가지로, 다양한 도면은 개시된 기술에 포함될 수 있는 특징 및 기능의 이해를 돕기 위해, 개시된 기술에 대한 예시적인 아키텍처(architecture) 또는 다른 구성을 나타낼 수 있다. 개시된 기술은 도시된 예시적인 아키텍처 또는 구성에 제한되지 않지만, 다양한 대안적인 아키텍처 및 구성을 사용하여 원하는 특징이 구현될 수 있다. 실제로, 본원에 개시된 기술의 바람직한 특징을 구현하기 위해 대안적인 기능적, 논리적 또는 물리적 분할 및 구성이 어떻게 구현될 수 있는지는 당업자에게 명백할 것이다. 또한, 본원에 설명된 것들 이외의 많은 다른 구성 모듈 명칭을 다양한 파티션(partition)에 적용할 수 있다. 또한, 흐름도, 작동 설명 및 방법 청구항과 관련하여, 본원에서 단계가 본원에 제시되어 있는 순서는, 문맥이 달리 지시하지 않는 한, 동일한 순서로 열거된 기능을 수행하도록 다양한 실시양태가 구현되도록 강제하지 않아야 한다.
개시된 기술이 다양한 예시적인 실시양태 및 구현의 관점에서 상술되었지만, 하나 이상의 개별 실시양태에서 설명된 다양한 특징, 양태 및 기능은 특정 실시양태에 대한 적용성에 제한되지 않으며, 대신 이러한 실시양태가 기재되어 있는지 및 그러한 특징이 기재된 실시양태의 일부로서 제시되는지의 여부와 관계없이, 개시된 기술의 하나 이상의 다른 실시양태에 단독으로 또는 다양한 조합으로 적용될 수 있다는 것을 이해해야 한다. 따라서, 본원에 개시된 기술의 폭 및 범위는 전술한 예시적인 실시양태들 중 임의의 것에 의해 제한되어서는 안된다.
본 명세서에서 사용된 용어 및 어구 및 그의 변형은, 달리 명시적으로 언급되지 않는 한, 제한에 반대되는 개방 종결형(open ended)으로 해석되어야 한다. 전술한 예로서, "포함하는"이라는 용어는 "제한없이 포함함"을 의미하는 것으로 해석되어야 하고; "예"라는 용어는 그 항목의 철저하거나 제한적인 목록이 아닌 예시적인 항목을 제공하기 위해 사용되고; 단수형 용어는 "적어도 하나", "하나 또는 그 이상의" 등을 의미하는 것으로 읽혀야 하고; "통상적인", "전통적인", "정상적인", "표준적인", "알려진" 및 유사한 의미의 용어와 같은 형용사는, 기재된 항목을 주어진 기간으로 또는 주어진 기간 동안 이용가능한 항목으로 제한하는 것으로 해석되어서는 안되고, 대신, 현재 또는 미래에 언제든지 이용가능하거나 알려질 수 있는 통상적인, 전통적인, 정상적인 또는 표준적인 기술을 포함하도록 읽어야 한다. 마찬가지로, 본 명세서가 당업자에게 명백하거나 공지된 기술을 언급하는 경우, 그러한 기술은 당업자가 현재 또는 미래에 언제나 명백하거나 알고 있는 기술을 포함한다.
"하나 이상", "적어도", "그러나 이에 제한되지 않는" 또는 몇몇 다른 경우와 같은 확장형 단어 및 어구의 존재는, 그러한 확장 문구가 없을 수도 있는 경우에서 좁은 경우가 의도되거나 필요하다는 것을 의미하는 것으로 해석되어서는 안된다. "모듈"이라는 용어의 사용은, 모듈의 일부로 기술되거나 청구되는 구성 요소 또는 기능이 모두 공통 패키지로 구성된다는 것을 의미하지는 않는다. 실제로, 제어 로직 또는 다른 구성 요소에 상관없이, 모듈의 다양한 구성 요소 중 일부 또는 전부는 단일 패키지로 결합되거나 별도로 유지될 수 있으며, 또한 여러 그룹 또는 패키지 또는 여러 위치에 분산시킬 수 있다.
또한, 본원에 기재된 다양한 실시양태는 예시적인 블록도, 흐름도 및 다른 도면의 관점에서 설명된다. 본 명세서를 읽은 후 당업자에게 명백해질 바와 같이, 예시된 실시양태 및 그들의 다양한 대안은 예시된 예에 한정됨이 없이 구현될 수 있다. 예를 들어, 블록도 및 그에 수반되는 설명은 특정 아키텍처 또는 구성을 강제하는 것으로 해석되어서는 안된다.

Claims (17)

  1. 선택된 웨이퍼에 그래핀(graphene) 시트를 전사(transferring)하는 단계;
    상기 그래핀 시트의 제 1 표면에 금속 층을 침착시키는 단계; 및
    상기 금속 층을 제거하는 단계
    를 포함하는, 그래핀 시트 상에 임시(temporary) 층을 제공하는 방법.
  2. 제 1 항에 있어서,
    상기 금속이 금을 포함하는, 방법.
  3. 제 1 항에 있어서,
    상기 금속이 루테늄, 로듐, 팔라듐, 은, 오스뮴, 이리듐 또는 백금을 포함하는, 방법.
  4. 제 1 항에 있어서,
    상기 금속 층을 침착시키는 단계가 전자 빔 증발 공정을 적용하는 것을 포함하는, 방법.
  5. 제 1 항에 있어서,
    상기 금속 층을 침착시키는 단계가 집속(focused) 이온 빔 공정, 필라멘트 증발 공정, 스퍼터 침착 공정 또는 전기 분해 공정을 적용하는 것을 포함하는, 방법.
  6. 제 1 항에 있어서,
    상기 금속 층을 침착시키는 단계가 상기 그래핀 시트를 금 도금 용액에 딥핑(dipping)하는 것을 포함하는, 방법.
  7. 제 6 항에 있어서,
    상기 금속 층을 세척하는 단계가 약 30 초 내지 약 5 분 동안 상기 금속 층을 세척하는 것을 포함하는, 방법.
  8. 제 6 항에 있어서,
    상기 그래핀 시트를 탈이온수로 세척하여 상기 금속 층으로부터 임의의 잔류 입자를 제거하는 단계를 추가로 포함하는 방법.
  9. 제 1 항에 있어서,
    상기 선택된 웨이퍼 상에 백금 층을 침착시키는 단계를 추가로 포함하는 방법.
  10. 제 9 항에 있어서,
    상기 백금 층을 침착시키는 단계가 전극을 형성하는 것을 포함하며, 이때 상기 전극은 상기 그래핀 시트에 전기적으로 연결되는, 방법.
  11. 선택된 웨이퍼에 그래핀 시트를 전사하는 단계;
    상기 그래핀 시트 상에 금속 층을 침착시키는 단계; 및
    상기 그래핀 시트로부터 상기 금속 층을 제거하는 단계로서, 이때 상기 금속 층은 금, 루테늄, 로듐, 팔라듐, 은, 오스뮴, 이리듐 또는 백금을 포함하는, 단계
    를 포함하는, 그래핀 시트 상에 임시 층을 제공하는 방법.
  12. 제 11 항에 있어서,
    상기 금속 층을 침착시키는 단계가 전자 빔 증발 공정을 적용하는 것을 포함하는, 방법.
  13. 제 11 항에 있어서,
    상기 금속 층을 침착시키는 단계가 집속 이온 빔 공정, 필라멘트 증발 공정, 스퍼터 침착 공정 또는 전기 분해 공정을 적용하는 것을 포함하는, 방법.
  14. 제 11 항에 있어서,
    상기 금속 층을 제거하는 단계가 요오드화 칼륨 용액으로 상기 금속 층을 세척하는 것을 포함하는, 방법.
  15. 제 14 항에 있어서,
    상기 금속 층을 세척하는 단계가 약 30 초 내지 약 5 분 동안 상기 금속 층을 세척하는 것을 포함하는, 방법.
  16. 제 15 항에 있어서,
    상기 그래핀 시트를 탈이온수로 세척하여 상기 금속 층으로부터 임의의 잔류 입자를 제거하는 단계를 추가로 포함하는 방법.
  17. 제 11 항에 있어서,
    상기 선택된 웨이퍼 상에 백금 층을 침착시키는 단계를 추가로 포함하는 방법.
KR1020197001158A 2016-06-15 2017-06-15 그래핀 시트 상에 임시 보호 층을 제공하는 방법 KR102406881B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662350627P 2016-06-15 2016-06-15
US62/350,627 2016-06-15
US201662359153P 2016-07-06 2016-07-06
US62/359,153 2016-07-06
US15/623,295 2017-06-14
US15/623,295 US11056343B2 (en) 2016-06-15 2017-06-14 Providing a temporary protective layer on a graphene sheet
PCT/US2017/037769 WO2017218835A1 (en) 2016-06-15 2017-06-15 Providing a temporary protective layer on a graphene street

Publications (2)

Publication Number Publication Date
KR20190021325A true KR20190021325A (ko) 2019-03-05
KR102406881B1 KR102406881B1 (ko) 2022-06-08

Family

ID=60661239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197001158A KR102406881B1 (ko) 2016-06-15 2017-06-15 그래핀 시트 상에 임시 보호 층을 제공하는 방법

Country Status (5)

Country Link
US (1) US11056343B2 (ko)
EP (1) EP3472619A4 (ko)
KR (1) KR102406881B1 (ko)
CN (1) CN109313188B (ko)
WO (1) WO2017218835A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048792A (ko) * 2020-10-13 2022-04-20 한국원자력연구원 방사선 검출기 및 이의 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3201627B1 (en) 2014-10-03 2020-02-12 Rite Taste, LLC System for detecting gluten in food samples
US10782285B2 (en) 2014-10-03 2020-09-22 Rite Taste, LLC Device and method for chemical analysis
US11262354B2 (en) 2014-10-20 2022-03-01 Boston Scientific Scimed, Inc. Disposable sensor elements, systems, and related methods
US11056343B2 (en) 2016-06-15 2021-07-06 Cardea Bio, Inc. Providing a temporary protective layer on a graphene sheet
US10759157B2 (en) 2016-06-15 2020-09-01 Nanomedical Diagnostics, Inc. Systems and methods for transferring graphene
US10903319B2 (en) 2016-06-15 2021-01-26 Nanomedical Diagnostics, Inc. Patterning graphene with a hard mask coating
US10395928B2 (en) * 2016-06-15 2019-08-27 Nanomedical Diagnostics, Inc. Depositing a passivation layer on a graphene sheet
CN109310326B (zh) 2016-06-15 2022-03-01 波士顿科学国际有限公司 气体采样导管
JP2019536013A (ja) 2016-10-21 2019-12-12 ボストン サイエンティフィック サイムド，インコーポレイテッドＢｏｓｔｏｎ Ｓｃｉｅｎｔｉｆｉｃ Ｓｃｉｍｅｄ，Ｉｎｃ． ガス採取用装置
WO2018213564A1 (en) 2017-05-19 2018-11-22 Cardiac Pacemakers, Inc. Systems and methods for assessing the health status of a patient
US10852264B2 (en) 2017-07-18 2020-12-01 Boston Scientific Scimed, Inc. Systems and methods for analyte sensing in physiological gas samples
US11209416B2 (en) 2017-07-28 2021-12-28 Graphene-Dx, Inc. Device and method for chemical analysis
AU2019211495A1 (en) 2018-01-29 2020-09-17 Graphene-Dx, Inc. Methods and devices for detection of pathogens
CN111801048A (zh) 2018-02-20 2020-10-20 明尼苏达大学董事会 呼吸取样面罩和系统
US11561197B2 (en) 2018-06-29 2023-01-24 AMMR Joint Venture Electronic detection of a target based on enzymatic cleavage of a reporter moiety
WO2020081834A1 (en) 2018-10-19 2020-04-23 Regents Of The University Of Minnesota Systems and methods for detecting a brain condition
WO2020112825A1 (en) 2018-11-27 2020-06-04 Boston Scientific Scimed, Inc. Systems and methods for detecting a health condition
WO2020131567A1 (en) 2018-12-18 2020-06-25 Boston Scientific Scimed, Inc. Systems and methods for measuring kinetic response of chemical sensor elements
US11717202B2 (en) 2019-04-10 2023-08-08 Foothold Labs Inc. Mobile lab-on-a-chip diagnostic system
CN114651178A (zh) 2019-09-10 2022-06-21 波士顿科学国际有限公司 气体测量装置和方法
CN112798632A (zh) * 2020-12-17 2021-05-14 湖南铁路科技职业技术学院 一种多层石墨烯污点检测装置
EP4389945A1 (en) 2022-12-23 2024-06-26 ETH Zurich Method for producing a nano- or micro-sheet element with the help of a patterned support layer
EP4389944A1 (en) 2022-12-23 2024-06-26 ETH Zurich Electrochemical method for producing a nano- or micro-sheet element using an electrolyte membrane
GB202404130D0 (en) 2024-03-22 2024-05-08 Paragraf Ltd A semiconductor device and method of maufacture thereof
GB202404128D0 (en) 2024-03-22 2024-05-08 Paragraf Ltd A structure of an electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030723A (ko) * 2012-09-03 2014-03-12 삼성테크윈 주식회사 그래핀 기판 및 그 제조 방법
KR20140121197A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 그래핀 소자 및 이의 제조 방법
KR20140132230A (ko) * 2013-05-07 2014-11-17 삼성전자주식회사 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2724392A (en) 1953-08-06 1955-11-22 Daniel C Cooper Dipping tank
US3951681A (en) * 1973-11-01 1976-04-20 Kolene Corporation Method for descaling ferrous metals
JP3869566B2 (ja) 1998-11-13 2007-01-17 三菱電機株式会社 フォトレジスト膜除去方法および装置
US7341330B2 (en) 2005-02-28 2008-03-11 Silverbrook Research Pty Ltd Substrates adapted for adhesive bonding
US20070177788A1 (en) 2006-01-31 2007-08-02 David Liu System and method for detecting wafer failure in wet bench applications
WO2008128164A1 (en) 2007-04-12 2008-10-23 The Penn State Research Foundation Accumulation field effect microelectronic device and process for the formation thereof
US20100301398A1 (en) 2009-05-29 2010-12-02 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US8426309B2 (en) 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
JP5466521B2 (ja) 2010-01-26 2014-04-09 昭和電工株式会社 磁気記録媒体の製造装置
US8221601B2 (en) 2010-09-23 2012-07-17 Sunpower Corporation Maintainable substrate carrier for electroplating
WO2012112746A1 (en) 2011-02-16 2012-08-23 Wayne State University Biocompatible graphene sensor
US9337363B2 (en) 2011-05-11 2016-05-10 International Business Machines Corporation Low resistance, low reflection, and low cost contact grids for photovoltaic cells
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
KR101356791B1 (ko) * 2012-01-20 2014-01-27 한국과학기술원 박막형 수퍼커패시터 및 그의 제조 방법
CN102621199B (zh) 2012-03-08 2015-02-18 中国科学院上海微系统与信息技术研究所 一种石墨烯修饰的Pt电极及检测痕量重金属的方法
EP2862420B1 (en) * 2012-06-19 2018-02-21 Koninklijke Philips N.V. Organic electroluminescent device
WO2014089437A1 (en) 2012-12-07 2014-06-12 Graphene Frontiers, Llc Method and apparatus for transfer of films among substrates
US20140238873A1 (en) 2013-02-27 2014-08-28 Xuesong Li Modified bubbling transfer method for graphene delamination
CN103295912B (zh) * 2013-05-21 2015-12-02 中国电子科技集团公司第十三研究所 一种基于自对准技术的石墨烯晶体管制造方法
CN105377755A (zh) 2013-07-12 2016-03-02 丹麦科技大学 转移石墨烯的电化学方法
US9614063B2 (en) 2014-04-16 2017-04-04 The United States Of America, As Represented By The Secretary Of The Navy Homoepitaxial tunnel barriers with functionalized graphene-on-graphene and methods of making
JP2017524636A (ja) * 2014-06-20 2017-08-31 ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニアＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｃａｌｉｆｏｒｎｉａ グラフェンの製造および転写のための方法
US10395928B2 (en) 2016-06-15 2019-08-27 Nanomedical Diagnostics, Inc. Depositing a passivation layer on a graphene sheet
US10903319B2 (en) * 2016-06-15 2021-01-26 Nanomedical Diagnostics, Inc. Patterning graphene with a hard mask coating
US11056343B2 (en) 2016-06-15 2021-07-06 Cardea Bio, Inc. Providing a temporary protective layer on a graphene sheet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030723A (ko) * 2012-09-03 2014-03-12 삼성테크윈 주식회사 그래핀 기판 및 그 제조 방법
KR20140121197A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 그래핀 소자 및 이의 제조 방법
KR20140132230A (ko) * 2013-05-07 2014-11-17 삼성전자주식회사 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048792A (ko) * 2020-10-13 2022-04-20 한국원자력연구원 방사선 검출기 및 이의 제조 방법

Also Published As

Publication number Publication date
US11056343B2 (en) 2021-07-06
WO2017218835A1 (en) 2017-12-21
KR102406881B1 (ko) 2022-06-08
CN109313188A (zh) 2019-02-05
EP3472619A1 (en) 2019-04-24
US20170365477A1 (en) 2017-12-21
CN109313188B (zh) 2022-02-01
EP3472619A4 (en) 2020-07-29

Similar Documents

Publication Publication Date Title
KR102406881B1 (ko) 그래핀 시트 상에 임시 보호 층을 제공하는 방법
KR20190020037A (ko) 하드 마스크 코팅을 사용한 그래핀 패터닝
KR102413942B1 (ko) 그래핀 시트 상의 패시베이션 층의 침착
JP5261629B2 (ja) ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法
US20050022861A1 (en) Etching of solar cell materials
US20030219912A1 (en) Method for removal of metallic residue after plasma etching of a metal layer
US7566939B2 (en) Fabrication of silicon micro-mechanical structures
KR101264877B1 (ko) 실리콘 와이어 구조체의 제조방법
FR2466102A1 (fr) Procede de fabrication d'elements composites pour circuits integres
JP2012503303A (ja) 電子構成部分並びに製造方法
TW201912558A (zh) 微機械裝置及對應的製造方法
KR101818592B1 (ko) 미세 세라믹 패턴 형성 방법
US8946085B2 (en) Semiconductor process and structure
JP2004119605A (ja) 半導体装置加工用マスク及びそれを用いた加工方法並びに半導体装置
JP2021141269A (ja) シリコン部材及びその製造方法
CA2173932A1 (en) Method for manufacturing an array of microelectrodes
JP2002505499A (ja) ウェットエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant