KR20140132230A - 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체 - Google Patents

그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체 Download PDF

Info

Publication number
KR20140132230A
KR20140132230A KR20130051500A KR20130051500A KR20140132230A KR 20140132230 A KR20140132230 A KR 20140132230A KR 20130051500 A KR20130051500 A KR 20130051500A KR 20130051500 A KR20130051500 A KR 20130051500A KR 20140132230 A KR20140132230 A KR 20140132230A
Authority
KR
South Korea
Prior art keywords
layer
graphene
substrate
protective metal
support
Prior art date
Application number
KR20130051500A
Other languages
English (en)
Other versions
KR102107538B1 (ko
Inventor
이주호
김용성
문창렬
이성희
이창승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130051500A priority Critical patent/KR102107538B1/ko
Priority to US14/268,053 priority patent/US9196478B2/en
Publication of KR20140132230A publication Critical patent/KR20140132230A/ko
Application granted granted Critical
Publication of KR102107538B1 publication Critical patent/KR102107538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13088—Graphene Nanoribbon Field-Effect Transistor [GNRFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체에 관해 개시되어 있다. 개시된 그래핀 전사 방법은 제1 기판에 구비된 그래핀층 상에 보호층(금속층)을 형성한 후, 상기 그래핀층과 보호층(금속층)을 소정의 지지체로 전이한 다음, 상기 지지체에서 상기 그래핀층과 보호층(금속층)을 제2 기판으로 전이하는 단계를 포함할 수 있다. 상기 보호층은 상기 그래핀층보다 작은 크기로 형성할 수 있다. 상기 보호층으로 커버되지 않은 상기 그래핀층의 일부는 상기 지지체에 부착될 수 있다. 상기 지지체는 상기 제1 및/또는 제2 기판보다 큰 사이즈를 가질 수 있다. 상기 제1 및/또는 제2 기판은 웨이퍼 레벨/스케일의 기판일 수 있다.

Description

그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체{Method of transferring graphene, method of manufacturing device using the same and substrate structure including graphene}
그래핀을 전사하는 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체에 관한 것이다.
그래핀(graphene)은 탄소 원자들로 이루어진 육방정계(hexagonal) 단층 구조물로서, 구조적/화학적으로 안정하고, 전기적/물리적으로 우수한 특성을 나타낼 수 있다. 예를 들어, 그래핀은 실리콘(Si) 보다 100배 이상 빠른 전하 이동도(∼2×105㎠/Vs)를 갖고, 구리(Cu)보다 100배 이상 큰 전류 밀도(약 108A/㎠)를 갖는다. 또한 그래핀은 투광성을 가질 수 있고, 실온에서 양자 특성을 나타낼 수 있다. 이러한 그래핀은 기존 소자의 한계를 극복할 수 있는 차세대 소재로 주목받고 있다.
그러나 그래핀 형성 공정상의 제약으로 인해, 그래핀을 적용한 전자 소자의 제조는 현실적으로 용이하지 않다. 현재의 기술로는 절연 박막 위에 양질의 그래핀을 성장시키는 것이 어렵기 때문에, 금속 박막 위에 그래핀을 형성한 후, 이를 절연체(기판) 위로 전이(transfer) 시켜 소자를 제조하는 것이 일반적이다. 그런데 이와 같이 그래핀을 전이하는 과정에서 그래핀의 취급(handling)이 용이하지 않을뿐 아니라, 결함이 발생하거나 오염 물질에 노출될 가능성이 크다. 특히, 기존의 그래핀 전이 방법에서 많이 사용되는 폴리머 물질인 PMMA(polymethylmethacrylate) 등은 그래핀으로부터 깨끗이 제거하기 어렵기 때문에, 그 잔류물이 그래핀의 물성 및 그래핀 소자의 특성을 열화시키는 요인이 된다.
그래핀의 오염 및 손상을 방지(또는 최소화)할 수 있는 그래핀 전사(전이) 방법 및 이를 적용한 소자의 제조방법을 제공한다.
폴리머 잔류물에 의한 오염 없이 그래핀을 전사할 수 있는 방법 및 이를 적용한 소자의 제조방법을 제공한다.
웨이퍼 레벨/스케일에서 그래핀을 손상 없이 전사할 수 있는 방법 및 이를 적용한 소자의 제조방법을 제공한다.
상기한 그래핀 전사 방법을 적용하여 제조한 기판 구조체 및 이러한 기판 구조체로부터 그래핀 소자를 제조하는 방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 제1 기판 상에 촉매층을 형성하는 단계; 상기 촉매층 상에 그래핀층을 형성하는 단계; 상기 그래핀층 상에 보호금속층을 형성하는 단계; 상기 보호금속층에 지지체를 부착하는 단계; 상기 지지체에 부착된 상기 보호금속층, 그래핀층 및 촉매층으로부터 상기 제1 기판을 분리하는 단계; 상기 지지체 상의 상기 촉매층을 제거하는 단계; 및 상기 지지체에 부착된 상기 보호금속층 및 그래핀층을 제2 기판으로 전이하는 단계;를 포함하는 그래핀 전사 방법이 제공된다.
상기 보호금속층은 상기 그래핀층보다 작은 크기로 형성할 수 있다.
상기 그래핀층의 외곽부는 상기 보호금속층으로 커버되지 않을 수 있다.
상기 보호금속층에 상기 지지체를 부착하는 단계에서, 상기 그래핀층의 외곽부를 상기 지지체에 접합시킬 수 있다.
상기 보호금속층을 형성하는 단계와 상기 보호금속층에 상기 지지체를 부착하는 단계 사이에, 상기 보호금속층으로 커버되지 않은 상기 그래핀층의 일부를 제거하여 상기 촉매층의 일부를 노출시키는 단계를 더 수행할 수 있다.
상기 보호금속층에 상기 지지체를 부착하는 단계에서, 상기 노출된 촉매층의 일부를 상기 지지체에 접합시킬 수 있다.
상기 보호금속층은 Au, Cu, Ni, Ti, Fe, Ru, Pd 및 Al 중 적어도 하나를 포함할 수 있다.
상기 보호금속층은 Au로 형성할 수 있다.
상기 보호금속층은, 예컨대, 증발(evaporation) 법으로 형성할 수 있다.
상기 제1 기판과 상기 촉매층 사이에 절연층이 더 구비될 수 있고, 상기 제1 기판을 분리하는 단계는 상기 촉매층과 상기 절연층 사이를 분리하는 단계를 포함할 수 있다.
상기 제1 기판과 상기 촉매층 사이에 절연층이 더 구비될 수 있고, 상기 제1 기판을 분리하는 단계는 상기 절연층의 적어도 일부를 제거하는 단계를 포함할 수 있다.
상기 지지체는 상기 제1 기판보다 큰 사이즈를 가질 수 있다.
상기 지지체의 외곽부에 상기 지지체를 고정하기 위한 고정부재를 제공하는 단계를 더 포함할 수 있다.
상기 지지체에 부착된 상기 보호금속층 및 그래핀층을 상기 제2 기판으로 전이하는 단계는 상기 그래핀층에 상기 제2 기판을 부착하는 단계; 및 상기 보호금속층으로부터 상기 지지체를 제거/분리하는 단계;를 포함할 수 있다.
상기 그래핀층에 상기 제2 기판을 부착하는 단계는 상기 그래핀층과 상기 제2 기판 사이에 탈이온수(deionized water)를 제공하는 단계; 상기 탈이온수의 개재(interposition) 하에 상기 그래핀층과 상기 제2 기판을 접합하는 단계; 및 상기 그래핀층과 상기 제2 기판을 건조하는 단계;를 포함할 수 있다.
상기 제1 기판은 웨이퍼 레벨/스케일의 기판일 수 있다.
상기 제2 기판은 웨이퍼 레벨/스케일의 기판일 수 있다.
본 발명의 다른 측면에 따르면, 제1 기판 상에 그래핀층을 포함하는 박막을 형성하는 단계; 상기 박막 상에 상기 그래핀층보다 크기가 작은 보호층을 형성하는 단계; 상기 보호층 및 그 주위에 노출된 박막에 지지체를 부착하는 단계; 상기 지지체에 부착된 상기 보호층 및 박막으로부터 상기 제1 기판을 분리하는 단계; 및 상기 지지체에 부착된 상기 그래핀층을 제2 기판으로 전이하는 단계;를 포함하는 그래핀 전사 방법이 제공된다.
상기 박막은 상기 제1 기판 및 상기 그래핀층 사이에 구비된 촉매층을 더 포함할 수 있다.
상기 보호층 및 그 주위에 노출된 박막에 상기 지지체를 부착하는 단계에서 상기 그래핀층 및/또는 상기 촉매층을 상기 지지체에 접합시킬 수 있다.
상기 지지체는 상기 제1 기판보다 큰 사이즈를 가질 수 있다.
본 발명의 다른 측면에 따르면, 상기한 그래핀 전사 방법을 이용해서 제1 기판의 그래핀층 및 보호층(보호금속층)을 제2 기판으로 전이하는 단계; 및 상기 제2 기판 상에 상기 그래핀층을 구비하는 소자를 구성하는 단계;를 포함하는 그래핀 적용 소자의 제조방법이 제공된다.
상기 소자를 구성하는 단계는 상기 보호층(보호금속층)으로부터 적어도 하나의 전극을 형성하는 단계를 포함할 수 있다.
상기 그래핀 적용 소자는, 예컨대, 트랜지스터를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 웨이퍼 기판; 상기 웨이퍼 기판 상에 구비된 그래핀층; 및 상기 그래핀층 상에 구비된 보호금속층;을 포함하고, 상기 보호금속층은 상기 그래핀층보다 작은 크기를 갖고, 상기 보호금속층에 의해 커버되지 않은 상기 그래핀층의 외곽부는 링(ring) 형태를 갖는 기판 구조체가 제공된다.
상기 보호금속층은 Au, Cu, Ni, Ti, Fe, Ru, Pd 및 Al 중 적어도 하나를 포함할 수 있다.
상기 보호금속층으로 커버되지 않은 상기 그래핀층의 외곽부는 수십 ㎛ 내지 1㎝의 폭을 가질 수 있다.
상기 그래핀층은 상기 웨이퍼 기판보다 작은 크기를 가질 수 있고, 상기 그래핀층으로 커버되지 않은 상기 웨이퍼 기판의 외곽부는 링(ring) 형태를 가질 수 있다.
그래핀의 오염 및 손상을 방지(또는 최소화) 하면서 그래핀을 용이하게 전사할 수 있다. 폴리머 잔류물에 의한 오염 문제 없이 그래핀을 용이하게 전사할 수 있다. 웨이퍼 레벨/스케일에서 그래핀의 손상을 방지(또는 최소화) 하면서 그래핀을 용이하게 전사할 수 있다.
본 발명의 실시예에 따른 그래핀 전사 방법을 이용하면, 우수한 성능을 갖는 그래핀 소자를 제조할 수 있다. 그래핀과 전극의 접촉 특성을 향상시킬 수 있다. 그래핀 적용 소자의 제조방법을 단순화할 수 있다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다.
도 7은 본 발명의 실시예에 따라 형성된 것으로, 도 6c의 단계에 대응하는 구조체를 촬영한 사진이다.
도 8은 본 발명의 실시예에 따라 형성된 것으로, 도 6e의 단계에 대응하는 구조체를 촬영한 사진이다.
도 9 및 도 10은 각각 비교예 및 본 발명의 실시예에 따라 전사한 그래핀층의 표면을 촬영한 SEM(scanning electron microscope) 사진이다.
도 11은 도 10의 그래핀층에 대해 라만(Raman) 분광 특성을 측정한 결과를 보여주는 그래프이다.
도 12는 비교예 및 본 발명의 실시예에 따라 전사한 그래핀층의 전기 저항을 측정한 결과를 보여주는 그래프이다.
도 13a 내지 도 13e는 본 발명의 실시예에 따른 그래핀 전사 방법을 적용하여 그래핀 적용 소자를 제조하는 방법을 예시적으로 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다.
도 1a를 참조하면, 제1 기판(SUB1) 상에 촉매층(CT1)을 형성할 수 있다. 제1 기판(SUB1)으로는, 예컨대, 실리콘 기판을 사용할 수 있다. 그러나, 제1 기판(SUB1)으로 실리콘 기판 이외에 다른 기판, 예컨대, 사파이어(sapphire) 기판이나 SiC 기판, 석영(quartz) 기판 등을 사용할 수도 있다. 제1 기판(SUB1)은 웨이퍼 레벨/스케일의 기판일 수 있다. 예컨대, 제1 기판(SUB1)은 6 인치(inch) 이상의 크기(지름)를 갖는 웨이퍼일 수 있다. 촉매층(CT1)을 형성하기 전에, 제1 기판(SUB1) 상에 소정의 하지층(underlayer)(UL1)을 형성한 후, 하지층(UL1) 상에 촉매층(CT1)을 형성할 수 있다. 하지층(UL1)은 기판(SUB1)과 촉매층(CT1) 사이의 반응, 예컨대, 실리사이드 반응을 방지하는 역할을 할 수 있다. 또한 하지층(UL1)은 제1 기판(SUB1)과 촉매층(CT1) 사이의 물질 확산을 방지하는 역할을 할 수 있다. 하지층(UL1)은 절연층, 예컨대, 실리콘 산화물층으로 형성할 수 있다. 제1 기판(SUB1)이 실리콘 기판인 경우, 제1 기판(SUB1)의 표면부(상면부)를 산화시켜 하지층(UL1)으로 사용되는 실리콘 산화물층을 형성할 수 있다. 하지층(UL1)의 두께는 100∼300㎚ 정도일 수 있다. 하지층(UL1)의 물질 및 형성방법은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 예컨대, 하지층(UL1)은 질화물로 형성될 수 있고, 산화 공정이 아닌 다른 방법으로 형성될 수 있다. 경우에 따라서는, 하지층(UL1)을 형성하지 않을 수도 있다.
촉매층(CT1)은 Ni, Fe, Cu, Co, Pt, Ru 등으로 이루어진 금속 및 이들의 혼합물 중 적어도 하나로 형성할 수 있다. 촉매층(CT1)은 단층 또는 다층 구조를 가질 수 있다. 촉매층(CT1)은 도금(plating), 증발(evaporation), 스퍼터링(sputtering), CVD(chemical vapor deposition), ALD(atomic layer deposition) 등 다양한 방법으로 형성할 수 있다. 촉매층(CT1)은 대략 100∼500㎚ 정도의 두께로 형성할 수 있다.
도 1b를 참조하면, 촉매층(CT1) 상에 그래핀층(GP1)을 형성할 수 있다. 그래핀층(GP1)은 CVD나 열분해(pyrolysis) 법 등으로 형성할 수 있다. 그래핀층(GP1)을 CVD로 형성하는 경우, 촉매층(CT1) 상에 탄소를 포함하는 소오스 가스를 흘려주는데, 상기 소오스 가스로는 CH4, C2H2, C2H4, CO 등을 사용할 수 있다. 그래핀층(GP1)은 1∼10층(또는, 1∼5층) 정도의 그래핀을 포함할 수 있다. 즉, 그래핀층(GP1)은 단일 그래핀으로 구성되거나, 약 10층(또는, 약 5층) 이내의 복수의 그래핀이 적층된 구조를 가질 수 있다. 약 10층 이내의 수 층(few layers)의 그래핀이 적층된 경우라도, 그래핀의 고유한 물성이 유지될 수 있다. 도 1b에서 촉매층(CT1)과 그래핀층(GP1)으로 구성된 적층체 또는 하지층(UL1)과 촉매층(CT1) 및 그래핀층(GP1)으로 구성된 적층체는 일종의 '박막 구조체'라고 할 수 있다.
도 1c를 참조하면, 그래핀층(GP1) 상에 보호금속층(PM1)을 형성할 수 있다. 보호금속층(PM1)은 그래핀층(GP1)보다 작은 크기(수평 방향으로의 크기)로 형성할 수 있다. 그래핀층(GP1)의 외곽부(outer portion)(가장자리부)를 소정의 섀도우 마스크(shadow mask)(미도시)로 마스킹한 후, 보호금속층(PM1)을 형성한 다음, 상기 섀도우 마스크를 제거할 수 있다. 또는, 그래핀층(GP1)의 전면 상에 금속층을 형성한 후, 상기 금속층의 외곽부(가장자리부)를 식각함으로써, 보호금속층(PM1)을 형성할 수도 있다. 이와 같이, 보호금속층(PM1)을 그래핀층(GP1)보다 작은 크기로 형성할 경우, 그래핀층(GP1)의 외곽부(가장자리부)는 보호금속층(PM1)으로 커버되지 않고 노출될 수 있다. 보호금속층(PM1)으로 커버되지 않는 그래핀층(GP1)의 외곽부(가장자리부)의 폭은, 예컨대, 수십 ㎛ 내지 약 1㎝ 정도일 수 있다.
보호금속층(PM1)은 그래핀 전사 과정에서 그래핀층(GP1)을 보호하는 역할을 할 수 있다. 보호금속층(PM1)은 Au, Cu, Ni, Ti, Fe, Ru, Pd, Al 등으로 형성할 수 있다. 특히, Au는 탄소를 함유하는 유기물(에폭시 수지 등)과 달리 그래핀을 보호할 수 있는 최적의 물질일 수 있다. 또한, Au 등으로 형성된 보호금속층(PM1)은 그래핀층(GP1)의 전사 후, 그래핀 소자의 제조시, 전극으로 사용될 수 있다.
보호금속층(PM1)은 증발(evaporation) 법으로 형성할 수 있다. 보호금속층(PM1)을 증발 법으로 형성하면, 보호금속층(PM1) 형성시 그래핀층(GP1)의 손상을 방지(억제)할 수 있다. 그러나, 보호금속층(PM1)의 형성방법은 증발 법으로 한정되지 않고 다양하게 변화될 수 있다. 예컨대, 보호금속층(PM1)은 ALD, CVD, 스퍼터링(sputtering) 등 다른 방법으로 형성할 수도 있다. 한편, 보호금속층(PM1)의 두께는, 예컨대, 수 ㎚ 내지 수백 ㎚ 정도일 수 있다.
그래핀층(GP1)의 표면이 깨끗한 상태에서 보호금속층(PM1)을 형성하기 때문에, 그래핀층(GP1)과 보호금속층(PM1) 사이의 접촉 특성이 우수할 수 있다. 예컨대, 그래핀층(GP1)과 보호금속층(PM1) 사이의 접촉 저항은 매우 낮을 수 있다. 종래의 방법에서는 그래핀층 상에 폴리머층(PMMA 등)을 형성한 후, 상기 그래핀층을 다른 기판으로 전사하고, 상기 폴리머층을 제거한 다음, 상기 그래핀층에 접촉하는 전극을 형성한다. 따라서, 종래의 방법에서는 상기 폴리머층의 잔류물에 의해 그래핀층과 전극 사이의 접촉 특성이 열화될 수 있다. 그러나, 본 실시예에서는 그래핀층(GP1)의 표면이 깨끗한 상태에서 보호금속층(PM1)을 형성하므로, 이들 사이에 우수한 접촉 특성을 확보할 수 있다. 또한, 그래핀 전사 과정 및 그래핀 전사 후, 보호금속층(PM1)으로 그래핀층(GP1)을 용이하게 보호할 수 있다. 나아가, 그래핀 전사 후, 그래핀 소자의 제조시, 보호금속층(PM1)을 전극으로 사용하면, 그래핀 소자의 제조공정을 단순화할 수 있고, 우수한 특성을 갖는 그래핀 소자를 제조할 수 있다.
도 1d를 참조하면, 보호금속층(PM1)에 지지체(supporter)(SP1)를 부착할 수 있다. 지지체(SP1)는, 예컨대, 접착성 테이프(adhesive tape)일 수 있다. 상기 접착성 테이프는 열에 의해 접착력이 약해지는 서멀 릴리즈 타입(thermal release type)이거나, 자외선(ultraviolet ray)(UV ray)에 의해 접착력이 약해지는 자외선 릴리즈 타입(UV release type)일 수 있다. 또는, 지지체(SP1)는 소정의 용매에 의해 제거 가능한 테이프, 예컨대, 수용성 테이프(water-soluble tape)일 수 있다. 또는, 지지체(SP1)는 폴리카보네이트(polycarbonate)와 같은 에폭시 수지(epoxy resin)이거나, 패터닝이 가능한 드라이 필름(dry film) 등일 수 있다. 또는, 전술한 물질들 중 둘 이상을 혼합하여 지지체(SP1)를 구성할 수도 있다. 그 밖에도, 지지체(SP1)의 구성은 다양하게 변화될 수 있다.
지지체(SP1)는 제1 기판(SUB1)보다 큰 사이즈를 가질 수 있다. 다시 말해, 지지체(SP1)는 제1 기판(SUB1) 주위로(사방으로) 연장된 구조를 가질 수 있다. 이와 같이, 제1 기판(SUB1)보다 큰 사이즈를 갖는 지지체(SP1)를 사용함으로써, 후속하는 그래핀 전사 과정에서 그래핀층(GP1)의 손상을 억제(방지)할 수 있다. 보다 구체적으로 설명하면, 지지체(SP1)가 큰 사이즈를 갖는 경우, 응력(stress) 등에 의해 지지체(SP1)의 형태가 변형되는 것이 억제될 수 있기 때문에, 그래핀층(GP1)이 박리/손상되는 문제를 방지/최소화할 수 있다. 또한, 지지체(SP1)의 주변부를 용이하게 고정할 수 있기 때문에, 지지체(SP1)가 안정적으로 고정된 상태에서 후속 공정들을 진행할 수 있다. 따라서, 그래핀층(GP1)의 손상/박리 등의 문제가 억제(방지)될 수 있다.
보호금속층(PM1)에 지지체(SP1)를 부착하는 단계에서, 그래핀층(GP1)의 외곽부(가장자리부)에 지지체(SP1)가 접합될 수 있다. 즉, 보호금속층(PM1)으로 커버되지 않고 노출된 그래핀층(GP1)의 외곽부가 지지체(SP1)에 접착될 수 있다. 그래핀층(GP1)과 지지체(SP1) 사이의 접착력은 보호금속층(PM1)과 지지체(SP1) 사이의 접착력보다 강할 수 있다. 따라서, 그래핀층(GP1)의 외곽부가 지지체(SP1)에 접합됨으로써, 제1 기판(SUB1)에 형성된 층들(CT1, GP1, PM1)은 지지체(SP1)에 더욱 강하게 접착/고정될 수 있다.
도 1d에서는 지지체(SP1)가 하부에 위치하고, 그 위에 제1 기판(SUB1)이 위치하는 경우를 도시하였지만, 이들의 위치 관계는 뒤바뀔 수 있다. 즉, 도 1d의 구조는 상하로 역전될 수 있다. 다시 말해, 도 1c와 같이 제1 기판(SUB1)이 위치한 상태에서, 제1 기판(SUB1)의 위쪽에서 지지체(SP1)를 보호금속층(PM1)에 부착할 수 있다. 또한, 여기에 도시하지는 않았지만, 지지체(SP1)의 연장부(외곽부)에 소정의 고정부재를 구비시킨 상태에서 도 1d와 같은 부착 공정을 수행할 수 있다. 상기 고정부재를 구비시킨 경우, 그에 의해 지지체(SP1)의 변형이 더욱 방지(억제)될 수 있다. 상기 고정부재를 사용하는 경우는 추후에 설명될 도 6a 내지 도 6e에 도시되어 있다.
도 1e를 참조하면, 지지체(SP1)에 부착된 보호금속층(PM1), 그래핀층(GP1) 및 촉매층(CT1)으로부터 제1 기판(SUB1)을 분리할 수 있다. 제1 기판(SUB1)을 분리하는 단계는 하지층(UL1)과 촉매층(CT1) 사이를 분리하는 단계를 포함할 수 있다. 즉, 하지층(UL1)과 촉매층(CT1) 사이를 분리함으로써, 제1 기판(SUB1)을 분리할 수 있다. 하지층(UL1)과 촉매층(CT1) 사이의 접착력은 지지체(SP1)와 보호금속층(PM1) 사이의 제1 접착력과 지지체(SP1)와 그래핀층(GP1) 사이의 제2 접착력을 합한 접착력보다 약할 수 있다. 또한, 하지층(UL1)과 촉매층(CT1) 사이의 접착력은 그래핀층(GP1)과 촉매층(CT1) 사이의 접착력보다 약할 수 있다. 따라서, 하지층(UL1)과 촉매층(CT1) 사이는 물리적인 방법으로 분리될 수 있다. 그러나, 상기 물리적인 분리 방법 이외에 다른 방법, 예컨대, 전기화학적 방법이나, 하지층(UL1)을 선택적으로 식각하는 방법 등을 이용해서 제1 기판(SUB1)을 분리할 수도 있다. 하지층(UL1)을 식각하는 경우, 예컨대, HF가 함유된 식각액을 사용할 수 있다.
다음, 촉매층(CT1)을 제거할 수 있다. 촉매층(CT1)의 식각에는, 예컨대, FeCl3나 HNO3 등과 같은 금속 에천트(etchant)를 사용할 수 있다. 촉매층(CT1)을 제거한 결과물이 도 1f에 도시되어 있다. 도 1f의 구조는 지지체(SP1)에 보호금속층(PM1)과 그래핀층(GP1)이 부착된 구조라고 할 수 있다.
도 1g를 참조하면, 그래핀층(GP1)에 제2 기판(SUB2)을 부착할 수 있다. 제2 기판(SUB2)은 웨이퍼 레벨/스케일의 기판일 수 있다. 예컨대, 제2 기판(SUB2)은 6 인치(inch) 이상의 크기(지름)를 갖는 웨이퍼일 수 있다. 제2 기판(SUB2)은 실리콘 기판일 수 있지만, 그 물질은 다양하게 변화될 수 있다. 즉, 제2 기판(SUB2)은 반도체 소자에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 제2 기판(SUB2) 상에 소정의 절연층(미도시)이 더 구비될 수 있다. 이 경우, 그래핀층(GP1)은 상기 절연층에 부착될 수 있다. 따라서, 상기 절연층은 제2 기판(SUB2)과 그래핀층(GP1) 사이에 구비될 수 있다. 제2 기판(SUB2)이 실리콘 기판인 경우, 상기 절연층은 실리콘 산화물층이거나 실리콘 질화물층일 수 있다. 상기 절연층 대신에 또는 상기 절연층과 더불어 비절연층(미도시)을 제2 기판(SUB2)과 그래핀층(GP1) 사이에 구비시킬 수도 있다. 또한, 도시하지는 않았지만, 제2 기판(SUB2)과 그래핀층(GP1) 사이에 소정의 접착층을 구비시킬 수도 있다.
그래핀층(GP1)과 제2 기판(SUB2)을 부착하는 단계는, 예컨대, 그래핀층(GP1)과 제2 기판(SUB2) 사이에 탈이온수(deionized water)(미도시)를 제공하는 단계, 상기 탈이온수의 개재(interposition) 하에 그래핀층(GP1)과 제2 기판(SUB2)을 접합하는 단계 및 그래핀층(GP1)과 제2 기판(SUB2)을 건조하는 단계를 포함할 수 있다. 상기 탈이온수가 건조되면서 수산화기(OH) 등이 그래핀층(GP1)과 제2 기판(SUB2) 사이의 계면에 잔류될 수 있고, 그로 인해 그래핀층(GP1)과 제2 기판(SUB2)의 접착력이 강화/유지될 수 있다. 즉, 본 실시예에서는 상기 탈이온수를 접착부재로 사용해서 그래핀층(GP1)과 제2 기판(SUB2)을 부착할 수 있다. 그러나 이 방법은 예시적인 것에 불과하고, 다양하게 변화될 수 있다.
다음, 도 1g의 구조물에서 지지체(SP1)를 분리/제거할 수 있다. 일례로, 지지체(SP1)가 서멀 릴리즈 타입(thermal release type)의 접착 테이프인 경우, 열을 가하여 지지체(SP1)를 분리/제거할 수 있다. 지지체(SP1)의 종류에 따라, 지지체(SP1)를 분리/제거하는 방법은 다양하게 변화될 수 있다. 지지체(SP1)를 분리/제거한 결과물이 도 1h에 도시되어 있다.
도 1h를 참조하면, 제2 기판(SUB2) 상에 그래핀층(GP1)이 구비되고, 그래핀층(GP1) 상에 보호금속층(PM1)이 구비될 수 있다. 보호금속층(PM1)은 그래핀층(GP1)보다 작은 크기를 가질 수 있다. 그래핀층(GP1)의 외곽부(가장자리부)는 보호금속층(PM1)으로 커버되지 않고 노출될 수 있다. 제2 기판(SUB2)은 웨이퍼 레벨/스케일의 기판(즉, 웨이퍼 기판)일 수 있고, 보호금속층(PM1)에 의해 커버되지 않은 그래핀층(GP1)의 외곽부(가장자리부)는 링(ring) 형태를 가질 수 있다. 이때, 보호금속층(PM1)으로 커버되지 않는 그래핀층(GP1)의 외곽부(가장자리부)의 폭은, 예컨대, 수십 ㎛ 내지 약 1㎝ 정도일 수 있다.
본 발명의 다른 실시예에 따르면, 도 1c의 단계에서 보호금속층(PM1) 주위의 그래핀층(GP1)을 식각한 다음, 후속 공정을 진행할 수 있다. 이러한 다른 실시예를 도 2a 내지 도 2c를 참조하여 설명하도록 한다.
도 2a를 참조하면, 도 1c의 구조에서 보호금속층(PM1) 주의의 그래핀층(GP1)을 식각하여 촉매층(CT1)의 외곽부(가장자리부)를 노출시킬 수 있다. 외곽부(가장자리부)가 식각된 그래핀층을 GP1'로 표시한다.
도 2b를 참조하면, 보호금속층(PM1)에 지지체(SP1)를 부착할 수 있다. 이때, 촉매층(CT1)의 외곽부(가장자리부)는 지지체(SP1)에 접합될 수 있다. 촉매층(CT1)과 지지체(SP1) 사이의 접착력은 도 1d의 그래핀층(GP1)과 지지체(SP1) 사이의 접착력보다 강할 수 있다. 따라서, 도 2d에서 보호금속층(PM1), 그래핀층(GP1') 및 촉매층(CT1)과 지지체(SP1) 사이의 접착력은 도 1d에서 보호금속층(PM1) 및 그래핀층(GP1)과 지지체(SP1) 사이의 접착력보다 강할 수 있다.
다음, 도 1e 내지 도 1h와 유사한 과정을 통해, 도 2c에 도시된 바와 같은 기판 구조체를 얻을 수 있다. 도 2c를 참조하면, 제2 기판(SUB2) 상에 그래핀층(GP1')이 구비되고, 그래핀층(GP1') 상에 보호금속층(PM1)이 구비될 수 있다. 이때, 그래핀층(GP1')과 보호금속층(PM1)은 동일한 혹은 거의 유사한 사이즈를 가질 수 있다. 그래핀층(GP1')과 보호금속층(PM1)은 제2 기판(SUB2)보다 작은 사이즈를 가질 수 있다. 따라서, 제2 기판(SUB2)의 외곽부(가장자리부)는 그래핀층(GP1') 및 보호금속층(PM1)으로 커버되지 않고 노출될 수 있다.
본 발명의 다른 실시예에 따르면, 도 1d의 단계에서 하지층(UL1)의 일부를 제거한 후, 후속 공정을 진행할 수 있다. 이러한 다른 실시예를 도 3a 및 도 3b를 참조하여 설명하도록 한다.
도 3a를 참조하면, 도 1d의 구조에서 하지층(UL1)의 외곽부(가장자리부) 일부를 제거(식각) 할 수 있다. 하지층(UL1)이 실리콘 산화물층인 경우, BOE(buffered oxide etchant)나 HF 용액을 사용해서 하지층(UL1)의 외곽부(가장자리부) 일부를 선택적으로 식각할 수 있다. 외곽부(가장자리부)가 식각된 하지층을 UL1'로 표시한다. 제1 기판(SUB1)과 촉매층(CT1) 사이의 하지층(UL1') 둘레에 홈이 형성된 것으로 볼 수 있다.
다음, 도 3b에 도시된 바와 같이, 하지층(UL1')과 촉매층(CT1) 사이의 계면을 분리하여 제1 기판(SUB1)을 분리할 수 있다. 이와 같이, 하지층(UL1') 둘레에 홈이 형성된 상태에서(도 3a), 제1 기판(SUB1)의 분리 작업을 수행하면, 제1 기판(SUB1)의 분리가 더욱 용이하게 이루어질 수 있다. 이후, 도시하지는 않았지만, 도 1f 내지 도 1h와 유사한 후속 공정을 수행할 수 있다.
본 발명의 다른 실시예에 따르면, 도 1d의 단계에서 지지체(SP1)가 촉매층(CT1)의 측면까지 덮을 수 있다. 이러한 다른 실시예를 도 4a 및 도 4b를 참조하여 설명하도록 한다.
도 4a를 참조하면, 보호금속층(PM1)에 지지체(SP1')를 부착하는 단계에서, 촉매층(CT1)의 측면의 적어도 일부가 지지체(SP1')에 접합될 수 있다.
도 4b를 참조하면, 제1 기판(SUB1)을 촉매층(CT1)으로부터 분리할 수 있다. 촉매층(CT1)의 측면까지 지지체(SP1')에 접합된 상태에서 제1 기판(SUB1)을 분리하면, 분리 공정을 더욱 안정적으로 진행할 수 있다. 이후, 도시하지는 않았지만, 도 1f 내지 도 1h와 유사한 후속 공정을 수행할 수 있다.
본 발명의 다른 실시예에 따르면, 도 1a의 단계에서 촉매층(CT1)을 제1 기판(SUB1)보다 다소 작게 형성할 수 있다. 이 경우, 촉매층(CT1) 상에 형성되는 그래핀층(GP1)의 크기도 제1 기판(SUB1)보다 작을 수 있다. 이러한 다른 실시예를 도 5a 내지 도 5c를 참조하여 설명하도록 한다.
도 5a를 참조하면, 제1 기판(SUB1) 상에 하지층(UL1)을 형성할 수 있고, 하지층(UL1) 상에 촉매층(CT1")을 형성할 수 있다. 촉매층(CT1")은 제1 기판(SUB1) 및 하지층(UL1)보다 다소 작은 사이즈를 가질 수 있다. 따라서, 하지층(UL1)의 가장자리 부분은 촉매층(CT1")으로 커버되지 않을 수 있다.
다음, 촉매층(CT1") 상에 그래핀층(GP1")을 형성할 수 있다. 그래핀층(GP1")은 촉매층(CT1")과 동일한 크기(수평 방향으로의 크기)를 가질 수 있다. 그래핀층(GP1") 상에 그래핀층(GP1")보다 작은 사이즈의 보호금속층(PM1")을 형성할 수 있다. 도 5a의 구조는 도 1c의 구조와 유사하지만, 촉매층(CT1") 및 그래핀층(GP1")의 크기 등에서 차이가 있다.
도 5b를 참조하면, 보호금속층(PM1")에 지지체(SP1")를 부착할 수 있다. 지지체(SP1")는 그래핀층(GP1")의 노출된 표면에 접합될 수 있다. 또한, 지지체(SP1")는 촉매층(CT1")의 측면의 적어도 일부까지 커버할 수 있다.
이후, 도 1e 내지 도 1h와 유사한 후속 공정을 진행하면, 도 5c와 같은 기판 구조체를 얻을 수 있다. 도 5c를 참조하면, 제2 기판(SUB2) 상에 그래핀층(GP1")이 구비되고, 그래핀층(GP1") 상에 보호금속층(PM1")이 구비되어 있다. 이때, 그래핀층(GP1")은 제2 기판(SUB2)보다 다소 작은 사이즈를 가질 수 있다. 따라서, 제2 기판(SUB2)의 외곽부(가장자리부)는 그래핀층(GP1")으로 커버되지 않고 노출될 수 있다. 그래핀층(GP1")으로 커버되지 않은 제2 기판(SUB2)의 외곽부(가장자리부)는, 위에서 보았을 때, 링(ring) 형태를 가질 수 있다. 보호금속층(PM1")은 그래핀층(GP1")보다 작은 사이즈를 가질 수 있다. 보호금속층(PM1")으로 커버되지 않은 그래핀층(GP1")의 외곽부(가장자리부)는, 위에서 보았을 때, 링 형태를 가질 수 있다. 도 5c의 구조는 도 1h의 구조와 유사하지만, 그래핀층(GP1")이 제2 기판(SUB2)보다 다소 작은 사이즈를 갖는다는 점에서 차이가 있다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따른 그래핀 전사 방법을 보여주는 단면도이다. 본 실시예는 지지체(도 1d의 SP1)의 연장부(외곽부)에 고정부재를 구비시킨 상태에서 그래핀 전사를 진행하는 경우를 보여준다.
도 6a를 참조하면, 지지체(SP10)의 연장부(외곽부)에 고정부재(FM10)를 구비시킬 수 있다. 예컨대, 고정부재(FM10)는 스테인레스 스틸(stainless steel)로 구성된 링(ring)이거나, 테프론 코팅된 링(teflon-coated ring)일 수 있다. 이와 같이, 고정부재(FM10)로 지지체(SP10)를 고정한 상태에서, 제1 기판(SUB1)의 보호금속층(PM1)을 지지체(SP10)에 부착할 수 있다. 도 6a의 단계는 도 1d의 단계와 유사할 수 있다.
도 6b를 참조하면, 제1 기판(SUB1)을 지지체(SP10)로부터 분리할 수 있다. 즉, 지지체(SP10)에 부착된 보호금속층(PM1), 그래핀층(GP1) 및 촉매층(CT1)으로부터 제1 기판(SUB1)을 분리할 수 있다. 본 실시예에서는 고정부재(FM10)에 의해 지지체(SP10)가 고정된 상태이기 때문에, 제1 기판(SUB1)을 분리하는 과정에서 지지체(SP10)의 변형이 억제되고, 그래핀층(GP1)이 손상되거나 박리되는 문제가 방지(억제)될 수 있다. 도 6b의 단계는 도 1e의 단계와 유사할 수 있다.
도 6c를 참조하면, 그래핀층(GP1) 상의 촉매층(CT1)을 제거할 수 있다. 도 6c의 단계는 도 1f의 단계와 유사할 수 있다.
도 6d를 참조하면, 지지체(SP10)의 그래핀층(GP1)을 제2 기판(SUB2)에 부착할 수 있다. 도 6d의 단계는 도 1g의 단계와 유사할 수 있다.
도 6e를 참조하면, 제2 기판(SUB2)에 부착된 그래핀층(GP1) 및 보호금속층(PM1)으로부터 지지체(SP10)를 분리/제거할 수 있다. 그 결과, 도 1h에서 설명한 바와 같은 기판 구조물(SUB2+GP1+PM1)이 얻어질 수 있다. 지지체(SP10)를 분리/제거하는 방법은 도 1g 및 도 1h에서 설명한 바와 동일하거나 유사할 수 있다.
도 1h, 도 2c, 도 5c, 도 6e 등에 도시된 그래핀을 포함하는 기판 구조체는 제2 기판(SUB2) 상에 구비된 그래핀층(GP1, GP1', GP1") 및 보호금속층(PM1, PM1")을 포함하고, 그래핀층(GP1, GP1', GP1")은 보호금속층(PM1, PM1")에 의해 장시간 보호될 수 있다. 따라서, 상기 기판 구조체에서 그래핀층(GP1, GP1', GP1")의 상태는 양질의 상태로 유지될 수 있다. 한편, 보호금속층(PM1, PM1")으로 커버되지 않은 그래핀층(GP1, GP1', GP1")의 외곽부는 실제 소자에는 사용되지 않는 더미부(dummy portion)일 수 있다.
도 7은 본 발명의 실시예에 따라 형성된 것으로, 도 6c의 단계에 대응하는 구조체를 촬영한 사진이다.
도 7을 참조하면, 지지체에 보호금속층(Au) 및 그래핀층이 부착되어 있고, 지지체의 외곽부(가장자리부)에 고정부재가 구비(부착)되어 있다. 보호금속층(Au) 상에 그래핀층이 구비되어 있다.
도 8은 본 발명의 실시예에 따라 형성된 것으로, 도 6e의 단계에 대응하는 구조체(SUB2+GP1+PM1)를 촬영한 사진이다.
도 8을 참조하면, 제2 기판(웨이퍼) 상에 그래핀층 및 보호금속층(Au)이 순차로 구비되어 있다. 그래핀층은 투명하거나 비교적 투명한 특성을 갖기 때문에, 그래핀층의 경계는 잘 확인되지 않지만, 그래핀층은 보호금속층(Au)보다 큰 사이즈를 갖는다. 즉, 그래핀층 상에 그보다 다소 작은 사이즈의 보호금속층(Au)이 구비되어 있다. 도 8의 결과 사진으로부터, 본 발명의 실시예에 따르면, 웨이퍼 레벨/스케일에서 그래핀층 및 보호금속층을 손상 없이 전사할 수 있음을 알 수 있다.
도 9 및 도 10은 각각 비교예 및 본 발명의 실시예에 따라 전사한 그래핀층의 표면을 촬영한 SEM(scanning electron microscope) 사진이다. 도 9는 폴리머층(PMMA)을 이용한 종래의 전사 방법(상기 비교예)으로 전사한 그래핀층의 표면 사진이고, 도 10은 도 1a 내지 도 1h의 실시예에 따라 전사한 그래핀층의 표면 사진이다. 즉, 도 10은 도 1h의 구조에서 보호금속층(PM1)을 제거한 후에, 그래핀층(GP1)의 표면을 촬영한 사진이다.
도 9을 참조하면, 비교예에 따른 그래핀층 상에는 다량의 폴리머(PMMA) 불순물(잔류물)이 존재하는 것을 알 수 있다. 한편, 도 10을 참조하면, 본 발명의 실시예에 따라 전사된 그래핀층은 깨끗한 표면을 갖는 것을 알 수 있다. 이러한 결과로부터, 본 발명의 실시예에 따르면, 그래핀층의 오염이 방지(억제)되는 것을 확인할 수 있다.
도 11은 도 10의 그래핀층에 대해 라만(Raman) 분광 특성을 측정한 결과를 보여주는 그래프이다.
도 11을 참조하면, 그래핀 고유의 라만(Raman) 분광 특성이 나타나는 것을 확인할 수 있다. 이로부터, 본 발명의 실시예에 따라 전사된 그래핀층은 그래핀 고유의 특성을 유지하는 것을 알 수 있다.
도 12는 비교예 및 본 발명의 실시예에 따라 전사한 그래핀층의 전기 저항을 측정한 결과를 보여주는 그래프이다. 도 12에서 X축은 그래핀층의 전기 저항 측정시 두 전극 사이의 간격을 나타낸다. 도 12의 비교예 및 실시예는 각각 도 9 및 도 10에서 설명한 비교예 및 실시예와 동일하였다.
도 12를 참조하면, 비교예에 따라 전사한 그래핀층보다 실시예에 따라 전사한 그래핀층의 전기 저항이 상당히 낮은 것은 알 수 있다. 이러한 결과로부터, 본 발명의 실시예에 따라 전사한 그래핀층은 비교예에 따른 그래핀층보다 우수한 전기적/물리적 특성을 나타낼 수 있음을 알 수 있다.
도 13a 내지 도 13e는 본 발명의 실시예에 따른 그래핀 전사 방법을 적용하여 그래핀 적용 소자를 제조하는 방법을 예시적으로 보여주는 단면도이다.
도 13a를 참조하면, 도 1a 내지 도 1h의 방법 또는 이로부터 변형된 다양한 방법을 이용해서 도 1h의 기판 구조체와 동일한(혹은 유사한) 기판 구조체를 마련할 수 있다. 도 13a의 기판 구조체는 제2 기판(SUB20), 그래핀층(GP10) 및 보호금속층(PM10)을 포함할 수 있다. 도 13a의 제2 기판(SUB20), 그래핀층(GP10) 및 보호금속층(PM10)은 각각 도 1h의 제2 기판(SUB2), 그래핀층(GP1) 및 보호금속층(PM1)에 대응될 수 있다. 보호금속층(PM10)은 그래핀층(GP10)보다 작은 사이즈를 가질 수 있다.
도 13b를 참조하면, 그래핀층(GP10) 및 보호금속층(PM10)을 패터닝하여 적어도 하나의 액티브영역(A10)을 정의할 수 있다. 여기서는, 두 개의 액티브영역(A10)을 형성한 경우를 도시하였지만, 실제는 그보다 많은 수의 액티브영역(A10)을 형성할 수 있다. 각각의 액티브영역(A10)은 패턴화된 그래핀층(GP10a) 및 패턴화된 보호금속층(PM10a)을 포함할 수 있다.
도 13c를 참조하면, 액티브영역(A10) 각각의 양단에 접촉된 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 금속이나 금속화합물과 같은 도전성 물질로 형성할 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 각각 제1 패드전극 및 제2 패드전극이라고 할 수 있다.
도 13d를 참조하면, 각각의 액티브영역(A10)에서 소오스전극(S10)과 드레인전극(D10) 사이의 보호금속층(PM10a) 부분을 식각/제거할 수 있다. 그 결과, 그래핀층(GP10a)과 소오스전극(S10) 사이에 제1 콘택전극(CE1)이 형성되고, 그래핀층(GP10a)과 드레인전극(D10) 사이에 제2 콘택전극(CE2)이 형성될 수 있다. 제1 및 제2 콘택전극(CE1, CE2)은 보호금속층(PM10a)으로부터 형성된 것으로, 서로 이격될 수 있고, 이들 사이의 그래핀층(GP10a) 영역이 노출될 수 있다. 제1 및 제2 콘택전극(CE1, CE2)은 오믹전극(ohmic electrode)일 수 있다. 제1 및 제2 콘택전극(CE1, CE2)은 그래핀층(GP10a)과 우수한 콘택 특성을 갖기 때문에, 제1 및 제2 콘택전극(CE1, CE2)에 의해 그래핀층(GP10a)과 소오스/드레인전극(S10, D10) 사이의 콘택 특성이 향상될 수 있다. 제1 콘택전극(CE1)을 소오스전극(S10)의 일부로 볼 수 있고, 이와 유사하게, 제2 콘택전극(CE2)을 드레인전극(D10)의 일부로 볼 수 있다.
도 13e를 참조하면, 소오스/드레인전극(S10, D10) 및 그래핀층(GP10a)을 덮는 게이트절연층(GI10)을 형성할 수 있다. 게이트절연층(GI10) 상에 게이트전극(G10)을 형성할 수 있다. 게이트전극(G10)은 각각의 그래핀층(GP10a)에 대응하는 위치에 형성할 수 있다. 그래핀층(GP10a), 제1 및 제2 콘택전극(CE1, CE2), 소오스/드레인전극(S10, D10), 게이트절연층(GI10) 및 게이트전극(G10)은 하나의 트랜지스터를 구성할 수 있다. 그래핀층(GP10a)은 트랜지스터의 '채널층'으로 사용될 수 있다.
이와 같이, 본 발명의 실시예에 따르면, 그래핀 전사 공정에서 그래핀층을 보호하기 위해 형성한 보호금속층을 그래핀 소자의 전극으로 사용할 수 있다. 이 경우, 보호금속층은 그래핀층과 패드전극 사이의 접촉 특성을 향상시키는 콘택전극으로 사용될 수 있다. 따라서, 본 발명의 실시예에 따르면, 그래핀 적용 소자의 특성이 향상될 수 있다.
도 13a 내지 도 13e에서는 그래핀 적용 소자가 트랜지스터인 경우를 도시하고 설명하였지만, 그래핀 적용 소자의 종류는 다양하게 변화될 수 있다. 그래핀을 적용한 소자라면 어떤 소자이든 상관없이, 본 발명의 실시예에 따른 그래핀 전사 방법을 이용하여 제조될 수 있다. 이때, 전사된 그래핀층은 상기 소자에서 채널층, 광활성층, 전극(투명전극) 등 다양한 용도로 사용될 수 있다. 또한, 그래핀 적용 소자는 디스플레이(display), 고속 RF(radio frequency) 스위칭소자 등 다양한 전자 기기 및 반도체 장치에 적용될 수 있다.
앞서 설명한 바와 같이, 본 발명의 실시예에 따르면, 그래핀의 오염 및 손상을 방지(또는 최소화)하면서 그래핀을 용이하게 전사할 수 있으므로, 이 방법을 이용하여 그래핀 적용 소자(트랜지스터 등)를 제조하는 경우, 우수한 성능을 갖는 소자를 얻을 수 있다. 또한, 웨이퍼 레벨/스케일에서 그래핀을 전사한 후, 대면적 그래핀으로부터 소자를 제조할 수 있으므로, 생산성을 향상시킬 수 있다. 부가해서, 그래핀과 우수한 콘택 특성을 갖는 보호금속층을 소자의 전극으로 활용할 수 있기 때문에, 우수한 전기적 특성을 갖는 소자를 용이하게 제조할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 전술한 본 발명의 실시예에 따른 그래핀 전사 방법은 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 하지층(UL1)은 사용하지 않을 수 있고, 고정부재(FM10) 대신에 혹은 그와 더불어 고정지그(fixing jig) 등을 사용할 수 있으며, 도 1h 등의 기판 구조체에서 보호금속층(PM1)을 제거한 후 그래핀층(GP1) 상에 소정의 소자를 제조할 수도 있음을 알 수 있을 것이다. 또한, 본 발명의 실시예에 따라 전사된 그래핀은 다양한 소자에 다양한 목적으로 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
SUB1 : 제1 기판 SUB2, SUB20 : 제2 기판
CT1, CT1" : 촉매층 GP1, GP1', GP1", GP10 : 그래핀층
PM1, PM1", PM10 : 보호금속층 SP1, SP1', SP1", SP10 : 지지체
UL1, UL1' : 하지층 FM10 : 고정부재
A10 : 액티브영역 S10 : 소오스전극
D10 : 드레인전극 CE1, CE2 : 콘택전극
G10 : 게이트 GI10 : 게이트절연층

Claims (26)

  1. 제1 기판 상에 촉매층을 형성하는 단계;
    상기 촉매층 상에 그래핀층을 형성하는 단계;
    상기 그래핀층 상에 보호금속층을 형성하는 단계;
    상기 보호금속층에 지지체를 부착하는 단계;
    상기 지지체에 부착된 상기 보호금속층, 그래핀층 및 촉매층으로부터 상기 제1 기판을 분리하는 단계;
    상기 지지체 상의 상기 촉매층을 제거하는 단계; 및
    상기 지지체에 부착된 상기 보호금속층 및 그래핀층을 제2 기판으로 전이하는 단계;를 포함하는 그래핀 전사 방법.
  2. 제 1 항에 있어서,
    상기 보호금속층은 상기 그래핀층보다 작은 크기로 형성하는 그래핀 전사 방법.
  3. 제 2 항에 있어서,
    상기 그래핀층의 외곽부는 상기 보호금속층으로 커버되지 않는 그래핀 전사 방법.
  4. 제 3 항에 있어서, 상기 보호금속층에 상기 지지체를 부착하는 단계에서,
    상기 그래핀층의 외곽부가 상기 지지체에 접합되는 그래핀 전사 방법.
  5. 제 2 항에 있어서, 상기 보호금속층을 형성하는 단계와 상기 보호금속층에 상기 지지체를 부착하는 단계 사이에,
    상기 보호금속층으로 커버되지 않은 상기 그래핀층의 일부를 제거하여 상기 촉매층의 일부를 노출시키는 단계를 더 포함하는 그래핀 전사 방법.
  6. 제 5 항에 있어서, 상기 보호금속층에 상기 지지체를 부착하는 단계에서,
    상기 노출된 촉매층의 일부가 상기 지지체에 접합되는 그래핀 전사 방법.
  7. 제 1 항에 있어서,
    상기 보호금속층은 Au, Cu, Ni, Ti, Fe, Ru, Pd 및 Al 중 적어도 하나를 포함하는 그래핀 전사 방법.
  8. 제 1 항에 있어서,
    상기 보호금속층은 증발(evaporation) 법으로 형성하는 그래핀 전사 방법.
  9. 제 1 항에 있어서,
    상기 제1 기판과 상기 촉매층 사이에 절연층이 더 구비되고,
    상기 제1 기판을 분리하는 단계는 상기 촉매층과 상기 절연층 사이를 분리하는 단계를 포함하는 그래핀 전사 방법.
  10. 제 1 항에 있어서,
    상기 제1 기판과 상기 촉매층 사이에 절연층이 더 구비되고,
    상기 제1 기판을 분리하는 단계는 상기 절연층의 적어도 일부를 제거하는 단계를 포함하는 그래핀 전사 방법.
  11. 제 1 내지 10 항 중 어느 한 항에 있어서,
    상기 지지체는 상기 제1 기판보다 큰 사이즈를 갖는 그래핀 전사 방법.
  12. 제 11 항에 있어서,
    상기 지지체의 외곽부에 상기 지지체를 고정하기 위한 고정부재를 제공하는 단계를 더 포함하는 그래핀 전사 방법.
  13. 제 1 항에 있어서, 상기 지지체에 부착된 상기 보호금속층 및 그래핀층을 상기 제2 기판으로 전이하는 단계는,
    상기 그래핀층에 상기 제2 기판을 부착하는 단계; 및
    상기 보호금속층으로부터 상기 지지체를 제거/분리하는 단계;를 포함하는 그래핀 전사 방법.
  14. 제 13 항에 있어서, 상기 그래핀층에 상기 제2 기판을 부착하는 단계는,
    상기 그래핀층과 상기 제2 기판 사이에 탈이온수(deionized water)를 제공하는 단계;
    상기 탈이온수의 개재(interposition) 하에 상기 그래핀층과 상기 제2 기판을 접합하는 단계; 및
    상기 그래핀층과 상기 제2 기판을 건조하는 단계;를 포함하는 그래핀 전사 방법.
  15. 제 1 항에 있어서,
    상기 제1 기판은 웨이퍼 레벨의 기판인 그래핀 전사 방법.
  16. 제 1 항 또는 제 15 항에 있어서,
    상기 제2 기판은 웨이퍼 레벨의 기판인 그래핀 전사 방법.
  17. 제1 기판 상에 그래핀층을 포함하는 박막을 형성하는 단계;
    상기 박막 상에 상기 그래핀층보다 크기가 작은 보호층을 형성하는 단계;
    상기 보호층 및 그 주위에 노출된 박막에 지지체를 부착하는 단계;
    상기 지지체에 부착된 상기 보호층 및 박막으로부터 상기 제1 기판을 분리하는 단계; 및
    상기 지지체에 부착된 상기 그래핀층을 제2 기판으로 전이하는 단계;를 포함하는 그래핀 전사 방법.
  18. 제 17 항에 있어서,
    상기 박막은 상기 제1 기판 및 상기 그래핀층 사이에 구비된 촉매층을 더 포함하는 그래핀 전사 방법.
  19. 제 18 항에 있어서,
    상기 보호층 및 그 주위에 노출된 박막에 상기 지지체를 부착하는 단계에서,
    상기 그래핀층 및/또는 상기 촉매층이 상기 지지체에 접합되는 그래핀 전사 방법.
  20. 청구항 1에 기재된 방법을 이용해서 제1 기판의 그래핀층 및 보호금속층을 제2 기판으로 전이하는 단계; 및
    상기 제2 기판 상에 상기 그래핀층을 구비하는 소자를 구성하는 단계;를 포함하는 그래핀 적용 소자의 제조방법.
  21. 제 20 항에 있어서, 상기 소자를 구성하는 단계는,
    상기 보호금속층으로부터 적어도 하나의 전극을 형성하는 단계를 포함하는 그래핀 적용 소자의 제조방법.
  22. 제 20 항에 있어서,
    상기 그래핀 적용 소자는 트랜지스터를 포함하는 그래핀 적용 소자의 제조방법.
  23. 웨이퍼 기판;
    상기 웨이퍼 기판 상에 구비된 그래핀층; 및
    상기 그래핀층 상에 구비된 보호금속층;을 포함하고,
    상기 보호금속층은 상기 그래핀층보다 작은 크기를 갖고,
    상기 보호금속층에 의해 커버되지 않은 상기 그래핀층의 외곽부는 링(ring) 형태를 갖는 기판 구조체.
  24. 제 23 항에 있어서,
    상기 보호금속층은 Au, Cu, Ni, Ti, Fe, Ru, Pd 및 Al 중 적어도 하나를 포함하는 기판 구조체.
  25. 제 23 항에 있어서,
    상기 보호금속층으로 커버되지 않은 상기 그래핀층의 외곽부는 수십 ㎛ 내지 1㎝의 폭을 갖는 기판 구조체.
  26. 제 23 항에 있어서,
    상기 그래핀층은 상기 웨이퍼 기판보다 작은 크기를 갖고,
    상기 그래핀층으로 커버되지 않은 상기 웨이퍼 기판의 외곽부는 링(ring) 형태를 갖는 기판 구조체.
KR1020130051500A 2013-05-07 2013-05-07 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체 KR102107538B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130051500A KR102107538B1 (ko) 2013-05-07 2013-05-07 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체
US14/268,053 US9196478B2 (en) 2013-05-07 2014-05-02 Graphene transferring methods, device manufacturing method using the same, and substrate structures including graphene

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130051500A KR102107538B1 (ko) 2013-05-07 2013-05-07 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체

Publications (2)

Publication Number Publication Date
KR20140132230A true KR20140132230A (ko) 2014-11-17
KR102107538B1 KR102107538B1 (ko) 2020-05-07

Family

ID=51865077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130051500A KR102107538B1 (ko) 2013-05-07 2013-05-07 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체

Country Status (2)

Country Link
US (1) US9196478B2 (ko)
KR (1) KR102107538B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100710A (ko) 2015-02-16 2016-08-24 연세대학교 산학협력단 원심력을 이용한 그래핀 직접 전사장치 및 전사방법
KR20190021325A (ko) * 2016-06-15 2019-03-05 나노메디컬 다이아그노스틱스 인코포레이티드 그래핀 시트 상에 임시 보호 층을 제공하는 방법
KR102391232B1 (ko) * 2021-10-14 2022-04-27 알파그래핀 주식회사 그래핀 전사 장치 및 그래핀 전사 방법
KR102391237B1 (ko) * 2021-10-14 2022-04-27 알파그래핀 주식회사 열처리 모듈을 이용한 그래핀 전사 시스템 및 이를 이용한 그래핀 전사 방법
KR102391236B1 (ko) * 2021-10-14 2022-04-27 알파그래핀 주식회사 그래핀 전사 시스템 및 이를 이용한 그래핀 전사 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295912B (zh) * 2013-05-21 2015-12-02 中国电子科技集团公司第十三研究所 一种基于自对准技术的石墨烯晶体管制造方法
EP3157867B1 (en) * 2014-06-20 2022-02-16 The Regents of the University of California Method for the fabrication and transfer of graphene
EP3135631B1 (en) * 2015-08-24 2024-04-10 Graphenea Semiconductor S.L.U. Method for transferring graphene
CN112048279B (zh) * 2020-09-11 2022-04-26 为远材料科技(辽宁)有限责任公司 光释放胶及其制备方法和石墨烯的转移方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011006265A (ja) * 2009-06-23 2011-01-13 Oki Data Corp グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法
KR20110052300A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 대면적 그라핀의 제조방법 및 전사방법
KR20120029664A (ko) * 2010-09-17 2012-03-27 한국과학기술원 레이저를 이용한 그래핀 반도체 소자 제조방법, 이에 의하여 제조된 그래핀 반도체 소자, 및 그래핀 반도체 소자를 포함하는 그래핀 트랜지스터
US20120107562A1 (en) * 2008-12-01 2012-05-03 The Trustees Of Columbia University In The City Of Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
KR20120114586A (ko) * 2011-04-07 2012-10-17 삼성전자주식회사 그래핀 전자 소자 및 제조방법
KR20130044646A (ko) * 2011-10-24 2013-05-03 삼성전자주식회사 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
KR101736462B1 (ko) * 2009-09-21 2017-05-16 한화테크윈 주식회사 그래핀의 제조 방법
KR101740731B1 (ko) 2010-03-29 2017-05-26 삼성전자주식회사 다중 안테나 시스템에서 제어 정보 송수신 방법 및 장치
KR101630291B1 (ko) 2010-06-17 2016-06-14 한화테크윈 주식회사 그래핀의 전사 방법
KR101429518B1 (ko) 2010-08-05 2014-08-14 삼성테크윈 주식회사 그래핀의 전사 장치 및 전사 방법
KR101295664B1 (ko) * 2011-06-24 2013-08-13 그래핀스퀘어 주식회사 안정한 그래핀 필름 및 그의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120107562A1 (en) * 2008-12-01 2012-05-03 The Trustees Of Columbia University In The City Of Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
JP2011006265A (ja) * 2009-06-23 2011-01-13 Oki Data Corp グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法
KR20110052300A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 대면적 그라핀의 제조방법 및 전사방법
KR20120029664A (ko) * 2010-09-17 2012-03-27 한국과학기술원 레이저를 이용한 그래핀 반도체 소자 제조방법, 이에 의하여 제조된 그래핀 반도체 소자, 및 그래핀 반도체 소자를 포함하는 그래핀 트랜지스터
KR20120114586A (ko) * 2011-04-07 2012-10-17 삼성전자주식회사 그래핀 전자 소자 및 제조방법
KR20130044646A (ko) * 2011-10-24 2013-05-03 삼성전자주식회사 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100710A (ko) 2015-02-16 2016-08-24 연세대학교 산학협력단 원심력을 이용한 그래핀 직접 전사장치 및 전사방법
KR20190021325A (ko) * 2016-06-15 2019-03-05 나노메디컬 다이아그노스틱스 인코포레이티드 그래핀 시트 상에 임시 보호 층을 제공하는 방법
KR102391232B1 (ko) * 2021-10-14 2022-04-27 알파그래핀 주식회사 그래핀 전사 장치 및 그래핀 전사 방법
KR102391237B1 (ko) * 2021-10-14 2022-04-27 알파그래핀 주식회사 열처리 모듈을 이용한 그래핀 전사 시스템 및 이를 이용한 그래핀 전사 방법
KR102391236B1 (ko) * 2021-10-14 2022-04-27 알파그래핀 주식회사 그래핀 전사 시스템 및 이를 이용한 그래핀 전사 방법
WO2023063473A1 (ko) * 2021-10-14 2023-04-20 알파그래핀 주식회사 열처리 모듈을 이용한 그래핀 전사 시스템 및 이를 이용한 그래핀 전사 방법

Also Published As

Publication number Publication date
US9196478B2 (en) 2015-11-24
US20140335681A1 (en) 2014-11-13
KR102107538B1 (ko) 2020-05-07

Similar Documents

Publication Publication Date Title
KR102107538B1 (ko) 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체
KR101920713B1 (ko) 그래핀 소자 및 그 제조방법
US9214559B2 (en) Graphene-transferring member, graphene transferrer, method of transferring graphene, and methods of fabricating graphene device by using the same
KR101946005B1 (ko) 그래핀 소자 및 그 제조방법
US9362364B2 (en) Transfer-free batch fabrication of single layer graphene devices
KR102413942B1 (ko) 그래핀 시트 상의 패시베이션 층의 침착
JP5910294B2 (ja) 電子装置及び積層構造体の製造方法
EP2715778B1 (en) Method of transferring thin films
US8354296B2 (en) Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
US20140104793A1 (en) Stretchable electronic device and method of manufacturing same
US20110108521A1 (en) Methods of manufacturing and transferring larger-sized graphene
US9299940B2 (en) Carbon nanotube network thin-film transistors on flexible/stretchable substrates
JP2009500835A (ja) 双極性のキャリアウエハ、及び可動双極性の静電的ウエハ構成
US8932941B2 (en) Graphene device and method of fabricating the same
US20150144884A1 (en) Graphene film, electronic device, and method for manufacturing electronic device
Cabrero-Vilatela et al. Atomic layer deposited oxide films as protective interface layers for integrated graphene transfer
US20160221830A1 (en) Method of producing graphene film
KR102268992B1 (ko) 부분적으로 자립하는 그라핀 결정막을 제조하는 방법 및 이러한 막을 포함하는 디바이스
KR101920720B1 (ko) 그래핀 전사 방법 및 이를 이용한 소자의 제조방법
KR101372286B1 (ko) 그래핀 전자 소자, 그래핀 전사층 및 그래핀 전자 소자의 제조 방법
JP2022141883A (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
TWI443755B (zh) 薄膜電晶體結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant