JP2022141883A - 薄膜トランジスタ、および、薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、および、薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2022141883A
JP2022141883A JP2022117340A JP2022117340A JP2022141883A JP 2022141883 A JP2022141883 A JP 2022141883A JP 2022117340 A JP2022117340 A JP 2022117340A JP 2022117340 A JP2022117340 A JP 2022117340A JP 2022141883 A JP2022141883 A JP 2022141883A
Authority
JP
Japan
Prior art keywords
gate insulating
insulating film
layer
thickness
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022117340A
Other languages
English (en)
Inventor
ちひろ 今村
Chihiro Imamura
学 伊藤
Manabu Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of JP2022141883A publication Critical patent/JP2022141883A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上を可能とした薄膜トランジスタ、および、薄膜トランジスタの製造方法を提供する。【解決手段】ゲート絶縁層は、有機高分子化合物または有機無機複合材料で構成された第１ゲート絶縁膜２１と、酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種で構成された第２ゲート絶縁膜２２とから構成される。第１ゲート絶縁膜２１の厚さが１００ｎｍ以上１５００ｎｍ以下であり、第１ゲート絶縁膜２１の厚さとヤング率との積が３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下である。第２ゲート絶縁膜２２の厚さが２ｎｍ以上３０ｎｍ以下であり、第２ゲート絶縁膜２２の厚さとヤング率との積が１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である。【選択図】図１

Description

本発明は、有機高分子化合物または有機無機複合材料によって構成された第１ゲート絶縁膜と、無機珪素化合物によって構成された第２ゲート絶縁膜との積層体をゲート絶縁層として備える薄膜トランジスタ、および、薄膜トランジスタの製造方法に関する。
有機高分子化合物膜と無機珪素化合物膜とをゲート絶縁層に備えた薄膜トランジスタは、耐圧性と柔軟性とを兼ね備える。薄膜トランジスタの電気的な特性を高めること、および薄膜トランジスタにおける層間での密着性を高めることを目的として、ゲート絶縁層の誘電特性値（＝（εＡ／ｄＡ）／（εＢ／ｄＢ））を０．０１５以上１．０以下とすることが提案されている（例えば、特許文献１を参照）。なお、誘電特性値の算出に用いる比誘電率εＡは、有機高分子化合物を含有する第１ゲート絶縁膜の比誘電率である。厚さｄＡは、第１ゲート絶縁膜の厚さである。また、誘電特性値の算出に用いる比誘電率εＢは、無機珪素化合物を含有する第２ゲート絶縁膜の比誘電率である。厚さｄＢは、第２ゲート絶縁膜の厚さである。
特開２０１０－２１２６４号公報
ゲート絶縁層が有する比誘電率は、単位面積あたりに誘起される電荷量を確保できるか否かを示す指標値であり、また、ゲート絶縁層が有する比誘電率は、ゲート電極と他の電極との間の電流漏れを抑えるか否かを示す指標値でもある。一方、ゲート絶縁層が有する比誘電率は、可撓性基板の曲げに対する電気的な耐久性と密接に関連していない。同様に、誘電分極のしやすさを第１ゲート絶縁膜と第２ゲート絶縁膜との間で比較した上述の誘電特性値もまた、可撓性基板の曲げに対する電気的な耐久性と密接に関連していない。結果として、所定範囲の比誘電率を備えた構成、さらには所定範囲の誘電特性値を備えた構成であっても、可撓性基板の曲げに対する電気的な耐久性を高めるまでには至らない。
上記課題を解決するための薄膜トランジスタは、支持面を有した可撓性基板と、前記支持面の第１部分に位置するゲート電極層と、前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、ソース電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で、前記半導体層の第１端部に接する前記ソース電極層と、ドレイン電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で、前記半導体層の第２端部に接する前記ドレイン電極層と、を備える。前記ゲート絶縁層は、有機高分子化合物または有機無機複合材料によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか１つによって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成される。前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下である。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である。
上記課題を解決するための薄膜トランジスタの製造方法は、可撓性基板の支持面における第１部分にゲート電極層を形成すること、前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、ソース電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で、前記半導体層の第１端部に接する前記ソース電極層、および、ドレイン電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で前記半導体層の第２端部に接する前記ドレイン電極層を形成すること、を含む。前記ゲート絶縁層を形成することは、前記第２部分と前記ゲート電極層とを覆う有機高分子化合物または有機無機複合体によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか１つによって構成された第２ゲート絶縁膜を形成すること、を含む。前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下である。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である。
上記薄膜トランジスタ、および、薄膜トランジスタの製造方法によれば、薄膜トランジスタが屈曲した際に、第１ゲート絶縁膜および第２ゲート絶縁膜そのものが劣化すること、および、第１ゲート絶縁膜と第２ゲート絶縁膜との界面の状態が劣化することが抑えられる。これによって、薄膜トランジスタの屈曲による移動度の減少率が低められる。結果として、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性が高められる。
上記課題を解決するための薄膜トランジスタは、支持面を有した可撓性基板と、前記支持面の第１部分に位置するゲート電極層と、前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、前記半導体層の上面における第１領域と第２領域とが保護層から露出するように前記半導体層を覆う前記保護層と、前記第１領域に接するソース電極層と、前記第２領域に接するドレイン電極層と、を備える。前記保護層は、有機高分子化合物または有機無機複合材料によって構成される。前記ゲート絶縁層は、有機高分子化合物または有機無機複合材料によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成される。前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下である。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である。
上記課題を解決するための薄膜トランジスタの製造方法は、可撓性基板の支持面における第１部分にゲート電極層を形成すること、前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、前記半導体層の上面における第１領域と第２領域とが保護層から露出するように、有機高分子化合物または有機無機複合材料によって構成された保護層を形成すること、および、前記第１領域に接するソース電極層、および、前記第２領域に接するドレイン電極層を形成すること、を含む。前記ゲート絶縁層を形成することは、前記第２部分と前記ゲート電極層とを覆う有機高分子化合物または有機無機複合材料によって構成された第１ゲート絶縁膜を塗布法を形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成された第２ゲート絶縁膜を形成すること、を含む。前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下であり、前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である。
上記課題を解決するための薄膜トランジスタは、支持面を有した可撓性基板と、前記支持面の第１部分に位置するゲート電極層と、前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、前記半導体層の上面における第１領域と第２領域とが保護層から露出するように前記半導体層を覆う前記保護層と、前記第１領域に接するソース電極層と、前記第２領域に接するドレイン電極層と、を備える。前記保護層は、酸化珪素、窒化珪素、または、酸化窒化珪素によって構成される。前記ゲート絶縁層は、有機高分子化合物または有機無機複合材料によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成される。前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下である。前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である。前記保護層の厚さが、４０ｎｍ以上６０ｎｍ以下であり、前記保護層の厚さとヤング率との積が、２０００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である。
上記薄膜トランジスタ、および、上記薄膜トランジスタの製造方法によれば、薄膜トランジスタが屈曲した際に、第１ゲート絶縁膜および第２ゲート絶縁膜そのものが劣化すること、および、第１ゲート絶縁膜と第２ゲート絶縁膜との界面の状態が劣化することが抑えられる。これによって、薄膜トランジスタの屈曲による移動度の減少率が低められる。結果として、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性が高められる。
さらに、薄膜トランジスタが半導体層を覆う保護層を備えることによって、保護層を形成する後の工程において、保護層が半導体層を保護する。また、薄膜トランジスタが製造された後において、保護層は、薄膜トランジスタが配置される雰囲気から半導体層を保護する。これにより、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性が高められる。
上記薄膜トランジスタにおいて、前記保護層の厚さは、４０ｎｍ以上１０００ｎｍ以下であり、前記保護層の厚さとヤング率との積が、１２０ｎｍ・ＧＰａ以上２００００ｎｍ・ＧＰａ以下であってもよい。
上記薄膜トランジスタによれば、保護層の膜質の低下と屈曲性の低下とが抑えられるから、半導体層と保護層との界面が不安定化することが抑えられる。これにより、ソース電極層とドレイン電極層との間においてリークパスの形成が抑えられる。そのため、薄膜トランジスタの屈曲に起因したソース電極層とドレイン電極層との間のリーク電流が抑えられるから、薄膜トランジスタの屈曲後においても、薄膜トランジスタのオフ電流を低く維持することが可能である。それゆえに、薄膜トランジスタの屈曲前におけるオンオフ比と、薄膜トランジスタの屈曲後におけるオンオフ比との差を抑えることが可能である。結果として、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
上記薄膜トランジスタにおいて、前記半導体層の厚さは、１５ｎｍ以上５０ｎｍ以下であり、前記半導体層の厚さとヤング率との積が、１５００ｎｍ・ＧＰａ以上７５００ｎｍ・ＧＰａ以下であってもよい。
上記薄膜トランジスタによれば、薄膜トランジスタが屈曲した際に、半導体層そのものが劣化すること、および、半導体層と第２ゲート絶縁膜との界面の状態が劣化することが抑えられ、これによって、薄膜トランジスタの屈曲による移動度の減少率がさらに低められる。結果として、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
上記薄膜トランジスタにおいて、前記半導体層は、インジウムを含有する酸化物半導体層であってもよい。
本発明によれば、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性の向上が可能となる。
第１実施形態の薄膜トランジスタが有する多層構造の第１例を示す断面図。 第１実施形態の薄膜トランジスタが有する多層構造の第２例を示す断面図。 各実施例における層構成、移動度の減少率、および、オンオフ比の差分値の関係を示す表。 各比較例における層構成、移動度の減少率、および、オンオフ比の差分値の関係を示す表。 第２実施形態の薄膜トランジスタが有する多層構造の第３例を示す断面図。 第２実施形態の薄膜トランジスタが有する多層構造の第３例を示す断面図。 各実施例における層構成を示す表。 各実施例における移動度の減少率、および、オンオフ比の差分値を示す表。 各比較例における層構成を示す表。 各比較例における層構成を示す表。 各比較例における移動度の減少率、および、オンオフ比の差分値を示す表。
［第１実施形態］
薄膜トランジスタ、および、薄膜トランジスタの製造方法の第１実施形態を以下に示す。まず、薄膜トランジスタの多層構造を説明し、次に薄膜トランジスタの各層について構成材料と寸法とを説明し、次に薄膜トランジスタの製造方法を説明する。
なお、図１は、薄膜トランジスタが有する多層構造の第１例を示し、図２は、薄膜トランジスタが有する多層構造の第２例を示す。以下では、図１、図２のそれぞれを視座として、薄膜トランジスタの各構成要素における上面および下面を記載する。
また、薄膜トランジスタにおけるソースとドレインとは、薄膜トランジスタの駆動回路の動作によって定まるため、第１の電極層がソースからドレインに機能を替えてもよく、かつ、第２の電極層がドレインからソースに機能を替えてもよい。
［多層構造］
図１が示すように、薄膜トランジスタの第１例は、ボトムゲート・トップコンタクト型トランジスタである。薄膜トランジスタは、可撓性基板１１、ゲート電極層１２、第１ゲート絶縁膜２１、第２ゲート絶縁膜２２、半導体層１３、ソース電極層１４、および、ドレイン電極層１５を備える。第１ゲート絶縁膜２１、および、第２ゲート絶縁膜２２が、ゲート絶縁層を構成する。
可撓性基板１１とゲート電極層１２とが、図１の上方向であるチャンネル深さ方向Ｚに並ぶ。ソース電極層１４とドレイン電極層１５とが、図１の右方向であるチャンネル長方向Ｘに並ぶ。チャンネル幅方向Ｙが、チャンネル長方向Ｘとチャンネル深さ方向Ｚとに直交する。
可撓性基板１１の上面は、チャンネル長方向Ｘとチャンネル幅方向Ｙとに広がる支持面１１Ｓである。支持面１１Ｓは、チャンネル長方向Ｘにおいて相互に接する第１部分１１Ｓ１と第２部分１１Ｓ２とを備える。第１部分１１Ｓ１の面積は、第２部分１１Ｓ２の面積よりも小さい。第１部分１１Ｓ１は、ゲート電極層１２の下面と接する。第２部分１１Ｓ２は、第１ゲート絶縁膜２１の下面の一部分と接する。
第１ゲート絶縁膜２１は、ゲート電極層１２の上面に接する。第１ゲート絶縁膜２１は、支持面１１Ｓの全体を覆ってもよいし、支持面１１Ｓの一部分を覆ってもよい。
第２ゲート絶縁膜２２の下面は、第１ゲート絶縁膜２１の上面に接する。第２ゲート絶縁膜２２は、第１ゲート絶縁膜２１の全体を覆ってもよいし、第１ゲート絶縁膜２１の一部分を覆ってもよい。第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２とゲート電極層１２とが第１ゲート絶縁膜２１を挟むように、ゲート電極層１２の上面を覆う。
半導体層１３の下面は、第２ゲート絶縁膜２２の上面に接する。半導体層１３は、半導体層１３とゲート電極層１２とが第１ゲート絶縁膜２１と第２ゲート絶縁膜２２とを挟むように、ゲート電極層１２の上面を覆う。チャンネル長方向Ｘにおいて、半導体層１３は、ゲート電極層１２よりも長い。
ソース電極層１４の下面の第１部分は、半導体層１３の上面に接する。チャンネル深さ方向Ｚにおいて、ソース電極層１４と半導体層１３との間には、絶縁性を有する層が位置していない。ソース電極層１４の下面の第２部分は、第２ゲート絶縁膜２２の上面に接する。ソース電極層１４は、チャンネル長方向Ｘにおいて、半導体層１３の端部である第１端部に接続されるように、半導体層１３の第１端部を覆う。
ドレイン電極層１５の下面の第１部分は、半導体層１３の上面に接する。チャンネル深さ方向Ｚにおいて、ドレイン電極層１４と半導体層１３との間には、絶縁性を有する層が位置していない。ドレイン電極層１５の下面の第２部分は、第２ゲート絶縁膜２２の上面に接する。ドレイン電極層１５は、チャンネル長方向Ｘにおいて、半導体層１３の端部である第２端部に接続されるように、半導体層１３の第２端部を覆う。
ソース電極層１４とドレイン電極層１５とは、相互に離間している。チャンネル長方向Ｘにおいて、ソース電極層１４とドレイン電極層１５との間の長さＬは、ゲート電極層１２の長さよりも短い。この場合、半導体層１３のなかのソース電極層１４とドレイン電極層１５との間の領域が、チャンネル領域Ｃである。チャンネル長方向Ｘにおけるチャンネル領域Ｃの長さ、すなわち、ソース電極層１４とドレイン電極層１５との間の長さＬが、チャンネル長である。また、チャンネル幅方向Ｙにおけるチャンネル領域Ｃの長さが、チャンネル幅である。
なお、１つの薄膜トランジスタのなかでチャンネル幅方向Ｙの各位置でのチャンネル長が一定でない場合、全てのチャンネル長の平均値が、１つの薄膜トランジスタにおけるチャンネル長である。また、長さＬがゲート電極層１２の長さよりも長い場合、チャンネル深さ方向Ｚにおいて、半導体層１３のなかでゲート電極層１２と重なる領域が、チャンネル領域Ｃである。
図２が示すように、薄膜トランジスタの第２例は、ボトムゲート・ボトムコンタクト型トランジスタである。以下では、ボトムゲート・ボトムコンタクト型トランジスタのうち、ボトムゲート・トップコンタクト型トランジスタと異なる構成について主に説明する。
ソース電極層１４の下面は、第２ゲート絶縁膜２２の上面に接する。ドレイン電極層１５の下面は、第２ゲート絶縁膜２２の上面に接する。
半導体層１３の下面の第１部分は、第２ゲート絶縁膜２２に接する。半導体層１３の下面の第２部分は、チャンネル長方向Ｘにおいて、ソース電極層１４とドレイン電極層１５との間を埋めるチャンネル領域Ｃを構成する。
半導体層１３の下面におけるチャンネル長方向Ｘの端部である第１端部は、ソース電極層１４の上面に接するように、ソース電極層１４の上面を覆う。チャンネル深さ方向Ｚにおいて、ソース電極層１４と半導体層１３との間には、絶縁性を有する層が位置していない。半導体層１３の下面におけるチャンネル長方向Ｘの端部である第２端部は、ドレイン電極層１５の上面に接するように、ドレイン電極層１５の上面を覆う。チャンネル深さ方向Ｚにおいて、ドレイン電極層１５と半導体層１３との間には、絶縁性を有する層が位置していない。
［可撓性基板］
可撓性基板１１は、上面において絶縁性を有する。可撓性基板１１は、透明基板でもよいし、不透明基板でもよい。可撓性基板１１は、絶縁性を有したフィルムでもよいし、支持面１１Ｓに絶縁性を付与された金属箔でもよいし、支持面１１Ｓに絶縁性を付与された合金箔でもよいし、可撓性を有した薄板ガラスでもよい。
可撓性基板１１を構成する材料は、有機高分子化合物、有機材料と無機材料との複合材料である有機無機複合材料、金属、合金、および、無機高分子化合物からなる群から選択される少なくとも一種である。
可撓性基板１１は、単層構造体でもよいし、多層構造体でもよい。可撓性基板１１が多層構造体である場合、可撓性基板１１を構成する各層の構成材料は、それぞれ有機高分子化合物、複合材料、金属、合金、無機高分子化合物からなる群から選択されるいずれか一種である。
可撓性基板１１が多層構造体である場合、可撓性基板１１は、下地基板と、下地基板から剥離可能に構成された剥離層とを備えてもよい。剥離層は、素子構造体と共に、下地基板から剥がされる。素子構造体を備える剥離層は、別の可撓性基材に貼り付けられてもよい。可撓性基材は、耐熱性が低い紙類、セロファン基材、布類、再生繊維類、皮革類、ナイロン基材、ポリウレタン基材を含む。この場合、剥離層と可撓性基材とは、別の可撓性基板１１を構成する。
有機高分子化合物は、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレンコポリマー、ポリイミド、フッ素系ポリマー、環状ポリオレフィン系ポリマーからなる群から選択される少なくとも一種である。
複合材料は、ガラス繊維強化アクリルポリマー、あるいは、ガラス繊維強化ポリカーボネートである。金属は、アルミニウム、あるいは、銅である。合金は、鉄クロム合金、鉄ニッケル合金、あるいは、鉄ニッケルクロム合金である。無機高分子化合物は、酸化珪素、酸化硼素、および、酸化アルミニウムを含む無アルカリガラス、あるいは、酸化珪素、酸化ナトリウム、および、酸化カルシウムを含むアルカリガラスである。
［電極層］
電極層１２，１４，１５は、それぞれ単層構造体でもよいし、多層構造体でもよい。各電極層１２，１４，１５が多層構造体である場合、電極層１２，１４，１５は、それぞれ電極層１２，１４，１５の下層との密着性を高める最下層、および、電極層１２，１４，１５の上層との密着性を高める最上層を有することが好ましい。
各電極層１２，１４，１５を構成する材料は、金属でもよいし、合金でもよいし、導電性を有する金属酸化物でもよい。各電極層１２，１４，１５を構成する材料は、相互に異なってもよいし、同じであってもよい。
金属は、遷移金属、アルカリ金属、および、アルカリ土類金属の少なくとも一種である。遷移金属は、インジウム、アルミニウム、金、銀、白金、チタン、銅、ニッケル、タングステンからなる群から選択される少なくとも一種である。アルカリ金属は、リチウム、あるいは、セシウムである。アルカリ土類金属は、マグネシウム、および、カルシウムの少なくとも一種である。合金は、モリブデンニオブ（ＭｏＮｂ）、鉄クロム、アルミニウムリチウム、マグネシウム銀、アルミネオジウム合金、アルミネオジムジルコニア合金からなる群から選択されるいずれか一種である。
金属酸化物は、酸化インジウム、酸化錫、酸化亜鉛、酸化カドミウム、酸化インジウムカドミウム、酸化カドミウム錫、酸化亜鉛錫からなる群から選択されるいずれか一種である。金属酸化物は、不純物を含有してもよい。不純物を含有する金属酸化物は、錫、亜鉛、チタン、セリウム、ハフニウム、ジルコニウム、モリブデンからなる群から選択される少なくとも一種の不純物を含有する酸化インジウムである。不純物を含有する金属酸化物は、アンチモン、または、フッ素を含有する酸化錫でもよい。不純物を含有する金属酸化物は、ガリウム、アルミニウム、硼素からなる群から選択される少なくとも一種の不純物を含有する酸化亜鉛でもよい。
半導体層１３を構成する材料が金属酸化物である場合、各電極層１４，１５は、半導体層１３と同一の構成元素から構成され、かつ、不純物の濃度が半導体層１３よりも十分に高められた層であってもよい。
各電極層１２，１４，１５に適用できる材料の範囲を広げる観点では、各電極層１２，１４，１５の電気抵抗率は、それぞれ５．０×１０－５Ω・ｃｍ以上であることが好ましい。薄膜トランジスタの消費電力を抑える観点では、各電極層１２，１４，１５の電気抵抗率は、それぞれ１．０×１０－２Ω・ｃｍ以下であることが好ましい。
各電極層１２，１４，１５の電気抵抗値を抑える観点では、各電極層１２，１４，１５の厚さは、それぞれ５０ｎｍ以上であることが好ましい。薄膜トランジスタを構成する各層の平坦性を高める観点では、各電極層１２，１４，１５の厚さは、それぞれ３００ｎｍ以下であることが好ましい。
［絶縁膜］
第１ゲート絶縁膜２１を構成する材料は、有機高分子化合物である。有機高分子化合物は、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、アクリルポリマー、エポキシポリマー、アモルファスフッ素ポリマーを含むフッ素系ポリマー、メラミンポリマー、フランポリマー、キシレンポリマー、ポリアミドイミドポリマー、シリコーンポリマー、シクロオレフィンポリマーからなる群から選択される少なくとも一種である。第１ゲート絶縁膜２１の耐熱性を高める観点では、有機高分子化合物は、ポリイミド、アクリルポリマー、フッ素系ポリマーからなる群から選択される少なくとも一種であることが好ましい。
第１ゲート絶縁膜２１を構成する材料は、有機無機複合材料であってもよい。有機無機複合材料は、例えば、有機高分子化合物と、無機化合物から形成された粒子の混合物であってよい。ただし、無機化合物から形成された粒子は、ナノ粒子、すなわち、数ｎｍ以上数百ｎｍ以下の範囲に含まれる大きさを有した粒子である。
あるいは、有機無機複合材料は、有機化合物としての特性を有した原子団と、無機化合物としての特性を有した原子団とを含む分子構造を有してもよい。こうした有機無機複合材料の一例は、シルセスキオキサンである。シルセスキオキサンは、無機化合物としての特性を有する原子団である珪素と酸素とから形成された骨格を有し、かつ、有機化合物としての特性を有する原子団である有機基とを分子構造中に含んでいる。
有機無機複合材料は、有機高分子化合物の特性と、無機化合物の特性とを兼ね備えることが可能である。そのため、例えば、有機無機複合材料は、有機高分子化合物の特性である耐屈曲性および耐衝撃性と、無機化合物の特性である耐熱性および耐久性とを兼ね備えることが可能である。
第１ゲート絶縁膜２１は、単層膜でもよいし、多層膜でもよい。第１ゲート絶縁膜２１が多層膜である場合、第１ゲート絶縁膜２１を構成する層の構成材料は、それぞれ有機高分子化合物または有機無機複合材料である。
ゲート電極層１２と他の電極層１４，１５との間の電流漏れを抑える観点では、第１ゲート絶縁膜２１の厚さは、１００ｎｍ以上であることが好ましい。薄膜トランジスタを駆動するためのゲート電圧の抑制を図る観点では、第１ゲート絶縁膜２１の厚さは、１５００ｎｍ以下であることが好ましい。さらに、これらの効果を得る実効性を高めるとともに、第１ゲート絶縁膜２１の厚さの均一性を高め、かつ、第１ゲート絶縁膜２１の生産性の向上を図る観点では、第１ゲート絶縁膜２１の厚さは、４００ｎｍ以上１０００ｎｍ以下であることがより好ましい。
第１ゲート絶縁膜２１のヤング率は、３ＧＰａ以上２０ＧＰａ以下である。第１ゲート絶縁膜２１のヤング率が３ＧＰａ以上であることによって、第１ゲート絶縁膜２１の膜質の低下が抑えられ、これによって、耐電圧性の低下が抑えられる。第１ゲート絶縁膜２１のヤング率が２０ＧＰａ以下であることによって、第１ゲート絶縁膜２１の屈曲性の低下が抑えられる。第１ゲート絶縁膜２１のヤング率は、ＩＳＯ１４５７７に準拠した方法によって測定された値である。
ゲート電極層１２とソース電極層１４およびドレイン電極層１５との間の絶縁性を十分に保持する観点では、第１ゲート絶縁膜２１の抵抗率は、１×１０１１Ω・ｃｍ以上であることが好ましく、１×１０１３Ω・ｃｍ以上であることがより好ましい。
第２ゲート絶縁膜２２を構成する材料は、長距離秩序を有しない無機珪素化合物である。無機珪素化合物は、酸化珪素、窒化珪素、および、酸化窒化珪素からなる群から選択される少なくとも一種である。酸化珪素を構成する元素は、酸素、珪素、および、水素を含む。窒化珪素を構成する元素は、窒素、珪素、および、水素を含む。酸化窒化珪素を構成する元素は、酸素、窒素、珪素、および、水素を含む。第２ゲート絶縁膜２２を構成する材料は、酸化アルミニウムであってもよい。酸化アルミニウムを構成する元素は、酸素およびアルミニウムを含む。
第２ゲート絶縁膜２２は、単層膜でもよいし、多層膜でもよい。第２ゲート絶縁膜２２が多層膜である場合、第２ゲート絶縁膜２２を構成する各層の構成材料は、酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種である。第２ゲート絶縁膜２２の抵抗率は、１×１０１１Ω以上であることが好ましく、１×１０１３Ω以上であることがより好ましい。
第２ゲート絶縁膜２２のヤング率は、５０ＧＰａ以上３００ＧＰａ以下である。第２ゲート絶縁膜２２のヤング率が５０ＧＰａ以上であることによって、第２ゲート絶縁膜２２の膜質の低下が抑えられ、これによって、薄膜トランジスタの移動度の低下を抑えることができる。第２ゲート絶縁膜２２のヤング率が３００ＧＰａ以下であることによって、耐屈曲性の低下が抑えられる。第２ゲート絶縁膜２２のヤング率は、第１ゲート絶縁膜２１のヤング率と同様に、ＩＳＯ１４５７７に準拠した方法によって測定された値である。
本開示の薄膜トランジスタは、以下の条件１および条件２を満たす。
（条件１）第１ゲート絶縁膜２１の厚さが１００ｎｍ以上１５００ｎｍ以下の範囲内に含まれ、かつ、第１ゲート絶縁膜２１の厚さとヤング率との積が３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下の範囲内に含まれる。
（条件２）第２ゲート絶縁膜２２の厚さが２ｎｍ以上３０ｎｍ以下の範囲内に含まれ、かつ、第２ゲート絶縁膜２２の厚さとヤング率との積が１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下の範囲内に含まれる。
第１ゲート絶縁膜２１が条件１を満たすことによって、第１ゲート絶縁膜２１の膜質の低下が抑えられ、これによって、屈曲による絶縁性の低下が抑えられる。特に、第２ゲート絶縁膜２２がプラズマを用いた成膜方法によって形成される場合には、第１ゲート絶縁膜２１の膜質に対するプラズマダメージの影響を抑え、これによって、屈曲による絶縁性の低下が抑えられる。
また、第１ゲート絶縁膜２１が条件１を満たすことによって、屈曲時に第１ゲート絶縁膜２１に生じる歪みエネルギーの増大、および、第１ゲート絶縁膜２１の変形しにくさが抑えられる。これにより、第１ゲート絶縁膜２１および第２ゲート絶縁膜２２に割れが生じること、および、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との界面において密着性が低下することが抑えられる。
第２ゲート絶縁膜２２が条件２を満たすことによって、第２ゲート絶縁膜２２の膜質の低下が抑えられ、これによって、第２ゲート絶縁膜２２と半導体層１３との界面の状態が不安定化することが抑えられる。なお、第２ゲート絶縁膜２２の厚さが２ｎｍ以上であることによって、第２ゲート絶縁膜２２が島状に点在せず連続膜である確実性を高めることが可能である。
また、第２ゲート絶縁膜２２が条件２を満たすことによって、屈曲時に第２ゲート絶縁膜２２に生じる歪みエネルギーの増大、および、第２ゲート絶縁膜２２の変形しにくさが抑えられる。これにより、第２ゲート絶縁膜２２と半導体層１３との界面における密着性の低下が抑えられる。
このように、第１ゲート絶縁膜２１が条件１を満たし、かつ、第２ゲート絶縁膜２２が条件２を満たすことによって、薄膜トランジスタが屈曲した際に、第１ゲート絶縁膜２１および第２ゲート絶縁膜２２そのものが劣化すること、および、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との界面の状態が劣化することが抑えられる。これによって、薄膜トランジスタの屈曲による移動度の減少率が低められる。結果として、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性が高められる。
［半導体層］
半導体層１３を構成する材料は、無機半導体でもよいし、有機半導体でもよい。無機半導体は、酸化物半導体でもよいし、非単結晶シリコンでもよいし、化合物半導体でもよい。なお、非単結晶シリコンは、アモルファスシリコンおよび多結晶シリコンを含む。酸化物半導体は、インジウム、および、亜鉛の少なくとも一方を含む。
半導体層１３の光透過率、および、電界効果移動度（以下、移動度とも言う）を高める観点では、半導体層１３は、インジウムを含むアモルファス酸化物半導体層であることが好ましい。酸化物半導体は、Ｉｎ‐Ｍ‐Ｚｎ系酸化物であることがより好ましい。Ｉｎ‐Ｍ‐Ｚｎ系酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含み、かつ、アルミニウム、チタン、ガリウム（Ｇａ）、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、ハフニウム、および、錫からなる群から選択される少なくとも一種の金属元素（Ｍ）を含む。
半導体層１３の厚さの均一性を高める観点では、半導体層１３の厚さは、１５ｎｍ以上であることが好ましい。半導体層１３を形成するための材料の使用量を抑える観点では、半導体層１３の厚さは、１００ｎｍ以下であることが好ましい。厚さの均一性の向上、および、材料の使用量の抑制を両立させる観点では、半導体層１３の厚さは、１５ｎｍ以上１００ｎｍ以下であることが好ましい。さらに、これらの効果を得る実効性を高める観点では、半導体層１３の厚さは、１０ｎｍ以上５０ｎｍ以下であることがより好ましい。
薄膜トランジスタの移動度を高める観点では、半導体層の導電率は１．０×１０－７Ｓ／ｃｍ以上１．０×１０－１Ｓ／ｃｍ以下であることが好ましい。
半導体層１３のヤング率は、１００ＧＰａ以上１５０ＧＰａ以下であることが好ましい。半導体層１３のヤング率が１００ＧＰａ以上であることによって、半導体層１３の膜質の低下が抑えられ、これによって、薄膜トランジスタの移動度の低下が抑えられる。半導体層１３のヤング率が１５０ＧＰａ以下であることによって、耐屈曲性の低下が抑えられる。半導体層１３のヤング率は、第１ゲート絶縁膜２１のヤング率と同様に、ＩＳＯ１４５７７に準拠した方法によって測定された値である。
半導体層１３は、以下の条件３を満たすことが好ましい。
（条件３）半導体層１３の厚さが１５ｎｍ以上５０ｎｍ以下の範囲内に含まれ、かつ、厚さとヤング率との積が１５００ｎｍ・ＧＰａ以上７５００ｎｍ・ＧＰａ以下の範囲内に含まれる。
半導体層１３が条件３を満たすことによって、半導体層１３の膜質の低下が抑えられ、これによって、半導体層１３と第２ゲート絶縁膜２２との界面の不安定化が抑えられる。また、半導体層１３が条件３を満たすことによって、屈曲時に半導体層１３に生じる歪みエネルギーの増大、および、半導体層１３の変形しにくさが抑えられる。これにより、半導体層１３と第２ゲート絶縁膜２２との界面における密着性の低下が抑えられる。結果として、薄膜トランジスタの屈曲による移動度の減少率がさらに低められる。
このように、半導体層１３が条件３を満たすことによって、薄膜トランジスタが屈曲した際に、半導体層１３そのものが劣化すること、および、半導体層１３と第２ゲート絶縁膜２２との界面の状態が劣化することが抑えられ、これによって、薄膜トランジスタの屈曲による移動度の減少率がさらに低められる。結果として、可撓性基板の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
［薄膜トランジスタの製造方法］
ボトムゲート・トップコンタクト型トランジスタの製造方法は、可撓性基板１１にゲート電極層１２を形成する第１工程、ゲート電極層１２に第１ゲート絶縁膜２１を積層する第２工程、および、第１ゲート絶縁膜２１に第２ゲート絶縁膜２２を積層する第３工程を含む。また、ボトムゲート・トップコンタクト型トランジスタの製造方法は、第２ゲート絶縁膜２２に半導体層１３を積層する第４工程、および、半導体層１３にソース電極層１４とドレイン電極層１５とを積層する第５工程を含む。
なお、ボトムゲート・ボトムコンタクト型トランジスタの製造方法では、第４工程において、第２ゲート絶縁膜２２にソース電極層１４とドレイン電極層１５とが積層される。また、第５工程において、ソース電極層１４、ドレイン電極層１５、および、第２ゲート絶縁膜２２に半導体層１３が積層される。第４工程では、ボトムゲート・トップコンタクト型トランジスタの製造方法における第５工程に用いる方法が用いられる。第５工程では、ボトムゲート・トップコンタクト型トランジスタの製造方法における第４工程に用いる方法が用いられる。そのため、以下では、ボトムゲート・トップコンタクト型トランジスタの製造方法を主に説明し、ボトムゲート・ボトムコンタクト型トランジスタの製造方法において重複した説明を省略する。
第１工程において、ゲート電極層１２は、ゲート電極層１２の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ゲート電極層１２は、ゲート電極層１２となる電極膜を成膜した後に、エッチング法を用いて電極膜をゲート電極層１２の形状に加工する方法によって形成されてもよい。
ゲート電極層１２の形成に用いる成膜方法は、例えば、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、導電性ペーストを用いるスピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種であってよい。あるいは、ゲート電極層１２の形成に用いる成膜方法は、例えば、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法からなる群から選択される少なくとも一種であってよい。
第２工程において、第１ゲート絶縁膜２１は、第１ゲート絶縁膜２１の形状に追従したマスクを用いる塗布法によって形成されてもよい。あるいは、第１ゲート絶縁膜２１は、第１ゲート絶縁膜２１となる塗布膜を形成した後に、塗布膜をフォトリソグラフィー法で第１ゲート絶縁膜２１の形状に加工する方法によって形成されてもよい。
第１ゲート絶縁膜２１の形成に用いる塗布法は、例えば、有機高分子化合物、有機無機複合材料、または、有機無機複合材料の前駆体を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、グラビアオフセット印刷法、インクジェット法からなる群から選択される少なくとも一種であってよい。塗布法では、塗布液からなる液状膜を焼成することによって塗布膜を形成する。第１ゲート絶縁膜２１の形成にフォトリソグラフィー法を用いる場合、塗布液は、感光性を有したポリマーを含む。
第３工程において、第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２となる絶縁膜を形成した後に、エッチング法を用いて絶縁膜を第２ゲート絶縁膜２２の形状に加工する方法によって形成されてもよい。
第２ゲート絶縁膜２２の形成に用いる成膜方法は、例えば、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法、スパッタ法、ＡＬＤ法、ゾルゲル法からなる群から選択される少なくとも一種であってよい。あるいは、第２ゲート絶縁膜２２の形成に用いる成膜方法は、例えば、無機高分子化合物の前駆体を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法からなる群から選択される少なくとも一種の塗布法であってよい。
第４工程において、半導体層１３は、半導体層１３の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、半導体層１３は、半導体層１３となる半導体膜を形成した後に、エッチング法を用いて半導体膜を半導体層１３の形状に加工する方法によって形成されてもよい。
半導体層１３は、スパッタ法、ＣＶＤ法、ＡＬＤ法、または、ゾルゲル法によって形成される。スパッタ法は、可撓性基板１１に直流電圧を印加したＤＣスパッタ法、あるいは、成膜空間に高周波を印加したＲＦスパッタ法を含む。不純物の添加法は、例えば、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などであってよい。あるいは、半導体層１３の形成に用いる成膜方法は、例えば、無機高分子化合物の前駆体を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法からなる群から選択される少なくとも一種の塗布法であってよい。
第５工程において、ソース電極層１４、および、ドレイン電極層１５は、電極層の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ソース電極層１４、および、ドレイン電極層１５は、電極層１４，１５となる電極膜を成膜した後に、エッチング法を用いて電極膜をソース電極層１４、および、ドレイン電極層１５の形状に加工する方法によって形成されてもよい。
ソース電極層１４、および、ドレイン電極層１５の形成に用いる成膜方法は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、導電性ペーストを用いるスピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種である。あるいは、ソース電極層１４およびドレイン電極層１５の形成に用いる成膜方法は、例えば、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法からなる群から選択される少なくとも一種であってよい。
［実施例］
［実施例１‐１］
実施例１‐１では、図１が示す構造を有したボトムゲート・トップコンタクト型トランジスタを得た。
まず、可撓性基板１１として２０μｍの厚さを有したポリイミドフィルムを準備した。ゲート電極層１２として８０ｎｍの厚さを有したＡｌＮｄ膜を形成した。この際に、ＤＣマグネトロンスパッタ装置を用いて、ＡｌＮｄ膜を室温成膜した後に、フォトリソグラフィー法を用いてＡｌＮｄ膜上にレジストパターンを形成した。次いで、ＡｌＮｄ膜をウェットエッチングし、そして、レジストパターンをＡｌＮｄ膜から剥離することによって、ゲート電極層１２を得た。ＡｌＮｄ膜の成膜条件を以下に示す。
＜ＡｌＮｄ膜の成膜条件＞
・ターゲット組成比 ：Ａｌ（ａｔ％）：Ｎｄ（ａｔ％）＝９８：２
・スパッタガス ：アルゴン
・スパッタガス流量 ：１００ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ（ＤＣ）
・基板温度 ：室温
次いで、第１ゲート絶縁膜２１として１５００ｎｍの厚さを有するアクリルポリマー膜を形成した。アクリルポリマー膜を形成する際には、まず、スピンコート法を用いて、有機高分子化合物であるアクリルポリマーを含むアクリルポリマー溶液を可撓性基板１１およびゲート電極層１２の上面に塗布することによって塗布膜を形成した。次いで、塗布膜を焼成することによって、アクリルポリマー膜を得た。
その後、触針式段差計（Ｄｅｋｔａｋ ６Ｍ、ブルカージャパン（株）製）を用いて、第１ゲート絶縁膜２１の厚さを測定した。また、微小硬さ試験機（ＴＩ Ｐｒｅｍｉｅｒ、ブルカージャパン（株）製）を用いて、第１ゲート絶縁膜２１のヤング率を測定した。第１ゲート絶縁膜２１のヤング率は、２０ＧＰａであった。
スピンコート法による上記アクリルポリマー膜の成膜条件を以下に示す。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：４２０ｒｐｍ／３０秒
・焼成温度 ：２２０℃
・焼成時間 ：１時間
プラズマＣＶＤ装置を用いて、アクリルポリマー膜の上面に３０ｎｍの厚さを有した窒化珪素膜を形成した。次いで、窒化珪素膜上にフォトリソグラフィー法を用いてレジストパターンを形成し、そして、窒化珪素膜をドライエッチングした後に、レジストパターンを剥離することによって、第２ゲート絶縁膜２２を得た。その後、触針式段差計（同上）を用いて、第２ゲート絶縁膜２２の厚さを測定した。また、微小硬さ試験機（同上）を用いて、第２ゲート絶縁膜のヤング率を測定した。第２ゲート絶縁膜２２のヤング率は、３００ＧＰａであった。
プラズマＣＶＤ装置を用いた窒化珪素膜の成膜条件を以下に示す。
＜窒化珪素膜の成膜条件＞
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
５０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：１０００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：９０秒
次いで、ＤＣマグネトロンスパッタ装置を用いて、５０ｎｍの厚さを有したＩｎＧａＺｎＯ膜を形成した。次に、フォトリソグラフィー法を用いてＩｎＧａＺｎＯ膜上にレジストパターンを形成した。そして、ＩｎＧａＺｎＯ膜をウェットエッチングし、次いで、レジストパターンを剥離することによって、半導体層１３を得た。その後、触針式段差計（同上）を用いて、半導体層１３の厚さを測定した。また、微小硬さ試験機（同上）を用いて、半導体層１３のヤング率を測定した。半導体層１３のヤング率は、１５０ＧＰａであった。
スパッタ法によるＩｎＧａＺｎＯ膜の成膜条件を以下に示す。
＜ＩｎＧａＺｎＯ膜の成膜条件＞
・ターゲット組成比 ：原子質量％ Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４
・スパッタガス ：アルゴン／酸素
・スパッタガス流量 ：５０ｓｃｃｍ（アルゴン）、０．２ｓｃｃｍ（酸素）
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：４５０Ｗ
・ターゲット周波数 ：１３．５６ＭＨｚ
・基板温度 ：室温
・成膜時間 ：２５分
次いで、スピンコーターを用いて、半導体層１３および第２ゲート絶縁膜２２上にリフトオフレジストを塗布した。そして、フォトリソグラフィー法を用いて、ソース電極層１４とドレイン電極層１５の反転パターンをリフトオフレジストから形成した。その後、ＤＣマグネトロンスパッタ装置を用いて、８０ｎｍの厚さを有したＡｌＮｄ膜を室温成膜した。そして、リフトオフ法を用いて反転パターンを剥離することによって、ソース電極層１４およびドレイン電極層１５を形成した。これにより、実施例１‐１の薄膜トランジスタを得た。薄膜トランジスタにおいて、チャンネル長は１０μｍであり、チャンネル幅は３０μｍであった。
スパッタ法によるＡｌＮｄ膜の成膜条件を以下に示す。
＜ＡｌＮｄ膜の成膜条件＞
・ターゲット組成比 ：Ａｌ（ａｔ％）：Ｎｄ（ａｔ％）＝９８：２
・スパッタガス ：アルゴン
・スパッタガス流量 ：１００ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ（ＤＣ）
・基板温度 ：室温
［実施例１‐２］
実施例１‐１において、第１ゲート絶縁膜２１を形成する際のスピンコート条件を以下のように変更し、焼成温度を２００℃に変更した以外は、実施例１‐１と同様の方法で、実施例１‐２の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは１５００ｎｍであり、ヤング率は１０ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：４４０ｒｐｍ／３０秒
［実施例１‐３］
実施例１‐１において、第１ゲート絶縁膜２１を形成する際のスピンコート条件を以下のように変更した以外は、実施例１‐１と同様の方法で、実施例１‐２の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは７００ｎｍであり、ヤング率は２０ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１２５０ｒｐｍ／３０秒
［実施例１‐４］
実施例１‐１において、第１ゲート絶縁膜２１を形成する際のスピンコート条件を以下のように変更し、第１ゲート絶縁膜２１の焼成温度を１８０℃に変更した以外は、実施例１‐１と同様の方法で、実施例１‐４の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは１５００ｎｍであり、ヤング率は３ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：４６０ｒｐｍ／３０秒
［実施例１‐５］
実施例１‐１において、第１ゲート絶縁膜２１を形成するアクリルポリマー溶液を希釈溶媒であるプロピレングリコールモノメチルエーテルアセテートで３倍に希釈し、スピンコート条件を以下のように変更した以外は、実施例１‐１と同様の方法で、実施例１‐５の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは１００ｎｍであり、ヤング率は２０ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：２８００ｒｐｍ／３０秒
［実施例１‐６］
実施例１‐１において、第２ゲート絶縁膜２２を、ＡＬＤ装置を用いて成膜した酸化アルミニウム膜を用いて形成した以外は、実施例１‐１と同様の方法で実施例１‐６の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは３０ｎｍであり、ヤング率は２５０ＧＰａであった。
ＡＬＤ装置を用いた酸化アルミニウム膜の成膜条件を以下に示す。
＜酸化アルミニウム膜の成膜条件＞
・反応ガス ：トリメチルアルミニウム／水蒸気
・パージガス ：窒素
・成膜圧力 ：４０Ｐａ
・サイクル数 ：３３０回
・基板温度 ：２００℃
［実施例１‐７］
実施例１‐１において、第２ゲート絶縁膜２２を、プラズマＣＶＤ装置を用いて成膜した酸化窒化珪素膜を用いて形成した以外は、実施例１‐１と同様の方法で実施例１‐７の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは３０ｎｍであり、ヤング率は１５０ＧＰａであった。
プラズマＣＶＤ装置を用いた酸化窒化珪素膜の成膜条件を以下に示す。
＜酸化窒化珪素膜の成膜条件＞
・反応ガス ：シラン／アンモニア／水素／一酸化二窒素
・反応ガス流量 ：５０ｓｃｃｍ（シラン）、１００ｓｃｃｍ（アンモニア）
１０００ｓｃｃｍ（水素）、５００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：３００Ｐａ
・高周波電力 ：９００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：１１０秒
［実施例１‐８］
実施例１‐１において、第２ゲート絶縁膜２２を形成する際の成膜時間を３０秒に変更した以外は、実施例１‐１と同様の方法で、実施例１‐８の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは１０ｎｍであり、ヤング率は３００ＧＰａであった。
［実施例１‐９］
実施例１‐１において、第２ゲート絶縁膜２２を、プラズマＣＶＤ装置を用いて成膜した酸化珪素膜を用いて形成した以外は、実施例１‐１と同様の方法で実施例１‐９の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは３０ｎｍであり、ヤング率は５０ＧＰａであった。
プラズマＣＶＤ装置を用いた酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、５００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：１２０秒
［実施例１‐１０］
実施例１‐１において、第２ゲート絶縁膜２２を形成する際の成膜時間を６秒に変更した以外は、実施例１‐１と同様の方法で、実施例１‐１０の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは２ｎｍであり、ヤング率は３００ＧＰａであった。
［実施例１‐１１］
実施例１‐９において、第２ゲート絶縁膜２２を形成する際の成膜時間を８秒に変更した以外は、実施例１‐９と同様の方法で、実施例１‐１１の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは２ｎｍであり、ヤング率は５０ＧＰａであった。
［実施例１‐１２］
実施例１‐１において、半導体層１３を成膜する際のターゲット電力を３５０Ｗに変更し、成膜時間を３５分に変更した以外は、実施例１‐１と同様の方法で、実施例１‐１２の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは３０ｎｍであり、ヤング率は３００ＧＰａであった。半導体層１３の厚さは５０ｎｍであり、ヤング率は１２０ＧＰａであった。
［実施例１‐１３］
実施例１‐１において、半導体層１３を成膜する際のターゲット電力を２５０Ｗに変更し、成膜時間を５０分に変更した以外は、実施例１‐１と同様の方法で、実施例１‐１３の薄膜トランジスタを得た。半導体層１３の厚さは５０ｎｍであり、ヤング率は１００ＧＰａであった。
［実施例１‐１４］
実施例１‐１において、半導体層１３を形成する際の成膜時間を１５分に変更した以外は、実施例１‐１と同様の方法で、実施例１‐１４の薄膜トランジスタを得た。半導体層１３の厚さは３０ｎｍであり、ヤング率は１５０ＧＰａであった。
［実施例１‐１５］
実施例１‐１において、半導体層１３を形成する際の成膜時間を７．５分に変更した以外は、実施例１‐１と同様の方法で、実施例１‐１５の薄膜トランジスタを得た。半導体層１３の厚さは１５ｎｍであり、ヤング率は１５０ＧＰａであった。
［実施例１‐１６］
実施例１‐１において、半導体層１３を形成する際の成膜時間を１５分に変更し、かつ、ターゲット電力を２５０Ｗに変更した以外は、実施例１‐１と同様の方法で、実施例１‐１６の薄膜トランジスタを得た。半導体層１３の厚さは１５ｎｍであり、ヤング率は１００ＧＰａであった。
［実施例１‐１７］
実施例１‐１において、半導体層１３を形成する際のターゲット電力を５００Ｗに変更し、成膜時間を２３分に変更した以外は、実施例１‐１と同様の方法で、実施例１‐１７の薄膜トランジスタを得た。半導体層１３の厚さは５０ｎｍであり、ヤング率は１６０ＧＰａであった。
［実施例１‐１８］
実施例１‐１において、半導体層１３を形成する際の成膜時間を３０分に変更した以外は、実施例１‐１と同様の方法で、実施例１‐１８の薄膜トランジスタを得た。半導体層１３の厚さは６０ｎｍであり、ヤング率は１５０ＧＰａであった。
［実施例１‐１９］
実施例１‐１において、半導体層１３を形成する際の成膜時間を１７分に変更し、かつ、ターゲット電力を２００Ｗに変更した以外は、実施例１‐１と同様の方法で、実施例１‐１９の薄膜トランジスタを得た。半導体層１３の厚さは１５ｎｍであり、ヤング率は９０ＧＰａであった。
［実施例１‐２０］
実施例１‐１において、半導体層１３を形成する際の成膜時間を９分に変更し、かつ、ターゲット電力を４００Ｗに変更した以外は、実施例１‐１と同様の方法で、実施例１‐２０の薄膜トランジスタを得た。半導体層１３の厚さは１０ｎｍであり、ヤング率は１４０ＧＰａであった。
［比較例１‐１］
実施例１‐１において、第１ゲート絶縁膜２１を形成するアクリルポリマー溶液を希釈溶媒であるプロピレングリコールモノメチルエーテルアセテートで３倍に希釈し、第１ゲート絶縁膜２１を形成する際のスピンコート条件を以下のように変更した以外は、実施例１‐１と同様の方法で、比較例１‐１の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは９０ｎｍであり、ヤング率は２０ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：３３００ｒｐｍ／３０秒
［比較例１‐２］
実施例１‐１において、第１ゲート絶縁膜２１を形成する際のスピンコート条件を以下のように変更した以外は、実施例１と同様の方法で、比較例１‐２の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは１６００ｎｍであり、ヤング率は２０ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：３８０ｒｐｍ／３０秒
［比較例１‐３］
実施例１において、第１ゲート絶縁膜２１を形成するアクリルポリマー溶液を希釈溶媒であるプロピレングリコールモノメチルエーテルアセテートで３倍に希釈し、第１ゲート絶縁膜２１を形成する際のスピンコート条件を以下のように変更し、焼成温度を１８０℃に変更した以外は、実施例１と同様の方法で、比較例１‐３の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは１００ｎｍであり、ヤング率は２ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：２８４０ｒｐｍ／３０秒
［比較例１‐４］
実施例１‐１において、第１ゲート絶縁膜２１を形成する際のスピンコート条件を以下のように変更し、焼成温度を２３０℃に変更した以外は、実施例１‐１と同様の方法で、比較例１‐４の薄膜トランジスタを得た。第１ゲート絶縁膜２１の厚さは１１００ｎｍであり、ヤング率は３０ＧＰａであった。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：６３０ｒｐｍ／３０秒
［比較例１‐５］
実施例１‐９において、第２ゲート絶縁膜２２を形成する際の成膜時間を３秒に変更し、かつ、高周波電力を１０００Ｗに変更した以外は、実施例１‐９と同様の方法で、比較例１‐５の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは１ｎｍであり、ヤング率は９０ＧＰａであった。
［比較例１‐６］
実施例１‐１において、第２ゲート絶縁膜２２を形成する際の成膜時間を１２０秒に変更した以外は、実施例１‐１と同様の方法で、比較例１‐６の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは４０ｎｍであり、ヤング率は３００ＧＰａであった。
［比較例１‐７］
実施例１‐９において、第２ゲート絶縁膜２２を形成する際の成膜時間を１０秒に変更し、かつ、高周波電力を４５０Ｗに変更した以外は、実施例１‐９と同様の方法で、比較例１‐７の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは２ｎｍであり、ヤング率は４０ＧＰａであった。
［比較例１‐８］
実施例１‐１において、第２ゲート絶縁膜２２を形成する際の成膜時間を８５秒に変更し、かつ、高周波電力を１２００Ｗに変更した以外は、実施例１‐１と同様の方法で、比較例１‐８の薄膜トランジスタを得た。第２ゲート絶縁膜２２の厚さは３０ｎｍであり、ヤング率は３２０ＧＰａであった。
［評価方法］
実施例１‐１から１‐２０、および、比較例１‐１から１‐８の薄膜トランジスタについて、半導体パラメータアナライザ（Ｂ１５００Ａ、アジレント・テクノロジー（株）製）を用いることによって、伝達特性を測定した。そして、移動度およびオンオフ比を算出した。この際に、移動度における有効数字を小数点第１位に設定し、かつ、オンオフ比の有効数字を１の位に設定した。
移動度の減少率、および、オンオフ比の差分値の算出に用いた屈曲試験では、各薄膜トランジスタを１ｍｍの直径を有した金属性の棒に巻き付けた。そして、屈曲試験前の移動度に対する、屈曲試験前の移動度と屈曲試験後の移動度の差分値の割合を、移動度の減少率として算出した。また、屈曲試験前のオンオフ比と屈曲試験後のオンオフ比との差分値を算出した。
［評価結果］
図３および図４を参照して、評価結果を説明する。図３は、実施例１‐１から１‐２０の薄膜トランジスタについて、第１ゲート絶縁膜２１の厚さＴ１（ｎｍ）、ヤング率Ｅ１（ＧＰａ）、および、厚さＴ１とヤング率Ｅ１との積Ｔ１Ｅ１（ｎｍ・ＧＰａ）を示している。また、図３は、実施例１‐１から１‐２０の薄膜トランジスタについて、第２ゲート絶縁膜２２の厚さＴ２（ｎｍ）、ヤング率Ｅ２（ＧＰａ）、および、厚さＴ２とヤング率Ｅ２との積Ｔ２Ｅ２（ｎｍ・ＧＰａ）を示している。そして、図３は、実施例１‐１から１‐２０の薄膜トランジスタについて、半導体層１３の厚さＴ３（ｎｍ）、ヤング率Ｅ３（ＧＰａ）、および、厚さＴ３とヤング率Ｅ３との積Ｔ３Ｅ３を示している。さらに、図３は、実施例１‐１から１‐２０の薄膜トランジスタについて、移動度、移動度の減少率、屈曲試験前のオンオフ比の桁数、および、オンオフ比の差分値の桁数を示している。
これに対して、図４は、比較例１‐１から１‐８の薄膜トランジスタについて、第１ゲート絶縁膜２１の厚さＴ１（ｎｍ）、ヤング率Ｅ１（ＧＰａ）、および、厚さＴ１とヤング率Ｅ１との積Ｔ１Ｅ１（ｎｍ・ＧＰａ）を示している。また、図４は、比較例１‐１から１‐８の薄膜トランジスタについて、第２ゲート絶縁膜２２の厚さＴ２（ｎｍ）、ヤング率Ｅ２（ＧＰａ）、および、厚さＴ２とヤング率Ｅ２との積Ｔ２Ｅ２（ｎｍ・ＧＰａ）を示している。そして、図４は、比較例１‐１から１‐８の薄膜トランジスタについて、半導体層１３の厚さＴ３（ｎｍ）、ヤング率Ｅ３（ＧＰａ）、および、厚さＴ３とヤング率Ｅ３との積Ｔ３Ｅ３を示している。さらに、図４は、比較例１‐１から１‐８の薄膜トランジスタについて、移動度、移動度の減少率、屈曲試験前のオンオフ比の桁数、および、オンオフ比の差分値の桁数を示している。
図３および図４が示すように、屈曲試験の前において、実施例１‐１から１‐２０の薄膜トランジスタの移動度、および、比較例１‐１から１‐８の薄膜トランジスタの移動度は、いずれも１０．０ｃｍ２／Ｖｓ以上という高い値であることが認められた。一方で、比較例１‐２、および、１‐４から１‐８の薄膜トランジスタにおいて、移動度の減少率は５０％以上という高い値であった。なお、比較例１‐１，１‐３の薄膜トランジスタでは、屈曲試験後において薄膜トランジスタが動作しなかったため、移動度の減少率を測定することができなかった。
これに対して、実施例１‐１７から１‐２０の薄膜トランジスタにおいて、移動度の減少率は１３．０％以下という低い値であり、実施例１‐１から１‐１６の薄膜トランジスタにおいて、移動度の減少率は２．８％以下というさらに低い値であることが認められた。
まず、実施例１‐１から実施例１‐２０の薄膜トランジスタと、比較例１‐１から１‐４の薄膜トランジスタとの比較から、第１ゲート絶縁膜２１の厚さが１００ｎｍ以上１５００ｎｍ以下の範囲内に含まれ、かつ、第１ゲート絶縁膜２１の厚さとヤング率との積が２０００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下の範囲内に含まれる場合に、移動度の減少率が低められることが認められた。
これに対して、比較例１‐１の薄膜トランジスタでは、第２ゲート絶縁膜２２を形成する際のプラズマダメージによる膜質の劣化が顕著になる程度に第１ゲート絶縁膜２１の厚さが薄く、これによって、薄膜トランジスタの屈曲により、第１ゲート絶縁膜２１の絶縁性が低下したと考えられる。また、比較例１‐３の薄膜トランジスタでは、第２ゲート絶縁膜２２を形成する際のプラズマダメージによる膜質の劣化が顕著になる程度に第１ゲート絶縁膜２１のヤング率が低く、これによって、薄膜トランジスタの屈曲により、第１ゲート絶縁膜２１の絶縁性が低下したと考えられる。
比較例１‐２の薄膜トランジスタでは、第１ゲート絶縁膜２１が厚いことによって薄膜トランジスタが屈曲した際に第１ゲート絶縁膜２１に生じる歪みエネルギーが大きくなり、これによって、薄膜トランジスタが屈曲した際に第１ゲート絶縁膜２１および第２ゲート絶縁膜２２に割れが生じやすくなると考えられる。加えて、比較例１‐２の薄膜トランジスタでは、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との界面における密着性が低下したと考えられる。また、比較例１‐４の薄膜トランジスタでは、第１ゲート絶縁膜２１のヤング率が高いことによって第１ゲート絶縁膜２１が変形しにくくなり、これによって、薄膜トランジスタが屈曲した際に第１ゲート絶縁膜２１および第２ゲート絶縁膜２２に割れが生じやすくなると考えられる。加えて、比較例１‐４の薄膜トランジスタでは、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との界面における密着性が低下したと考えられる。
また、実施例１‐１から１‐２０の薄膜トランジスタと、比較例１‐５から１‐８の薄膜トランジスタとの比較から、第２ゲート絶縁膜２２の厚さが２ｎｍ以上３０ｎｍ以下の範囲内に含まれ、かつ、第２ゲート絶縁膜２２の厚さとヤング率との積が１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下の範囲内に含まれる場合に、移動度の減少率が低められることが認められた。
これに対して、比較例１‐５の薄膜トランジスタでは、第２ゲート絶縁膜２２の膜質が劣化する程度に第２ゲート絶縁膜２２の厚さが薄いから、第２ゲート絶縁膜２２と半導体層１３との界面の状態が不安定であると考えられる。そのため、比較例１‐５の薄膜トランジスタでは、薄膜トランジスタの屈曲による移動度の減少率が高くなると考えられる。また、比較例１‐７の薄膜トランジスタでは、第２ゲート絶縁膜の膜質が劣化する程度にヤング率が低いから、第２ゲート絶縁膜２２と半導体層１３との界面の状態が不安定であると考えられる。そのため、比較例１‐７の薄膜トランジスタでは、薄膜トランジスタの屈曲による移動度の減少率が高くなると考えられる。
比較例１‐６の薄膜トランジスタでは、第２ゲート絶縁膜２２が厚いことによって薄膜トランジスタが屈曲した際に第２ゲート絶縁膜２２に生じる歪みエネルギーが大きくなり、これによって、薄膜トランジスタが屈曲した際に第２ゲート絶縁膜２２に割れが生じやすくなると考えられる。加えて、比較例１‐６の薄膜トランジスタでは、第２ゲート絶縁膜２２と第１ゲート絶縁膜２１との界面、および、第２ゲート絶縁膜２２と半導体層１３との界面における密着性が低下したと考えられる。また、比較例１‐８の薄膜トランジスタでは、第２ゲート絶縁膜２２のヤング率が高いことによって第２ゲート絶縁膜２２が変形しにくくなり、これによって、薄膜トランジスタが屈曲した際に第２ゲート絶縁膜２２に割れが生じやすくなると考えられる。加えて、比較例１‐８の薄膜トランジスタでは、第２ゲート絶縁膜２２と第１ゲート絶縁膜２１との界面、および、第２ゲート絶縁膜２２と半導体層１３との界面における密着性が低下したと考えられる。
こうした比較例１‐１から１‐８の薄膜トランジスタに対して、実施例１‐１から１‐２０の薄膜トランジスタによれば、第１ゲート絶縁膜２１および第２ゲート絶縁膜２２の両方において、膜質の劣化、割れ、および、密着性の低下が抑えられるから、移動度の減少率が低められたと考えられる。
次に、実施例１‐１から１‐１６の薄膜トランジスタと、実施例１‐１７から１‐２０の薄膜トランジスタとの比較から、半導体層１３の厚さが１５ｎｍ以上５０ｎｍ以下の範囲内に含まれ、かつ、厚さとヤング率との積が１５００ｎｍ・ＧＰａ以上７５００ｎｍ・ＧＰａ以下の範囲内に含まれることによって、移動度の減少率がさらに低められることが認められた。
これに対して、実施例１‐１７の薄膜トランジスタでは、半導体層１３のヤング率が高いことによって半導体層１３が変形しにくくなり、これによって、薄膜トランジスタが屈曲した際に半導体層１３に割れが生じやすくなると考えられる。加えて、実施例１‐１７の薄膜トランジスタでは、第２ゲート絶縁膜２２と半導体層１３との界面における密着性が低下しやすいと考えられる。また、実施例１‐１８の薄膜トランジスタでは、半導体層１３が厚いことによって薄膜トランジスタが屈曲した際に半導体層１３に生じる歪みエネルギーが大きくなり、これによって、薄膜トランジスタが屈曲した際に半導体層１３に割れが生じやすくなると考えられる。加えて、実施例１‐１７の薄膜トランジスタでは、第２ゲート絶縁膜２２と半導体層１３との界面における密着性が低下しやすいと考えられる。
実施例１‐１９の薄膜トランジスタでは、半導体層１３の膜質が劣化しやすい程度に半導体層のヤング率が低いから、第２ゲート絶縁膜２２と半導体層１３との界面の状態が不安定であると考えられる。そのため、実施例１‐１９の薄膜トランジスタでは、薄膜トランジスタの屈曲による移動度の減少率が高くなりやすいと考えられる。また、実施例１‐２０の薄膜トランジスタでは、半導体層１３の膜質が劣化しやすい程度に半導体層１３の厚さが薄いから、第２ゲート絶縁膜２２と半導体層１３との界面の状態が不安定であると考えられる。そのため、実施例１‐２０の薄膜トランジスタでは、薄膜トランジスタの屈曲による移動度の減少率が高くなりやすいと考えられる。
こうした実施例１‐１７から１‐２０の薄膜トランジスタに対して、実施例１‐１から１‐１６の薄膜トランジスタによれば、半導体層１３において、膜質の劣化、割れ、および、密着性の低下が抑えられるから、移動度の減少率がさらに低められたと考えられる。
また、実施例１‐１から１‐２０、および、比較例１‐１から１‐８の薄膜トランジスタでは、屈曲試験前のオンオフ比における桁数が９桁であることが認められた。そして、実施例１‐１から１‐２０の薄膜トランジスタでは、オンオフ比の差分値における桁数が０桁であることが認められた。
これに対して、比較例１‐２の薄膜トランジスタでは、オンオフ比の差分値における桁数が５桁であり、比較例１‐４，１‐６，１‐８の薄膜トランジスタでは、オンオフ比の差分値における桁数が６桁であることが認められた。また、比較例１‐５，１‐７の薄膜トランジスタでは、オンオフ比の差分値が２桁であることが認められた。
こうした結果から、比較例１‐２，１‐４では、上述したように第１ゲート絶縁膜２１および第２ゲート絶縁膜２２に割れが生じやすくなり、また、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との界面における密着性が低下するから、オン電流が低下し、結果として、オンオフ比の差分値が大きくなると考えられる。
また、比較例１‐６，１‐８の薄膜トランジスタでは、第２ゲート絶縁膜２２の割れ、ひいては、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との界面、および、第２ゲート絶縁膜２２と半導体層１３との界面における密着性が低下するから、オン電流が低下し、結果として、オンオフ比の差分値が大きくなると考えられる。そして、比較例１‐５，１‐７では、第２ゲート絶縁膜２２と半導体層１３との界面の状態が不安定であるから、オン電流が低下し、結果として、オンオフ比の差分値が大きくなると考えられる。
これに対して、実施例１‐１から１‐２０の薄膜トランジスタでは、上述したように、第１ゲート絶縁膜２１および第２ゲート絶縁膜２２に割れが生じることが抑えられるから、屈曲試験後においてオン電流の低下が抑えられ、結果として、オンオフ比の差分値が大きくなることが抑えられると考えられる。
以上説明したように、薄膜トランジスタ、および、薄膜トランジスタの製造方法の第１実施形態によれば、以下に記載の効果を得ることができる。
（１‐１）上述した条件１および条件２を満たす構成であれば、薄膜トランジスタが屈曲した際に、第１ゲート絶縁膜２１および第２ゲート絶縁膜２２そのものが劣化すること、および、第１ゲート絶縁膜２１と第２ゲート絶縁膜２２との界面の状態が劣化することが抑えられる。これによって、薄膜トランジスタの屈曲による移動度の減少率が低められる。結果として、可撓性基板１１の曲げに対する薄膜トランジスタの電気的な耐久性が高められる。
（１‐２）上述した条件３を満たす構成であれば、薄膜トランジスタが屈曲した際に、半導体層１３そのものが劣化すること、および、半導体層１３と第２ゲート絶縁膜２２との界面の状態が劣化することが抑えられ、これによって、薄膜トランジスタの屈曲による移動度の減少率がさらに低められる。結果として、可撓性基板１１の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
［第２実施形態］
図５から図１１を参照して、薄膜トランジスタ、および、薄膜トランジスタの製造方法の第２実施形態を説明する。第２実施形態の薄膜トランジスタは、保護層を備える点において第１実施形態の薄膜トランジスタと異なっている。以下では、第２実施形態における第１実施形態との相違点を詳しく説明する一方で、第２実施形態において第１実施形態と共通する構成には、第１実施形態と同一の符号を付すことによって、当該構成の詳しい説明を省略する。
なお、図５は、薄膜トランジスタが有する多層構造の第３例を示し、図６は、薄膜トランジスタが有する多層構造の第４例を示す。以下では、図５、図６のそれぞれを視座として、薄膜トランジスタの各構成要素における上面および下面を記載する。
また、薄膜トランジスタにおけるソースとドレインとは、薄膜トランジスタの駆動回路の動作によって定まるため、第１の電極層がソースからドレインに機能を替えてもよく、かつ、第２の電極層がドレインからソースに機能を替えてもよい。
［多層構造］
図５が示すように、薄膜トランジスタの第３例は、トップゲート・ボトムコンタクト型トランジスタである。以下では、当該トップゲート・ボトムコンタクト型トランジスタのうち、ボトムゲート・ボトムコンタクト型トランジスタ、すなわち薄膜トランジスタの第１例と異なる構成について主に説明する。
薄膜トランジスタの第３例は、保護層３１を備えている。保護層３１は、絶縁性を有する層である。保護層３１は、半導体層１３と、ソース電極層１４およびドレイン電極層１５とに挟まれている。保護層３１は、半導体層１３と、第２ゲート絶縁膜２２の一部とを覆っている。保護層３１は、第１貫通孔３１Ｈ１と第２貫通孔３１Ｈ２とを備えている。各貫通孔３１Ｈ１，３１Ｈ２は、保護層３１の厚さ方向に沿って、すなわちチャンネル深さ方向Ｚに沿って保護層３１を貫通している。
半導体層１３の上面１３Ｓは、第１領域１３Ｓ１と第２領域１３Ｓ２とを含んでいる。第１領域１３Ｓ１は、保護層３１の第１貫通孔３１Ｈ１に露出している。第２領域１３Ｓ２は、保護層３１の第２貫通孔３１Ｈ２に露出している。すなわち、保護層３１は、半導体層１３の上面１３Ｓにおける第１領域１３Ｓ１と第２領域１３Ｓ２とが保護層３１から露出するように、半導体層１３を覆っている。
ソース電極層１４は、保護層３１上に位置する部分と、第１貫通孔３１Ｈ１内に充填された部分とを備えている。ソース電極層１４は、第１貫通孔３１Ｈ１内に充填された部分において、半導体層１３の第１領域１３Ｓ１に接している。ドレイン電極層１５は、保護層３１上に位置する部分と、第２貫通孔３１Ｈ２内に充填された部分とを備えている。ドレイン電極層１５は、第２貫通孔３１Ｈ２内に充填された部分において、半導体層１３の第２領域１３Ｓ２に接している。
薄膜トランジスタの第３例において、半導体層１３のなかの第１貫通孔３１Ｈ１と第２貫通孔３１Ｈ２との間の領域が、チャンネル領域Ｃである。
図６が示すように、薄膜トランジスタの第４例は、トップゲート・ボトムコンタクト型トランジスタである。以下では、当該トップゲート・ボトムコンタクト型トランジスタのうち、ボトムゲート・ボトムコンタクト型トランジスタ、すなわち薄膜トランジスタの第１例と異なる構成について主に説明する。
薄膜トランジスタの第４例は、保護層３１を備えている。保護層３１は、半導体層１３の一部を覆っている。半導体層１３の上面１３Ｓは、チャンネル長方向Ｘの各端部に、半導体層１３から露出した領域を有している。半導体層１３の上面１３Ｓから露出した領域の一方が、第１領域１３Ｓ１であり、他方が第２領域１３Ｓ２である。すなわち、保護層３１は、半導体層１３の上面１３Ｓにおける第１領域１３Ｓ１と第２領域１３Ｓ２とが保護層３１から露出するように半導体層１３を覆っている。
ソース電極層１４は、保護層３１の一部、半導体層１３の第１領域１３Ｓ１、および、第２ゲート絶縁膜２２の一部を覆っている。ソース電極層１４は、第１領域１３Ｓ１に接している。ドレイン電極層１５は、保護層３１の一部、半導体層１３の第２領域１３Ｓ２、および、第２ゲート絶縁膜２２の一部を覆っている。ドレイン電極層１５は、第２領域１３Ｓ２に接している。
薄膜トランジスタの第４例において、半導体層１３のなかの保護層３１によって覆われた領域が、チャンネル領域Ｃである。
［保護層］
本開示の保護層３１は、薄膜トランジスタの製造過程において、半導体層１３を、保護層３１を形成した後の工程において保護する機能を有する。薄膜トランジスタの製造過程において、半導体層１３を形成した後に、ソース電極層１４およびドレイン電極層１５が形成される。ソース電極層１４およびドレイン電極層１５は、例えば、各電極層１４，１５を形成するための金属膜を形成し、次いで、金属膜をエッチングすることによって形成される。
金属膜のエッチングには、ウェットエッチングまたはドライエッチングが用いられる。ウェットエッチングでは、エッチング液が金属膜のエッチャントとして用いられる。一方で、ドライエッチングでは、エッチングガスが金属膜のエッチャントとして用いられる。これらのエッチャントが半導体層１３と反応することによって、半導体層１３が劣化する場合がある。
そのため、金属膜がエッチングされる工程において、半導体層１３が保護層３１によって覆われていることによって、半導体層１３がエッチャントに触れることが抑えられるから、半導体層１３の劣化が抑えられる。
一方、保護層３１は、薄膜トランジスタが製造された後において、薄膜トランジスタが配置される雰囲気から半導体層１３を保護する機能を有する。薄膜トランジスタにおいて、半導体層１３が保護層３１によって覆われることによって、例えば、大気中の水分が半導体層１３に触れることが抑えられるから、半導体層１３の劣化が抑えられる。
保護層３１を構成する材料は、有機高分子化合物または有機無機複合材料であってよい。有機高分子化合物は、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、アクリルポリマー、エポキシポリマー、アモルファスフッ素ポリマーを含むフッ素系ポリマー、メラミンポリマー、フランポリマー、キシレンポリマー、ポリアミドイミドポリマー、シリコーンポリマー、シクロオレフィンポリマーからなる群から選択される少なくとも一種であってよい。
有機無機複合材料は、例えば、有機高分子化合物と、無機化合物から形成された粒子の混合物であってよい。ただし、無機化合物から形成された粒子は、ナノ粒子、すなわち、数ｎｍ以上数百ｎｍ以下の範囲に含まれる大きさを有した粒子である。
あるいは、有機無機複合材料は、有機化合物としての特性を有した原子団と、無機化合物としての特性を有した原子団とを含む分子構造を有してもよい。こうした有機無機複合材料の一例は、シルセスキオキサンである。シルセスキオキサンは、無機化合物としての特性を有する原子団である珪素と酸素とから形成された骨格を有し、かつ、有機化合物としての特性を有する原子団である有機基とを分子構造中に含んでいる。
保護層３１は、単層膜でもよいし、多層膜でもよい。保護層３１が多層膜である場合、保護層３１を構成する層の構成材料は、それぞれ有機高分子化合物または有機無機複合材料である。
エッチング法を用いたソース電極層１４およびドレイン電極層１５のパターニングによる半導体層１３の劣化を抑える観点では、保護層３１の厚さは、４０ｎｍ以上であることが好ましい。また、薄膜トランジスタが配置される雰囲気に起因した半導体層１３の劣化を抑える観点でも、保護層３１の厚さは、４０ｎｍ以上であることが好ましい。
ソース電極層１４およびドレイン電極層１５と、半導体層１３との良好なコンタクトを形成する観点では、保護層３１の厚さは、１０００ｎｍ以下であることが好ましい。特に、図３が示すように、保護層３１の貫通孔３１Ｈ１，３１Ｈ２を介してソース電極層１４およびドレイン電極層１５を半導体層１３に導通させる場合には、保護層３１の厚さが厚すぎるために、貫通孔３１Ｈ１，３１Ｈ２を画定する面に段差が形成されることがある。これによって、電極層１４，１５と半導体層１３との間において、導通不良が生じる可能性がある。
これらの効果を得る実効性を高め、保護層３１における厚さの均一性を高め、かつ、保護層３１の形成に要するコストを低減する観点では、保護層３１の厚さは、５０ｎｍ以上５００ｎｍ以下の範囲に含まれることが特に好ましい。
ソース電極層１４とドレイン電極層１５との間における絶縁性を十分に保持する観点では、保護層３１の抵抗率は、１×１０１１Ω・ｃｍ以上であることが好ましく、１×１０１３Ω・ｃｍ以上であることがより好ましい。
保護層３１のヤング率は、３ＧＰａ以上２０ＧＰａ以下である。保護層３１のヤング率が３ＧＰａ以上であることによって、保護層３１の膜質の低下が抑えられる。保護層３１のヤング率が２０ＧＰａ以下であることによって、保護層３１の屈曲性の低下が抑えられる。保護層３１のヤング率は、ＩＳＯ１４５７７に準拠した方法によって測定された値である。
保護層３１は、以下の条件４を満たすことが好ましい。
（条件４）厚さが４０ｎｍ以上１０００ｎｍ以下の範囲内に含まれ、かつ、厚さとヤング率との積が１２０ｎｍ・ＧＰａ以上２００００ｎｍ・ＧＰａ以下の範囲内に含まれる。
保護層３１が条件４を満たすことによって、保護層３１の膜質の低下と屈曲性の低下とが抑えられるから、半導体層１３と保護層３１との界面が不安定化することが抑えられる。これにより、ソース電極層１４とドレイン電極層１５との間においてリークパスの形成が抑えられる。そのため、薄膜トランジスタの屈曲に起因したソース電極層１４とドレイン電極層１５との間のリーク電流が抑えられるから、薄膜トランジスタの屈曲後においても、薄膜トランジスタのオフ電流を低く維持することが可能である。それゆえに、薄膜トランジスタの屈曲前におけるオンオフ比と、薄膜トランジスタの屈曲後におけるオンオフ比との差を抑えることが可能である。結果として、可撓性基板１１の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
なお、保護層３１は、酸化珪素、窒化珪素、または、酸化窒化珪素から構成されてもよい。この場合には、保護層３１のヤング率は、５０ＧＰａ以上１５０ＧＰａ以下の範囲内に含まれる。保護層３１のヤング率が５０ＧＰａ以上であることによって、保護層３１の膜質の低下が抑えられる。保護層３１のヤング率が１５０ＧＰａ以下であることによって、保護層３１の屈曲性の低下が抑えられる。保護層３１のヤング率は、ＩＳＯ１４５７７に準拠した方法によって測定された値である。
保護層３１は、以下の条件５を満たす。
（条件５）厚さが４０ｎｍ以上６０ｎｍ以下の範囲内に含まれ、かつ、厚さとヤング率との積が２０００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下の範囲内に含まれる。
保護層３１が条件５を満たすことによって、保護層３１の膜質の低下と屈曲性の低下とが抑えられるから、保護層３１の割れが抑えられ、ひいては保護層３１に覆われた半導体層１３の割れも抑えられる。これにより、薄膜トランジスタの屈曲による移動度の減少率が低められる。
また、保護層３１の膜質の低下と屈曲性の低下とが抑えられるから、半導体層１３と保護層３１との界面が不安定化することが抑えられる。これにより、ソース電極層１４とドレイン電極層１５との間においてリークパスの形成が抑えられる。そのため、薄膜トランジスタの屈曲に起因したソース電極層１４とドレイン電極層１５との間のリーク電流が抑えられるから、薄膜トランジスタの屈曲後においても、薄膜トランジスタのオフ電流を低く維持することが可能である。それゆえに、薄膜トランジスタの屈曲前におけるオンオフ比と、薄膜トランジスタの屈曲後におけるオンオフ比との差を抑えることが可能である。結果として、可撓性基板１１の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
［薄膜トランジスタの製造方法］
保護層３１を有するボトムゲート・トップコンタクト型トランジスタの製造方法における一例を説明する。ボトムゲート・トップコンタクト型トランジスタの製造方法は、可撓性基板１１にゲート電極層１２を形成する第１工程、ゲート電極層１２に第１ゲート絶縁膜２１を積層する第２工程、および、第１ゲート絶縁膜２１に第２ゲート絶縁膜２２を積層する第３工程を含む。また、ボトムゲート・トップコンタクト型トランジスタの製造方法は、第２ゲート絶縁膜２２に半導体層１３を積層する第４工程、半導体層１３上に保護層３１を積層する第５工程、および、保護層３１の積層後に、ソース電極層１４とドレイン電極層１５とを積層する第６工程を含む。
第１工程において、ゲート電極層１２は、ゲート電極層１２の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ゲート電極層１２は、ゲート電極層１２となる電極膜を成膜した後に、エッチング法を用いて電極膜をゲート電極層１２の形状に加工する方法によって形成されてもよい。
ゲート電極層１２の形成に用いる成膜方法は、例えば、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、導電性ペーストを用いるスピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種であってよい。あるいは、ゲート電極層１２の形成に用いる成膜方法は、例えば、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法からなる群から選択される少なくとも一種であってよい。
第２工程において、第１ゲート絶縁膜２１は、第１ゲート絶縁膜２１の形状に追従したマスクを用いる塗布法によって形成されてもよい。あるいは、第１ゲート絶縁膜２１は、第１ゲート絶縁膜２１となる塗布膜を形成した後に、塗布膜をフォトリソグラフィー法で第１ゲート絶縁膜２１の形状に加工する方法によって形成されてもよい。
第１ゲート絶縁膜２１の形成に用いる塗布法は、例えば、有機高分子化合物または有機無機複合材料を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、グラビアオフセット印刷法、インクジェット法からなる群から選択される少なくとも一種であってよい。塗布法では、塗布液からなる液状膜を焼成することによって塗布膜を形成する。第１ゲート絶縁膜２１の形成にフォトリソグラフィー法を用いる場合、塗布液は、感光性を有したポリマーを含む。
第３工程において、第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、第２ゲート絶縁膜２２は、第２ゲート絶縁膜２２となる絶縁膜を形成した後に、エッチング法を用いて絶縁膜を第２ゲート絶縁膜２２の形状に加工する方法によって形成されてもよい。
第２ゲート絶縁膜２２の形成に用いる成膜方法は、例えば、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法、スパッタ法、ＡＬＤ法、ゾルゲル法からなる群から選択される少なくとも一種であってよい。あるいは、第２ゲート絶縁膜２２の形成に用いる成膜方法は、例えば、無機高分子化合物の前駆体を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法であってよい。
第４工程において、半導体層１３は、半導体層１３の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、半導体層１３は、半導体層１３となる半導体膜を形成した後に、エッチング法を用いて半導体膜を半導体層１３の形状に加工する方法によって形成されてもよい。
半導体層１３は、スパッタ法、ＣＶＤ法、ＡＬＤ法、または、ゾルゲル法によって形成される。スパッタ法は、可撓性基板１１に直流電圧を印加したＤＣスパッタ法、あるいは、成膜空間に高周波を印加したＲＦスパッタ法を含む。不純物の添加法は、例えば、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などであってよい。あるいは、半導体層１３の形成に用いる成膜方法は、例えば、無機高分子化合物の前駆体を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法であってよい。
第５工程において、保護層３１は、保護層３１の形状に追従したマスクを用いる塗布法によって形成されてもよい。あるいは、保護層３１は、保護層３１となる塗布膜を形成した後に、塗布膜をフォトリソグラフィー法で保護層３１の形状に加工する方法によって形成されてもよい。
保護層３１の形成に用いる塗布法は、例えば、有機高分子化合物または有機無機複合材料を含む塗布液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法からなる群から選択される少なくとも一種であってよい。塗布法では、塗布液からなる液状膜を焼成することによって塗布膜を形成する。保護層３１の形成にフォトリソグラフィー法を用いる場合、塗布液は、感光性を有したポリマーを含む。
第５工程では、半導体層１３の上面１３Ｓに、保護層３１から露出した第１領域１３Ｓ１と第２領域１３Ｓ２が形成される。第１領域１３Ｓ１は、ソース電極層１４と接続される領域である。第２領域１３Ｓ２は、ドレイン電極層１５と接続される領域である。
第６工程において、ソース電極層１４、および、ドレイン電極層１５は、電極層の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ソース電極層１４、および、ドレイン電極層１５は、電極層１４，１５となる電極膜を成膜した後に、エッチング法を用いて電極膜をソース電極層１４、および、ドレイン電極層１５の形状に加工する方法によって形成されてもよい。
ソース電極層１４、および、ドレイン電極層１５の形成に用いる成膜方法は、例えば、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、導電性ペーストを用いるスピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種であってよい。あるいは、ソース電極層１４、および、ドレイン電極層１５の形成に用いる成膜方法は、例えば、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法であってよい。
［実施例］
［実施例２‐１］
実施例２‐１では、図５が示す構造を有したトップゲート・ボトムコンタクト型トランジスタを得た。
まず、可撓性基板１１として２０μｍの厚さを有したポリイミドフィルムを準備した。ゲート電極層１２として８０ｎｍの厚さを有したＡｌＮｄ膜を形成した。この際に、ＤＣマグネトロンスパッタ装置を用いて、ＡｌＮｄ膜を室温成膜した後に、フォトリソグラフィー法を用いてＡｌＮｄ膜上にレジストパターンを形成した。次いで、ＡｌＮｄ膜をウェットエッチングし、そして、レジストパターンをＡｌＮｄ膜から剥離することによって、ゲート電極層１２を得た。ＡｌＮｄ膜の成膜条件を以下に示す。
＜ＡｌＮｄ膜の成膜条件＞
・ターゲット組成比 ：Ａｌ（ａｔ％）：Ｎｄ（ａｔ％）＝９８：２
・スパッタガス ：アルゴン
・スパッタガス流量 ：１００ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ（ＤＣ）
・基板温度 ：室温
次いで、第１ゲート絶縁膜２１として１５００ｎｍの厚さを有するアクリルポリマー膜を形成した。アクリルポリマー膜を形成する際には、まず、スピンコート法を用いて、有機高分子化合物であるアクリルポリマーを含むアクリルポリマー溶液を可撓性基板１１およびゲート電極層１２の上面に塗布することによって塗布膜を形成した。次いで、塗布膜を焼成することによって、第１ゲート絶縁膜２１としてのアクリルポリマー膜を得た。
その後、触針式段差計（Ｄｅｋｔａｋ ６Ｍ、ブルカージャパン（株）製）を用いて、第１ゲート絶縁膜２１の厚さを測定した。また、微小硬さ試験機（ＴＩ Ｐｒｅｍｉｅｒ、ブルカージャパン（株）製）を用いて、第１ゲート絶縁膜２１のヤング率を測定した。第１ゲート絶縁膜２１のヤング率は、２０ＧＰａであった。
スピンコート法による上記アクリルポリマー膜の成膜条件を以下に示す。
＜アクリルポリマー膜の成膜条件＞
・基板回転速度 ：４２０ｒｐｍ／３０秒
・焼成温度 ：２２０℃
・焼成時間 ：１時間
プラズマＣＶＤ装置を用いて、アクリルポリマー膜の上面に３０ｎｍの厚さを有する窒化珪素膜を形成した。次いで、窒化珪素膜上にフォトリソグラフィー法を用いてレジストパターンを形成し、そして、窒化珪素膜をドライエッチングした後に、レジストパターンを剥離することによって、第２ゲート絶縁膜２２を得た。その後、触針式段差計（同上）を用いて、第２ゲート絶縁膜２２の厚さを測定した。また、微小硬さ試験機（同上）を用いて、第２ゲート絶縁膜のヤング率を測定した。第２ゲート絶縁膜２２のヤング率は、３００ＧＰａであった。
プラズマＣＶＤ装置を用いた窒化珪素膜の成膜条件を以下に示す。
＜窒化珪素膜の成膜条件＞
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
５０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：１０００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：９０秒
次いで、ＤＣマグネトロンスパッタ装置を用いて、５０ｎｍの厚さを有したＩｎＧａＺｎＯ膜を形成した。次に、フォトリソグラフィー法を用いてＩｎＧａＺｎＯ膜上にレジストパターンを形成した。そして、ＩｎＧａＺｎＯ膜をウェットエッチングし、次いで、レジストパターンを剥離することによって、半導体層１３を得た。その後、触針式段差計（同上）を用いて、半導体層１３の厚さを測定した。また、微小硬さ試験機（同上）を用いて、半導体層１３のヤング率を測定した。半導体層１３のヤング率は、１５０ＧＰａであった。
スパッタ法によるＩｎＧａＺｎＯ膜の成膜条件を以下に示す。
＜ＩｎＧａＺｎＯ膜の成膜条件＞
・ターゲット組成比 ：原子質量％ Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４
・スパッタガス ：アルゴン／酸素
・スパッタガス流量 ：５０ｓｃｃｍ（アルゴン）、０．２ｓｃｃｍ（酸素）
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：４５０Ｗ
・ターゲット周波数 ：１３．５６ＭＨｚ
・基板温度 ：室温
・成膜時間 ：２５分
次いで、保護層３１として４０ｎｍの厚さを有する感光性アクリルポリマー膜を形成した。まず、有機高分子化合物である感光性アクリルポリマーを含む感光性アクリルポリマー溶液を、プロピレングリコールモノメチルエーテルアセテートにより４倍に希釈し、これによって塗布液を調整した。そして、半導体層１３および第２ゲート絶縁膜２２上面にスピンコート法を用いて塗布液を塗布することによって塗布膜を形成した。次に、フォトリソグラフィー法を用いて、塗布膜をパターニングし、その後、塗布膜を焼成することによって、感光性アクリルポリマー製の保護層３１を得た。その後、触針式段差計（同上）を用いて、保護層３１の厚さを測定した。また、微小硬さ試験機（同上）を用いて、第２ゲート絶縁膜のヤング率を測定した。保護層３１のヤング率は、３ＧＰａであった。
スピンコート法による上記感光性アクリルポリマー膜の成膜条件を以下に示す。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１５８０ｒｐｍ／３０秒
・焼成温度 ：１９０℃
・焼成時間 ：１時間
次いで、ＤＣマグネトロンスパッタ装置を用いて、８０ｎｍの厚さを有したＡｌＮｄ膜を、保護層３１および半導体層１３上に室温成膜した。その後、フォトリソグラフィー法を用いてＡｌＮｄ膜上にレジストパターンを形成した。そして、ＡｌＮｄ膜をウェットエッチングし、続いて、レジストパターンをＡｌＮｄ膜から剥離することによって、ソース電極層１４とドレイン電極層１５を得た。ＡｌＮｄ膜の成膜条件を以下に示す。
＜ＡｌＮｄ膜の成膜条件＞
・ターゲット組成比 ：Ａｌ（ａｔ％）：Ｎｄ（ａｔ％）＝９８：２
・スパッタガス ：アルゴン
・スパッタガス流量 ：１００ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ（ＤＣ）
・基板温度 ：室温
これにより、実施例２‐１の薄膜トランジスタを得た。薄膜トランジスタにおいて、チャンネル長は１０μｍであり、チャンネル幅は３０μｍであった。
［実施例２‐２］
実施例２‐１において、感光性アクリルポリマー溶液の希釈倍率を３倍に変更し、かつ、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐２の薄膜トランジスタを得た。なお、保護層３１の厚さは５０ｎｍであり、保護層３１のヤング率は５ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：３４００ｒｐｍ／３０秒
・焼成条件 ：２００℃
［実施例２‐３］
実施例２‐１において、感光性アクリルポリマー溶液の希釈倍率を３倍に変更し、かつ、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐３の薄膜トランジスタを得た。なお、保護層３１の厚さは１００ｎｍであり、保護層３１のヤング率は１０ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１０８０ｒｐｍ／３０秒
・焼成条件 ：２００℃
［実施例２‐４］
実施例２‐１において、感光性アクリルポリマー溶液の希釈倍率を２倍に変更し、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐４の薄膜トランジスタを得た。なお、保護層３１の厚さは３００ｎｍであり、保護層３１のヤング率は１０ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：２６４０ｒｐｍ／３０秒
・焼成条件 ：２００℃
［実施例２‐５］
実施例２‐１において、感光性アクリルポリマー溶液の希釈倍率を２倍に変更し、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐５の薄膜トランジスタを得た。なお、保護層３１の厚さは５００ｎｍであり、保護層３１のヤング率は１５ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１１２０ｒｐｍ／３０秒
・焼成条件 ：２１０℃
［実施例２‐６］
実施例２‐１において、感光性アクリルポリマー溶液の希釈倍率を２倍に変更し、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐６の薄膜トランジスタを得た。なお、保護層３１の厚さは８００ｎｍであり、保護層３１のヤング率は１５ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：５１０ｒｐｍ／３０秒
・焼成条件 ：２１０℃
［実施例２‐７］
実施例２‐１において、感光性アクリルポリマー溶液を希釈せず、かつ、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２１と同様の方法で、実施例２７の薄膜トランジスタを得た。なお、保護層３１の厚さは１０００ｎｍであり、保護層３１のヤング率は１５ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１０９０ｒｐｍ／３０秒
・焼成条件 ：２１０℃
［実施例２‐８］
実施例２‐１において、感光性アクリルポリマー溶液を希釈せず、かつ、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐８の薄膜トランジスタを得た。なお、保護層３１の厚さは１０００ｎｍであり、保護層３１のヤング率は２０ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１０７０ｒｐｍ／３０秒
・焼成条件 ：２２０℃
［実施例２‐９］
実施例２‐１において、保護層３１を１０００ｎｍの厚さを有した感光性シクロオレフィンポリマー膜に変更した以外は、実施例２‐１と同様の方法で、実施例２‐９の薄膜トランジスタを得た。
なお、感光性シクロオレフィンポリマー膜を形成する際には、有機高分子化合物である感光性シクロオレフィンポリマーを含む感光性シクロオレフィンポリマー溶液を、スピンコート法を用いて半導体層１３および第２ゲート絶縁膜２２の上面に塗布することによって、塗布膜を形成した。次に、フォトリソグラフィー法を用いて、塗布膜をパターニングし、次いで、塗布膜を焼成することによって、感光性シクロオレフィンポリマー製の保護層３１を得た。その後、触針式段差計（同上）を用いて、保護層３１の厚さを測定した。また、微小硬さ試験機（同上）を用いて、保護層３１のヤング率を測定した。保護層３１のヤング率は、２０ＧＰａであった。
スピンコート法による上記感光性シクロオレフィンポリマー膜の成膜条件を以下に示す。
＜感光性シクロオレフィンポリマー膜の成膜条件＞
・基板回転速度 ：１２００ｒｐｍ／３０秒
・焼成温度 ：２３０℃
・焼成時間 ：１時間
［実施例２‐１０］
実施例２‐８において、薄膜トランジスタの構造を図６が示す構造に変更した以外は、実施例２‐８と同様の方法で、実施例２‐１０の薄膜トランジスタを得た。
［実施例２‐１１］
実施例２‐１において、第１ゲート絶縁膜２１と保護層３１を厚さ５００ｎｍの感光性ポリメチルシルセスキオキサンで形成した以外は、実施例２‐１と同様の方法で、実施例２‐１１の薄膜トランジスタを得た。
第１ゲート絶縁膜２１を形成する際には、有機無機複合材料である感光性ポリメチルシルセスキオキサンの前駆体溶液を、スピンコート法を用いて可撓性基板１１およびゲート電極層１２の上面に塗布することによって塗布膜を形成した。次に、フォトリソグラフィー法を用いて、塗布膜の露光および現像を行い、その後、塗布膜を焼成することによって、感光性ポリメチルシルセスキオキサン膜製の第１ゲート絶縁膜２１を得た。その後、触針式段差計（同上）を用いて、第１ゲート絶縁膜２１の厚さを測定した。また、微小硬さ試験機（同上）を用いて、第１ゲート絶縁膜のヤング率を測定した。第１ゲート絶縁膜２１のヤング率は、２０ＧＰａであった。
保護層３１を形成する際には、有機無機複合材料である感光性ポリメチルシルセスキオキサンの前駆体溶液を、スピンコート法を用いて半導体層１３および第２ゲート絶縁膜２２の上面に塗布することによって、塗布膜を形成した。次に、フォトリソグラフィー法を用いて、塗布膜をパターニングし、続いて、塗布膜を焼成することによって、感光性ポリメチルシルセスキオキサン製の保護層３１を得た。その後、触針式段差計（同上）を用いて、保護層３１の厚さを測定した。また、微小硬さ試験機（同上）を用いて、保護層３１のヤング率を測定した。保護層３１のヤング率は、２０ＧＰａであった。
スピンコート法による上記感光性ポリメチルシルセスキオキサン膜の成膜条件を以下に示す。
＜感光性ポリメチルシルセスキオキサン膜の成膜条件＞
・基板回転速度 ：１０００ｒｐｍ／３０秒
・焼成温度 ：２００℃
・焼成時間 ：１時間
［実施例２‐１２］
実施例２‐１において、第１ゲート絶縁膜２１と保護層３１とを、５００ｎｍの厚さを有した有機無機複合材料製の膜に変更した以外は、実施例２‐１と同様の方法で、実施例２‐１２の薄膜トランジスタを得た。なお、有機無機複合材料として、アクリルポリマーに酸化珪素から形成されたナノ粒子を分散させた材料を用いた。
第１ゲート絶縁膜２１を形成する際には、アクリルポリマーを含む溶液に酸化珪素ナノ粒子を分散させた溶液を、グラビアオフセット印刷法を用いて可撓性基板１１およびゲート電極層１２の上面に塗布することによって、塗布膜を形成した。次いで、塗布膜を焼成することによって、有機無機複合材料製の第１ゲート絶縁膜２１を得た。その後、触針式段差計（同上）を用いて、第１ゲート絶縁膜２１の厚さを測定した。また、微小硬さ試験機（同上）を用いて、第１ゲート絶縁膜のヤング率を測定した。第１ゲート絶縁膜２１のヤング率は、２０ＧＰａであった。
保護層３１を形成する際には、アクリルポリマーを含む溶液に酸化珪素ナノ粒子を分散させた溶液を、グラビアオフセット印刷法を用いて半導体層１３および第２ゲート絶縁膜２２の上面に塗布することによって、保護層３１のパターンを有する塗布膜を形成した。次いで、塗布膜を焼成することによって、酸化珪素が分散したアクリルポリマー製の保護層３１を得た。その後、触針式段差計（同上）を用いて、保護層３１の厚さを測定した。また、微小硬さ試験機（同上）を用いて、保護層３１のヤング率を測定した。保護層３１のヤング率は、２０ＧＰａであった。
酸化珪素ナノ粒子が分散したアクリルポリマー膜の焼成条件を以下に示す。
＜アクリルポリマー膜の焼成条件＞
・焼成温度 ：２５０℃
・焼成時間 ：１時間
［実施例２‐１３］
実施例２‐１において、基板の回転速度を以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐１３の薄膜トランジスタを得た。なお、保護層３１の厚さは３０ｎｍであり、保護層３１のヤング率は３ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：２５３０ｒｐｍ／３０秒
［実施例２‐１４］
実施例２‐１において、保護層３１を形成する感光性アクリルポリマー溶液を希釈せず、かつ、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐１４の薄膜トランジスタを得た。なお、保護層３１の厚さは１２００ｎｍであり、保護層３１のヤング率は２０ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：８００ｒｐｍ／３０秒
・焼成温度 ：２２０℃
［実施例２‐１５］
実施例２‐１において、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐１５の薄膜トランジスタを得た。なお、保護層３１の厚さは４０ｎｍであり、保護層３１のヤング率は２ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１６００ｒｐｍ／３０秒
・焼成温度 ：１８０℃
［実施例２‐１６］
実施例２‐１において、保護層３１を形成する感光性アクリルポリマー溶液を希釈せず、感光性アクリルポリマー膜を形成する際の基板の回転速度と、焼成条件とを以下のように変更した以外は、実施例２‐１と同様の方法で、実施例２‐１６の薄膜トランジスタを得た。なお、保護層３１の厚さは１０００ｎｍであり、保護層３１のヤング率は３０ＧＰａであった。
＜感光性アクリルポリマー膜の成膜条件＞
・基板回転速度 ：１１７０ｒｐｍ／３０秒
・焼成温度 ：２３０℃
［実施例２‐１７］
実施例２‐１において、保護層３１を４０ｎｍの厚さを有した酸化珪素膜に変更した以外は、実施例２‐１と同様の方法で、実施例２‐１７の薄膜トランジスタを得た。
保護層３１を形成する際には、４０ｎｍの厚さを有した酸化珪素膜を、プラズマＣＶＤ装置を用いて第２ゲート絶縁膜２２および半導体層１３の上面に成膜した。次いで、フォトリソグラフィー法を用いて、酸化珪素膜上にレジストパターンを形成した。その後、酸化珪素膜をドライエッチングし、次いで、レジストパターンを酸化珪素膜から剥離することによって、保護層３１を得た。なお、保護層３１のヤング率は、５０ＧＰａであった。酸化珪素膜の成膜条件を以下に示す。
＜酸化珪素膜の成膜条件＞
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：６５ｓｃｃｍ（シラン）、５００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：５００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：１６０秒
[実施例２‐１８］
実施例２‐１において、保護層３１を４０ｎｍの厚さを有した窒化珪素膜に変更した以外は、実施例２‐１と同様の方法で、実施例２‐１８の薄膜トランジスタを得た。
保護層３１を形成する際には、４０ｎｍの厚さを有した窒化珪素膜を、プラズマＣＶＤ装置を用いて半導体層１３および第２ゲート絶縁膜２２の上面に成膜した。次いで、フォトリソグラフィー法を用いて窒化珪素膜上にレジストパターンを形成した。その後、窒化珪素膜をドライエッチングし、次いで、レジストパターンを窒化珪素膜から剥離することによって、保護層３１を得た。なお、保護層３１のヤング率は、１５０ＧＰａであった。窒化珪素膜の成膜条件を以下に示す。
＜窒化珪素膜の成膜条件＞
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
５０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：１０００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：１２０秒
［実施例２‐１９］
実施例２‐１において、保護層３１を６０ｎｍの厚さを有した窒化珪素で形成した以外は、実施例２‐１と同様の方法で、実施例２‐１９の薄膜トランジスタを得た。
保護層３１を形成する際には、まず、プラズマＣＶＤ装置を用いて、６０ｎｍの厚さを有した窒化珪素膜を半導体層１３および第２ゲート絶縁膜２２の上面に成膜した。そして、フォトリソグラフィー法を用いて窒素珪素膜上にレジストパターンを形成した。次いで、窒化珪素膜をドライエッチングし、そして、レジストパターンを窒化珪素膜から剥離した。これによって、保護層３１を得た。窒化珪素膜の成膜条件を以下に示す。なお、保護層３１のヤング率は１５０ＧＰａであった。
＜窒化珪素膜の成膜条件＞
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
５０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：１０００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：１８０秒
［比較例２‐１］
実施例２‐１において、保護層３１を１５０ｎｍの厚さを有した酸化珪素膜で形成した以外は、実施例２‐１と同様の方法で、比較例２‐１の薄膜トランジスタを得た。
保護層３１を形成する際には、まず、プラズマＣＶＤ装置を用いて、１５０ｎｍの厚さを有した酸化珪素膜を第２ゲート絶縁膜２２および半導体層１３の上面に成膜した。そして、フォトリソグラフィー法を用いて酸化珪素膜上にレジストパターンを形成した。次いで、酸化珪素膜をドライエッチングすることによってパターニングした後に、レジストパターンを酸化珪素膜から剥離した。これによって、保護層３１を得た。酸化珪素膜の成膜条件を以下に示す。なお、保護層３１のヤング率は７０ＧＰａであった。
＜酸化珪素膜の成膜条件＞
・反応ガス ：シラン／一酸化二窒素
・反応ガス流量 ：８０ｓｃｃｍ（シラン）、８００ｓｃｃｍ（一酸化二窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：６００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：２６０秒
［比較例２‐２］
実施例２‐１において、保護層３１を８０ｎｍの厚さを有した窒化珪素膜で形成した以外は、実施例２‐１と同様の方法で、比較例２‐２の薄膜トランジスタを得た。
保護層３１を形成する際には、まず、プラズマＣＶＤ装置を用いて、８０ｎｍの厚さを有した窒化珪素膜を半導体層１３および第２ゲート絶縁膜２２の上面に成膜した。そして、フォトリソグラフィー法を用いて窒化珪素膜上にレジストパターンを形成した。次いで、窒化珪素膜をドライエッチングし、そして、レジストパターンを窒化珪素膜から剥離した。これによって、保護層３１を得た。窒化珪素膜の成膜条件を以下に示す。なお、保護層３１のヤング率は１５０ＧＰａであった。
＜窒化窒素膜の成膜条件＞
・反応ガス ：シラン／アンモニア／水素／窒素
・反応ガス流量 ：１０ｓｃｃｍ（シラン）、７０ｓｃｃｍ（アンモニア）
５０００ｓｃｃｍ（水素）、２０００ｓｃｃｍ（窒素）
・成膜圧力 ：２００Ｐａ
・高周波電力 ：１０００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
・成膜時間 ：２４０秒
［評価方法］
実施例２‐１から２‐１９、および、比較例２‐１，２‐２の薄膜トランジスタについて、半導体パラメータアナライザ（Ｂ１５００Ａ、アジレント・テクノロジー（株）製）を用いることによって、伝達特性を測定し、移動度とオンオフ比とを算出した。なお、移動度の減少率およびオンオフ比の差分値を、第１実施形態における実施例において説明した方法と同様の方法によって算出した。
［評価結果］
図７から図１１を参照して、評価結果を説明する。図７は、実施例２‐１から２‐１６の薄膜トランジスタについて、第１ゲート絶縁膜２１の厚さＴ１（ｎｍ）、ヤング率Ｅ１（ＧＰａ）、および、厚さＴ１とヤング率Ｅ１との積Ｔ１Ｅ１（ｎｍ・ＧＰａ）を示している。また、図７は、実施例２‐１から２‐１６の薄膜トランジスタについて、第２ゲート絶縁膜２２の厚さＴ２（ｎｍ）、ヤング率Ｅ２（ＧＰａ）、および、厚さＴ２とヤング率Ｅ２との積Ｔ２Ｅ２（ｎｍ・ＧＰａ）を示している。さらに、図７は、実施例２‐１から２‐１６の薄膜トランジスタについて、保護層３１の厚さＴ４（ｎｍ）、ヤング率（Ｅ４）、および、厚さＴ４とヤング率Ｅ４との積Ｔ４Ｅ４（ｎｍ・ＧＰａ）を示している。
図８は、実施例２‐１から２‐１６の薄膜トランジスタについて、移動度、移動度の減少率、屈曲試験前のオンオフ比、および、オンオフ比の差分値を示している。
これに対して、図９は、比較例２‐１，２‐２の薄膜トランジスタについて、第１ゲート絶縁膜２１の厚さＴ１（ｎｍ）、ヤング率Ｅ１（ＧＰａ）、および、厚さＴ１とヤング率Ｅ１との積Ｔ１Ｅ１（ｎｍ・ＧＰａ）を示している。また、図９は、比較例２‐１，２‐２の薄膜トランジスタについて、第２ゲート絶縁膜２２の厚さＴ２（ｎｍ）、ヤング率Ｅ２（ＧＰａ）、および、厚さＴ２とヤング率Ｅ２との積Ｔ２Ｅ２（ｎｍ・ＧＰａ）を示している。
図１０は、比較例２‐１，２‐２の薄膜トランジスタについて、半導体層１３の厚さＴ３（ｎｍ）、ヤング率Ｅ３（ＧＰａ）、および、厚さＴ３とヤング率Ｅ３との積（Ｔ３Ｅ３）を示している。また、図１０は、比較例２‐１，２‐２の薄膜トランジスタについて、保護層３１の厚さＴ４（ｎｍ）、ヤング率Ｅ４（ＧＰａ）、および、厚さＴ４とヤング率Ｅ４との積（Ｔ４Ｅ４）を示している。
図１１は、比較例２‐１，２‐２の薄膜トランジスタについて、移動度、移動度の減少率、屈曲試験前のオンオフ比、および、オンオフ比の差分値を示している。
図７から図１１が示すように、実施例２‐１から２‐１９の薄膜トランジスタでは、屈曲試験前の移動度が１０．２以上１０．９以下の範囲内に含まれ、かつ、屈曲試験後における移動度の減少率が０．０％以上１．９％以下の範囲内に含まれることが認められた。これに対して、比較例２‐１，２‐２の薄膜トランジスタでは、屈曲試験前の移動度が１０．３以上１０．５以下の範囲内に含まれる、すなわち実施例の薄膜トランジスタと同程度であることが認められた。一方で、比較例２‐１，２‐２の薄膜トランジスタでは、屈曲試験後における移動度の減少率が、６９．６％以上であって、実施例における移動度の減少率に比べて大幅に高いことが認められた。
すなわち、薄膜トランジスタが上述した条件１を満たす場合であれば、保護層３１が有機高分子化合物または有機無機複合材料から構成されることによって、屈曲試験後における移動度の減少が抑えられることが認められた。また、薄膜トランジスタが条件１を満たす場合であり、かつ、保護層３１が酸化珪素または窒化珪素から構成される場合には、保護層３１が上述した条件５を満たすことによって、移動度の減少率が低められることが認められた。
これに対して、比較例２‐１の薄膜トランジスタでは、保護層３１のヤング率が高いから、薄膜トランジスタが屈曲した際に保護層３１に割れが生じやすく、これによって半導体層１３の劣化が生じ、結果として、移動度の減少率が高められると考えられる。また、比較例２‐２の薄膜トランジスタでは、保護層３１の厚さが厚いから、薄膜トランジスタが屈曲した際に保護層３１に割れが生じやすく、これによって、半導体層１３の劣化が生じ、結果として、移動度の減少率が高められると考えられる。
また、実施例２‐１から２‐１６の薄膜トランジスタでは、屈曲試験の前において、オンオフ比が９桁であることが認められた。また、実施例２‐１から２‐１６の薄膜トランジスタでは、屈曲試験の後において、オンオフ比の差分値が１桁以下であることが認められた。これに対して、実施例２‐１７から２‐１９、および、比較例２‐１，２‐２の薄膜トランジスタでは、屈曲試験の前におけるオンオフ比が９桁である一方で、オンオフ比の差分値が６桁であることが認められた。
すなわち、保護層３１が有機高分子化合物または有機無機複合材料から構成されることによって、保護層３１が無機化合物から構成される場合に比べて、屈曲試験の前後におけるオンオフ比の差分値が大幅に小さいことが認められた。
こうした結果から、保護層３１が無機化合物から構成される場合には、薄膜トランジスタの屈曲により、保護層３１の割れ、膜質の劣化、および、半導体層１３と保護層３１との界面の不安定化が顕著であるといえる。そして、保護層３１の割れ、膜質の劣化、および、半導体層１３と保護層３１との界面の不安定化が生じることによって、ソース電極層１４とドレイン電極層１５の間に保護層３１を通してリーク電流が流れ、これによって屈曲後におけるオフ電流が増加するといえる。結果として、オンオフ比が減少するから、オンオフ比の差分値が大きくなると考えられる。
一方、保護層３１が有機高分子化合物または有機無機複合材料から構成される場合には、薄膜トランジスタの屈曲に起因した保護層３１の割れ、膜質の劣化、および、半導体層１３と保護層３１との界面の不安定化が生じにくいから、薄膜トランジスタのオンオフ比における差分値が小さく抑えられると考えられる。
また、図８が示すように、実施例２‐１から２‐１２の薄膜トランジスタでは、オンオフ比の差分値が０桁である一方で、実施例２‐１４から２‐１６の薄膜トランジスタでは、オンオフ比の差分値が１桁であることが認められた。すなわち、保護層３１の厚さが４０ｎｍ以上１０００ｎｍ以下の範囲内に含まれ、かつ、厚さとヤング率との積が１２０ｎｍ・ＧＰａ以上２００００ｎｍ・ＧＰａ以下の範囲内に含まれることによって、オンオフ比の差分値がさらに小さくなることが認められた。
なお、実施例２‐１６の薄膜トランジスタでは、保護層３１が変形しにくい程度に保護層３１のヤング率が高いから、薄膜トランジスタが屈曲した際に保護層３１と半導体層１３との界面が不安定化しやすく、これによって、オンオフ比の差分値が大きくなりやすいと考えられる。また、実施例２‐１４の薄膜トランジスタでは、保護層３１が厚いことによって、薄膜トランジスタが屈曲した際に保護層３１に生じる歪みエネルギーが大きくなる。これによって、薄膜トランジスタが屈曲した際に、半導体層１３と保護層３１との界面が不安定化しやすく、オンオフ比の差分値が大きくなりやすいと考えられる。
実施例２‐１５の薄膜トランジスタでは、保護層３１の膜質が劣化しやすい程度に保護層３１のヤング率が低いため、半導体層１３と保護層３１との界面の状態が不安定であると考えられる。そのため、実施例２‐１５の薄膜トランジスタでは、薄膜トランジスタの屈曲によるオンオフ比の差分値が大きくなりやすいと考えられる。また、実施例２‐１３の薄膜トランジスタでは、保護層３１の膜厚が、保護層３１を形成するよりも後の工程において、半導体層１３の劣化を回避できる程度の厚さを有しないことから、半導体層１３の表面が損傷し、これによって、半導体層１３と保護層３１との界面の状態が不安定であると考えられる。そのため、実施例２‐１３の薄膜トランジスタでは、薄膜トランジスタの屈曲によるオンオフ比の差分値が大きくなりやすいと考えられる。
こうした実施例２‐１３から２‐１６の薄膜トランジスタに対して、実施例２‐１から実施例２‐１２の薄膜トランジスタによれば、保護層３１において、割れ、膜質の劣化、および、半導体層１３と保護層３１の界面安定性の低下が抑えられるため、屈曲試験前後のオンオフ比の差分値が小さく抑えられたと考えられる。
なお、実施例２‐１から実施例２‐１６の薄膜トランジスタにおける評価結果から明らかなように、第１ゲート絶縁膜２１および保護層３１を構成する材料が、有機高分子化合物および有機無機複合材料のいずれであっても、同等の効果が得られることが認められた。なお、有機無機複合材料は、有機高分子加工物と無機化合物から形成された粒子の混合物でもよいし、無機化合物としての特性を有する原子団と、有機化合物としての特性を有する原子団とを分子構造中に含む物質でもよいことも認められた。
以上説明したように、薄膜トランジスタの第２実施形態によれば、上述した（１‐１）および（１‐２）の効果に加えて、以下の効果を得ることができる。
（２‐１）薄膜トランジスタが半導体層１３を覆う保護層３１を備えることによって、保護層３１を形成する後の工程において、保護層３１が半導体層１３を保護する。また、薄膜トランジスタが製造された後において、保護層３１は、薄膜トランジスタが配置される雰囲気から半導体層１３を保護する。
（２‐２）上述した条件４を満たす構成であれば、保護層３１の膜質の低下と屈曲性の低下とが抑えられるから、半導体層１３と保護層３１との界面が不安定化することが抑えられる。これにより、ソース電極層１４とドレイン電極層１５との間においてリークパスの形成が抑えられる。そのため、薄膜トランジスタの屈曲に起因したソース電極層１４とドレイン電極層１５との間のリーク電流が抑えられるから、薄膜トランジスタの屈曲後においても、薄膜トランジスタのオフ電流を低く維持することが可能である。それゆえに、薄膜トランジスタの屈曲前におけるオンオフ比と、薄膜トランジスタの屈曲後におけるオンオフ比との差を抑えることが可能である。結果として、可撓性基板１１の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
（２‐３）上述した条件５を満たす構成であれば、保護層３１の膜質の低下と屈曲性の低下とが抑えられるから、半導体層１３と保護層３１との界面が不安定化することが抑えられる。これにより、ソース電極層１４とドレイン電極層１５との間においてリークパスの形成が抑えられる。そのため、薄膜トランジスタの屈曲に起因したソース電極層１４とドレイン電極層１５との間のリーク電流が抑えられるから、薄膜トランジスタの屈曲後においても、薄膜トランジスタのオフ電流を低く維持することが可能である。それゆえに、薄膜トランジスタの屈曲前におけるオンオフ比と、薄膜トランジスタの屈曲後におけるオンオフ比との差を抑えることが可能である。結果として、可撓性基板１１の曲げに対する薄膜トランジスタの電気的な耐久性がさらに高められる。
Ｃ…チャンネル領域
Ｌ…チャンネル長
１１…可撓性基板
１１Ｓ…支持面
１１Ｓ１…第１部分
１１Ｓ２…第２部分
１２…ゲート電極層
１３…半導体層
１３Ｓ…上面
１３Ｓ１…第１領域
１３Ｓ２…第２領域
１４…ソース電極層
１５…ドレイン電極層
２１…第１ゲート絶縁膜
２２…第２ゲート絶縁膜
３１…保護層

Claims (8)

  1. 支持面を有した可撓性基板と、
    前記支持面の第１部分に位置するゲート電極層と、
    前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、
    ソース電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で、前記半導体層の第１端部に接する前記ソース電極層と、
    ドレイン電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で、前記半導体層の第２端部に接する前記ドレイン電極層と、を備え、
    前記ゲート絶縁層は、
    有機高分子化合物または有機無機複合材料によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、
    酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成され、
    前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、
    前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下であり、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である
    薄膜トランジスタ。
  2. 支持面を有した可撓性基板と、
    前記支持面の第１部分に位置するゲート電極層と、
    前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、
    前記半導体層の上面における第１領域と第２領域とが保護層から露出するように前記半導体層を覆う前記保護層と、
    前記第１領域に接するソース電極層と、
    前記第２領域に接するドレイン電極層と、を備え、
    前記保護層は、有機高分子化合物または有機無機複合材料によって構成され、
    前記ゲート絶縁層は、
    有機高分子化合物または有機無機複合材料によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、
    酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成され、
    前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、
    前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下であり、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である
    薄膜トランジスタ。
  3. 前記保護層の厚さは、４０ｎｍ以上１０００ｎｍ以下であり、
    前記保護層の厚さとヤング率との積が、１２０ｎｍ・ＧＰａ以上２００００ｎｍ・ＧＰａ以下である
    請求項２に記載の薄膜トランジスタ。
  4. 支持面を有した可撓性基板と、
    前記支持面の第１部分に位置するゲート電極層と、
    前記支持面の第２部分と前記ゲート電極層とを覆うゲート絶縁層と、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟む前記半導体層と、
    前記半導体層の上面における第１領域と第２領域とが保護層から露出するように前記半導体層を覆う前記保護層と、
    前記第１領域に接するソース電極層と、
    前記第２領域に接するドレイン電極層と、を備え、
    前記保護層は、酸化珪素、窒化珪素、または、酸化窒化珪素によって構成され、
    前記ゲート絶縁層は、
    有機高分子化合物または有機無機複合材料によって構成され、前記第２部分と前記ゲート電極層とを覆う第１ゲート絶縁膜と、
    酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成され、前記第１ゲート絶縁膜と前記半導体層とに挟まれた第２ゲート絶縁膜と、から構成され、
    前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、
    前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下であり、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下であり、
    前記保護層の厚さが、４０ｎｍ以上６０ｎｍ以下であり、
    前記保護層の厚さとヤング率との積が、２０００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である
    薄膜トランジスタ。
  5. 前記半導体層の厚さは、１５ｎｍ以上５０ｎｍ以下であり、
    前記半導体層の厚さとヤング率との積が、１５００ｎｍ・ＧＰａ以上７５００ｎｍ・ＧＰａ以下である
    請求項１から４のいずれか一項に記載の薄膜トランジスタ。
  6. 前記半導体層は、インジウムを含有する酸化物半導体層である
    請求項１から５のいずれか一項に記載の薄膜トランジスタ。
  7. 可撓性基板の支持面における第１部分にゲート電極層を形成すること、
    前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、および、
    ソース電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で、前記半導体層の第１端部に接する前記ソース電極層、および、ドレイン電極層と前記半導体層との間には絶縁性を有する層が位置しない状態で、前記半導体層の第２端部に接する前記ドレイン電極層を形成すること、を含み、
    前記ゲート絶縁層を形成することは、
    前記第２部分と前記ゲート電極層とを覆う有機高分子化合物または有機無機複合材料によって構成された第１ゲート絶縁膜を塗布法で形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成された第２ゲート絶縁膜を形成すること、を含み、
    前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、
    前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下であり、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である
    薄膜トランジスタの製造方法。
  8. 可撓性基板の支持面における第１部分にゲート電極層を形成すること、
    前記支持面の第２部分と前記ゲート電極層とを覆うようにゲート絶縁層を形成すること、
    前記ゲート電極層と半導体層とによって前記ゲート絶縁層を挟むように前記半導体層を形成すること、
    前記半導体層の上面における第１領域と第２領域とが保護層から露出するように、有機高分子化合物または有機無機複合材料によって構成された保護層を形成すること、および、
    前記第１領域に接するソース電極層、および、前記第２領域に接するドレイン電極層を形成すること、を含み、
    前記ゲート絶縁層を形成することは、
    前記第２部分と前記ゲート電極層とを覆う有機高分子化合物または有機無機複合材料によって構成された第１ゲート絶縁膜を塗布法を形成すること、および、前記第１ゲート絶縁膜と前記半導体層とに挟まれて酸化珪素、窒化珪素、酸化窒化珪素、および、酸化アルミニウムから構成される群から選択されるいずれか一種によって構成された第２ゲート絶縁膜を形成すること、を含み、
    前記第１ゲート絶縁膜の厚さが、１００ｎｍ以上１５００ｎｍ以下であり、
    前記第１ゲート絶縁膜の厚さとヤング率との積が、３００ｎｍ・ＧＰａ以上３００００ｎｍ・ＧＰａ以下であり、
    前記第２ゲート絶縁膜の厚さが、２ｎｍ以上３０ｎｍ以下であり、
    前記第２ゲート絶縁膜の厚さとヤング率との積が、１００ｎｍ・ＧＰａ以上９０００ｎｍ・ＧＰａ以下である
    薄膜トランジスタの製造方法。
JP2022117340A 2021-03-15 2022-07-22 薄膜トランジスタ、および、薄膜トランジスタの製造方法 Pending JP2022141883A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021041758 2021-03-15
JP2021041758 2021-03-15
JP2021134322A JP7115610B1 (ja) 2021-03-15 2021-08-19 薄膜トランジスタ、および、薄膜トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021134322A Division JP7115610B1 (ja) 2021-03-15 2021-08-19 薄膜トランジスタ、および、薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2022141883A true JP2022141883A (ja) 2022-09-29

Family

ID=82780729

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021134322A Active JP7115610B1 (ja) 2021-03-15 2021-08-19 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP2022117340A Pending JP2022141883A (ja) 2021-03-15 2022-07-22 薄膜トランジスタ、および、薄膜トランジスタの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021134322A Active JP7115610B1 (ja) 2021-03-15 2021-08-19 薄膜トランジスタ、および、薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US20230420573A1 (ja)
EP (1) EP4310921A1 (ja)
JP (2) JP7115610B1 (ja)
CN (1) CN116941046A (ja)
TW (1) TW202301694A (ja)
WO (1) WO2022196684A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007178256A (ja) * 2005-12-28 2007-07-12 Canon Inc 圧力センサ
KR101363835B1 (ko) * 2007-02-05 2014-02-17 엘지디스플레이 주식회사 표시장치 및 이의 제조 방법
JP2013004637A (ja) * 2011-06-15 2013-01-07 National Institute Of Advanced Industrial & Technology 有機薄膜トランジスタの評価方法
JP6806328B2 (ja) * 2016-11-14 2021-01-06 国立研究開発法人産業技術総合研究所 電子装置
TWI629797B (zh) * 2017-05-09 2018-07-11 友達光電股份有限公司 薄膜電晶體及其光電裝置
JP6897897B1 (ja) * 2021-02-08 2021-07-07 凸版印刷株式会社 薄膜トランジスタ、および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP7115610B1 (ja) 2022-08-09
US20230420573A1 (en) 2023-12-28
WO2022196684A1 (ja) 2022-09-22
TW202301694A (zh) 2023-01-01
JP2022141569A (ja) 2022-09-29
CN116941046A (zh) 2023-10-24
EP4310921A1 (en) 2024-01-24

Similar Documents

Publication Publication Date Title
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
WO2012043338A1 (ja) 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
US20130056738A1 (en) Method for Manufacturing Thin Film Transistor, Thin Film Transistor and Image Display Apparatus
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
JP2013531383A (ja) 薄膜トランジスタ
JP2010263182A (ja) 薄膜トランジスタおよび画像表示装置
KR20120048597A (ko) 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
JP2013254931A (ja) 薄膜トランジスタ基板
JP2010245366A (ja) 電子素子及びその製造方法、並びに表示装置
JP2010182929A (ja) 電界効果型トランジスタの製造方法
JP7115610B1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP2011049297A (ja) 薄膜トランジスタの製造方法
WO2022168983A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
CN114141881A (zh) 一种驱动基板和显示面板
WO2023153509A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
WO2022009823A1 (ja) 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法
JP2023120470A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2024014093A (ja) 薄膜トランジスタ、トランジスタアレイ、及び、センサ装置
JP2023102062A (ja) 薄膜トランジスタ、トランジスタアレイ、及び、センサ装置
JP2024012995A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2023155745A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2012204398A (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP5577796B2 (ja) 薄膜トランジスタ及びその製造方法