JP2024014093A - 薄膜トランジスタ、トランジスタアレイ、及び、センサ装置 - Google Patents

Abstract

【課題】寄生容量を低減すると共に、素子特性を向上させ、屈曲試験においてクラックの発生を防止することが可能な薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ１００は、絶縁基板１０と、ゲート電極１１ａと、ゲート電極１１ａを覆う有機ゲート絶縁膜１２と、有機ゲート絶縁膜１２上に形成された無機ゲート絶縁膜１３と、無機ゲート絶縁膜１３上に形成されたチャネル層１４と、チャネル層１４上に互いに離隔して形成されたソース電極１５ａ及びドレイン電極１５ｂとを備える。ソース電極１５ａとドレイン電極１５ｂの間の領域に位置する有機ゲート絶縁膜の膜厚ｂが、ゲート電極１１ａとソース電極１５ａの間に設けられた有機ゲート絶縁膜の膜厚ａ１、または、ゲート電極１１ａとドレイン電極１５ｂの間に設けられた有機ゲート絶縁膜の膜厚ａ２より小さく、有機ゲート絶縁膜１２が凹形状を有する。【選択図】図２

Description

本発明は、薄膜トランジスタ、トランジスタアレイ、及び、センサ装置に関する。本発明はより詳細には、有機高分子化合物によって構成された有機ゲート絶縁膜と、無機珪素化合物によって構成された無機ゲート絶縁膜との積層体をゲート絶縁層として備える薄膜トランジスタに関する。

酸化物半導体は、新しい特性を持つ電子・光デバイスの実現に必要な材料である。特にＺｎＯやＩｎＧａＺｎＯなどの酸化物半導体材料は、薄膜トランジスタのチャネル層として用いた場合、ａ－Ｓｉ（アモルファスシリコン）を凌駕する性能を示すことが明らかになっている。このため、酸化物半導体は、液晶パネルや有機ＥＬパネルなどの駆動用背面板としての利用が試みられている。また、上記の酸化物半導体材料は、成膜条件を適切に制御することにより、成膜時又は成膜後の加熱なしで、または、低温加熱により良好な半導体特性を得られることが知られている。このため、耐熱性の乏しい樹脂フィルムなどを基材とするフレキシブルデバイスの実現にも大きな期待が寄せられている。

特許文献１には、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタが開示されている。特許文献１に開示されている薄膜トランジスタでは、ゲート絶縁膜として、有機高分子化合物膜と無機珪素化合物膜とが設けられており、これにより、耐圧性と柔軟性とが付与されている。

特開２０１０－２１２６４号公報

特許文献１に記載されるような従来の薄膜トランジスタは、例えば、図１６及び図１７に示すように、絶縁基板２００、ゲート電極２０１、有機ゲート絶縁膜２０２、無機ゲート絶縁膜２０３、チャネル層２０４、ソース電極２０５ａ、及び、ドレイン電極２０５ｂ（ソース・ドレイン層２０５）を備えて構成されている。チャネル層２０４は半導体層であり、例えば、アモルファス酸化物半導体からなる。この薄膜トランジスタは、例えば、ゲート電極２０１がソース電極２０５ａ及びドレイン電極２０５ｂよりも絶縁基板２００側に位置するボトム・ゲート構造の薄膜トランジスタである。

一般的に薄膜トランジスタの駆動電圧を低減し、高速動作を行うためには、ゲート絶縁膜の膜厚を小さくすることが効果的である。しかし、ボトム・ゲート構造において、ゲート電極と、ソース電極及びドレイン電極とがゲート絶縁膜を介し一部重畳する場合には、ゲート絶縁膜の膜厚が小さくなることで、ゲート電極とソース電極及びドレイン電極間に寄生容量が形成され、素子特性に影響を及ぼす懸念がある。その結果、素子特性にばらつきが生じ、素子の信頼性が低下する懸念がある。

また、図１８に示すように、ゲート絶縁膜を介してゲート電極の端部を覆うようにソース電極やドレイン電極が設けられている場合、ゲート電極の端部を被覆するゲート絶縁膜の厚さが小さくなることで、ゲート電極とソース電極やドレイン電極との間でリークが起こりやすくなり、屈曲試験においてクラックが発生したりする問題が生じる。

上記問題に鑑み、本発明は、チャネル層をゲート電極上、かつ、ソース電極及びドレイン電極下に設ける場合であっても、素子特性を向上させると共に、素子の信頼性を向上させ、屈曲試験においてクラックの発生を防止することが可能な薄膜トランジスタ、トランジスタアレイ、及びセンサ装置を提供する。

本発明の薄膜トランジスタは、絶縁基板と、絶縁基板上に形成されたゲート電極と、ゲート電極を覆う有機ゲート絶縁膜と、有機ゲート絶縁膜上に形成された無機ゲート絶縁膜と、無機ゲート絶縁膜上に形成されたチャネル層と、チャネル層上に互いに離隔して形成されたソース電極及びドレイン電極と、を備え、ソース電極とドレイン電極の間の領域に位置する有機ゲート絶縁膜の膜厚が、ゲート電極とソース電極の間に設けられた有機ゲート絶縁膜、または、ゲート電極とドレイン電極の間に設けられた有機ゲート絶縁膜の膜厚より小さいことを特徴とする。

本発明のトランジスタアレイは、上記の薄膜トランジスタを複数備え、複数の薄膜トランジスタがアレイ状に配置されている。これにより、トランジスタアレイの寄生容量を低減することが可能となる。

本発明のセンサ装置は、上記のトランジスタアレイと、トランジスタアレイ上に設けられるセンサ部材とを備える。これにより、センサ装置のプロセスを簡略化することが可能となる。

本発明によれば、ソース電極及びドレイン電極と、ゲート電極との間に生じる寄生容量を低減すると共に、素子特性を向上させ、屈曲試験においてクラックの発生を防止することが可能な薄膜トランジスタ、トランジスタアレイ、及びセンサ装置を提供することができる。

図１は、実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。 図２は、図１に示す薄膜トランジスタのＡ－Ａ‘線に沿った断面図であり、ゲート電極方向における断面を示す。 図３Ａは、図１に示す薄膜トランジスタを製造する工程を示す断面図である。 図３Ｂは、図３Ａに続く工程を示す断面図である。 図３Ｃは、図３Ｂに続く工程を示す断面図である。 図４Ａは、図３Ｃに続く工程を示す断面図である。 図４Ｂは、図４Ａに続く工程を示す断面図である。 図４Ｂ２は図４Ｂに続く工程を示す断面図である。 図４Ｂ３は図４Ｂ２に続く工程を示す断面図である。 図４Ｃは図４Ｂ３に続く工程を示す断面図である。 図４Ｄは、図４Ｃに続く工程を示す断面図である。 図５Ａは、図４Ｄに続く工程を示す断面図である。 図５Ｂは、図５Ａに続く工程を示す断面図である。 図５Ｃは、図５Ｂに続く工程を示す断面図である。 図６Ａは、図５Ｃに続く工程を示す断面図である。 図６Ｂは、図６Ａに続く工程を示す断面図である。 図６Ｃは、図６Ｂに続く工程を示す断面図である。 図７Ａは、図６Ｃに続く工程を示す断面図である。 図７Ｂは、図７Ａに続く工程を示す断面図である。 図７Ｃは、図７Ｂに続く工程を示す断面図である。 図８は、図１に示す薄膜トランジスタのＡ－Ａ‘線に沿った断面図であり、ゲート電極方向における断面を示す。 図９Ａは、図１に示す薄膜トランジスタを製造する工程を示す断面図である。 図９Ｂは、図９Ａに続く工程を示す断面図である。 図９Ｃは、図９Ｂに続く工程を示す断面図である。 図１０Ａは、図９Ｃに続く工程を示す断面図である。 図１０Ｂは、図１０Ａに続く工程を示す断面図である。 図１０Ｃは、図１０Ｂに続く工程を示す断面図である。 図１０Ｄは、図１０Ｃに続く工程を示す断面図である。 図１１Ａは、図１０Ｄに続く工程を示す断面図である。 図１１Ｂは、図１１Ａに続く工程を示す断面図である。 図１１Ｃは、図１１Ｂに続く工程を示す断面図である。 図１２Ａは、図１１Ｃに続く工程を示す断面図である。 図１２Ｂは、図１２Ａに続く工程を示す断面図である。 図１２Ｃは、図１２Ｂに続く工程を示す断面図である。 図１３Ａは、図１２Ｃに続く工程を示す断面図である。 図１３Ｂは、図１３Ａに続く工程を示す断面図である。 図１３Ｃは、図１３Ｂに続く工程を示す断面図である。 図１４は、図１または図８に示す薄膜トランジスタをアレイ状に配置したトランジスタアレイを示す上面図である。 図１５は、図１４に示すトランジスタアレイを用いたセンサ装置の概要を示す図である。 図１６は、従来の薄膜トランジスタを示す上面図である。 図１７は、図１６に示す従来の薄膜トランジスタのＢ－Ｂ‘線に沿った断面図である。 図１８は、図１６に示す従来の薄膜トランジスタのＢ－Ｂ‘線に沿った断面図に対応する図であって、有機ゲート絶縁膜の膜厚を図１７の半分である場合を示す図である。

以下、本発明の実施形態に係る薄膜トランジスタ、トランジスタアレイ、及び、センサ装置について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を適宜省略する。図面の寸法及び寸法比率は、必ずしも実際の寸法及び寸法比率とは一致していない。なお、本発明は以下の記述により限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

［実施形態］
図１は、実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。図２は、図１に示す薄膜トランジスタのＡ－Ａ‘線に沿った断面図であり、ゲート電極ライン方向に沿った断面を示す。図１及び図２に示すように、薄膜トランジスタ１００は、例えば、ボトム・ゲート構造の薄膜トランジスタであり、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２（第１の有機絶縁膜１２ａ、第２の有機絶縁膜１２ｂ）、無機ゲート絶縁膜１３、チャネル層１４、及び、ソース・ドレイン層１５（ソース電極１５ａ、ドレイン電極１５ｂ）を備える。なお、図２に示すように、ゲート層１１とチャネル層１４との間には有機ゲート絶縁膜１２と無機ゲート絶縁膜１３が形成されているが、有機ゲート絶縁膜１２と無機ゲート絶縁膜１３は薄膜トランジスタが形成された絶縁基板１０上に一様に形成されているので図１においては図示していない。

絶縁基板１０は、例えば可撓性の樹脂製基板であり、透明又は不透明に構成されている。絶縁基板１０としては、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等からなる樹脂製基板や、ＳΜＳ薄板等を使用することができる。但し、絶縁基板１０は、これらの材料に限定されるわけではなく、他の材料からなる基板を用いてもよい。また、絶縁基板は可撓性を有していなくてもよい。

ゲート層１１は、絶縁基板１０上に形成される導体層であり、ゲート電極１１ａとゲート電極１１ａに繋がるゲート配線１１ｂとを有する。ゲート電極１１ａとゲート配線１１ｂとは、例えば一体に形成されている。ゲート層１１は、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａμ）、銀（Ａｇ）、チタン（Ｔｉ）、銅（Ｃμ）、モリブニオブ（ＭｏＮｂ）等の金属薄膜であってもよいし、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）等の酸化物材料であってもよい。また、ゲート層１１は、前記の酸化物材料に不純物をドープしたものを用いてもよい。例えば、Ｉｎ_２Ｏ_３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ_２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどを用いることができる。後述するソース・ドレイン層１５を構成する材料は、ゲート層１１と全て同じ材料でもあってもよいし、異なる材料であってもよい。

有機ゲート絶縁膜１２は、ゲート層１１を覆うように絶縁基板１０及びゲート層１１上に形成される絶縁層であり、無機ゲート絶縁膜１３と共に、ゲート層１１とチャネル層１４との間の絶縁を行う。有機ゲート絶縁膜１２を形成する有機絶縁材料としては、ポリビニルフェノール（ＰＶＰ）、ポリイミド、アクリル樹脂、エポキシ樹脂、アモルファスフッ素樹脂等のフッ素系樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド樹脂、シリコーン樹脂などを例示することができ、これらの１種又は２種以上を用いることができる。これらの中でも特にポリイミド、アクリル樹脂、フッ素系樹脂が好ましく用いられる。

有機ゲート絶縁膜１２は、溶媒に溶解させた上記材料をゲート層１１を覆うように絶縁基板１０の表面に塗布した後に乾燥させ、必要に応じて、塗布された材料を加熱処理することにより、形成することができる。有機ゲート絶縁膜１２を容易に形成することができる塗布法としては、スピンコーティング、スクリーン印刷等を用いることができる。乾燥した後に加熱処理する場合の加熱処理温度は例えば１００℃～２５０℃であり、加熱時間は例えば１０分～３時間程度とすることができる。有機ゲート絶縁膜１２はネガタイプを使用する。有機ゲート絶縁膜１２は、第１の有機絶縁膜１２ａと第２の有機絶縁膜１２ｂの２層からなる。まず、絶縁基板１０上およびゲート層１１上に下層の第１の有機絶縁膜１２ａを形成する。第１の有機絶縁膜１２ａは、ゲート層１１上は平坦であるため、有機絶縁材料をスピンコートにより一様に塗布し、仮焼成（プリベーク）を行った後、パターニングは行わず露光及び現像を行う。次に上層の第２の有機絶縁膜１２ｂは、ゲート層１１上を凹形状にする為、有機絶縁材料をスピンコートにより一様に塗布し、仮焼成（プリベーク）を行った後、パターニングを行うように露光及び現像し、所望の凹形状パターンを形成する。最後に本焼成により、有機ゲート絶縁膜１２が形成され、凹形状となる。有機ゲート絶縁膜１２は、ソース電極１５ａとドレイン電極１５ｂの間の領域に位置する第１の有機絶縁膜１２ａの膜厚ｂを、ゲート電極１１ａとソース電極１５ａの間に設けられた有機ゲート絶縁膜１２（１２ａと１２ｂ）の膜厚ａ１またはゲート電極１１ａとドレイン電極１５ｂの間に設けられた有機ゲート絶縁膜１２（１２ａと１２ｂ）の膜厚ａ２より小さくなるように設け、凹形状に形成する。つまり、これらの膜厚は、ａ１＞ｂ、ａ２＞ｂの関係となる。実際の寸法範囲としては、例えば、ａ１＝０．２～１．０μｍ＞ｂ＝０．１～０．５μｍ、ａ２＝０．２～１．０μｍ＞ｂ＝０．１～０．５μｍとなり、ゲート電極とソース電極の間に設けられた有機ゲート絶縁膜の膜厚ａ１、ゲート電極とドレイン電極の間に設けられた有機ゲート絶縁層の膜厚ａ２、ソース電極とドレイン電極の間の領域に位置する有機ゲート絶縁膜の膜厚ｂの比率ａ１／ｂ、ａ２／ｂは、各々２となるように選択してもよい。

無機ゲート絶縁膜１３は、有機ゲート絶縁膜１２上に形成される絶縁層であり、有機ゲート絶縁膜１２と共に、ゲート層１１とチャネル層１４との間の絶縁を行う。無機ゲート絶縁膜１３は、例えば、シリコン及び酸素、または、シリコン及び窒素を主体とした無機材料から形成することができ、具体的には、酸化珪素や酸化窒素などを用いることができる。無機ゲート絶縁膜１３は、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、光ＣＶＤ法、熱ＣＶＤ法、ゾルゲル法などの方法を用いて形成することができる。なお、無機ゲート絶縁膜１３は、有機ゲート絶縁膜１２より薄く形成されていてもよい。

チャネル層１４は、無機ゲート絶縁膜１３上であってゲート層１１上及びその周囲の領域に形成される半導体層であり、例えば、アモルファス酸化物半導体から構成されている。チャネル層１４は、無機ゲート絶縁膜１３側から積層された積層構造により構成されている。チャネル層１４の材料となるアモルファス酸化物半導体としては、例えばＩｎＧａＺｎＯを用いることができる。チャネル層４（活性層とも言う）は、物理的気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜形成することができるが、良好なトランジスタ特性を得るために、ＤＣスパッタ法、ＲＦスパッタ法などのスパッタ法を採用することが好ましい。スパッタリングターゲットとしては、ＩｎＧａＺｎＯ（１：１：１：４ ａｔ％）焼結体ターゲットが好ましい。

ソース・ドレイン層１５は、チャネル層１４上に形成された導体層であり、ソース配線１６及びソース電極１５ａと、ドレイン配線１７及びドレイン電極１５ｂとを含んで構成され、ソース電極１５ａ及びドレイン電極１５ｂは、互いに離隔して形成される。ソース・ドレイン層１５は、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、銅（Ｃμ）、モリブニオブ（ＭｏＮｂ）等の金属薄膜であってもよいし、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）等の酸化物材料であってもよい。また、ソース・ドレイン層１５は、前記の酸化物材料に不純物をドープしたものを用いてもよい。例えば、Ｉｎ_２Ｏ_３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ_２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどである。ソース・ドレイン層１５を構成する材料は、前述したゲート層１１と全て同じ材料であってもよく、異なる材料であってもよい。

ソース・ドレイン層１５は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、又は、導電性ペーストを用いてスピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、若しくは、インクジェットなどの方法で形成することができる。酸化インジウム、酸化亜鉛、酸化スズ等の透明導電性酸化物を使用する場合、ドーパントを混入させることで、ソース・ドレイン層１５の透明導電膜の導電率を上げることが好ましい。例えば、酸化亜鉛ではガリウム、アルミニウム、ボロンなど、酸化スズではフッ素、アンチモンなど、酸化インジウムではスズ、亜鉛、チタン、セリウム、ハフニウム、ジルコニアなど混入させて、ソース・ドレイン層１５の透明導電膜を縮退させることが好ましい。また、電極材料に酸化物半導体と同じ母材料を用い、ドーパント濃度だけを高くすることも、生産効率を高めえる観点からは好ましい。なお、ゲート層１１も上記何れかの方法で作製することができる。

（実施例１）
次に、上述した薄膜トランジスタ１の製造方法の一例について、図３Ａ～図７Ｃを参照して、説明する。なお、本実施形態に係る薄膜トランジスタの製造方法は以下の方法に限定されるものではなく、必要に応じて、上述した材料や製造方法を適宜、適用することが可能である。

まず、図３Ａに示すように、絶縁基板１０として、ポリイミドから成る可撓性プラスチック基板を準備する。そして、絶縁基板１０上にゲート層１１として金属層１１１のＭｏＮｂを、無加熱スパッタ法により、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、アルゴン（Ａｒ）＝４５ｓｃｃｍのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。これにより、金属層１１１として、膜厚９０ｎｍ～１１０ｎｍ（例えば１００ｎｍ）のＭｏＮｂ膜が成膜形成される。

続いて、図３Ａに示すように、レジスト１２１のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図３Ｂに示すように、所定の形状にパターニングしてレジスト１２１ａとする。

続いて、図３Ｃに示すように、パターニングしたレジスト１２１ａをマスクに用いて金属層１１１のＭｏＮｂをエッチングして、ゲート層１１に対応する金属層１１１ａを形成する。金属層１１１ａを形成した後、レジスト１２１ａを除去する（図４Ａを参照）。

続いて、図４Ａに示すようにゲート層１１が形成されると、図４Ｂ２に示すように、絶縁基板１０上およびゲート層１１上に有機ゲート絶縁膜１２を形成するための２層の有機絶縁膜(１２ａ、１２ｂ)を形成する。まず、図４Ｂ－１に示すように、第１の有機絶縁膜１２ａを形成するには、まず、アクリル樹脂をスピンコート（７３０ｒｐｍ／３０秒間）により一様に塗布し、９０℃で２分間の仮焼成（プリベーク）を行った後、露光及び現像を行う。次に図４Ｂ－２に示すように、第１の有機絶縁膜１２ａの上にアクリル樹脂をスピンコート（７３０ｒｐｍ／３０秒間）により一様に塗布し、９０℃で２分間の仮焼成（プリベーク）を行い、第２の有機絶縁膜１２ｂ’を形成する。次に、図４Ｂ－３に示すように、第２の有機絶縁膜１２ｂ’の上にメタルマスク１６０を設置し、メタルマスク１６０と絶縁基板１０のアライメント調整を行った後、メタルマスクの上方から露光を行う。次に、メタルマスク１６０を外し、現像を行い、図４Ｃに示すように、第２の有機絶縁膜１２ｂ’を所望のパターンの第２の有機絶縁膜１２ｂに形成する。そして、２５０℃で１時間の本焼成により、有機ゲート絶縁膜１２が形成され、凹形状となる。この有機ゲート絶縁膜形成により、例えば、膜厚ａ１，ａ２＝１．００μｍ、ｂ＝０．５μｍの有機ゲート絶縁膜が形成される。

続いて、図４Ｄに示すように、無機ゲート絶縁膜１３としてシリコン酸化膜を有機ゲート絶縁膜１２上に形成する。シリコン酸化膜は、平行平板型のＰＥＣＶＤ法を用いて、ＳｉＯ_２を基板温度２００℃で例えば５ｎｍ～１０ｎｍの間で成膜することができる。この際に、ＳｉＨ_４／Ｎ_２Ｏ＝６５／５００ＳＣＣＭをプロセスガスとして流した。圧力は２００Ｐａに保持し、１３．５６ＭＨｚの高周波を投入電力５００Ｗでプラズマを励起させて成膜を行う。

続いて、図５Ａに示すように、チャネル層１４のアモルファス酸化物半導体膜１１４を無機ゲート絶縁膜１３上に形成する。アモルファス酸化物半導体膜１１４として酸化物半導体ＩｎＧａＺｎＯを無加熱スパッタ法によりＩｎＧａＺｎＯ（１：１：１：４ ａｔ％）焼結体ターゲットを使用し、Ａｒ／Ｏ_２＝５０／０．２ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、３００ＷのＲＦ電源をターゲットに印加してスパッタ成膜を行う。これにより、例えば、厚さ３０ｎｍ～４０ｎｍのＩｎＧａＺｎＯ膜を成膜形成することができる。

続いて、図５Ｂに示すようにレジスト１２２のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図５Ｃに示すように、レジスト１２２をパターニングして、所定形状のレジスト１２２ａとする。パターニングしたレジスト１２２ａをマスクに用いてチャネル層１４のアモルファス酸化物半導体膜１１４のエッチングを行う。これにより、図６Ａに示すチャネル層１４が形成される。チャネル層１４が形成されると、レジスト１２２ａは除去される（図６Ｂを参照）。

続いて、図６Ｃに示すように、ソース・ドレイン層１５用の金属層１１５のＭｏＮｂを無加熱スパッタ法により、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、Ａｒ＝４５ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。このスパッタ成膜により、例えば、厚さ０．０５～０．１μｍのＭｏＮｂ膜が成膜形成される。そして、金属層１１５の上に、レジスト１２３のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。

続いて、図７Ａに示すように、金属層１１５上のレジスト１２３をパターニングして、パターニングされたレジスト１２３ａとする。そして、パターニングしたレジスト１２３ａをマスクに用いて、図７Ｂに示すように、金属層１１５のエッチングを行い、互いに離隔したソース電極及びドレイン電極を含むソース・ドレイン層１５を形成する。この金属層１１５のエッチングにより、所望のパターンに形成する。その後、図７Ｃに示すように、レジスト１２３ａを除去し、さらに、１５０℃のアニールを行う。以上により、図１及び図２に示す薄膜トランジスタ１００が完成する。

（実施例２）
次に、薄膜トランジスタ１の製造方法の別の一例について、図８～図１３Ｃを参照して説明する。この製造方法によれば、実施例１のようなメタルマスク１６０を使用することなく、所望のパターンの第２の有機絶縁膜１２ｂを形成することができる。具体的には、ゲート層１１をマスク替わりに使用するセルフアライメントプロセスを用いることで、メタルマスク１６０と絶縁基板１０のアライメント調整を行わず、絶縁基板１０の裏面からダイレクトに露光出来る。このように、この製造方法では第２の有機絶縁膜１２ｂを形成する際にメタルマスクを使用しない為、製造コストを低減することができる。また、メタルマスク１６０と絶縁基板１０のアライメント調整の手間もなく、第２の有機絶縁膜１２ｂを形成する際のパターニングのばらつきも生じにくい。さらに、この製造方法によれば、ゲート電極と、ソース電極及びドレイン電極とがほとんど重ならない為、ソース電極及びドレイン電極と、ゲート電極との間に生じる寄生容量をさらに低減させることが可能である。

図８は、図１に示す薄膜トランジスタのＡ－Ａ‘線に沿った断面図であり、ゲート電極ライン方向に沿った断面を示す。図８に示す薄膜トランジスタ１００は、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２（第１の有機絶縁膜１２ａ、第２の有機絶縁膜１２ｂ）、無機ゲート絶縁膜１３、チャネル層１４、及び、ソース・ドレイン層１５（ソース電極１５ａ、ドレイン電極１５ｂ）を備える。図８に示す薄膜トランジスタ１００は、上述したようにゲート層１１をマスク替わりにして第２の有機絶縁膜１２ｂを形成する。つまり、第２の有機絶縁膜１２ｂのパターニング幅はゲート層１１の幅によって決まるため、所望の構成に合わせてゲート層１１の幅を設計する。

まず、図９Ａに示すように、絶縁基板１０として、ポリイミドから成る可撓性プラスチック基板を準備する。そして、絶縁基板１０上にゲート層１１として金属層１１１のＭｏＮｂを、無加熱スパッタ法により、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、アルゴン（Ａｒ）＝４５ｓｃｃｍのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。これにより、金属層１１１として、膜厚９０ｎｍ～１１０ｎｍ（例えば１００ｎｍ）のＭｏＮｂ膜が成膜形成される。

続いて、図９Ａに示すように、レジスト１２１のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図９Ｂに示すように、レジスト１２１を所定の形状にパターニングしてレジスト１２１ａとする。

続いて、図９Ｃに示すように、パターニングしたレジスト１２１ａをマスクに用いて金属層１１１のＭｏＮｂをエッチングして、ゲート層１１に対応する金属層１１１ａを形成する。続いて、図１０Ａに示すように、レジスト１２１ａを除去する。

続いて、絶縁基板１０上およびゲート層１１上に有機ゲート絶縁膜１２を形成するための２層の有機絶縁膜(１２ａ、１２ｂ)を形成する。まず、第１の有機絶縁膜１２ａを形成するために、図１０Ｂに示すように、アクリル樹脂をスピンコート（７３０ｒｐｍ／３０秒間）により一様に塗布し、９０℃で２分間の仮焼成（プリベーク）を行った後、露光及び現像を行う。次に、図１０Ｃに示す第２の有機絶縁膜１２ｂを形成するために、アクリル樹脂をスピンコート（７３０ｒｐｍ／３０秒間）により一様に塗布し、９０℃で２分間の仮焼成（プリベーク）を行った後、基板の下側から裏面露光及び現像を行う。これによって、所望のパターンの第２の有機絶縁膜１２ｂを形成する。そして、２５０℃で１時間の本焼成により、有機ゲート絶縁膜１２が形成され、凹形状となる。この有機ゲート絶縁膜形成により、例えば、膜厚ａ１，ａ２＝１．００μｍ、ｂ＝０．５μｍの有機ゲート絶縁膜１２が形成される。

続いて、図１０Ｄに示すように、無機ゲート絶縁膜１３としてシリコン酸化膜を有機ゲート絶縁膜１２上に形成する。シリコン酸化膜は、平行平板型のＰＥＣＶＤ法を用いて、ＳｉＯ_２を基板温度２００℃で例えば５ｎｍ～１０ｎｍの間で成膜することができる。この際に、ＳｉＨ_４／Ｎ_２Ｏ＝６５／５００ＳＣＣＭをプロセスガスとして流した。圧力は２００Ｐａに保持し、１３．５６ＭＨｚの高周波を投入電力５００Ｗでプラズマを励起させて成膜を行う。

続いて、図１１Ａに示すように、チャネル層１４のアモルファス酸化物半導体膜１１４を無機ゲート絶縁膜１３上に形成する。アモルファス酸化物半導体膜１１４として酸化物半導体ＩｎＧａＺｎＯを無加熱スパッタ法によりＩｎＧａＺｎＯ（１：１：１：４ ａｔ％）焼結体ターゲットを使用し、Ａｒ／Ｏ_２＝５０／０．２ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、３００ＷのＲＦ電源をターゲットに印加してスパッタ成膜を行う。これにより、例えば、厚さ３０ｎｍ～４０ｎｍのＩｎＧａＺｎＯ膜を成膜形成することができる。

続いて、図１１Ｂに示すようにレジスト１２２のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図１１Ｃに示すように、レジスト１２２をパターニングして、所定形状のレジスト１２２ａとする。パターニングしたレジスト１２２ａをマスクに用いてチャネル層１４のアモルファス酸化物半導体膜１１４のエッチングを行う。これにより、図１２Ａに示すチャネル層１４が形成される。チャネル層１４が形成されると、レジスト１２２ａは除去される（図１２Ｂを参照）。

続いて、図１２Ｃに示すように、ソース・ドレイン層１５用の金属層１１５のＭｏＮｂを無加熱スパッタ法により、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、Ａｒ＝４５ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。このスパッタ成膜により、例えば、厚さ０．０５～０．１μｍのＭｏＮｂ膜が成膜形成される。そして、金属層１１５の上に、レジスト１２３のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。

続いて、図１３Ａに示すように、金属層１１５上のレジスト１２３をパターニングして、パターニングされたレジスト１２３ａとする。そして、パターニングしたレジスト１２３ａをマスクに用いて、図１３Ｂに示すように、金属層１１５のエッチングを行い、互いに離隔したソース電極及びドレイン電極を含むソース・ドレイン層１５を形成する。この金属層１１５のエッチングにより、所望のパターンに形成する。その後、図１３Ｃに示すように、レジスト１２３ａを除去し、さらに、１５０℃のアニールを行う。以上により、図８に示す薄膜トランジスタ１００が完成する。

ここで、本実施形態に係る薄膜トランジスタ１００による作用効果について説明する。まず、比較例となる図１６及び図１７、図１８に示す薄膜トランジスタについて説明する。図１６は、従来の薄膜トランジスタを示す上面図である。図１７は、図１６に示す従来の薄膜トランジスタのチャネル長方向に沿った断面図（ａ１＝ｂ、ａ２＝ｂ）である。図１８は、図１７に示す従来の薄膜トランジスタの有機ゲート絶縁膜２０２の膜厚を半分にした断面図（ａ１＝ｂ、ａ２＝ｂ）である。この比較例にかかる薄膜トランジスタが実施形態にかかる薄膜トランジスタと異なる点は、有機ゲート絶縁膜２０２が平坦である点である。この比較例にかかる薄膜トランジスタでは、有機ゲート絶縁膜２０２の膜厚が小さくなる（例えば素子特性向上の為に、図１８のように有機ゲート絶縁膜の膜厚を図１７の有機ゲート絶縁膜２０２の膜厚の半分にする）ことで、ゲート電極２０１とソース電極２０５ａ及びドレイン電極２０５ｂ間に寄生容量が形成され、素子特性の低下に影響を及ぼす。また、有機ゲート絶縁膜２０２を介してゲート電極２０１の端部を覆うようにソース電極２０５ａやドレイン電極２０５ｂが設けられている場合、ゲート電極２０１の端部を被覆する有機ゲート絶縁膜２０２の厚さが小さくなることで、ゲート電極２０１とソース電極２０５ａやドレイン電極２０５ｂとの間でリークが起こりやすくなり、屈曲試験においてクラックが発生したりする（図１８参照）。加えて、図１８の有機ゲート絶縁膜１２の膜厚ａ１（ａ２）、ｂの関係がａ１（ａ２）＜ｂになるとさらに酷い結果となる。

これに対し、本実施形態に係る薄膜トランジスタ１００では、図２に示すように、ゲート電極１１ａと、ゲート電極１１ａ上に設けられた有機ゲート絶縁膜１２と、有機ゲート絶縁膜１２を介してゲート電極１１ａの一部と重なるように設けられたソース電極１５ａ及びドレイン電極１５ｂと、有機ゲート絶縁膜１２、ソース電極１５ａ及びドレイン電極１５ｂ下に設けられたチャネル層１４を有する構造において、ソース電極１５ａとドレイン電極１５ｂの間の領域に位置する第１の有機絶縁膜１２ａの膜厚ｂを、ゲート電極１１ａとソース電極１５ａの間に設けられた有機ゲート絶縁膜１２（１２ａと１２ｂ）の膜厚ａ１またはゲート電極１１ａとドレイン電極１５ｂの間に設けられた有機ゲート絶縁膜１２（１２ａと１２ｂ）の膜厚ａ２より小さくなるように設けることでａ１＞ｂ、ａ２＞ｂとなり、ソース電極１５ａ及びドレイン電極１５ｂと、ゲート電極１１ａとの間に生じる寄生容量を低減すると共に、素子特性を向上させ、屈曲試験においてクラックの発生を防止することができる。(図２参照)

［トランジスタアレイ］
次に、上述した実施形態に係る薄膜トランジスタを複数備えたトランジスタアレイについて説明する。図１４は、一例として、実施形態に係る薄膜トランジスタ１００をアレイ状に配置したトランジスタアレイ１１０を示す上面図である。図１４に示すように、トランジスタアレイ１１０では、複数の薄膜トランジスタ１００がアレイ状に配置されている。各薄膜トランジスタ１００では、ゲート電極１１ａがゲート配線１１ｂを介してゲートライン１１３に接続されている。ソース電極１５ａは、ソース配線１６を介してソースライン１１６に接続されている。ドレイン電極１５ｂは、ドレイン配線１７、コンタクト部分１１２を介して画素電極１１７に接続されている。

［センサ装置］
また、上述したトランジスタアレイ１１０は、図１５に示すセンサ装置とすることも可能である。図１５は、図１４に示すトランジスタアレイを用いたセンサ装置１５０の概要を示す図である。センサ装置１５０では、トランジスタアレイ１１０の上に、センサ部材１２０及び上部電極１３０を配置する。なお、本実施形態に係る薄膜トランジスタ１００及びトランジスタアレイ１１０は、このセンサ装置１５０のような構成に限定されずに、その他の構成のセンサ装置や他の装置に適用してももちろんよい。

以上のように、本発明にかかる薄膜トランジスタは、寄生容量を低減すると共に、素子特性を向上させ、屈曲試験においてクラックの発生を防止することができ、高性能と耐久性が要求される用途に適している。

１０…絶縁基板、１１…ゲート層、１１ａ…ゲート電極、１２…有機ゲート絶縁膜、１３…無機ゲート絶縁膜、１４…チャネル層、１５…ソース・ドレイン層、１５ａ…ソース電極、１５ｂ…ドレイン電極、１６…ソース配線、１７…ドレイン配線、１００…薄膜トランジスタ、１１０…トランジスタアレイ、１５０…センサ装置

Claims (8)

1. 絶縁基板と、
   前記絶縁基板上に形成されたゲート電極と、
   前記ゲート電極を覆う有機ゲート絶縁膜と、
   前記有機ゲート絶縁膜上に形成された無機ゲート絶縁膜と、
   前記無機ゲート絶縁膜上に形成されたチャネル層と、
   前記チャネル層上に互いに離隔して形成されたソース電極及びドレイン電極と、を備え、
   前記ソース電極と前記ドレイン電極の間の領域に位置する前記有機ゲート絶縁膜の膜厚が、前記ゲート電極と前記ソース電極の間に設けられた前記有機ゲート絶縁膜、または、前記ゲート電極と前記ドレイン電極の間に設けられた前記有機ゲート絶縁膜の膜厚より小さい、薄膜トランジスタ。
2. 前記有機ゲート絶縁膜が凹形状になるように形成されている、請求項１に記載の薄膜トランジスタ。
3. 前記ソース電極と前記ドレイン電極の間の領域に位置する前記有機ゲート絶縁膜の膜厚が０．１～０．５μｍになるように形成されている、請求項１に記載の薄膜トランジスタ。
4. 前記ゲート電極と前記ソース電極の間に設けられた前記有機ゲート絶縁膜、または、前記ゲート電極と前記ドレイン電極の間に設けられた前記有機ゲート絶縁膜の膜厚が０．２～１．０μｍになるように形成されている、請求項１に記載の薄膜トランジスタ。
5. 前記ゲート電極と前記ソース電極の間に設けられた前記有機ゲート絶縁膜の膜厚ａ１，前記ゲート電極と前記ドレイン電極の間に設けられた前記有機ゲート絶縁膜の膜厚ａ２，前記ソース電極と前記ドレイン電極の間の領域に位置する前記有機ゲート絶縁膜の膜厚ｂの比率ａ１／ｂ、ａ２／ｂが、各々２である、請求項１に記載の薄膜トランジスタ。
6. 前記ソース電極及び前記ドレイン電極の膜厚が、０．０５～０．１μｍである、請求項１に記載の薄膜トランジスタ。
7. 請求項１～６の何れか一項に記載の薄膜トランジスタを複数備え、
   複数の前記薄膜トランジスタがアレイ状に配置されている、トランジスタアレイ。
8. 請求項７に記載のトランジスタアレイと、
   前記トランジスタアレイ上に設けられるセンサ部材と、を備えるセンサ装置。

Images