JP2022188384A - 薄膜トランジスタ、トランジスタアレイ、及び、センサ装置 - Google Patents

Abstract

【課題】機械的な曲げひずみによる劣化を緩和する共に小型化することが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１００は、絶縁基板１０と、ゲート層１１と、ゲート層１１を覆う有機ゲート絶縁膜１２と、有機ゲート絶縁膜１２上に形成された無機ゲート絶縁膜１３と、無機ゲート絶縁膜１３上に形成されたチャネル層１４と、チャネル層１４上において互いに対向するように形成されたソース電極２０及びドレイン電極３０と、を備える。ソース電極２０は、ドレイン電極３０に対して凸曲線状の凸曲線２１と、ドレイン電極３０に対して凹曲線状の凹曲線２２とを有する。ドレイン電極３０は、ソース電極２０に対して凸曲線状の凸曲線３１と、ソース電極２０に対して凹曲線状の凹曲線３２とを有する。凸曲線２１が凹曲線３２に対向し、且つ、凸曲線３１が凹曲線２２に対向する。
【選択図】図１

Description

本発明は、薄膜トランジスタ、トランジスタアレイ、及び、センサ装置に関する。本発明はより詳細には、有機高分子化合物によって構成された有機ゲート絶縁膜と、無機珪素化合物によって構成された無機ゲート絶縁膜との積層体をゲート絶縁層として備え、ソース・ドレイン電極形状を有する薄膜トランジスタに関する。

酸化物半導体は、新しい特性を持つ電子・光デバイスの実現に必要な材料である。特にＺｎＯやＩｎＧａＺｎＯなどの酸化物半導体材料は、薄膜トランジスタのチャネル層として用いた場合、ａ－Ｓｉ（アモルファスシリコン）を凌駕する性能を示すことが明らかになっている。このため、酸化物半導体は、液晶パネルや有機ＥＬパネルなどの駆動用背面板としての利用が試みられている。また、上記の酸化物半導体材料は、成膜条件を適切に制御することにより、成膜時又は成膜後の加熱なしや低温加熱により良好な半導体特性を得られることが知られている。このため、耐熱性の乏しい樹脂フィルムなどを基材とするフレキシブルデバイスの実現にも大きな期待が寄せられている。

特許文献１には、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタが開示されている。特許文献１に開示されている薄膜トランジスタでは、ゲート絶縁膜として、有機高分子化合物膜と無機珪素化合物膜とが設けられており、これにより、耐圧性と柔軟性とが付与されている。また、非特許文献１にも薄型トランジスタが開示されている。

特開２０１０－２１２６４号公報

Journal of The Electron Devices Society,Vol5,No.6,Nov 2017,pp.453-457

特許文献１等に示す従来の薄膜トランジスタは、例えば、図１４及び図１５に示すように、絶縁基板２００、ゲート電極２０１、有機ゲート絶縁膜２０２、無機ゲート絶縁膜２０３、チャネル層２０４、ソース電極２０５ａ、及び、ドレイン電極２０５ｂ（ソース・ドレイン層２０５）を備えて構成されている。チャネル層２０４は半導体層であり、例えば、アモルファス酸化物半導体からなる。この薄膜トランジスタは、例えば、ゲート電極２０１がソース電極２０５ａ及びドレイン電極２０５ｂよりも絶縁基板２００側に位置するボトム・ゲート構造の薄膜トランジスタである。このような薄膜トランジスタは、平面視した際に矩形形状を呈するソース電極２０５ａと同じく矩形形状を呈するドレイン電極２０５ｂとが所定のチャネル長及びチャネル幅で対向するように形成されている。しかしながら、この薄膜トランジスタのソース電極２０５ａ及びドレイン電極２０５ｂは、直角も含む鋭角な電極部分を有しており、機械的な曲げひずみにより角部が剥離してしまい、電極性能が劣化してしまう虞がある。

また、図１６及び図１７に示すように、ソース電極及びドレイン電極から鋭角な電極部分を取り除く構成も考えられる。この構成では、中心付近に配設されたソース電極２０５ａと、ソース電極２０５ａの外周に接触し、ソース電極の外周を覆うよう配設された半導体層と、半導体層の外周に接触し、半導体層の外周を覆うよう配設されたドレイン電極２０５ｂを備え、ソース電極２０５ａの外周とドレイン電極２０５ｂの内周とは互いが同心円となる部分を有する形状となっている（例えば、非特許文献１を参照）。即ち、ソース電極及びドレイン電極が円形状又は半円形状を呈するように形成されている。しかしながら、このような薄膜トランジスタでは、上述した薄膜トランジスタの劣化の抑制は可能であるが、チャネル幅に対応する長さを十分にするための円形形状を確保するために比較的広い領域が必要となり、十分な電流値を確保しつつ小型化することが困難である。

本発明は、上記課題の解決のためになされたものであり、機械的な曲げひずみによる劣化を緩和する共に小型化することが可能な薄膜トランジスタ、トランジスタアレイ、及びセンサ装置を提供する。

本発明の一側面に係る薄膜トランジスタは、絶縁基板と、絶縁基板上に形成されたゲート電極と、ゲート電極を覆う有機ゲート絶縁膜と、有機ゲート絶縁膜上に形成された無機ゲート絶縁膜と、無機ゲート絶縁膜上に形成されたチャネル層と、チャネル層上において互いに対向するように形成されたソース電極及びドレイン電極と、を備える。ソース電極は、ドレイン電極に対して凸曲線状の第１凸曲線と、ドレイン電極に対して凹曲線状の第１凹曲線とを有する。ドレイン電極は、ソース電極に対して凸曲線状の第２凸曲線と、ソース電極に対して凹曲線状の第２凹曲線とを有する。第１凸曲線が第２凹曲線に対向し、且つ、第２凸曲線が第１凹曲線に対向する。

この薄膜トランジスタでは、ソース電極が第１凸曲線及び第１凹曲線を含んで構成され、ドレイン電極が第２凸曲線及び第２凹曲線を含んで構成され、第１凸曲線が第２凹曲線に対向し、且つ、第２凸曲線が第１凹曲線に対向するようになっている。このような構成により、薄膜トランジスタのソース電極及びドレイン電極の対向領域において、機械的な曲げひずみによる劣化が生じやすい鋭角等の角部領域が低減されている。また、薄膜トランジスタのソース電極及びドレイン電極の対向領域において、凸曲線と凹曲線とが組み合わさる構成であるため、十分な長さのチャネル幅を容易に確保することができ、小型化を容易に図ることができる。よって、この薄膜トランジスタによれば、機械的な曲げひずみによる劣化を緩和する共に小型化することが可能となる。

上記の薄膜トランジスタにおいて、第１凸曲線は、直線を介して又は直接、第１凹曲線に連なっていることが好ましく、第２凸曲線は、直線を介して又は直接、第２凹曲線に連なっていることが好ましい。これにより、ソース電極及びドレイン電極のそれぞれにおいて、凸曲線部と凹曲線部とがスムーズに連なることになり、対向領域に鋭角な部分を設けないことをより確実に実施することが可能となる。よって、この薄膜トランジスタによれば、機械的な曲げひずみによる劣化をより確実に緩和することができる。

上記の薄膜トランジスタにおいて、ソース電極は、非対向領域である外側を画定する第１直線と第２直線とが交わる領域が曲線状になるように形成されていることが好ましく、ドレイン電極は、非対向領域である外側を画定する第３直線と第４直線とが交わる領域が曲線状になるように形成されていることが好ましい。これにより、ソース電極及びドレイン電極は、対向領域ではない非対向領域である外側外周においても機械的な曲げひずみによる劣化をより確実に緩和することができる。

上記の薄膜トランジスタにおいて、ソース電極は、第１凸曲線と同じ方向に突出すると共に第１凸曲線とは逆側において第１凹曲線に連なる第３凸曲線を有することが好ましく、ドレイン電極は、第２凸曲線と同じ方向に突出すると共に第２凸曲線とは逆側において第２凹曲線に連なる第４凸曲線を有することが好ましい。これにより、ソース電極とドレイン電極とが対向する領域を増やすことができ、ソース電極及びドレイン電極間のチャネル幅として十分な長さをより確実に確保することができる。よって、この薄膜トランジスタによれば、十分な電流値を容易に確保することができ、コンパクトなトランジスタ構成とすることができる。

上記の薄膜トランジスタにおいて、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方に対して凸曲線状の第５凸曲線を有してもよく、ソース電極及びドレイン電極の他方は、ソース電極及びドレイン電極の一方に対して凹曲線状の第５凹曲線を有してもよく、第５凸曲線が第５凹曲線に対向する。これにより、ソース電極とドレイン電極とが対向する領域を更に増やすことができ、ソース電極及びドレイン電極間のチャネル幅として十分な長さをより確実に確保することができる。よって、この薄膜トランジスタによれば、十分な電流値を容易に確保することができ、コンパクトなトランジスタ構成とすることができる。

上記の薄膜トランジスタにおいて、ソース電極及びドレイン電極の対向領域を含む電極全体の外形形状は、対向する方向である第１方向の第１長さと第１方向に直交する第２方向の第２長さとが同じであってもよく、第１長さが第２長さよりも長くてもよく、又は、第１長さが第２長さよりも短くてもよい。本実施形態に係る薄膜トランジスタの構成であれば、ソース電極及びドレイン電極の電極全体の外形形状を容易に多様な形態とすることができる。よって、後述するトランジスタアレイを構成する際に、より自由度の高い設計が可能となる。

上記の薄膜トランジスタにおいて、第１凸曲線、第１凹曲線、第２凸曲線、及び、第２凹曲線の少なくとも１つの曲線の曲率半径は、５μｍ以上であってもよい。これにより、機械的な曲げひずみによる劣化をより確実に緩和することができる。

本発明の別側面に係るトランジスタアレイは、上述した何れかの構成を有する薄膜トランジスタを複数備え、複数の薄膜トランジスタがアレイ状に配置されている。これにより、薄膜トランジスタの機械的な曲げひずみによる劣化をより確実に緩和する共に、トランジスタアレイを小型化することが可能となる。

上記のトランジスタアレイにおいて、複数の薄膜トランジスタは、ソース電極及びドレイン電極の対向領域を含む電極全体の外形形状において対向方向である第１方向の第１長さが第１方向に直交する第２方向の第２長さよりも長い縦長トランジスタと、外形形状において第１長さが第２長さよりも短い横長トランジスタとを含んでもよく、縦長トランジスタと横長トランジスタとが交互に配置されていてもよい。これにより、このトランジスタアレイによれば、縦方向及び横方向で異なった検出をすることができる。

本発明の更に別側面に係るセンサ装置は、上述した何れかの構成を有するトランジスタアレイと、トランジスタアレイ上に設けられるセンサ部材と、を備える。これにより、薄膜トランジスタの機械的な曲げひずみによる劣化をより確実に緩和する共に、センサ装置を小型化することが可能となる。

本発明によれば、機械的な曲げひずみによる劣化を緩和する共に小型化することが可能な薄膜トランジスタ、トランジスタアレイ、及びセンサ装置を提供することができる。

図１は、第１実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。 図２は、図１に示す薄膜トランジスタのＩＩ－ＩＩ線に沿った断面図であり、チャンネル長方向における断面を示す。 図３（ａ）～（ｃ）は、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図４（ａ）～（ｃ）は、図３に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図５（ａ）～（ｃ）は、図４に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図６（ａ）～（ｃ）は、図５に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図７（ａ）～（ｃ）は、図６に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図８は、第１実施形態に係る薄膜トランジスタの変形例を示す図である。 図９は、第２実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。 図１０は、第３実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。 図１１は、第４実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。 図１２は、図１に示す薄膜トランジスタをアレイ状に配置したトランジスタアレイを示す上面図である。 図１３は、図１２に示すトランジスタアレイを用いたセンサ装置の概要を示す図である。 図１４は、従来の薄膜トランジスタを示す上面図である。 図１５は、図１４に示す従来の薄膜トランジスタのチャネル長方向に沿った断面図である。 図１６は、従来の薄膜トランジスタの別の形態を示す上面図である。 図１７は、従来の薄膜トランジスタの更に別の形態を示す上面図である。

以下、本発明の実施形態に係る薄膜トランジスタ、トランジスタアレイ、及び、センサ装置について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を適宜省略する。図面の寸法及び寸法比率は、必ずしも実際の寸法及び寸法比率とは一致していない。なお、本発明は以下の記述により限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

［第１実施形態］
図１は、第１実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。図２は、図１に示す薄膜トランジスタのＩＩ－ＩＩ線に沿った断面図であり、チャンネル長方向に沿った断面を示す。図１及び図２に示すように、薄膜トランジスタ１００は、例えば、ボトム・ゲート構造の薄膜トランジスタであり、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２、無機ゲート絶縁膜１３、チャネル層１４、及び、ソース・ドレイン層１５を備える。なお、図２に示すように、ゲート層１１とチャネル層１４との間には有機ゲート絶縁膜１２と無機ゲート絶縁膜１３が形成されているが、有機ゲート絶縁膜１２と無機ゲート絶縁膜１３は薄膜トランジスタが形成された絶縁基板１０上に一様に形成されているので図１においては図示していない。

絶縁基板１０は、例えば可撓性の樹脂製基板であり、透明又は不透明に構成されている。絶縁基板１０としては、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等からなる樹脂製基板や、ＳＵＳ薄板等を使用することができる。但し、絶縁基板１０は、これらの材料に限定されるわけではなく、他の材料からなる基板を用いてもよい。また、絶縁基板は可撓性を有していなくてもよい。

ゲート層１１は、絶縁基板１０上に形成される導体層であり、ゲート電極１１ａとゲート電極１１ａに繋がるゲート配線１１ｂとを有する。ゲート電極１１ａとゲート配線１１ｂとは、例えば一体に形成されている。ゲート層１１は、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、銅（Ｃｕ）、モリブニオブ（ＭｏＮｂ）等の金属薄膜であってもよいし、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）等の酸化物材料であってもよい。また、ゲート層１１は、前記の酸化物材料に不純物をドープしたものを用いてもよい。例えば、Ｉｎ_２Ｏ_３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ_２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどを用いることができる。後述するソース・ドレイン層１５を構成する材料は、ゲート層１１と全て同じ材料でもあってもよいし、異なる材料であってもよい。

有機ゲート絶縁膜１２は、ゲート層１１を覆うように絶縁基板１０及びゲート層１１上に形成される絶縁層であり、無機ゲート絶縁膜１３と共に、ゲート層１１とチャネル層１４との間の絶縁を行う。有機ゲート絶縁膜１２を形成する有機絶縁材料としては、ポリビニルフェノール（ＰＶＰ）、ポリイミド、アクリル樹脂、エポキシ樹脂、アモルファスフッ素樹脂等のフッ素系樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド樹脂、シリコーン樹脂などを例示することができ、これらの１種又は２種以上を用いることができる。これらの中でも特にポリイミド、アクリル樹脂、フッ素系樹脂が好ましく用いられる。

有機ゲート絶縁膜１２は、溶媒に溶解させた上記材料をゲート層１１を覆うように絶縁基板１０の表面に塗布した後に乾燥させ、必要に応じて、塗布された材料を加熱処理することにより、形成することができる。有機ゲート絶縁膜１２を容易に形成することができる塗布法としては、スピンコーティング、スクリーン印刷等を用いることができる。乾燥した後に加熱処理する場合の加熱処理温度は例えば１００℃～２００℃であり、加熱時間は例えば１５分～３時間程度とすることができる。

無機ゲート絶縁膜１３は、有機ゲート絶縁膜１２上に形成される絶縁層であり、有機ゲート絶縁膜１２と共に、ゲート層１１とチャネル層１４との間の絶縁を行う。無機ゲート絶縁膜１３は、例えば、シリコン及び酸素、または、シリコン及び窒素を主体とした無機材料から形成することができ、具体的には、酸化珪素や酸化窒素などを用いることができる。無機ゲート絶縁膜１３は、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、光ＣＶＤ法、熱ＣＶＤ法、ゾルゲル法などの方法を用いて形成することができる。なお、無機ゲート絶縁膜１３は、有機ゲート絶縁膜１２より薄く形成されていてもよい。

チャネル層１４は、無機ゲート絶縁膜１３上であってゲート層１１上及びその周囲の領域に形成される半導体層であり、例えば、アモルファス酸化物半導体から構成されている。チャネル層１４は、無機ゲート絶縁膜１３側から積層された積層構造により構成されている。チャネル層１４の材料となるアモルファス酸化物半導体としては、例えばＩｎＧａＺｎＯを用いることができる。チャネル層４（活性層とも言う）は、物理的気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜形成することができるが、良好なトランジスタ特性を得るために、ＤＣスパッタ法、ＲＦスパッタ法などのスパッタ法を採用することが好ましい。スパッタリングターゲットとしては、ＩｎＧａＺｎＯ（１：１：１：４ ａｔ％）焼結体ターゲットが好ましい。

ソース・ドレイン層１５は、チャネル層１４上に形成された導体層であり、ソース配線１６及びソース電極２０と、ドレイン配線１７及びドレイン電極３０とを含んで構成される。ソース・ドレイン層１５は、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、銅（Ｃｕ）、モリブニオブ（ＭｏＮｂ）等の金属薄膜であってもよいし、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）等の酸化物材料であってもよい。また、ソース・ドレイン層１５は、前記の酸化物材料に不純物をドープしたものを用いてもよい。例えば、Ｉｎ_２Ｏ_３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ_２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどである。ソース・ドレイン層１５を構成する材料は、前述したゲート層１１と全て同じ材料であってもよく、異なる材料であってもよい。

ソース・ドレイン層１５は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、又は、導電性ペーストを用いてスピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、若しくは、インクジェットなどの方法で形成することができる。酸化インジウム、酸化亜鉛、酸化スズ等の透明導電性酸化物を使用する場合、ドーパントを混入させることで、ソース・ドレイン層１５の透明導電膜の導電率を上げることが好ましい。例えば、酸化亜鉛ではガリウム、アルミニウム、ボロンなど、酸化スズではフッ素、アンチモンなど、酸化インジウムではスズ、亜鉛、チタン、セリウム、ハフニウム、ジルコニアなど混入させて、ソース・ドレイン層１５の透明導電膜を縮退させることが好ましい。また、電極材料に酸化物半導体と同じ母材料を用い、ドーパント濃度だけを高くすることも、生産効率を高めえる観点からは好ましい。なお、ゲート層１１も上記何れかの方法で作製することができる。

次に、図１を参照して、ソース・ドレイン層１５のソース電極２０及びドレイン電極３０の平面方向の形状について説明する。平面方向は、図１に示すＸ方向及びＹ方向によって画定される面方向である。本実施形態に係る薄膜トランジスタ１００では、ソース電極２０及びドレイン電極３０から、鋭角（直角を含む）形状の部分を取り除き、曲線又は直線から構成されるようにしている。

ソース電極２０及びドレイン電極３０は、チャネル層１４上においてＸ方向（対向方向）に沿って互いに対向するように形成されている。ソース電極２０は、平面視した場合、ドレイン電極３０に対して凸曲線状の凸曲線２１（第１凸曲線）、ドレイン電極３０に対して凹曲線状の凹曲線２２（第１凹曲線）、凸曲線２３（第３凸曲線）、直線２４（第１直線）、直線２５（第２直線）、交点部２６、直線２７、及び、交点部２８を有して構成されている。凸曲線２１は、直線を介して又は直接に凹曲線２２に連なっている。凸曲線２３は、凸曲線２１と同じ方向（Ｘ方向）に突出すると共に凸曲線２１とはＹ方向の逆側において凹曲線２２に連なっている。凸曲線２３は、凸曲線２１よりもドレイン配線１７側に突出すると共に、内側においてドレイン電極３０（直線３７）と対向する。直線２４は、凸曲線２３に連なる直線部であり、交点部２６を介して直線２４とは直交する方向であるＹ方向に延びる直線２５に連なっている。交点部２６は、曲線状に形成されている。直線２７は、凸曲線２１と凹曲線２２とは逆側において連なっており、交点部２８を介して、Ｘ方向に延びるソース配線１６と連なっている。交点部２８は、交点部２６と同様に、曲線状に形成されている。なお、凸曲線２１、凹曲線２２、凸曲線２３、交点部２６及び交点部２８のＲ形状は、例えば曲率半径が５μｍ以上となっている。

ドレイン電極３０は、平面視した場合、ソース電極２０に対して凸曲線状の凸曲線３１（第２凸曲線）、ソース電極２０に対して凹曲線状の凹曲線３２（第２凹曲線）、凸曲線３３（第４凸曲線）、直線３４（第３直線）、直線３５（第４直線）、交点部３６、直線３７、及び、交点部３８を有して構成されている。凸曲線３１は、直線を介して又は直接に凹曲線３２に連なっている。凸曲線３３は、凸曲線３１と同じ方向（Ｘ方向）に突出すると共に凸曲線３１とはＹ方向で逆側において凹曲線３２に連なっている。凸曲線３３は、凸曲線３１よりもソース配線１６側に突出すると共に、内側においてソース電極２０（直線２７）と対向する。直線３４は、凸曲線３３に連なる直線部であり、交点部３６を介して直線３４とは直交する方向であるＹ方向に延びる直線３５に連なっている。交点部３６は、曲線状に形成されている。直線３７は、凸曲線３１と凹曲線３２とは逆側において連なっており、交点部３８を介して、Ｘ方向に延びるドレイン配線１７と連なっている。交点部３８は、交点部３６と同様に、曲線状に形成されている。なお、凸曲線３１、凹曲線３２、凸曲線３３、交点部３６及び交点部３８のＲ形状は、例えば曲率半径が５μｍ以上となっている。

ソース電極２０及びドレイン電極３０では、所定のチャネル長で、凸曲線２１が凹曲線３２に対向すると共に、凸曲線３１が凹曲線２２に対向し、略Ｓ字形状のチャネル幅を形成している。ソース電極２０及びドレイン電極３０では、更に、所定のチャネル長で、凸曲線２３の内側領域と直線３７とが対向すると共に、凸曲線３３の内側領域と直線２７とが対向し、チャネル幅を更に長くするように形成されている。このような構成により、ソース電極２０及びドレイン電極３０では、対向領域に２つの曲線部と２つの直接部とが設けられる。なお、ソース電極２０及びドレイン電極３０の対向領域を含む電極全体の外形形状は、対向する方向であるＸ方向（第１方向）の長さとＸ方向に直交するＹ方向（第２方向）の長さとが同じである。即ち、略正方形状を呈している。以上の構成により、ソース電極２０及びドレイン電極３０では、鋭い角をもつチャネルの特徴である応力集中等に対処することができ、機械的な曲げひずみの下の劣化（割れ）を緩和することができる。また、ソース電極２０及びドレイン電極３０の対向領域におけるチャネル長は、チャネル幅方向において（略Ｓ字形状に沿って）略同一の長さとなっている。これにより、良好な半導体特性を得られることができる。

次に、上述した薄膜トランジスタ１の製造方法の一例について、図３～図７を参照して、説明する。なお、本実施形態に係る薄膜トランジスタの製造方法は以下の方法に限定されるものではなく、必要に応じて、上述した材料や製造方法を適宜、適用することが可能である。

まず、図３の（ａ）に示すように、絶縁基板１０として、ポリイミドから成る可撓性プラスチック基板を準備する。そして、絶縁基板１０上にゲート層１１として金属層１１１のＭｏＮｂを、無加熱スパッタ法により、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、アルゴン（Ａｒ）＝４５ｓｃｃｍのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。これにより、金属層１１１として、膜厚９０ｎｍ～１１０ｎｍ（例えば１００ｎｍ）のＭｏＮｂ膜が成膜形成される。

続いて、図３の（ａ）に示すように、レジスト１２１のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図３の（ｂ）に示すように、所定の形状にパターニングしてレジスト１２１ａとする。

続いて、図３の（ｃ）に示すように、パターニングしたレジスト１２１ａをマスクに用いて金属層１１１のＭｏＮｂをエッチングして、ゲート層１１に対応する金属層１１１ａを形成する。金属層１１１ａを形成した後、レジスト１２１ａを除去する（図４の（ａ）を参照）。

続いて、図４の（ａ）に示すようにゲート層１１が形成されると、図４の（ｂ）に示すように、絶縁基板１０上およびゲート層１１上に有機ゲート絶縁膜１２を形成するための有機絶縁膜を形成する。有機絶縁膜を形成するには、まず、アクリル樹脂をスピンコート（７３０ｒｐｍ／３０秒間）により一様に塗布し、９０℃で２分間の仮焼成（プリベーク）を行った後、露光及び現像により、所望のパターンを形成する。そして、２００℃で１時間の本焼成により、厚さ１．００μｍの有機ゲート絶縁膜１２が形成される。

続いて、図４の（ｃ）に示すように、無機ゲート絶縁膜１３としてシリコン酸化膜を有機ゲート絶縁膜１２上に形成する。シリコン酸化膜は、平行平板型のＰＥＣＶＤ法を用いて、ＳｉＯ_２を基板温度２００℃で例えば５ｎｍ～１０ｎｍの間で成膜することができる。この際に、ＳｉＨ_４／Ｎ_２Ｏ=６５／５００ＳＣＣＭをプロセスガスとして流した。圧力は２００Ｐａに保持し、１３．５６ＭＨｚの高周波を投入電力５００Ｗでプラズマを励起させて成膜を行う。

続いて、図５の（ａ）に示すように、チャネル層１４のアモルファス酸化物半導体膜１１４を無機ゲート絶縁膜１３上に形成する。アモルファス酸化物半導体膜１１４として酸化物半導体ＩｎＧａＺｎＯを無加熱スパッタ法によりＩｎ-Ｇａ-Ｚｎ-Ｏ（１：１：１：４ ａｔ％）焼結体ターゲットを使用し、Ａｒ／Ｏ_２＝５０／０.２ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、３００ＷのＲＦ電源をターゲットに印加してスパッタ成膜を行う。これにより、例えば、厚さ３０ｎｍ～４０ｎｍのＩｎＧａＺｎＯ膜を成膜形成することができる。

続いて、図５の（ｂ）に示すようにレジスト１２２のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図５の（ｃ）に示すように、レジスト１２２をパターニングして、所定形状のレジスト１２２ａとする。パターニングしたレジスト１２２ａをマスクに用いてチャネル層１４のアモルファス酸化物半導体膜１１４のエッチングを行う。これにより、図６の（ａ）に示すチャネル層１４が形成される。チャネル層１４が形成されると、レジスト１２２ａは除去される（図６の（ｂ）を参照）。

続いて、図６の（ｃ）に示すように、ソース・ドレイン層１５用の金属層１１５のＭｏＮｂを無加熱スパッタ法により、シャドウマスクを用いて、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、Ａｒ＝４５ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。このスパッタ成膜により、例えば、厚さ９０ｎｍ～１１０ｎｍのＭｏＮｂ膜が成膜形成される。そして、金属層１１５の上に、レジスト１２３のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。

続いて、図７の（ａ）に示すように、金属層１１５上のレジスト１２３をパターニングして、パターニングされたレジスト１２３ａとする。そして、パターニングしたレジスト１２３ａをマスクに用いて、図７の（ｂ）に示すように、金属層１１５のエッチングを行ってソース・ドレイン層１５を形成する。この金属層１１５のエッチングにより、図１に示すような平面構成、即ち、ソース・ドレイン層１５の対向するチャネル幅方向の２つ以上の曲線部と直線部を含む形状に形成する。その後、図７の（ｃ）に示すように、レジスト１２３ａを除去し、さらに、１５０℃のアニールを行う。以上により、図１及び図２に示す薄膜トランジスタ１００が完成する。

ここで、本実施形態に係る薄膜トランジスタ１００による作用効果について説明する。まず、比較例となる図１４及び図１５に示す薄膜トランジスタについて説明する。図１４は、従来の薄膜トランジスタを示す上面図である。図１５は、図１４に示す従来の薄膜トランジスタのチャネル長方向に沿った断面図である。この比較例１にかかる薄膜トランジスタが第１実施形態にかかる薄膜トランジスタと異なる点は、一対のソース・ドレイン電極であるソース電極２０５ａ及びドレイン電極２０５ｂの対向するチャネル幅方向が直線である点である。この比較例１にかかる薄膜トランジスタでは、第１実施形態に係る薄膜トランジスタ１００と比較して、チャネル幅が短くなるため電流値が不足し、同じ電流値を確保するには、比較例１にかかる薄膜トランジスタを第１実施形態に係る薄膜トランジスタ１００よりも大きくする必要がある。

また、別の比較例となる図１６に示す薄膜トランジスタについて説明する。図１６は、従来の薄膜トランジスタの別の形態を示す上面図である。比較例２にかかる薄膜トランジスタが第１実施形態にかかる薄膜トランジスタと異なる点は、一対のソース・ドレイン電極であるソース電極２０５ａ及びドレイン電極２０５ｂの対向するチャネル幅方向が円である点である。したがって、比較例２にかかる薄膜トランジスタにおいても第１実施形態にかかる薄膜トランジスタと比較して、チャネル幅が短くなるため電流値が不足し、同じ電流値を確保するには、比較例２にかかる薄膜トランジスタを第１実施形態に係る薄膜トランジスタ１００よりも大きくする必要がある。

また、更に別の比較例となる図１７に示す薄膜トランジスタについて説明する。図１７は、従来の薄膜トランジスタの更に別の形態を示す上面図である。比較例３にかかる薄膜トランジスタが第１実施形態にかかる薄膜トランジスタと異なる点は、一対のソース・ドレイン電極であるソース・ドレイン電極の対向するチャネル幅方向がＵ字形状である点である。したがって、比較例３にかかる薄膜トランジスタにおいても第１実施形態にかかる薄膜トランジスタと比較して、チャネル幅が短くなるため電流値が不足し、同じ電流値を確保するには、比較例３にかかる薄膜トランジスタを第１実施形態に係る薄膜トランジスタ１００よりも大きくする必要がある。

これに対し、本実施形態に係る薄膜トランジスタ１００では、図１に示すように、ソース電極２０及びドレイン電極３０が異なる方向に突出する曲線部を有するように構成されており、同様の外形面積の領域において、チャネル幅を容易に長くすることができ、これにより、電流値が不足しないようにし、小型化を図ることができる。また、本実施形態に係る薄膜トランジスタ１００では、ソース電極２０が凸曲線２１及び凹曲線２２を含んで構成され、ドレイン電極３０が凸曲線３１及び凹曲線３２を含んで構成され、凸曲線２１が凹曲線３２に対向し、且つ、凸曲線３１が凹曲線２２に対向するようになっている。このような構成により、薄膜トランジスタ１００のソース電極２０及びドレイン電極３０の対向領域において、機械的な曲げひずみによる劣化が生じやすい鋭角等の角部領域が低減されている。よって、薄膜トランジスタ１００によれば、機械的な曲げひずみによる劣化を緩和する共に小型化することが可能となる。

本実施形態に係る薄膜トランジスタ１００では、凸曲線２１は、直線を介して又は直接に凹曲線２２に連なっており、凸曲線３１は、直線を介して又は直接に凹曲線３２に連なっている。このため、ソース電極２０及びドレイン電極３０のそれぞれにおいて凸曲線部と凹曲線部とがスムーズに連なることになり、対向領域に鋭角な部分を設けないことをより確実に実施することが可能となる。よって、薄膜トランジスタ１００によれば、機械的な曲げひずみによる劣化をより確実に緩和することができる。

本実施形態に係る薄膜トランジスタ１００では、ソース電極２０は、非対向領域である外側を画定する直線２４と直線２５とが交わる交点部２６が曲線状になるように形成されている。また、ドレイン電極３０は、非対向領域である外側を画定する直線３４と直接３５とが交わる交点部３６が曲線状になるように形成されている。このため、ソース電極２０及びドレイン電極３０は、対向領域ではない非対向領域である外側外周においても機械的な曲げひずみによる劣化をより確実に緩和することができる。

本実施形態に係る薄膜トランジスタ１００では、ソース電極２０は、凸曲線２１と同じＸ方向に突出すると共に凸曲線２１とは逆側において凹曲線２２に連なる凸曲線２３を有している。また、ドレイン電極３０は、凸曲線３１と同じＸ方向に突出すると共に凸曲線３１とは逆側において凹曲線３２に連なる凸曲線３３を有している。このため、ソース電極２０とドレイン電極３０とが対向する領域を増やすことができ、ソース電極２０及びドレイン電極３０間のチャネル幅として十分な長さをより確実に確保することができる。よって、薄膜トランジスタ１００によれば、十分な電流値を容易に確保することができ、コンパクトなトランジスタ構成とすることができる。

本実施形態に係る薄膜トランジスタ１００では、凸曲線２１、凹曲線２２、凸曲線３１、及び、凹曲線３２の曲率半径は、５μｍ以上であってもよい。また、交点部２６、交点部２８、交点部３６及び交点部３８の曲率半径も５μｍ以上であってもよい。これにより、機械的な曲げひずみによる劣化をより確実に緩和することができる。なお、図８に示す変形例のように、薄膜トランジスタ１００Ａのソース電極２０Ａの外側の交点部２６Ａ及びドレイン電極３０Ａの外側の交点部３６Ａの曲率半径を更に大きくして、よりなだらかな形状としてもよい。この変形例の構成では、交点部２６Ａ及び交点部３６Ａの曲率半径が大きくなるため、直線２４Ａ、直線２５Ａ、直線３４Ａ、及び直線３５Ａは、対応する直線２４、直線２５、直線３４、及び直線３５よりもやや短くなる構成となる。この構成によれば、機械的な曲げひずみによる劣化をより緩和することができる。

［第２実施形態］
次に、図９を参照して、第２実施形態に係る薄膜トランジスタ１００Ｂを説明する。図９は、第２実施形態に係るボトム・ゲート構造の薄膜トランジスタ（縦長トランジスタ）を示す上面図である。以下の説明では、第１実施形態に係る薄膜トランジスタ１００と相違する点を主に説明し、同様の点については説明を省略する。

薄膜トランジスタ１００Ｂは、Ｘ方向に長い（縦長の）ボトム・ゲート構造の薄膜トランジスタであり、第１実施形態と同様に、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２、無機ゲート絶縁膜１３、チャネル層１４、及び、ソース・ドレイン層１５Ｂを備える。ソース・ドレイン層１５Ｂは、図９に示すように、ソース配線１６及びソース電極２０Ｂと、ドレイン配線１７及びドレイン電極３０Ｂとを有しており、ソース電極２０Ｂ及びドレイン電極３０Ｂから、鋭角（直角を含む）形状の部分を取り除き、曲線又は直線から構成されている。

ソース電極２０Ｂ及びドレイン電極３０Ｂは、チャネル層１４上においてＸ方向（対向方向）に沿って互いに対向するように形成されている。ソース電極２０Ｂは、平面視した場合、ドレイン電極３０Ｂに対して凸曲線状の凸曲線２１、ドレイン電極３０Ｂに対して凹曲線状の凹曲線２２、凸曲線２３、直線２４Ｂ（第１直線）、直線２５、交点部２６、直線２７Ｂ、交点部２８、追加の直線２９ａ、及び、追加の直線２９ｂを有して構成されている。直線２４Ｂ及び直線２７Ｂは、第１実施形態の直線２４及び直線２７よりもＸ方向に沿って長くなるように形成されている。また、薄膜トランジスタ１００Ｂでは、更に追加の直線２９ａ及び追加の直線２９ｂが設けられている。追加の直線２９ａにより、凸曲線２１と凹曲線２２とが連結され、追加の直線２９ｂにより凹曲線２２と凸曲線２３とが連結されている。

ドレイン電極３０Ｂは、平面視した場合、ソース電極２０Ｂに対して凸曲線状の凸曲線３１、ソース電極２０Ｂに対して凹曲線状の凹曲線３２、凸曲線３３、直線３４Ｂ（第３直線）、直線３５、交点部３６、直線３７Ｂ、交点部３８、追加の直線３９ａ、及び、追加の直線３９ｂを有して構成されている。直線３４Ｂ及び直線３７Ｂは、第１実施形態の直線３４及び直線３７よりもＸ方向に沿って長くなるように形成されている。また、薄膜トランジスタ１００Ｂでは、更に追加の直線３９ａ及び追加の直線３９ｂが設けられている。追加の直線３９ａにより、凸曲線３１と凹曲線３２とが連結され、追加の直線３９ｂにより凹曲線３２と凸曲線３３とが連結されている。

以上、本実施形態に係る薄膜トランジスタ１００Ｂでは、第１実施形態と同様に、ソース電極２０Ｂが凸曲線２１及び凹曲線２２を含んで構成され、ドレイン電極３０Ｂが凸曲線３１及び凹曲線３２を含んで構成され、凸曲線２１が凹曲線３２に対向し、且つ、凸曲線３１が凹曲線２２に対向するようになっている。このような構成により、薄膜トランジスタ１００Ｂのソース電極２０Ｂ及びドレイン電極３０Ｂの対向領域において、機械的な曲げひずみによる劣化が生じやすい鋭角等の角部領域が低減されている。また、薄膜トランジスタ１００Ｂのソース電極２０Ｂ及びドレイン電極３０Ｂの対向領域において、凸曲線と凹曲線とが組み合わさる構成であるため、十分な長さのチャネル幅を容易に確保することができ、小型化を容易に図ることができる。よって、薄膜トランジスタ１００Ｂによれば、機械的な曲げひずみによる劣化を緩和する共に小型化することが可能となる。なお、薄膜トランジスタ１００Ｂは、第１実施形態に係る薄膜トランジスタ１００によるその他の作用効果についても、同様に奏することが可能である。

また、本実施形態に係る薄膜トランジスタ１００Ｂでは、対向する方向であるＸ方向の第１長さがＸ方向に直交するＹ方向の第２長さよりも長くなっている。即ち、縦長の構成となっている。このような構成を設けることにより、ソース電極及びドレイン電極の電極全体の外形形状を容易に多様な形態とすることができる。よって、後述するトランジスタアレイを構成する際に、より自由度の高い設計が可能となる。

［第３実施形態］
次に、図１０を参照して、第３実施形態に係る薄膜トランジスタ１００Ｃを説明する。図１０は、第３実施形態に係るボトム・ゲート構造の薄膜トランジスタ（横長トランジスタ）を示す上面図である。以下の説明では、第１実施形態に係る薄膜トランジスタ１００と相違する点を主に説明し、同様の点については説明を省略する。

薄膜トランジスタ１００Ｃは、Ｙ方向に長い（横長の）ボトム・ゲート構造の薄膜トランジスタであり、第１実施形態と同様に、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２、無機ゲート絶縁膜１３、チャネル層１４、及び、ソース・ドレイン層１５Ｃを備える。ソース・ドレイン層１５Ｃは、図１０に示すように、ソース配線１６及びソース電極２０Ｃと、ドレイン配線１７及びドレイン電極３０Ｃとを有しており、ソース電極２０Ｃ及びドレイン電極３０Ｃから、鋭角（直角を含む）形状の部分を取り除き、曲線又は直線から構成されている。

ソース電極２０Ｃ及びドレイン電極３０Ｃは、チャネル層１４上においてＸ方向（対向方向）に沿って互いに対向するように形成されている。ソース電極２０Ｃは、平面視した場合、ドレイン電極３０Ｃに対して凸曲線状の凸曲線２１Ｃ（第１凸曲線）、ドレイン電極３０Ｃに対して凹曲線状の凹曲線２２Ｃ（第１凹曲線）、凸曲線２３Ｃ（第３凸曲線）、直線２４Ｃ（第１直線）、直線２５Ｃ、交点部２６Ｃ、直線２７Ｃ、及び、交点部２８Ｃを有して構成されている。凸曲線２１Ｃ、凹曲線２２Ｃ、凸曲線２３Ｃ、及び、直線２５Ｃは、第１実施形態と対比して、Ｙ方向に沿う形状部分が引き伸ばされた形状を有している。また、直線２４Ｃ、交点部２６Ｃ、直線２７Ｃ及び交点部２８Ｃは、第１実施形態と対比して、Ｘ方向に沿う部分が縮められた形状を有している。

ドレイン電極３０Ｃは、平面視した場合、ソース電極２０Ｃに対して凸曲線状の凸曲線３１Ｃ（第２凸曲線）、ソース電極２０Ｃに対して凹曲線状の凹曲線３２Ｃ（第２凹曲線）、凸曲線３３Ｃ（第３凸曲線）、直線３４Ｃ（第１直線）、直線３５Ｃ、交点部３６Ｃ、直線３７Ｃ、及び、交点部３８Ｃを有して構成されている。凸曲線３１Ｃ、凹曲線３２Ｃ、凸曲線３３Ｃ、及び、直線３５Ｃは、第１実施形態と対比して、Ｙ方向に沿う形状部分が引き伸ばされた形状を有している。また、直線３４Ｃ、交点部３６Ｃ、直線３７Ｃ及び交点部３８Ｃは、第１実施形態と対比して、Ｘ方向に沿う部分が縮められた形状を有している。

以上、本実施形態に係る薄膜トランジスタ１００Ｃでは、第１実施形態と同様に、ソース電極２０Ｃが凸曲線２１Ｃ及び凹曲線２２Ｃを含んで構成され、ドレイン電極３０Ｃが凸曲線３１Ｃ及び凹曲線３２Ｃを含んで構成され、凸曲線２１Ｃが凹曲線３２Ｃに対向し、且つ、凸曲線３１Ｃが凹曲線２２Ｃに対向するようになっている。このような構成により、薄膜トランジスタ１００Ｃのソース電極２０Ｃ及びドレイン電極３０Ｃの対向領域において、機械的な曲げひずみによる劣化が生じやすい鋭角等の角部領域が低減されている。また、薄膜トランジスタ１００Ｃのソース電極２０Ｃ及びドレイン電極３０Ｃの対向領域において、凸曲線と凹曲線とが組み合わさる構成であるため、十分な長さのチャネル幅を容易に確保することができ、小型化を容易に図ることができる。よって、薄膜トランジスタ１００Ｃによれば、機械的な曲げひずみによる劣化を緩和する共に小型化することが可能となる。なお、薄膜トランジスタ１００Ｃは、第１実施形態に係る薄膜トランジスタ１００によるその他の作用効果についても、同様に奏することが可能である。

また、本実施形態に係る薄膜トランジスタ１００Ｃでは、対向する方向であるＸ方向の第１長さがＸ方向に直交するＹ方向の第２長さよりも短くなっている。即ち、横長の構成となっている。このような構成を設けることにより、第１実施形態や第２実施形態の構成と共に、ソース電極及びドレイン電極の電極全体の外形形状を容易に多様な形態とすることができる。よって、後述するトランジスタアレイを構成する際に、より自由度の高い設計が可能となる。

［第４実施形態］
次に、図１１を参照して、第４実施形態に係る薄膜トランジスタ１００Ｄを説明する。図１１は、第４実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。以下の説明では、第１実施形態に係る薄膜トランジスタ１００と相違する点を主に説明し、同様の点については説明を省略する。

薄膜トランジスタ１００Ｄは、第１実施形態等と同様のボトム・ゲート構造の薄膜トランジスタであり、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２、無機ゲート絶縁膜１３、チャネル層１４、及び、ソース・ドレイン層１５Ｄを備える。一方、薄膜トランジスタ１００Ｄは、ソース・ドレイン層１５Ｄにおけるチャネル幅の延在形状が第１実施形態等のＳ字形状と異なり、Ｗ形状を呈するように構成されている。このようなソース・ドレイン層１５Ｄは、ソース配線１６及びソース電極２０Ｄと、ドレイン配線１７及びドレイン電極３０Ｄとを含んで構成される。

ソース電極２０Ｄは、第１実施形態と同様に、ドレイン電極３０Ｄに対して凸曲線状の凸曲線２１、ドレイン電極３０Ｄに対して凹曲線状の凹曲線２２、凸曲線２３、直線２４、直線２５、及び、交点部２６を有している。ソース電極２０Ｄは、更に、凹曲線２２Ｄ（第５凹曲線）、凸曲線２３Ｄ、直線２４Ｄ、直線２５Ｄ、及び、交点部２６Ｄを有している。これら凹曲線２２Ｄ、凸曲線２３Ｄ、直線２４Ｄ、直線２５Ｄ及び交点部２６Ｄは、Ｙ方向に沿った薄膜トランジスタ１００Ｄの中心を通り且つＸ方向に延びる中心線を基準として、凹曲線２２、凸曲線２３、直線２４、直線２５及び交点部２６と線対称な形状を有している。

ドレイン電極３０Ｄは、第１実施形態と同様に、ソース電極２０Ｄに対して凸曲線状の凸曲線３１、ソース電極２０Ｄに対して凹曲線状の凹曲線３２、直線３７、及び、交点部３８を有して構成されている。ドレイン電極３０Ｄは、更に、凸曲線３１Ｄ（第５凸曲線）、直線３７Ｄ、及び、交点部３８Ｄを有している。これら凸曲線３１Ｄ、直線３７Ｄ及び交点部３８Ｄは、Ｙ方向に沿った薄膜トランジスタ１００Ｄの中心を通り且つＸ方向に延びる中心線を基準として、凸曲線３１、直線３７及び交点部３８と線対称な形状を有している。また、凸曲線３１Ｄは、ソース電極２０Ｄの凹曲線２２Ｄと対向し、直線３７Ｄは、凸曲線２３Ｄの内側領域と対向する。なお、ドレイン電極３０Ｄは、第１実施形態と異なり、凸曲線３３等は有していない。

以上、本実施形態に係る薄膜トランジスタ１００Ｄでは、第１実施形態等と同様に、ソース電極２０Ｄが凸曲線２１及び凹曲線２２を含んで構成され、ドレイン電極３０Ｄが凸曲線３１及び凹曲線３２を含んで構成され、凸曲線２１が凹曲線３２に対向し、且つ、凸曲線３１が凹曲線２２に対向するようになっている。更に、第１実施形態に加え、ソース電極２０Ｄが凹曲線２２Ｄを含み、ドレイン電極３０Ｄが凸曲線３１Ｄを含む。このような構成により、薄膜トランジスタ１００Ｄのソース電極２０Ｄ及びドレイン電極３０Ｄの対向領域において、機械的な曲げひずみによる劣化が生じやすい鋭角等の角部領域がより一層低減されている。また、薄膜トランジスタ１００Ｄのソース電極２０Ｄ及びドレイン電極３０Ｄの対向領域において、凸曲線と凹曲線とが組み合わさる構成であるため（本実施形態では第１実施形態の２箇所よりも多い３箇所で）、十分な長さのチャネル幅を容易に確保することができ、小型化を容易に図ることができる。よって、薄膜トランジスタ１００Ｄによれば、機械的な曲げひずみによる劣化を緩和する共に小型化することが可能となる。なお、薄膜トランジスタ１００Ｄは、第１実施形態に係る薄膜トランジスタ１００によるその他の作用効果についても、同様に奏することが可能である。

第４実施形態では、ドレイン電極３０Ｄが２つの凸曲線３１及び凸曲線３１Ｄを含み、ソース電極２０Ｄがこれらに対応する２つの凹曲線２２及び凹曲線２２Ｄを備える構成であったが、ソース電極２０Ｄが２つの凸曲線２１を備え、ドレイン電極３０Ｄがこれらに対応する２つの凹曲線３２を備える構成であってもよい。更に、ソース電極２０Ｄ及びドレイン電極３０Ｄが備える凸曲線及び凹曲線の組の数は、上述した２つ又は３つより多くてもよい。

なお、第１実施形態～第４実施形態にかかる薄膜トランジスタでは、ソース・ドレイン層１５等のパターンを変更するといった簡単な手法によりチャネル層１４内における鋭い角をもつチャネルの特徴である応力集中等に対処することができ、機械的な曲げひずみの下の劣化（割れ）を緩和した耐久性を実現することができるようになっている。また、図１６及び図１７に示す構成の薄膜トランジスタに比べ、このトランジスタの円のチャネル幅を１とするとソース・ドレイン電極の対向するチャネル幅方向の曲線部を２つにすると、１．２倍に長くすることができ、３つにすると、１．５倍、４つにすると１．８倍とチャネル幅を長くすることができ、その分、電流値を増やして、高性能な薄膜トランジスタを実現することができる。

［トランジスタアレイ］
次に、上述した何れかの実施形態に係る薄膜トランジスタを複数備えたトランジスタアレイについて説明する。図１２は、一例として、第１実施形態に係る薄膜トランジスタ１００をアレイ状に配置したトランジスタアレイ１１０を示す上面図である。図１２に示すように、トランジスタアレイ１１０では、複数の薄膜トランジスタ１００がアレイ状に配置されている。各薄膜トランジスタ１００では、ゲート電極１１ａがゲート配線１１ｂを介してゲートライン１１３に接続されている。ソース電極２０は、ソース配線１６を介してソースライン１１６に接続されている。ドレイン電極３０は、コンタクト部分１１２を介して画素電極１１７に接続されている。

図１２に示す例では、第１実施形態に係る薄膜トランジスタ１００をアレイ状に配置した例を示したが、これに限定されない。例えば、トランジスタアレイは、第２実施形態に係る薄膜トランジスタ１００Ｂや第３実施形態に係る薄膜トランジスタ１００Ｃをアレイ状に配置したものでもよく、縦長の薄膜トランジスタ１００Ｂと横長の薄膜トランジスタ１００Ｃとを交互に配置してもよい。本実施形態に係る薄膜トランジスタでは、ソース・ドレイン層１５の形状パターンの変更により各種の薄膜トランジスタとすることが容易にできるため、既存の製造工程や部材に大きな影響を及ぼすこと無く実現することができる。

［センサ装置］
また、上述したトランジスタアレイ１１０は、図１３に示すセンサ装置とすることも可能である。図１３は、図１２に示すトランジスタアレイを用いたセンサ装置１５０の概要を示す図である。センサ装置１５０では、トランジスタアレイ１１０の上に、センサ部材１２０及び上部電極１３０を配置する。なお、本実施形態に係る薄膜トランジスタ１００，１００Ａ，１００Ｂ，１００Ｃ及びトランジスタアレイ１１０は、このセンサ装置１５０のような構成に限定されずに、その他の構成のセンサ装置や他の装置に適用してももちろんよい。

以上のように、本発明にかかる薄膜トランジスタは、小型化が容易で、電流値を増やすことができ、耐久性と高性能が要求される用途に適している。

１０…絶縁基板、１１…ゲート層、１１ａ…ゲート電極、１２…有機ゲート絶縁膜、１３…無機ゲート絶縁膜、１４…チャネル層、１５，１５Ａ～１５Ｄ…ソース・ドレイン層、２０，２０Ａ～２０Ｄ…ソース電極、２１，２１Ｃ…凸曲線（第１凸曲線）、２２，２２Ｃ…凹曲線（第１凹曲線）、２２Ｄ…凹曲線（第５凹曲線）、２３，２３Ｃ，２３Ｄ…凸曲線（第３凸曲線）、２４，２４Ａ，２４Ｃ，２４Ｄ…直線（第１直線）、２５，２５Ｃ…直線（第２直線）、３０，３０Ａ～３０Ｄ…ドレイン電極、３１，３１Ｃ…凸曲線（第２凸曲線）、３１Ｄ…凸曲線（第５凸曲線）、３２，３２Ｃ…凹曲線（第２凹曲線）、３３，３３Ｃ…凸曲線（第４凸曲線）、３４，３４Ａ，３４Ｃ…直線（第３直線）、３５，３５Ｃ…直線（第４直線）、１００，１００Ａ～１００Ｄ…薄膜トランジスタ、１１０…トランジスタアレイ、１５０…センサ装置。

Claims (10)

1. 絶縁基板と、
   前記絶縁基板上に形成されたゲート電極と、
   前記ゲート電極を覆う有機ゲート絶縁膜と、
   前記有機ゲート絶縁膜上に形成された無機ゲート絶縁膜と、
   前記無機ゲート絶縁膜上に形成されたチャネル層と、
   前記チャネル層上において互いに対向するように形成されたソース電極及びドレイン電極と、を備え、
   前記ソース電極は、前記ドレイン電極に対して凸曲線状の第１凸曲線と、前記ドレイン電極に対して凹曲線状の第１凹曲線とを有し、
   前記ドレイン電極は、前記ソース電極に対して凸曲線状の第２凸曲線と、前記ソース電極に対して凹曲線状の第２凹曲線とを有し、
   前記第１凸曲線が前記第２凹曲線に対向し、且つ、前記第２凸曲線が前記第１凹曲線に対向する、薄膜トランジスタ。
2. 前記第１凸曲線は、直線を介して又は直接、第１凹曲線に連なっており、
   前記第２凸曲線は、直線を介して又は直接、第２凹曲線に連なっている、
   請求項１に記載の薄膜トランジスタ。
3. 前記ソース電極は、非対向領域である外側を画定する第１直線と第２直線とが交わる領域が曲線状になるように形成されており、
   前記ドレイン電極は、非対向領域である外側を画定する第３直線と第４直線とが交わる領域が曲線状になるように形成されている、
   請求項１又は２に記載の薄膜トランジスタ。
4. 前記ソース電極は、前記第１凸曲線と同じ方向に突出すると共に前記第１凸曲線とは逆側において前記第１凹曲線に連なる第３凸曲線を有し、
   前記ドレイン電極は、前記第２凸曲線と同じ方向に突出すると共に前記第２凸曲線とは逆側において前記第２凹曲線に連なる第４凸曲線を有する、
   請求項１～３の何れか一項に記載の薄膜トランジスタ。
5. 前記ソース電極及び前記ドレイン電極の一方は、前記ソース電極及び前記ドレイン電極の他方に対して凸曲線状の第５凸曲線を有し、
   前記ソース電極及び前記ドレイン電極の他方は、前記ソース電極及び前記ドレイン電極の一方に対して凹曲線状の第５凹曲線を有し、
   前記第５凸曲線が前記第５凹曲線に対向する、
   請求項１～３の何れか一項に記載の薄膜トランジスタ。
6. 前記ソース電極及び前記ドレイン電極の対向領域を含む電極全体の外形形状は、対向する方向である第１方向の第１長さと前記第１方向に直交する第２方向の第２長さとが同じである、前記第１長さが前記第２長さよりも長い、又は、前記第１長さが前記第２長さよりも短い、
   請求項１～５の何れか一項に記載の薄膜トランジスタ。
7. 前記第１凸曲線、前記第１凹曲線、前記第２凸曲線、及び、前記第２凹曲線の少なくとも１つの曲線の曲率半径が５μｍ以上である、
   請求項１～６の何れか一項に記載の薄膜トランジスタ。
8. 請求項１～７の何れか一項に記載の薄膜トランジスタを複数備え、
   複数の前記薄膜トランジスタがアレイ状に配置されている、トランジスタアレイ。
9. 複数の前記薄膜トランジスタは、前記ソース電極及び前記ドレイン電極の対向領域を含む電極全体の外形形状において対向方向である第１方向の第１長さが前記第１方向に直交する第２方向の第２長さよりも長い縦長トランジスタと、前記外形形状において前記第１長さが前記第２長さよりも短い横長トランジスタとを含み、
   前記縦長トランジスタと前記横長トランジスタとが交互に配置されている、
   請求項８に記載のトランジスタアレイ。
10. 請求項８又は９に記載のトランジスタアレイと、
    前記トランジスタアレイ上に設けられるセンサ部材と、
    を備えるセンサ装置。
    
    

Images