JP2023102062A - 薄膜トランジスタ、トランジスタアレイ、及び、センサ装置 - Google Patents

Abstract

【課題】機械的な曲げひずみによる劣化を緩和する共に製造プロセスを簡略化できる薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ１００は、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２、無機ゲート絶縁膜１３、チャネル層１４、ソース電極２０、及び、ドレイン電極３０を備える。ソース電極２０は、平面視した際にチャネル層１４の外周１４ａの内側に位置するように配置されるソース電極本体２１を有する。ドレイン電極３０は、平面視した際にソース電極本体２１を取り囲むようにチャネル層１４の外周１４ａに沿って配置されるドレイン電極本体３１を有する。ソース電極本体２１は、外周側に曲線部分２３を含み、ドレイン電極本体３１は、曲線部分２３と対向する曲線部分３３を内周側に含む。ドレイン電極本体３１には、ソース電極２０がチャネル層１４の外周１４ａの内側から外側に向けて延在する領域に切欠きＳが設けられている。【選択図】図１

Description

本発明は、薄膜トランジスタ、トランジスタアレイ、及び、センサ装置に関する。本発明はより詳細には、有機高分子化合物によって構成された有機ゲート絶縁膜と、無機珪素化合物によって構成された無機ゲート絶縁膜との積層体をゲート絶縁層として備え、ソース及びドレイン電極形状を有する薄膜トランジスタに関する。

酸化物半導体は、新しい特性を持つ電子・光デバイスの実現に必要な材料である。特にＺｎＯやＩｎＧａＺｎＯなどの酸化物半導体材料は、薄膜トランジスタのチャネル層として用いた場合、ａ－Ｓｉ（アモルファスシリコン）を凌駕する性能を示すことが明らかになっている。このため、酸化物半導体は、液晶パネルや有機ＥＬパネルなどの駆動用背面板としての利用が試みられている。また、上記の酸化物半導体材料は、成膜条件を適切に制御することにより、成膜時又は成膜後の加熱なしや低温加熱により良好な半導体特性を得られることが知られている。このため、耐熱性の乏しい樹脂フィルムなどを基材とするフレキシブルデバイスの実現にも大きな期待が寄せられている。

特許文献１には、アモルファス酸化物半導体を用いた薄膜電界効果型トランジスタが開示されている。特許文献１に開示されている薄膜トランジスタでは、ゲート絶縁膜として、有機高分子化合物膜と無機珪素化合物膜とが設けられており、これにより、耐圧性と柔軟性とが付与されている。また、非特許文献１にも薄型トランジスタが開示されている。

特開２０１０－２１２６４号公報

Journal of The Electron Devices Society,Vol5,No.6,Nov 2017,pp.453-457

特許文献１等に示す従来の薄膜トランジスタは、例えば、図１２及び図１３に示すように、絶縁基板２００、ゲート電極２０１、有機ゲート絶縁膜２０２、無機ゲート絶縁膜２０３、チャネル層２０４、ソース電極２０５ａ、及び、ドレイン電極２０５ｂ（ソース及びドレイン層２０５）を備えて構成されている。チャネル層２０４は半導体層であり、例えば、アモルファス酸化物半導体からなる。この薄膜トランジスタは、例えば、ゲート電極２０１がソース電極２０５ａ及びドレイン電極２０５ｂよりも絶縁基板２００側に位置するボトム・ゲート構造の薄膜トランジスタである。このような薄膜トランジスタは、平面視した際に矩形形状を呈するソース電極２０５ａと同じく矩形形状を呈するドレイン電極２０５ｂとが所定のチャネル長及びチャネル幅で対向するように形成されている。しかしながら、この薄膜トランジスタのソース電極２０５ａ及びドレイン電極２０５ｂは、直角も含む鋭角な電極部分を有しており、機械的な曲げひずみにより角部が剥離してしまい、電極性能が劣化してしまう虞がある。

また、図１４に示すように、ソース電極及びドレイン電極から鋭角な電極部分を取り除いた構成の薄膜トランジスタも考えられる。この薄膜トランジスタは、中心付近に配置された電極部分を有するソース電極３０５ａと、ソース電極３０５ａの外周に接触し、ソース電極の外周を覆うよう配設された半導体層と、半導体層の外周に接触し、半導体層の外周を覆うよう配設されたドレイン電極３０５ｂとを備える。この薄膜トランジスタでは、ソース電極３０５ａの中心の電極部分の外周とドレイン電極３０５ｂの内周とは互いが同心円となる部分を有する形状となっている（例えば、非特許文献１を参照）。即ち、ソース電極及びドレイン電極が円形状又は半円形状を呈するように形成されている。このような構成により、この薄膜トランジスタでは、上述した薄膜トランジスタの劣化の抑制は可能となる。一方、ソース電極とドレイン電極とが同層上にないため、この薄膜トランジスタの製造プロセスは複雑なものとなる傾向がある。例えば、ソース電極３０５ａとチャネル層３０４をコンタクトさせる為のソース電極３０５ａとドレイン電極３０５ｂの間にある層間絶縁膜３０６の穴開け工程等が必要とされる（図１４～図１６を参照）。このように、図１４等に示す薄膜トランジスタでは、製造プロセスが複雑になるといった問題がある。

本発明は、機械的な曲げひずみによる劣化を緩和する共に製造プロセスを簡略化することができる、薄膜トランジスタ、トランジスタアレイ、及び、センサ装置を提供することを目的とする。

本発明の一側面に係る薄膜トランジスタは、絶縁基板と、絶縁基板上に形成されたゲート電極と、ゲート電極を覆う有機ゲート絶縁膜と、有機ゲート絶縁膜上に形成された無機ゲート絶縁膜と、無機ゲート絶縁膜上に形成されたチャネル層と、チャネル層上に形成されたソース電極及びドレイン電極と、を備える。ソース電極及びドレイン電極の一方である第１電極は、平面視した際にチャネル層の外周の内側に位置するように配置され且つチャネル層に接触する第１電極本体を有する。ソース電極及びドレイン電極の他方である第２電極は、平面視した際に第１電極本体を取り囲むようにチャネル層の外周に沿って配置され且つチャネル層に接触する第２電極本体を有する。第１電極本体は、外周側に第１曲線部分を含み、第２電極本体は、第１曲線部分と対向する第２曲線部分を内周側に含む。このような薄膜トランジスタでは、第２電極本体には、平面視した際に第１電極がチャネル層の外周の内側から外側に向けて延在する領域に切欠きが設けられている。

この薄膜トランジスタでは、ソース電極及びドレイン電極の一方である第１電極の第１電極本体が外周側に第１曲線部分を含み、ソース電極及びドレイン電極の他方である第２電極の第２電極本体が第１曲線部分と対向する第２曲線部分を内周側に含むように構成されている。このような構成により、薄膜トランジスタのソース電極及びドレイン電極において、機械的な曲げひずみによる劣化が生じやすい鋭角等の角部領域が低減され、その結果、機械的な曲げひずみによる劣化を緩和することができる。また、この薄膜トランジスタでは、第２電極本体には、平面視した際に第１電極がチャネル層の外周の内側から外側に向けて延在する領域に切欠きが設けられている。このような構成により、ソース電極及びドレイン電極の一方である第１電極と、ソース電極及びドレイン電極の他方であう第２電極とを互いに接触しないように同層上（チャネル層上）に形成することができ、層間絶縁膜の穴明け工程等が不要となり、製造プロセスを簡略化することができる。

更に、上述した薄膜トランジスタでは、ソース電極及びドレイン電極の一方である第１電極の第１電極本体と他方である第２電極の第２電極本体との対向領域において、第１電極本体の外周と第２電極本体の内周とが組み合わさる構成である。このような構成により、この薄膜トランジスタによれば、十分な長さのチャネル幅を容易に確保することができる。なお、この薄膜トランジスタでは、第１電極本体及び第２電極本体が曲線部分を有することから、薄膜トランジスタを屈曲する方向をより広範囲にしても、いずれの方向でも同様の屈曲を可能とすることができる。

上記の薄膜トランジスタにおいて、第１電極本体の第１曲線部分と第２電極本体の第２曲線部分とは、同一面上において互いに同心となる円それぞれの一部であることが好ましい。この場合、薄膜トランジスタにおけるチャネル長をより確実に一定幅にすることができ、薄膜トランジスタの動作を安定させることが可能となる。

上記の薄膜トランジスタにおいて、第２電極は、Ｃ字形状の第２電極本体と、第２電極本体から延在する第２配線とを有することが好ましい。これにより、ソース電極とドレイン電極との対向領域に鋭角な部分を設けないことをより確実に実施することが可能となる。よって、この薄膜トランジスタによれば、機械的な曲げひずみによる劣化をより確実に緩和することができる。この薄膜トランジスタにおいて、第２電極本体のＣ字形状の両先端部分のうちの少なくとも一方が外に凸の曲面形状（例えば半円形状）であってもよい。この場合、剥離が生じやすい第２電極の先端部分においても機械的な曲げひずみによる劣化を確実に緩和することができる。なお、第２電極本体の先端部分の曲率半径は５μｍ以上であってもよい。

上記の薄膜トランジスタにおいて、第１電極は、第２電極本体のＣ字形状の先端部分の間を第２電極本体に触れないように延在することが好ましい。このような構成を採用することにより、ソース電極とドレイン電極とを円形部分を含みつつ、同一表面上に形成することが可能となる。これにより、機械的な曲げひずみによる劣化を緩和する共に製造プロセスを簡略化することができる。

上記の薄膜トランジスタにおいて、第１電極は、円形形状の第１電極本体と、第１電極本体から延在する第１配線とを有し、第１電極本体の直径が、延在方向と直交する方向における第１配線の幅よりも大きいことが好ましい。これにより、ソース電極とドレイン電極との対向領域に鋭角な部分を設けないことをより確実に実施することが可能となる。よって、この薄膜トランジスタによれば、機械的な曲げひずみによる劣化を確実に緩和することができる。また、第２電極本体に対向する第１電極本体の形状をより大きくすることができるため、チャネル長をより短くして、薄膜トランジスタの動作能力を向上させることができる。なお、この薄膜トランジスタにおいて、第１電極本体の直径は５μｍ以上であってもよい。

上記の薄膜トランジスタにおいて、第１電極の第１配線は、ａ）平面視した際にゲート電極のゲート配線が延在する方向と重ならない方向であって、且つ、ｂ１）第２電極の第２配線の延在方向に対して逆側となる方向、又は、ｂ２）第２電極の第２配線の延在方向に対して所定の角度を為す方向、に延在してもよい。この場合、ソース電極及びドレイン電極の配線自由度を向上させつつ、ゲート配線との間に不要な容量を生じさせてしまうことを防止することができる。

上記の薄膜トランジスタにおいて、第１電極本体の第１曲線部分と第２電極本体の第２曲線部分との対向距離であるチャネル長が３μｍ以上であってもよい。これにより、ソース電極及びドレイン電極間のチャネル幅として十分な長さをより確実に確保することができる。よって、この薄膜トランジスタによれば、十分な電流値を容易に確保することができ、コンパクトなトランジスタ構成とすることができる。

本発明の別側面に係るトランジスタアレイは、上述した何れかの構成を有する薄膜トランジスタを複数備え、複数の薄膜トランジスタがアレイ状に配置されている。これにより、薄膜トランジスタの機械的な曲げひずみによる劣化を緩和したトランジスタアレイを、より簡略化したプロセスで製造することが可能となる。

本発明の更に別の側面に係るセンサ装置は、上述したトランジスタアレイと、トランジスタアレイ上に設けられるセンサ部材と、を備える。これにより、薄膜トランジスタの機械的な曲げひずみによる劣化を緩和したセンサ装置を、より簡略化したプロセスで製造することが可能となる。

本発明によれば、機械的な曲げひずみによる劣化を緩和する共に製造プロセスを簡略化した、薄膜トランジスタ、トランジスタアレイ、及び、センサ装置を提供することができる。

図１は、本発明の一実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。 図２は、図１に示す薄膜トランジスタのＩＩ－ＩＩ線に沿った断面図であり、ゲート電極方向における断面を示す。 図３（ａ）～（ｃ）は、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図４（ａ）～（ｃ）は、図３に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図５（ａ）～（ｃ）は、図４に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図６（ａ）～（ｃ）は、図５に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図７（ａ）～（ｃ）は、図６に続いて、図１に示す薄膜トランジスタを製造する工程を順に示す断面図である。 図８は、図１に示す薄膜トランジスタの第１変形例を示す上面図である。 図９は、図１に示す薄膜トランジスタの第２変形例を示す上面図である。 図１０は、図１に示す薄膜トランジスタをアレイ状に配置したトランジスタアレイを示す上面図である。 図１１は、図１０に示すトランジスタアレイを用いたセンサ装置の概要を示す図である。 図１２は、従来の薄膜トランジスタを示す上面図である。 図１３は、図１２に示す従来の薄膜トランジスタのチャネル長方向に沿った断面図である。 図１４は、従来の薄膜トランジスタの別の形態を示す上面図である。 図１５は、図１４に示す薄膜トランジスタのＸＶ－ＸＶ線に沿った断面図であり、ゲート電極方向における断面を示す。 図１６は、図１４に示す薄膜トランジスタのＸＶＩ－ＸＶＩ線に沿った断面図であり、ソース及びドレイン電極方向における断面を示す。

以下、本発明の実施形態に係る薄膜トランジスタ、トランジスタアレイ、及び、センサ装置について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を適宜省略する。図面の寸法及び寸法比率は、必ずしも実際の寸法及び寸法比率とは一致していない。なお、本発明は以下の記述により限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

図１は、一実施形態に係るボトム・ゲート構造の薄膜トランジスタを示す上面図である。図２は、図１に示す薄膜トランジスタのＩＩ－ＩＩ線に沿った断面図であり、ゲート電極のライン方向に沿った断面を示す。図１及び図２に示すように、薄膜トランジスタ１００は、例えば、ボトム・ゲート構造の薄膜トランジスタであり、絶縁基板１０、ゲート層１１、有機ゲート絶縁膜１２、無機ゲート絶縁膜１３、チャネル層１４、及び、ソース及びドレイン層１５を備える。なお、図２に示すように、ゲート層１１とチャネル層１４との間には有機ゲート絶縁膜１２及び無機ゲート絶縁膜１３が形成されているが、有機ゲート絶縁膜１２及び無機ゲート絶縁膜１３は、薄膜トランジスタ１００が形成された絶縁基板１０上に一様に形成されており、図１ではその記載を省略している。

絶縁基板１０は、例えば可撓性の樹脂製基板であり、透明又は不透明に構成されている。絶縁基板１０としては、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等からなる樹脂製基板や、ＳＵＳ薄板等を使用することができる。但し、絶縁基板１０は、これらの材料に限定されるわけではなく、他の材料からなる基板を用いてもよい。また、絶縁基板は可撓性を有していなくてもよい。

ゲート層１１は、絶縁基板１０上に形成される導体層であり、ゲート電極１１ａとゲート電極１１ａに繋がるゲート配線１１ｂとを有する。ゲート電極１１ａとゲート配線１１ｂとは、例えば一体に形成されている。ゲート層１１は、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、銅（Ｃｕ）、モリブニオブ（ＭｏＮｂ）等の金属薄膜であってもよいし、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）等の酸化物材料であってもよい。また、ゲート層１１は、前記の酸化物材料に不純物をドープしたものを用いてもよい。例えば、Ｉｎ_２Ｏ_３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ_２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどを用いることができる。後述するソース及びドレイン層１５を構成する材料は、ゲート層１１と全て同じ材料でもあってもよいし、異なる材料であってもよい。

有機ゲート絶縁膜１２は、ゲート層１１を覆うように絶縁基板１０及びゲート層１１上に形成される絶縁層であり、無機ゲート絶縁膜１３と共に、ゲート層１１とチャネル層１４との間の絶縁を行う。有機ゲート絶縁膜１２を形成する有機絶縁材料としては、ポリビニルフェノール（ＰＶＰ）、ポリイミド、アクリル樹脂、エポキシ樹脂、アモルファスフッ素樹脂等のフッ素系樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド樹脂、シリコーン樹脂などを例示することができ、これらの１種又は２種以上を用いることができる。これらの中でも特にポリイミド、アクリル樹脂、フッ素系樹脂が好ましく用いられる。

有機ゲート絶縁膜１２は、溶媒に溶解させた上記材料をゲート層１１を覆うように絶縁基板１０の表面に塗布した後に乾燥させ、必要に応じて、塗布された材料を加熱処理することにより、形成することができる。有機ゲート絶縁膜１２を容易に形成することができる塗布法としては、スピンコーティング、スクリーン印刷等を用いることができる。乾燥した後に加熱処理する場合の加熱処理温度は例えば１００℃～２００℃であり、加熱時間は例えば１５分～３時間程度とすることができる。

無機ゲート絶縁膜１３は、有機ゲート絶縁膜１２上に形成される絶縁層であり、有機ゲート絶縁膜１２と共に、ゲート層１１とチャネル層１４との間の絶縁を行う。無機ゲート絶縁膜１３は、例えば、シリコン及び酸素、または、シリコン及び窒素を主体とした無機材料から形成することができ、具体的には、酸化珪素や酸化窒素などを用いることができる。無機ゲート絶縁膜１３は、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、光ＣＶＤ法、熱ＣＶＤ法、ゾルゲル法などの方法を用いて形成することができる。なお、無機ゲート絶縁膜１３は、有機ゲート絶縁膜１２より薄く形成されていてもよい。

チャネル層１４は、無機ゲート絶縁膜１３上であってゲート層１１上及びその周囲の領域に形成される半導体層であり、例えば、アモルファス酸化物半導体から構成されている。チャネル層１４は、無機ゲート絶縁膜１３側から積層された積層構造により構成されている。チャネル層１４の材料となるアモルファス酸化物半導体としては、例えばＩｎＧａＺｎＯを用いることができる。チャネル層１４（活性層とも言う）は、物理的気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜形成することができるが、良好なトランジスタ特性を得るために、ＤＣスパッタ法、ＲＦスパッタ法などのスパッタ法を採用することが好ましい。スパッタリングターゲットとしては、ＩｎＧａＺｎＯ（１：１：１：４ ａｔ％）焼結体ターゲットが好ましい。チャネル層１４は、図１に示すように、例えば、平面視した際に円形形状を呈してもよい。

ソース及びドレイン層１５は、チャネル層１４上に形成された導体層であり、ソース電極２０（第１電極）及びドレイン電極３０（第２電極）を含んで構成される。ソース電極２０及びドレイン電極３０のそれぞれは、チャネル層１４に接触する。ソース及びドレイン層１５は、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、銅（Ｃｕ）、モリブニオブ（ＭｏＮｂ）等の金属薄膜であってもよいし、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_４）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）等の酸化物材料であってもよい。また、ソース及びドレイン層１５は、前記の酸化物材料に不純物をドープしたものを用いてもよい。例えば、Ｉｎ_２Ｏ_３にスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、ＳｎＯ_２にアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、ＺｎＯにインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどである。ソース及びドレイン層１５を構成する材料は、前述したゲート層１１と全て同じ材料であってもよく、異なる材料であってもよい。

ソース及びドレイン層１５は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、又は、導電性ペーストを用いてスピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、若しくは、インクジェットなどの方法で形成することができる。酸化インジウム、酸化亜鉛、酸化スズ等の透明導電性酸化物を使用する場合、ドーパントを混入させることで、ソース及びドレイン層１５の透明導電膜の導電率を上げることが好ましい。例えば、酸化亜鉛ではガリウム、アルミニウム、ボロンなど、酸化スズではフッ素、アンチモンなど、酸化インジウムではスズ、亜鉛、チタン、セリウム、ハフニウム、ジルコニアなど混入させて、ソース及びドレイン層１５の透明導電膜を縮退させることが好ましい。また、電極材料に酸化物半導体と同じ母材料を用い、ドーパント濃度だけを高くすることも、生産効率を高めえる観点からは好ましい。なお、ゲート層１１も上記何れかの方法で作製することができる。

次に、図１を参照して、ソース及びドレイン層１５を構成するソース電極２０及びドレイン電極３０の平面方向の形状について説明する。ここでいう平面方向は、図１に示すＸ方向及びＹ方向によって画定される面方向である。本実施形態に係る薄膜トランジスタ１００では、ソース電極２０及びドレイン電極３０には、鋭角（直角を含む）形状の部分がないように構成されており、曲線又は直線から構成されている。

ソース電極２０は、チャネル層１４上においてドレイン電極３０と対向するように形成されており、平面視して円形形状のソース電極本体２１（第１電極本体）と、ソース電極本体２１から外側に延在するソース配線２２（第１配線）とを有する。ソース電極本体２１は、平面視した際にチャネル層１４の外周１４ａの内側に位置するように配置され、積層方向においてはチャネル層１４に接触する（図２を参照）。より具体的には、ソース電極本体２１は、平面視した際にチャネル層１４の外周１４ａの中心に配置される。ソース配線２２は、ソース電極本体２１に連なり、チャネル層１４の外周１４ａの内側から外側に向けて延在する。ソース配線２２は、後述するように、平面視した際にドレイン電極３０と重なる又は接触することなく延在する。

ソース電極本体２１は、円形形状であることから、外周が円形の曲線部分２３（第１曲線部分）となっている。ソース電極本体２１の直径は、ソース配線２２の延在方向（Ｙ方向）に直交する方向（Ｘ方向）におけるソース配線２２の幅よりも大きくなっており、例えば、１．２倍以上であってもよく、１．５倍以上であってもよく、２倍以上であってもよい。なお、ソース電極本体２１の直径は、例えば５μｍ以上であってもよい。

ドレイン電極３０は、Ｃ字形状のドレイン電極本体３１（第２電極本体）と、ドレイン電極本体３１から外側に延在するドレイン配線３２（第２配線）とを有する。ドレイン電極本体３１は、平面視した際にソース電極本体２１を取り囲むようにチャネル層１４の外周１４ａに沿って配置され、積層方向においてはチャネル層１４に接触する。ドレイン配線３２は、ドレイン電極本体３１に連なり、チャネル層１４の外周１４ａの外側に向けて延在する。

ドレイン電極本体３１は、Ｃ字形状であることから、内側が円形の曲線部分３３（第２曲線部分）となっており、外側が円形の曲線部分３４となっている。内側の曲線部分３３は、ソース電極２０のソース電極本体２１の曲線部分２３に対向し、曲線部分３３と曲線部分２３との間に、Ｃ字形状のチャネル幅を形成している。また、曲線部分２３と曲線部分３３との間に画定されるチャネル長は、Ｃ字形状であることからチャネル幅方向において略同一の長さとすることができ、良好な半導体特性を得ることができる。チャネル長は、例えば、３μｍ以上とすることができる。このような曲線部分２３と曲線部分３３とは、同一面であるチャネル層１４上において互いに同心となる円それぞれの一部（大部分）を占めるように構成される。なお、曲線部分３４も曲線部分３３や曲線部分２３と同心となる別の円の一部（大部分）を占めるように構成される。

ドレイン電極本体３１では、Ｃ字形状の両方の先端部分３５，３６が外に凸の曲線形状、例えば半円形状となっている。先端部分３５，３６は、ソース電極２０のソース配線２２に向かって突出すると共に、ソース配線２２と対向する（接触はしていない）。なお、先端部分３５，３６の曲線形状の曲率半径は、例えば５μｍ以上であることが好ましい。このようにドレイン電極３０では、先端部分においても曲線形状になっている。

また、ドレイン電極本体３１では、Ｃ字形状であることから、先端部分３５，３６との間に切欠きＳが設けられることになる。このような構成により、ドレイン電極本体３１の内側にソース電極本体２１が設けられたソース電極がチャネル層１４の外側に延在することができるようになっている。

このように、本実施形態に係るソース及びドレイン層１５では、互いに対向するソース電極２０及びドレイン電極３０が曲線部分及び直線部分から形成されており、鋭角な電極部分を有していないため、応力集中を回避して、機械的な曲げひずみによる劣化（割れ）を緩和することができるようになっている。特に、ソース電極２０及びドレイン電極３０の対向領域を含む電極全体の外形形状は、対向する方向であるＸ方向の長さとＸ方向に直交するＹ方向の長さとが同じな円形形状であるため、いずれの方向への曲げに対しても劣化（割れ）を緩和することが可能となっている。更に、ドレイン電極３０のドレイン電極本体３１がＣ字形状であり、平面視した際にソース電極２０のソース配線２２がチャネル層１４の外周１４ａの内側から外側に向けて延在する領域（先端部分３５，３６の間）に、切欠きＳが設けられている、これにより、ソース電極２０とドレイン電極３０とを同一表面上に形成できる。即ち、薄膜トランジスタの製造方法を簡略化することが可能となる。

次に、上述した薄膜トランジスタ１００の製造方法の一例について、図３～図７を参照して、説明する。なお、本実施形態に係る薄膜トランジスタの製造方法は以下の方法に限定されるものではなく、必要に応じて、上述した材料や製造方法を適宜、適用することが可能である。

まず、図３の（ａ）に示すように、絶縁基板１０として、ポリイミドから成る可撓性プラスチック基板を準備する。そして、絶縁基板１０上にゲート層１１として金属層１１１のＭｏＮｂを、無加熱スパッタ法により、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、アルゴン（Ａｒ）＝４５ｓｃｃｍのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。これにより、金属層１１１として、膜厚が９０ｎｍ～１１０ｎｍ（例えば１００ｎｍ）のＭｏＮｂ膜が成膜形成される。

続いて、図３の（ａ）に示すように、レジスト１２１のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図３の（ｂ）に示すように、所定の形状にパターニングしてレジスト１２１ａとする。

続いて、図３の（ｃ）に示すように、パターニングしたレジスト１２１ａをマスクに用いて金属層１１１のＭｏＮｂをエッチングして、ゲート層１１に対応する金属層１１１ａを形成する。金属層１１１ａを形成した後、レジスト１２１ａを除去する（図４の（ａ）を参照）。

続いて、図４の（ａ）に示すようにゲート層１１が形成されると、図４の（ｂ）に示すように、絶縁基板１０上およびゲート層１１上に有機ゲート絶縁膜１２を形成するための有機絶縁膜を形成する。有機絶縁膜を形成するには、まず、アクリル樹脂をスピンコート（７３０ｒｐｍ／３０秒間）により一様に塗布し、９０℃で２分間の仮焼成（プリベーク）を行った後、露光及び現像により、所望のパターンを形成する。そして、２００℃で１時間の本焼成により、厚さ１．００μｍの有機ゲート絶縁膜１２が形成される。

続いて、図４の（ｃ）に示すように、無機ゲート絶縁膜１３としてシリコン酸化膜を有機ゲート絶縁膜１２上に形成する。シリコン酸化膜は、平行平板型のＰＥＣＶＤ法を用いて、ＳｉＯ_２を基板温度２００℃で例えば５ｎｍ～１０ｎｍの間で成膜することができる。この際に、ＳｉＨ_４／Ｎ_２Ｏ=６５／５００ＳＣＣＭをプロセスガスとして流す。圧力は２００Ｐａに保持し、１３.５６ＭＨｚの高周波を投入電力５００Ｗでプラズマを励起させて成膜を行う。

続いて、図５の（ａ）に示すように、チャネル層１４のアモルファス酸化物半導体膜１１４を無機ゲート絶縁膜１３上に形成する。アモルファス酸化物半導体膜１１４として酸化物半導体ＩｎＧａＺｎＯを無加熱スパッタ法によりＩｎ-Ｇａ-Ｚｎ-Ｏ（１：１：１：４ ａｔ％）焼結体ターゲットを使用し、Ａｒ／Ｏ_２＝５０／０.２ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、３００ＷのＲＦ電源をターゲットに印加してスパッタ成膜を行う。これにより、例えば、厚さが３０ｎｍ～４０ｎｍのＩｎＧａＺｎＯ膜を成膜形成することができる。

続いて、図５の（ｂ）に示すようにレジスト１２２のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。そして、図５の（ｃ）に示すように、レジスト１２２をパターニングして、所定形状のレジスト１２２ａとする。パターニングしたレジスト１２２ａをマスクに用いてチャネル層１４のアモルファス酸化物半導体膜１１４のエッチングを行う。これにより、図６の（ａ）に示すチャネル層１４が形成される。チャネル層１４が形成されると、レジスト１２２ａは除去される（図６の（ｂ）を参照）。

続いて、図６の（ｃ）に示すように、ソース及びドレイン層１５用の金属層１１５のＭｏＮｂを無加熱スパッタ法により、シャドウマスクを用いて、Ｍｏ：Ｎｂ＝９０：１０（ａｔ％）焼結体ターゲットを使用し、Ａｒ＝４５ＳＣＣＭのガス流量で１．０Ｐａの圧力下に、２００ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行う。このスパッタ成膜により、例えば、厚さが９０ｎｍ～１１０ｎｍのＭｏＮｂ膜が成膜形成される。そして、金属層１１５の上に、レジスト１２３のＯＦＰＲ８００ １５ｃｐ（東京応化工業製）を塗布する。

続いて、図７の（ａ）に示すように、金属層１１５上のレジスト１２３をパターニングして、パターニングされたレジスト１２３ａとする。そして、パターニングしたレジスト１２３ａをマスクに用いて、図７の（ｂ）に示すように、金属層１１５のエッチングを行って、ソース及びドレイン層１５を形成する。この金属層１１５のエッチングにより、図１に示す平面構成、即ち、ソース電極２０及びドレイン電極３０が対向するチャネル幅方向を曲線状（Ｃ字形状）に形成する。その後、図７の（ｃ）に示すように、レジスト１２３ａを除去し、さらに、１５０℃のアニールを行う。以上により、図１及び図２に示す薄膜トランジスタ１００が完成する。

ここで、本実施形態に係る薄膜トランジスタ１００による作用効果について説明する。まず、比較例となる図１２及び図１３に示す薄膜トランジスタについて説明する。図１２は、従来の薄膜トランジスタを示す上面図である。図１３は、図１２に示す従来の薄膜トランジスタのチャネル長方向に沿った断面図である。この比較例１に係る薄膜トランジスタが第１実施形態に係る薄膜トランジスタと異なる点は、一対のソース及びドレイン電極であるソース電極２０５ａ及びドレイン電極２０５ｂの対向するチャネル幅方向が直線である点である。比較例１にかかる薄膜トランジスタでは、上記実施形態に係る薄膜トランジスタ１００と比較して、チャネル幅が短くなるため電流値が不足し、同じ電流値を確保するには、比較例１にかかる薄膜トランジスタを上記実施形態に係る薄膜トランジスタ１００よりも大きくする必要がある。また、比較例１に係る薄膜トランジスタでは、角部を有していることから、上述したように、剥がれや割れ等が生じる可能性がある。

また、別の比較例となる図１４～図１６に示す薄膜トランジスタについて説明する。図１４は、従来の薄膜トランジスタの別の形態を示す上面図である。図１５は、図１４に示す薄膜トランジスタのＸＶ－ＸＶ線に沿った断面図であり、ゲート電極方向における断面を示す。図１６は、図１４に示す薄膜トランジスタのＸＶＩ－ＸＶＩ線に沿った断面図であり、ソース及びドレイン電極方向における断面を示す。図１４～図１６に示すように、比較例２にかかる薄膜トランジスタが上述した実施形態にかかる薄膜トランジスタと異なる点は、一対のソース及びドレイン電極であるソース電極３０５ａ及びドレイン電極３０５ｂが同層（同一平面上）にない点である。このため、比較例２にかかる薄膜トランジスタは、上記実施形態にかかる薄膜トランジスタと比較して、複雑な製造プロセスが必要であり、例えば、ソース電極３０５ａとチャネル層３０４をコンタクトさせるためのソース電極３０５ａとドレイン電極３０５ｂの間にある層間絶縁膜３０６の穴開け工程等が必要となり、作製するのが困難となる。

これに対し、本実施形態に係る薄膜トランジスタ１００では、ソース電極２０のソース電極本体２１が外周側に曲線部分２３を含み、ドレイン電極３０のドレイン電極本体３１が曲線部分２３と対向する曲線部分３３を内周側に含むように構成されている。このような構成により、薄膜トランジスタ１００のソース電極２０及びドレイン電極３０において、機械的な曲げひずみによる劣化が生じやすい鋭角等の角部領域が低減され、その結果、機械的な曲げひずみによる劣化を緩和することができる。また、薄膜トランジスタ１００では、ドレイン電極本体３１には、平面視した際にソース電極２０（ソース配線２２）がチャネル層１４の外周１４ａの内側から外側に向けて延在する領域に切欠きＳが設けられている。このような構成により、ソース電極２０とドレイン電極３０とを互いに接触しないように同層上（チャネル層上）に形成することができ、層間絶縁膜の穴明け工程等が不要となり、製造プロセスを簡略化することができる。

更に、薄膜トランジスタ１００では、ソース電極２０のソース電極本体２１とドレイン電極３０のドレイン電極本体３１との対向領域において、ソース電極本体２１の外周とドレイン電極本体３１の内周とが組み合わさる構成である。このような構成により、この薄膜トランジスタ１００によれば、十分な長さのチャネル幅を容易に確保することができる。

また、本実施形態に係る薄膜トランジスタ１００では、ソース電極本体２１の曲線部分２３とドレイン電極本体３１の曲線部分３３とは、同一面上において互いに同心となる円それぞれの一部である。このため、薄膜トランジスタ１００におけるチャネル長をより確実に一定幅にすることができ、薄膜トランジスタの動作を安定させることが可能となる。

また、本実施形態に係る薄膜トランジスタ１００では、ドレイン電極３０は、Ｃ字形状のドレイン電極本体３１と、ドレイン電極本体３１から延在するドレイン配線３２とを有する。これにより、ソース電極２０とドレイン電極３０との対向領域に鋭角な部分を設けないことをより確実に実施することが可能となる。よって、薄膜トランジスタ１００によれば、機械的な曲げひずみによる劣化をより確実に緩和することができる。また、薄膜トランジスタ１００では、ドレイン電極本体３１のＣ字形状の先端部分３５，３６が外に凸の曲面形状（例えば半円形状）である。これにより、剥離が生じやすいドレイン電極３０の先端部分３５，３６においても機械的な曲げひずみによる劣化を確実に緩和することができる。

また、本実施形態に係る薄膜トランジスタ１００では、ソース電極２０は、ドレイン電極本体３１のＣ字形状の先端部分３５，３６の間をドレイン電極本体３１に触れないように延在する。このような構成を採用することにより、ソース電極２０とドレイン電極３０とを円形部分を含みつつ、同一表面上に形成することが可能となる。これにより、機械的な曲げひずみによる劣化を緩和する共に製造プロセスを簡略化することができる。

また、本実施形態に係る薄膜トランジスタ１００では、ソース電極２０は、円形形状のソース電極本体２１と、ソース電極本体２１から延在するソース配線２２とを有し、ソース電極本体２１の直径が、延在方向と直交する方向におけるソース配線２２の幅よりも大きい。これにより、ドレイン電極本体３１に対向するソース電極本体２１の形状をより大きくすることができるため、チャネル長をより短くして、薄膜トランジスタ１００の動作能力を向上させることができる。

また、本実施形態に係る薄膜トランジスタ１００では、ソース電極本体２１の曲線部分２３とドレイン電極本体３１の曲線部分３３との対向距離であるチャネル長が３μｍ以上であってもよい。これにより、ソース電極２０及びドレイン電極３０間のチャネル幅として十分な長さをより確実に確保することができる。よって、薄膜トランジスタ１００によれば、十分な電流値を容易に確保することができ、コンパクトなトランジスタ構成とすることができる。

［第１変形例］
ここで、図８を参照して、薄膜トランジスタ１００の第１変形例について説明する。図８は、薄膜トランジスタの第１変形例を示す上面図である。第１変形例に係る薄膜トランジスタ１００Ａは、基本的な構成は、薄膜トランジスタ１００と同様である。薄膜トランジスタ１００Ａでは、ソース電極２０Ａの形状が異なっており、ソース電極２０Ａのソース電極本体２１Ａの直径がソース配線２２Ａの幅と同じになっている。このような構成であっても、薄膜トランジスタ１００と同様に、機械的な曲げひずみによる劣化を緩和する共に製造プロセスを簡略化することが可能となる。

［第２変形例］
次に、図９を参照して、薄膜トランジスタ１００の第２変形例について説明する。図９は、薄膜トランジスタの第２変形例を示す上面図である。第２変形例に係る薄膜トランジスタ１００Ｂは、基本的な構成は、薄膜トランジスタ１００と同様である。薄膜トランジスタ１００Ｂでは、ソース電極２０Ｂのソース配線２２Ｂの延在方向が異なっており、ドレイン電極３０Ｂのドレイン配線３２の延在方向（Ｙ方向）に対して所定の角度（例えば９０度、Ｘ方向）となるように形成されている。第２変形例では、ソース電極２０Ｂのソース配線２２Ｂの延在方向が異なっていることから、ドレイン電極３０Ｂのドレイン電極本体３１Ｂの形状もやや異なっており、上方に切欠きＳが設けられたＣ字形状となっており、曲線部分３３Ｂ、３４Ｂの形状も異なっている。また、ドレイン配線３２がＣ字形状のドレイン電極本体３１Ｂに連なる場所も異なっている。このような第２変形例に係る薄膜トランジスタ１００Ｂにおいても、ソース電極２０Ｂ及びドレイン電極３０Ｂが曲線部分を含んで構成されており、且つ、ソース電極２０Ｂが延在する領域（切欠きＳ）がドレイン電極３０Ｂに設けられているため、薄膜トランジスタ１００と同様に、機械的な曲げひずみによる劣化を緩和する共に製造プロセスを簡略化することが可能となる。

なお、図９では、ソース電極２０Ｂのソース配線２２Ｂをドレイン電極３０Ｂのドレイン配線３２に対して９０度となる例を示しているが、両者の関係画定する角度はこれに限定されず、他の角度であってもよい。但し、平面視した際にソース電極２０Ｂのソース配線２２Ｂがゲート電極のゲート配線１１ｂと重なるような配置の場合、ゲート配線１１ｂとソース配線２２Ｂとの積層方向の間に容量が生じてしまう可能性があるため、両者が重ならないような位置とすることが好ましい。このような配置とすることにより、ソース電極及びドレイン電極の配線自由度を向上させつつ、ゲート配線との間に不要な容量を生じさせてしまうことを防止することができる。

［トランジスタアレイ］
次に、上述したの実施形態又は変形例に係る薄膜トランジスタ１００，１００Ａ，１００Ｂを複数備えたトランジスタアレイについて説明する。図１０は、一例として、図１に示した薄膜トランジスタ１００をアレイ状に配置したトランジスタアレイ１１０を示す上面図であるが、変形例にかかる薄膜トランジスタ１００Ａ，１００Ｂをアレイ状に配置した場合も同様である。図１０に示すように、トランジスタアレイ１１０では、複数の薄膜トランジスタ１００がアレイ状に配置されている。各薄膜トランジスタ１００では、ゲート電極１１ａがゲート配線１１ｂを介してゲートライン１１３に接続されている。ソース電極２０は、ソース配線２２を介してソースライン１１６に接続されている。ドレイン電極３０は、ドレイン配線３２及びコンタクト部分１１２を介して画素電極１１７に接続されている。

［センサ装置］
また、上述したトランジスタアレイ１１０は、図１１に示すセンサ装置とすることも可能である。図１１は、図１０に示すトランジスタアレイを用いたセンサ装置１５０の概要を示す図である。センサ装置１５０では、トランジスタアレイ１１０の上に、センサ部材１２０及び上部電極１３０を配置する。なお、本実施形態に係る薄膜トランジスタ１００及びトランジスタアレイ１１０は、このセンサ装置１５０のような構成に限定されずに、その他の構成のセンサ装置や他の装置に適用してももちろんよい。

以上、本発明に係る実施形態について詳細に説明してきたが、本発明は上記実施形態や変形例に限定されるものではなく様々な実施形態に適用することができる。例えば、図１に示す薄膜トランジスタ１００では、ソース電極２０が内側の丸形のソース電極本体２１を有し、ドレイン電極３０がソース電極２０のソース電極本体２１を取り囲むようなＣ字形状のドレイン電極本体３１を有していたが、ソース電極とドレイン電極との形状は逆であってもよい。即ち、ドレイン電極が内側の丸形の電極本体を有し、ソース電極がドレイン電極の電極本体を取り囲むようなＣ字形状の電極本体を有していてもよい。また、図１に示す薄膜トランジスタ１００では、ソース電極２０のソース電極本体２１やドレイン電極３０のドレイン電極本体３１の曲線部分は円形状の大部分（一部）からなっていたが、円に限られるものではなく、例えば、楕円形状の一部からなっていてもよい。ソース電極２０のソース電極本体２１及びドレイン電極３０のドレイン電極本体３１が楕円形状である場合も、同心円であることが好ましい。

以上のように、本発明にかかる薄膜トランジスタは、プロセスの簡略化が容易で、電流値を増やすことができ、耐久性と高性能が要求される用途に適している。

１０…絶縁基板、１１…ゲート層、１１ａ…ゲート電極、１２…有機ゲート絶縁膜、１３…無機ゲート絶縁膜、１４…チャネル層、１４ａ…外周、１５…ソース及びドレイン層、２０，２０Ａ，２０Ｂ…ソース電極（第１電極）、２１，２１Ａ…ソース電極本体（第１電極本体）、２２，２２Ａ，２２Ｂ…ソース配線（第１配線）、３０，３０Ｂ…ドレイン電極（第２電極）、３１，３１Ｂ…ドレイン電極本体（第２電極本体）、３２…ドレイン配線（第２配線）、３５，３６…先端部分、１００，１００Ａ，１００Ｂ…薄膜トランジスタ、１１０…トランジスタアレイ、１５０…センサ装置、Ｓ…切欠き。

Claims (12)

1. 絶縁基板と、
   前記絶縁基板上に形成されたゲート電極と、
   前記ゲート電極を覆う有機ゲート絶縁膜と、
   前記有機ゲート絶縁膜上に形成された無機ゲート絶縁膜と、
   前記無機ゲート絶縁膜上に形成されたチャネル層と、
   前記チャネル層上に形成されたソース電極及びドレイン電極と、
   を備え、
   前記ソース電極及びドレイン電極の一方である第１電極は、平面視した際に前記チャネル層の外周の内側に位置するように配置され且つ前記チャネル層に接触する第１電極本体を有し、
   前記ソース電極及びドレイン電極の他方である第２電極は、平面視した際に前記第１電極本体を取り囲むように前記チャネル層の外周に沿って配置され且つ前記チャネル層に接触する第２電極本体を有し、
   前記第１電極本体は、外周側に第１曲線部分を含み、
   前記第２電極本体は、前記第１曲線部分と対向する第２曲線部分を内周側に含み、
   前記第２電極本体には、平面視した際に前記第１電極が前記チャネル層の前記外周の内側から外側に向けて延在する領域に、切欠きが設けられている、薄膜トランジスタ。
2. 前記第１電極本体の前記第１曲線部分と前記第２電極本体の前記第２曲線部分とは、同一面上において互いに同心となる円それぞれの一部である、請求項１に記載の薄膜トランジスタ。
3. 前記第２電極は、Ｃ字形状の前記第２電極本体と、前記第２電極本体から延在する第２配線とを有する、請求項１又は２に記載の薄膜トランジスタ。
4. 前記第２電極本体のＣ字形状の両先端部分のうちの少なくとも一方が外に凸の曲線形状である、請求項３に記載の薄膜トランジスタ。
5. 前記第２電極本体の前記先端部分の曲率半径が５μｍ以上である、請求項４に記載の薄膜トランジスタ。
6. 前記第１電極は、前記第２電極本体のＣ字形状の先端部分の間を前記第２電極本体に触れないように延在する、請求項３～５の何れか一項に記載の薄膜トランジスタ。
7. 前記第１電極は、円形形状の前記第１電極本体と、前記第１電極本体から延在する第１配線とを有し、
   前記第１電極本体の直径が、前記延在方向と直交する方向における前記第１配線の幅よりも大きい、請求項１～６の何れか一項に記載の薄膜トランジスタ。
8. 前記第１電極本体の直径は５μｍ以上である、請求項７に記載の薄膜トランジスタ。
9. 前記第１電極の第１配線は、平面視した際に前記ゲート電極のゲート配線が延在する方向と重ならない方向であって、且つ、前記第２電極の第２配線の延在方向に対して逆側となる方向または前記第２電極の前記第２配線の延在方向に対して所定の角度を為す方向に延在する、請求項１～８の何れか一項に記載の薄膜トランジスタ。
10. 前記第１電極本体の前記第１曲線部分と前記第２電極本体の前記第２曲線部分との対向距離であるチャネル長が３μｍ以上である、請求項１～９の何れか一項に記載の薄膜トランジスタ。
11. 請求項１～１０の何れか一項に記載の薄膜トランジスタを複数備え、
    複数の前記薄膜トランジスタがアレイ状に配置されている、トランジスタアレイ。
12. 請求項１０に記載のトランジスタアレイと、
    前記トランジスタアレイ上に設けられるセンサ部材と、
    を備える、センサ装置。
    
    

Images