JP2010182929A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2010182929A JP2010182929A JP2009026092A JP2009026092A JP2010182929A JP 2010182929 A JP2010182929 A JP 2010182929A JP 2009026092 A JP2009026092 A JP 2009026092A JP 2009026092 A JP2009026092 A JP 2009026092A JP 2010182929 A JP2010182929 A JP 2010182929A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- resist pattern
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】非晶質酸化物半導体から構成された活性層における、少なくとも電界効果型トランジスタとして構成されたときにソース電極及びドレイン電極の界面に連続する領域の浸食の抑制された電界効果型トランジスタの製造方法を提供する。
【解決手段】電界効果型トランジスタ１０の製造方法によれば、第1の導電層形成工程において非晶質酸化物半導体層１７上に第１の導電層２０を形成した後に、パターン形成工程及び加工工程においてレジストパターン３０を形成して該レジストパターン３０による非保護領域をエッチングすることによって、第１の導電層２０と共に非晶質酸化物半導体層１７を加工して活性層１８上に第１の導電層２０の積層された状態とした後に、第１の導電層２０からレジストパターン３０を剥離する。
【選択図】図４
【解決手段】電界効果型トランジスタ１０の製造方法によれば、第1の導電層形成工程において非晶質酸化物半導体層１７上に第１の導電層２０を形成した後に、パターン形成工程及び加工工程においてレジストパターン３０を形成して該レジストパターン３０による非保護領域をエッチングすることによって、第１の導電層２０と共に非晶質酸化物半導体層１７を加工して活性層１８上に第１の導電層２０の積層された状態とした後に、第１の導電層２０からレジストパターン３０を剥離する。
【選択図】図４
Description
本発明は、電界効果型トランジスタの製造方法に関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力化等が期待されている。また、これらのＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、電界効果型トランジスタ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
一方、ＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。そこで、低温での成膜が可能な非晶質半導体を用いたＴＦＴ（薄膜トランジスタ）の開発が活発に行われている。非晶質酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、ＴＦＴにおける活性層の材料として注目を浴びている。
この非晶質酸化物半導体を用いたＴＦＴの製造工程における活性層の加工方法としては、活性層上にレジストパターンを形成して該レジストパターンによる非保護領域をエッチングした後にレジストパターンを剥離する方法がとられている（例えば、特許文献１〜特許文献２）。
例えば、特許文献１には、活性層としての非晶質酸化物層を酢酸、有機酸、塩酸、または過塩素酸のいずれか１種を含むエッチング液を用いてエッチングする方法が提案されている。また、特許文献２には、炭化水素を含むガス雰囲気中で活性層のエッチングを行う方法が提案されている。
活性層からのレジストパターンの剥離においては、活性層上のレジスト残渣によるコンタクト抵抗悪化を抑制するために、レジスト残渣を出来るだけ抑制する必要がある。このため、レジストパターンを剥離するための剥離液等によって活性層からレジストパターンを効果的に除去する必要があるが、活性層として用いる非晶質酸化物半導体は化学的に弱く、レジストパターンを剥離するための剥離液による活性層の浸食が発生する場合があった。
本発明は、非晶質酸化物半導体から構成された活性層における、電界効果型トランジスタとして構成されたときに、少なくともソース電極及びドレイン電極の界面に連続する領域の浸食の抑制された電界効果型トランジスタの製造方法を提供すること課題とする。
上記目的は、以下に示す本発明により達成される。
すなわち、
＜１＞ 基板、ゲート電極、ゲート絶縁膜、非晶質酸化物半導体から構成された活性層、ソース電極、及びドレイン電極を少なくとも有する電界効果型トランジスタの製造方法であって、非晶質酸化物半導体層を形成する半導体層形成工程と、前記非晶質酸化物半導体層上に第１の導電層を形成する第1の導電層形成工程と、前記第１の導電層上に第１のレジストパターンを形成するパターン形成工程と、前記非晶質酸化物半導体層及び前記第１の導電層の内の、前記第１のレジストパターンによる非保護領域をエッチングすることによって、前記第１の導電層と共に前記非晶質酸化物半導体層を加工して前記活性層上に前記第１の導電層の形成された状態とする加工工程と、前記第１のレジストパターンを前記第1の導電層から剥離する第１の剥離工程と、前記第１のレジストパターンの剥離された前記第１の導電層上に第２のレジストパターンを形成した後にエッチングを行うことによって、前記ソース電極及び前記ドレイン電極を形成する電極形成工程と、を少なくとも有する電界効果型トランジスタの製造方法である。
すなわち、
＜１＞ 基板、ゲート電極、ゲート絶縁膜、非晶質酸化物半導体から構成された活性層、ソース電極、及びドレイン電極を少なくとも有する電界効果型トランジスタの製造方法であって、非晶質酸化物半導体層を形成する半導体層形成工程と、前記非晶質酸化物半導体層上に第１の導電層を形成する第1の導電層形成工程と、前記第１の導電層上に第１のレジストパターンを形成するパターン形成工程と、前記非晶質酸化物半導体層及び前記第１の導電層の内の、前記第１のレジストパターンによる非保護領域をエッチングすることによって、前記第１の導電層と共に前記非晶質酸化物半導体層を加工して前記活性層上に前記第１の導電層の形成された状態とする加工工程と、前記第１のレジストパターンを前記第1の導電層から剥離する第１の剥離工程と、前記第１のレジストパターンの剥離された前記第１の導電層上に第２のレジストパターンを形成した後にエッチングを行うことによって、前記ソース電極及び前記ドレイン電極を形成する電極形成工程と、を少なくとも有する電界効果型トランジスタの製造方法である。
＜２＞ 前記第１の剥離工程では、第１の剥離液によって前記第１のレジストパターンを前記第１の導電層から剥離し、
該第１の導電層は、前記第１の剥離液に対して耐性を有する材料から構成されたことを特徴とする上記＜１＞に記載の電界効果型トランジスタの製造方法である。
該第１の導電層は、前記第１の剥離液に対して耐性を有する材料から構成されたことを特徴とする上記＜１＞に記載の電界効果型トランジスタの製造方法である。
＜３＞ 前記電極形成工程によって前記ソース電極及び前記ドレイン電極を形成した後に、前記第２のレジストパターンを剥離するための第２の剥離液に対して耐性を有する保護層を、少なくとも前記ソース電極と前記ドレイン電極との間の領域に形成する保護層形成工程と、前記保護層を形成した後に、前記第２の剥離液によって前記第２のレジストパターンを剥離する第２の剥離工程と、を有する上記＜１＞または上記＜２＞に記載の電界効果型トランジスタの製造方法である。
＜４＞ 前記第１の剥離工程の後で且つ前記電極形成工程の前に行われ、前記第１の導電層上に第２の導電層を形成する第２の導電層形成工程を更に有し、
前記電極形成工程は、前記第１の電極層上に形成された前記第２の電極層に、前記第２のレジストパターンを形成した後にエッチングを行うことによって、前記ソース電極及び前記ドレイン電極を形成することを特徴とする上記＜１＞〜上記＜３＞の何れか１つに記載の電界効果型トランジスタの製造方法である。
前記電極形成工程は、前記第１の電極層上に形成された前記第２の電極層に、前記第２のレジストパターンを形成した後にエッチングを行うことによって、前記ソース電極及び前記ドレイン電極を形成することを特徴とする上記＜１＞〜上記＜３＞の何れか１つに記載の電界効果型トランジスタの製造方法である。
本発明の電界効果型トランジスタの製造方法によれば、非晶質酸化物半導体層上に第１の導電層を形成する第1の導電層形成工程を行った後に、パターン形成工程によって第１の導電層上に第１のレジストパターンを形成し、加工工程において第1の導電層及び活性層の内の第１のレジストパターンによる非保護領域をエッチングすることによって第1の導電層及び非晶質酸化物半導体層を加工することで、活性層上に第１の導電層の形成された状態とする。このため、活性層とされる非晶質酸化物半導体層は、製造工程において第１の導電層によって被覆された状態となり、非晶質酸化物半導体から構成された活性層における、電界効果型トランジスタとして構成されたときに、少なくともソース電極及びドレイン電極の界面に連続する領域の浸食が抑制される。
本発明の電界効果型トランジスタの製造方法によれば、非晶質酸化物半導体から構成された活性層における、電界効果型トランジスタとして構成されたときに、少なくともソース電極及びドレイン電極の界面に連続する領域の浸食の抑制された電界効果型トランジスタの製造方法が提供される。
本発明の電界効果型トランジスタの製造方法、及び本発明の電界効果型トランジスタの製造方法によって製造される電界効果型トランジスタの一の実施の形態について、図面を用いて説明する。
図１に示すように、本実施の形態の電界効果型トランジスタ１０は、少なくとも基板１２上に、バリア層１３、ゲート電極１４、ゲート絶縁膜１６、活性層１８、及びソース電極２０Ａとドレイン電極２０Ｂ、を順次積層した構成とされている。
なお、本実施の形態においては、電界効果型トランジスタ１０は、ボトムゲート型である場合を説明するが、トップゲート型であってもよい。
なお、本実施の形態においては、電界効果型トランジスタ１０は、ボトムゲート型である場合を説明するが、トップゲート型であってもよい。
基板１２を構成する材料としては、例えば、ＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の有機材料が挙げられる。基板１２を構成する材料として、上記有機材料を用いる場合には、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れた材料を選択することが好ましい。
この基板１２としては、可撓性を有することが好ましく、この可撓性を有する観点から、上記有機材料をフィルム状とした有機プラスチックフィルムを用いることが好ましい。また、この基板１２の絶縁性が不十分の場合には絶縁層を設けたり、基板１２に更に、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を積層した構成としてもよい。
基板１２の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。基板１２の厚みが５０μｍ未満であると、基板１２自体が十分な平坦性を保持することが難しい場合がある。基板１２の厚みが５００μｍよりも厚いと、基板１２自体を自由に曲げることが困難になり、すなわち基板１２自体の可撓性が乏しくなる。
バリア層１３としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が挙げられる。バリア層１３の厚みは、水や酸素の浸入防止の観点から、０．１μｍ以上１０μｍ以下とすることが好ましい。
ゲート電極１４を構成する材料としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物及び合金が好適に挙げられる。このゲート電極１４の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
ゲート絶縁膜１６としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜１６として用いられる。
ゲート絶縁膜１６の膜厚としては１０ｎｍ以上１０μｍ以下が好ましい。ゲート絶縁膜１６はリーク電流を減らすため、また電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜１６の膜厚を厚くすると、電界効果型トランジスタ１０の駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜１６の膜厚は無機絶縁体で構成する場合には５０ｎｍ以上１０００ｎｍ以下、高分子絶縁体で構成する場合には０．５μｍ以上５μｍ以下で用いられることが好ましい。特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜１６に用いると、膜厚を厚くしても、低電圧での電界効果型トランジスタ１０の駆動が可能であるので、特に好ましい。
活性層１８は、非晶質酸化物半導体から構成されている。この非晶質酸化物半導体は、低温で成膜可能であるために、可撓性のある基板１２上に好適に形成される。
活性層１８に用いられる非晶質酸化物半導体としては、具体的には、組成構造としてＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２、及び特開２００６−１６５５２９に開示されている酸化物半導体等が挙げられる。
上記の中でも、活性層１８に用いられる非晶質酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体が好適に用いられる。さらに、この結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体の中でも、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の非晶質酸化物半導体は、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。
活性層１８に用いられる非晶質酸化物半導体としては、具体的には、組成構造としてＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２、及び特開２００６−１６５５２９に開示されている酸化物半導体等が挙げられる。
上記の中でも、活性層１８に用いられる非晶質酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体が好適に用いられる。さらに、この結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体の中でも、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の非晶質酸化物半導体は、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。
この活性層１８の電気伝導度は、好ましくは１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。この活性層１８の電気伝導度の調整方法としては、公知の酸素欠陥による調整方法や、組成比による調整方法、不純物による調整方法、酸化物半導体材料による調整方法が挙げられる。
ソース電極２０Ａ、ドレイン電極２０Ｂ、ソース電極用配線２２Ａ、及びドレイン電極用配線２２Ｂを構成する材料としては、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物及び合金が好適に挙げられる。
形成されるソース電極２０Ａ及びソース電極用配線２２Ａの総厚、及びドレイン電極２０Ｂ及びドレイン電極用配線２２Ｂの総厚は、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
形成されるソース電極２０Ａ及びソース電極用配線２２Ａの総厚、及びドレイン電極２０Ｂ及びドレイン電極用配線２２Ｂの総厚は、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本実施の形態の電界効果型トランジスタ１０は、半導体層形成工程、第１の導電層形成工程、パターン形成工程、加工工程、第１の剥離工程、第２の導電層形成工程、電極形成工程、保護層形成工程、及び第２の剥離工程を経ることによって製造される。以下、上記構成材料によって構成される電界効果型トランジスタ１０の製造方法について、詳細に説明する。
（１）半導体層形成工程
図２に示すように、まず、半導体層形成工程では、非晶質半導体層を形成する。具体的には、基板１２上に、バリア層１３、ゲート電極１４、ゲート絶縁膜１６、及び非晶質酸化物半導体層１７を順に積層する。この半導体層形成工程では、基板１２上にバリア層１３を成膜した後に、ゲート電極１４を成膜しパターニングした後に、ゲート絶縁膜１６、及び非晶質酸化物半導体層１７を順に積層すればよい。
図２に示すように、まず、半導体層形成工程では、非晶質半導体層を形成する。具体的には、基板１２上に、バリア層１３、ゲート電極１４、ゲート絶縁膜１６、及び非晶質酸化物半導体層１７を順に積層する。この半導体層形成工程では、基板１２上にバリア層１３を成膜した後に、ゲート電極１４を成膜しパターニングした後に、ゲート絶縁膜１６、及び非晶質酸化物半導体層１７を順に積層すればよい。
基板１２上へのバリア層１３、及びゲート電極１４、及びゲート絶縁膜１６の成膜法としては、公知の方法が用いられ特に限定されないが、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から、各層を構成する材料との適性を考慮した方法を適宜選択すればよい。
例えば、ゲート電極１４を構成する材料としてＩＴＯを選択する場合には、ゲート電極１４の成膜方法としては、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等が選択される。また、ゲート電極１４を構成する材料として、有機導電性化合物を選択する場合には、湿式製膜法が選択される。
この非晶質酸化物半導体層１７は、電界効果型トランジスタ１０として構成されたときに活性層１８として機能する。
非晶質酸化物半導体層１７の成膜方法としては、上記説明した活性層１８を構成する非晶質酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。非晶質酸化物半導体層１７は、例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。この方法を用いた場合、酸素流量が多いほど形成された活性層１８の電気伝導度を小さくすることができる。なお、成膜された非晶質酸化物半導体層１７は、周知のＸ線回折法により非晶質膜であることが確認される。また、非晶質酸化物半導体層１７の膜厚は触針式表面形状測定により求められる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求められる。
非晶質酸化物半導体層１７の成膜方法としては、上記説明した活性層１８を構成する非晶質酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。非晶質酸化物半導体層１７は、例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。この方法を用いた場合、酸素流量が多いほど形成された活性層１８の電気伝導度を小さくすることができる。なお、成膜された非晶質酸化物半導体層１７は、周知のＸ線回折法により非晶質膜であることが確認される。また、非晶質酸化物半導体層１７の膜厚は触針式表面形状測定により求められる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求められる。
（２）第１の導電層形成工程
第１の導電層形成工程では、図３に示すように、上記半導体層形成工程によって形成された、非晶質酸化物半導体層１７層上に、第１の導電層２０を形成する。この第１の導電層２０が、本発明の電界効果型トランジスタの製造方法における第1の導電層に相当する。
第１の導電層形成工程では、図３に示すように、上記半導体層形成工程によって形成された、非晶質酸化物半導体層１７層上に、第１の導電層２０を形成する。この第１の導電層２０が、本発明の電界効果型トランジスタの製造方法における第1の導電層に相当する。
第１の導電層２０は、電界効果型トランジスタ１０として構成されたときにはソース電極２０Ａ及びドレイン電極２０Ｂとして機能する。このため、第１の導電層２０を構成する材料は、上記ソース電極２０Ａ及びドレイン電極２０Ｂを構成する材料として挙げた材料の中から選択される。
この第１の導電層２０の成膜方法としては、特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択すればよい。例えば、第１の導電層２０としてＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等を用いればよい。また、第１の導電層２０の形成材料として、有機導電性化合物を選択する場合には湿式製膜法を用いればよい。
この第１の導電層２０の膜厚は、後述する第１の剥離工程によって一部が浸食された場合であっても、第１の導電層２０の下層側（第１の導電層２０より基板１２側）に存在する活性層１８が露出しない程度の厚み以上であり、且つ第１の導電層と活性層のパターン形成後第２の導電層を成膜した際に第２の導電層が膜として形成できる厚さであればよい。具体的には、第１の導電層２０の膜厚としては、１０ｎｍ以上１００ｎｍ以下が好ましく、２０ｎｍ以上５０ｎｍ以下がより好ましい。
（３）パターン形成工程
パターン形成工程では、上記第１の導電層形成工程において形成された第１の導電層２０上にレジストパターン３０を形成する（図４参照）。このレジストパターン３０が、本発明の電界効果型トランジスタの製造方法における第１のレジストパターンに相当する。このレジストパターン３０の形成方法としては、フォトリソグラフィー法等が挙げられる。
パターン形成工程では、上記第１の導電層形成工程において形成された第１の導電層２０上にレジストパターン３０を形成する（図４参照）。このレジストパターン３０が、本発明の電界効果型トランジスタの製造方法における第１のレジストパターンに相当する。このレジストパターン３０の形成方法としては、フォトリソグラフィー法等が挙げられる。
（４）加工工程
加工工程では、非晶質酸化物半導体層１７及び第１の導電層２０の内の、レジストパターン３０による非保護領域をエッチングすることによって、第１の導電層２０と共に非晶質酸化物半導体層１７を加工して、活性層１８上に第１の導電層２０の積層された状態とするように加工を行う（図５参照）。
加工工程では、非晶質酸化物半導体層１７及び第１の導電層２０の内の、レジストパターン３０による非保護領域をエッチングすることによって、第１の導電層２０と共に非晶質酸化物半導体層１７を加工して、活性層１８上に第１の導電層２０の積層された状態とするように加工を行う（図５参照）。
非晶質酸化物半導体層１７及び第１の導電層２０の加工方法としては、ドライエッチングやウェットエッチングが好適に用いられる。
なお、エッチングに用いるガス、圧力、温度、ガスの混合比（ドライエッチングの場合）やエッチング液、温度（ウェットエッチングの場合）等のエッチング条件は、活性層１８及び第１の導電層２０の構成材料に応じて、適宜選択すればよい。
例えば、非晶質酸化物半導体層１７がＩｎ−Ｇａ−Ｚｎ−Ｏを含んだ構成であり、第１の導電層２０がＭｏで構成される場合には、エッチング液としては、リン酸硝酸混合液が好適に用いられる。
なお、エッチングに用いるガス、圧力、温度、ガスの混合比（ドライエッチングの場合）やエッチング液、温度（ウェットエッチングの場合）等のエッチング条件は、活性層１８及び第１の導電層２０の構成材料に応じて、適宜選択すればよい。
例えば、非晶質酸化物半導体層１７がＩｎ−Ｇａ−Ｚｎ−Ｏを含んだ構成であり、第１の導電層２０がＭｏで構成される場合には、エッチング液としては、リン酸硝酸混合液が好適に用いられる。
（５）第１の剥離工程
第１の剥離工程では、上記加工工程によって形成された活性層１８上に積層されている第１の導電層２０上のレジストパターン３０を第１の導電層２０から剥離する。このレジストパターン３０の第１の導電層２０からの剥離方法としては、該レジストパターン３０を第１の導電層２０から剥離可能であればどのような方法であってもよいが、レジストパターン３０を溶解除去する第１の剥離液５０を用いて剥離する方法や、超音波やアッシング等の方法等が好適に用いられる。
なお、図６には、一例として、第１の剥離液５０によって、レジストパターン３０を溶解除去する形態を示したが、本実施の形態においては、非晶質酸化物半導体層１７上に第１の導電層２０が形成されていることから、該溶解除去する方法以外にも、超音波やアッシング等のようなレジストパターン３０を強く剥離する方法を用いた場合であっても、非晶質酸化物半導体層１７へのダメージが効果的に抑制される。
第１の剥離工程では、上記加工工程によって形成された活性層１８上に積層されている第１の導電層２０上のレジストパターン３０を第１の導電層２０から剥離する。このレジストパターン３０の第１の導電層２０からの剥離方法としては、該レジストパターン３０を第１の導電層２０から剥離可能であればどのような方法であってもよいが、レジストパターン３０を溶解除去する第１の剥離液５０を用いて剥離する方法や、超音波やアッシング等の方法等が好適に用いられる。
なお、図６には、一例として、第１の剥離液５０によって、レジストパターン３０を溶解除去する形態を示したが、本実施の形態においては、非晶質酸化物半導体層１７上に第１の導電層２０が形成されていることから、該溶解除去する方法以外にも、超音波やアッシング等のようなレジストパターン３０を強く剥離する方法を用いた場合であっても、非晶質酸化物半導体層１７へのダメージが効果的に抑制される。
この第１の剥離液５０としては、レジストパターン３０を溶解除去できればよく、レジストパターン３０を構成するレジストの種類に応じて適宜選択される。例えば、レジストパターン３０を構成するレジストがアルカリ可溶性である場合には、アルカリ性溶解液が第１の剥離液５０として用いられる。
なお、上記第１の導電層形成工程によって形成された第１の導電層２０は、この第１の剥離液５０に対して耐性を有する材料から構成されていることが好ましい。第１の剥離液５０に対して耐性を有する材料としては、第１の剥離液５０の種類にもよるが、通常はMoが好ましい。第１の導電層２０が、第１の剥離工程で用いられる第１の剥離液５０に対して耐性を有することで、第１の剥離液５０による、活性層１８における、第１の導電層２０と活性層１８との界面を含む領域の浸食がより効果的に抑制される。
なお、「第１の剥離液５０に対して耐性を有する」とは、第１の剥離液５０に対する溶解速度が０．０１ｎｍ／ｓ以下であることを示している。
なお、「第１の剥離液５０に対して耐性を有する」とは、第１の剥離液５０に対する溶解速度が０．０１ｎｍ／ｓ以下であることを示している。
この第１の剥離工程によって、第１の導電層２０上のレジストパターン３０が剥離される（図７参照）。また、この第１の剥離工程において、活性層１８は第１の導電層２０によって第１の剥離液５０から保護された状態とされていることから、活性層１８と第１の導電層２０との界面が第１の剥離液５０によって浸食されることが抑制される。
（６）第２の導電層形成工程
第２の導電層形成工程においては、上記第１の剥離工程によってレジストパターン３０の剥離された第１の導電層２０上に第２の導電層２２を形成する。詳細には、第２の導電層２２は、第１の導電層２０の表面、及び第１の導電層２０や活性層１８の側面を覆うように形成される（図８参照）。この第２の導電層２２の形成方法としては、特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から第２の導電層２２として選択する材料に応じて適宜選択すればよい。例えば、第２の導電層２２としてＩＴＯを選択した場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法が好適に用いられる。また、第２の導電層２２の形成材料として、有機導電性化合物を用いた場合には、第２の導電層２２は湿式製膜法によって好適に形成される。
第２の導電層形成工程においては、上記第１の剥離工程によってレジストパターン３０の剥離された第１の導電層２０上に第２の導電層２２を形成する。詳細には、第２の導電層２２は、第１の導電層２０の表面、及び第１の導電層２０や活性層１８の側面を覆うように形成される（図８参照）。この第２の導電層２２の形成方法としては、特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から第２の導電層２２として選択する材料に応じて適宜選択すればよい。例えば、第２の導電層２２としてＩＴＯを選択した場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法が好適に用いられる。また、第２の導電層２２の形成材料として、有機導電性化合物を用いた場合には、第２の導電層２２は湿式製膜法によって好適に形成される。
この第２の導電層形成工程によって形成された第２の導電層２２は、電界効果型トランジスタ１０として構成されたときには、ソース電極２０Ａ及びドレイン電極２０Ｂの一部、またはソース電極２０Ａ及びドレイン電極２０Ｂの各々の配線電極として機能する。このため、第１の導電層２０を構成する材料は、上記ソース電極２０Ａ、ドレイン電極２０Ｂ、ソース電極用配線２２Ａ、及びドレイン電極用配線２２Ｂを構成する材料として挙げた材料の中から選択すればよい。
なお、この第２の導電層２２の構成材料は、第１の導電層２０の構成材料と同じ材料であってもよいし、異なる材料であってもよい。
例えば、第１の導電層２０と第２の導電層２２との構成材料として同じ材料を選択することで、電界効果型トランジスタ１０の製造工程の簡略化が図れる。
また、例えば、第２の導電層２２の構成材料より第１の導電層２０の構成材料の方の、後述する電極形成工程において用いるエッチング液やエッチングガスに対する溶解度が低くなるように、第１の導電層２０と第２の導電層２２とで異なる材料を選択すれば、後述する電極形成工程における第２の導電層２２及び第１の導電層２０のエッチング時において、より活性層１８に近づくほど導電層（第１の導電層２０及び第２の導電層２２）のエッチングレートを低くすることが可能となる。このように、目的とする製造条件に応じて、第２の導電層２２及び第１の導電層２０に用いる材料を適宜選択すればよい。
例えば、第１の導電層２０と第２の導電層２２との構成材料として同じ材料を選択することで、電界効果型トランジスタ１０の製造工程の簡略化が図れる。
また、例えば、第２の導電層２２の構成材料より第１の導電層２０の構成材料の方の、後述する電極形成工程において用いるエッチング液やエッチングガスに対する溶解度が低くなるように、第１の導電層２０と第２の導電層２２とで異なる材料を選択すれば、後述する電極形成工程における第２の導電層２２及び第１の導電層２０のエッチング時において、より活性層１８に近づくほど導電層（第１の導電層２０及び第２の導電層２２）のエッチングレートを低くすることが可能となる。このように、目的とする製造条件に応じて、第２の導電層２２及び第１の導電層２０に用いる材料を適宜選択すればよい。
（７）電極形成工程
電極形成工程においては、第１の導電層２０及び第２の導電層２２を加工することによって、ソース電極２０Ａ、ドレイン電極２０Ｂ、ソース電極用配線２２Ａ、及びドレイン電極用配線２２Ｂを形成する。
具体的には、まず、図９に示すように、上記第２の導電層形成工程によって第１の導電層２０上に形成された第２の導電層２２に、フォトリソグラフィー法によりレジストパターン３２を形成する。次に、この第１の導電層２０及び第２の導電層２２の内の、レジストパターン３２によって保護されていない領域をドライエッチングやウェットエッチングによって除去する。これによって、図１０に示すように、第１の導電層２０及び第２の導電層２２の一部が、ソース電極２０Ａ、ドレイン電極２０Ｂ、ソース電極用配線２２Ａ、及びドレイン電極用配線２２Ｂとして形成されることとなる。
電極形成工程においては、第１の導電層２０及び第２の導電層２２を加工することによって、ソース電極２０Ａ、ドレイン電極２０Ｂ、ソース電極用配線２２Ａ、及びドレイン電極用配線２２Ｂを形成する。
具体的には、まず、図９に示すように、上記第２の導電層形成工程によって第１の導電層２０上に形成された第２の導電層２２に、フォトリソグラフィー法によりレジストパターン３２を形成する。次に、この第１の導電層２０及び第２の導電層２２の内の、レジストパターン３２によって保護されていない領域をドライエッチングやウェットエッチングによって除去する。これによって、図１０に示すように、第１の導電層２０及び第２の導電層２２の一部が、ソース電極２０Ａ、ドレイン電極２０Ｂ、ソース電極用配線２２Ａ、及びドレイン電極用配線２２Ｂとして形成されることとなる。
なお、この電極形成工程におけるエッチング条件は、第１の導電層２０及び第２の導電層２２の構成材料に応じて、適宜選択すればよい。
この電極形成工程によってソース電極２０Ａ及びドレイン電極２０Ｂが形成されることで、電界効果型トランジスタとして機能する電界効果型トランジスタ１１が形成される。この形成された電界効果型トランジスタ１１については、更に、レジストパターン３２を除去することが好ましい。このため、さらに、下記保護層形成工程、及び第２の剥離工程を行うことが好ましい。
（８）保護層形成工程
保護層形成工程では、図１１に示すように、少なくとも後述する第２の剥離工程において用いる第２の剥離液５２に対して耐性（第２の剥離液５２に対する溶解速度が、０．０１ｎｍ／ｓ以下）を有する保護層２４を、少なくともソース電極２０Ａとドレイン電極２０Ｂとの間の領域を含む領域に形成する。
保護層形成工程では、図１１に示すように、少なくとも後述する第２の剥離工程において用いる第２の剥離液５２に対して耐性（第２の剥離液５２に対する溶解速度が、０．０１ｎｍ／ｓ以下）を有する保護層２４を、少なくともソース電極２０Ａとドレイン電極２０Ｂとの間の領域を含む領域に形成する。
具体的には、上記電極形成工程によって形成されたソース電極２０Ａとドレイン電極２０Ｂとの電極間の領域（図１０では活性層１８の露出した領域）、及びレジストパターン３２上の領域の双方に、保護層２４を形成する。
この保護層２４は、活性層１８を大気による劣化から保護する機能や、電界効果型トランジスタ１１上に作製される他の導電層と絶縁する機能を有する層である。
この保護層２４を構成する材料としては、Ｇａ２Ｏ３、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
保護層２４の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法が適用される。
（９）第２の剥離工程
第２の剥離工程では、レジストパターン３２を剥離する。レジストパターン３２の剥離は、図１１及び図１２に示すように、第２の剥離液５２によってレジストパターン３２を溶解除去することによって可能とされる。
第２の剥離工程では、レジストパターン３２を剥離する。レジストパターン３２の剥離は、図１１及び図１２に示すように、第２の剥離液５２によってレジストパターン３２を溶解除去することによって可能とされる。
この第２の剥離液５２としては、レジストパターン３２を溶解除去できればよく、レジストパターン３２を構成するレジストの種類に応じて適宜選択される。例えば、レジストパターン３２を構成するレジストがアルカリ可溶性である場合には、アルカリ性溶解液が第２の剥離液５２として用いられる。
保護層２４は、第２の剥離液５２に対して耐性を有するため、ソース電極２０Ａ及びソース電極用配線２２Ａ上に積層されていたレジストパターン３２が第２の剥離液５２に溶解することによって、レジストパターン３２上に積層されていた保護層２４は、レジストパターン３２の溶解によってソース電極用配線２２Ａ及びドレイン電極用配線２２Ｂから剥離される。一方、ソース電極２０Ａ及びドレイン電極２０Ｂの電極間に配置された保護層２４は、第２の剥離液５２によって除去されず、活性層１８の保護層として残存し、活性層１８が第２の剥離液５２に接触することが抑制される。これによって、電界効果型トランジスタ１０が形成される。
ここで、従来技術においては、活性層１８上にレジストパターン３０を形成した後に、該レジストパターン３０による非保護領域をエッチングすることによって活性層１８を加工し、さらに活性層１８からレジストパターン３０を剥離していた。このため、活性層１８からのレジストパターン３０の剥離時において用いられる剥離液（本実施の形態では第１の剥離液５０）によって、活性層１８上の、電界効果型トランジスタとして形成されたときにソース電極とドレイン電極の形成される側の領域が浸食される場合があった。また、レジストパターン３０の残渣が活性層１８上に残存することもあった。
一方、本実施の形態の電界効果型トランジスタ１０の製造方法によれば、上記に説明したように、第1の導電層形成工程において活性層１８とされる前段階の非晶質酸化物半導体層１７上に第１の導電層２０を形成した後に、パターン形成工程及び加工工程においてレジストパターン３０を形成して該レジストパターン３０による非保護領域をエッチングすることによって、非晶質酸化物半導体層１７及び第１の導電層２０を同時に加工して活性層１８上に第１の導電層２０の形成された状態とした後に、更に、第１の導電層２０からレジストパターン３０を剥離する。
このため、非晶質酸化物半導体から構成された活性層１８における、電界効果型トランジスタ１０として構成されたときに、少なくともソース電極２０Ａ及びドレイン電極２０Ｂの界面に連続する領域の浸食が抑制される。
このため、非晶質酸化物半導体から構成された活性層１８における、電界効果型トランジスタ１０として構成されたときに、少なくともソース電極２０Ａ及びドレイン電極２０Ｂの界面に連続する領域の浸食が抑制される。
すなわち、この活性層１８上に設けられた第１の導電層２０は、後工程を経ることによって、ソース電極２０Ａ及びドレイン電極２０Ｂとして機能するものとされることから、ソース電極２０Ａ及びドレイン電極２０Ｂと活性層１８との界面が、製造工程における各種剥離液よって浸食されることが抑制される。
また、活性層１８上の電界効果型トランジスタ１０として構成されたときにソース電極２０Ａとドレイン電極２０Ｂとの電極間とされる領域についても同様に、非晶質酸化物半導体層１７の加工工程における浸食が抑制されることから、製造工程における浸食が抑制される。
また、本実施の形態の電界効果型トランジスタ１０の製造方法によれば、活性層１８の浸食が効果的に抑制されることから、酸やアルカリに対する耐性の低い（溶解度の高い）結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体を活性層１８（非晶質酸化物半導体層１７）として用いた場合に、特に効果的に活性層１８の浸食が抑制されるといえる。
また、この活性層１８（非晶質酸化物半導体層１７）上に設けられた第１の導電層２０は、後工程を経ることによって、ソース電極２０Ａ及びドレイン電極２０Ｂとして機能することから、活性層１８と、ソース電極２０Ａ及びドレイン電極２０Ｂと、の界面にレジストパターン３０の残渣が残ることが抑制される。
なお、本実施の形態では、電界効果型トランジスタ１０は、半導体層形成工程、第１の導電層形成工程、パターン形成工程、加工工程、第１の剥離工程、第２の導電層形成工程、電極形成工程、保護層形成工程、及び第２の剥離工程を経ることによって製造される場合を説明したが、上述のように、半導体層形成工程、第１の導電層形成工程、パターン形成工程、加工工程、及び第１の剥離工程によって形成された電界効果型トランジスタ１１を、電界効果型トランジスタとして用いてもよい。しかし、保護層２４を有する電界効果型トランジスタ１０の形態とする方が、活性層１８の大気からの汚染抑制の観点から望ましい。
また、本実施の形態では、電界効果型トランジスタ１０は、半導体層形成工程、第１の導電層形成工程、パターン形成工程、加工工程、第１の剥離工程、第２の導電層形成工程、電極形成工程、保護層形成工程、及び第２の剥離工程を経ることによって製造される場合を説明したが、電界効果型トランジスタ１０は、半導体層形成工程（図２）、第１の導電層形成工程（図３）、パターン形成工程（図４）、加工工程（図５）、及び第１の剥離工程（図６及び図７）を行った後に、第２の導電層２２を作製する第２の導電層形成工程を行わずに、電極形成工程、保護層形成工程、及び第２の剥離工程を行っても良い。
この場合には、第１の導電層２０上に第２の導電層２２を形成せずに直接レジストパターン３２を形成した後に、電極形成工程においてレジストパターン３２による非保護領域をエッチングすることによって、ソース電極２０Ａ及びドレイン電極２０Ｂを形成すればよい。
しかし、ソース電極２０Ａ及びドレイン電極２０Ｂに配線電極を設ける観点からは、上記に説明したように、第１の剥離工程（図６及び図７）を行った後に、第２の導電層２２を作製する第２の導電層形成工程（図８）を行い、さらに、電極形成工程(図９)を行うことが好ましい。
なお、本実施の形態においては、電界効果型トランジスタ１０としては、基板１２上に、バリア層１３、ゲート電極１４、ゲート絶縁膜１６、活性層１８、ソース電極２０Ａ及びドレイン電極２０Ｂを順次積層した構成とされている場合を説明したが、活性層１８とソース電極２０Ａ及びドレイン電極２０Ｂとの間に、更に、抵抗層（図示省略）を設けた構成であってもよいし、またこの抵抗層と活性層１８との間に更に中間層（図示省略）を設けた構成であってもよい。
このように、電界効果型トランジスタ１０について、活性層１８とソース電極２０Ａ及びドレイン電極２０Ｂとの間に、更に、抵抗層（図示省略）、または活性層１８と抵抗層（図示省略）との間に更に中間層（図示省略）を設けた構成とする場合には、上記半導体層形成工程において、活性層１８上に中間層及び抵抗層、または活性層１８上に抵抗層を形成し、第１の導電層形成工程では、半導体層形成工程によって積層された最上層（半導体層形成工程によって積層された積層体において、基板１２に対して最も遠い位置に配置された層）上に、第１の導電層２０を形成すればよい。
なお、抵抗層としては、活性層１８を構成する材料として上記に挙げた材料が用いられる。抵抗層は、電界効果型トランジスタ１０として構成されたときに、活性層１８よりソース電極２０Ａ及びドレイン電極２０Ｂに近い位置に配置され、活性層１８より低い電気伝導度を有する層であればよい。
この抵抗層の電気伝導度に対する活性層１８の電気伝導度の比率（活性層１８の電気伝導度／抵抗層の電気伝導度）は、１０１以上１０１０以下であり、より好ましくは、１０２以上１０１０以下であり、さらに好ましくは、１０２以上１０８以下である。好ましくは、活性層１８の電気伝導度が１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１以下である。
抵抗層の電気伝導度は、好ましくは１０−２Ｓｃｍ−１以下、より好ましくは１０−９Ｓｃｍ−１以上１０−３Ｓｃｍ−１以下である。
また、活性層１８の膜厚は、抵抗層の膜厚より厚いことが好ましい。より好ましくは、活性層１８の膜厚／抵抗層の膜厚比が１を越え１００以下、さらに好ましくは１を越え１０以下である。活性層１８の膜厚／層の膜厚比が１以下では、電流を流す活性層が抵抗層に比べて小さいため通電時の耐久性の点で好ましくなく、１００を越えると抵抗層の効果が不十分になりＯＮ／ＯＦＦ比が小さくなるので好ましくない。
また、上記中間層は、活性層１８の非晶質酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物を含有する層であればよい。金属元素と酸素との結合力は、「透明導電膜の技術」（日本学術振興会編）、１００頁、「透明酸化物」（光・電子材料−第１６６委員会編、オーム社）や「透明酸化物機能材料とその応用」（細野秀雄監修，平野正浩著、シーエムシー出版）、１０４頁に、酸素との結合エネルギーとして定義されている明確な物理値である。
なお、中間層は、上述のように、活性層１８と上記抵抗層との間に配置される。この酸素との結合力の強い元素種を含む酸化物を含有する中間層は、その酸素との強い結合力によってスパッタ工程の影響を受けず、安定にその酸素との結合状態を維持するので、下層に位置する活性層に対する影響を防止することができ、活性層１８の半導体特性を安定に保つ効果を有する。
活性層１８の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物は、好ましくは、Ｂａ、Ｃａ、Ｔｉ、Ｆｅ、Ｇａ、Ｍｇ、Ａｌ、Ｇｅ、及びＳｉを含む群より選ばれる元素の少なくとも１つを含む酸化物であり、より好ましくは、Ｇａ、Ｍｇ、Ａｌ、及びＳｉを含む群より選ばれる元素の少なくとも１つを含む酸化物であり、更に好ましくはＧａ又はＭｇを含む酸化物である。
活性層１８の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物の具体例として、下記に列挙される酸化物あるが、これらの酸化物に限定される訳ではない。
ＢａＯ、ＣａＯ、ＴｉＯ２、Ｆｅ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＧｅＯ、ＳｉＯ
ＢａＯ、ＣａＯ、ＴｉＯ２、Ｆｅ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＧｅＯ、ＳｉＯ
活性層１８の酸化物半導体よりも酸素との結合力の強い元素種を含む酸化物としては、その他にも「透明導電膜の技術」（日本学術振興会編）、「透明酸化物」（光・電子材料−第１６６委員会編、オーム社）や「透明酸化物機能材料とその応用」（細野秀雄監修，平野正浩著、シーエムシー出版）に記載の酸化物を用いることができる。
上記抵抗層や中間層の形成方法としては、上記活性層１８の形成方法として挙げた方法を用いればよい。本実施形態の電界効果型トランジスタ製造方法においては、活性層１８とソース電極２０Ａ及びドレイン電極２０Ｂとの間に、更に、抵抗層（図示省略）を設けた構成、またこの抵抗層と活性層１８との間に更に中間層（図示省略）を設けた構成とすることで、中間層や抵抗層を透過して内部に剥離液が浸入してしまった場合に、活性層１８の浸食が抑制されるといえる。
以下に、本発明の電界効果型トランジスタの製造方法について、実施例により説明するが、本発明はこれらの実施例により限定されるものではない。
（実施例１）
−半導体層形成工程−
まず、基板上に、絶縁層、ゲート電極、ゲート絶縁膜、及び活性層の積層された積層体を形成した。
基板としては、厚さ０．５ｍｍのＮ型Ｓｉ基板（（株）ジェムコ製，抵抗率１Ωｃｍ〜３．５Ωｃｍ）を用意した。この基板上に、ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて１００ｎｍ形成し、絶縁層を設けた。
−半導体層形成工程−
まず、基板上に、絶縁層、ゲート電極、ゲート絶縁膜、及び活性層の積層された積層体を形成した。
基板としては、厚さ０．５ｍｍのＮ型Ｓｉ基板（（株）ジェムコ製，抵抗率１Ωｃｍ〜３．５Ωｃｍ）を用意した。この基板上に、ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて１００ｎｍ形成し、絶縁層を設けた。
次に、この絶縁層上に、ゲート電極として、Ｍｏを厚み４０ｎｍに蒸着した。スパッタリング条件は下記条件とした。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。
ゲート電極のパターニングには、フォトリソグラフィー法とエッチング法とを用いた。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。
ゲート電極のパターニングには、フォトリソグラフィー法とエッチング法とを用いた。
さらに、ゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて１００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ）にて１００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
このゲート絶縁膜上に、非晶質酸化物半導体から構成された非晶質酸化物半導体層を形成した。この活性層の形成方法としては、上記形成したゲート絶縁膜上に、ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、ＲＦマグネトロンスパッタ真空蒸着法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．６ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．３８Ｐａの条件で行った。厚みは、５０ｎｍであった。
−第１の導電層形成工程−
次に、上記形成した非晶質酸化物半導体層上に、導電層として、Ｍｏを厚み４０ｎｍに蒸着した。スパッタリング条件は下記条件とした。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。
次に、上記形成した非晶質酸化物半導体層上に、導電層として、Ｍｏを厚み４０ｎｍに蒸着した。スパッタリング条件は下記条件とした。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。
−第１のレジストパターン形成工程、加工工程−
次に、上記非晶質酸化物半導体層上に形成された導電層上に、レジストパターンを形成した。レジストパターンの形成は、レジストをスピンコーターにより塗布することによって形成し、膜厚は１μｍとした。このレジスト膜を形成後、９０℃でベークした。
次に、上記非晶質酸化物半導体層上に形成された導電層上に、レジストパターンを形成した。レジストパターンの形成は、レジストをスピンコーターにより塗布することによって形成し、膜厚は１μｍとした。このレジスト膜を形成後、９０℃でベークした。
次に、上記形成した活性層及び導電層の内の、該レジストパターンによる非保護領域をエッチングすることによって導電層と共に非晶質半導体層をエッチングすることによって、活性層及び導電層の加工を行った。
エッチング条件としては、リン酸硝酸混合液を用いて、液温２５℃で行った。
エッチング条件としては、リン酸硝酸混合液を用いて、液温２５℃で行った。
―第１の剥離工程―
上記加工工程によるエッチング完了後、剥離液として、アルカリ性溶解液（ＡＺエレクトロニックマテリアルズ社製、商品名 ＡＺリムーバー）を用い、この剥離液によってレジストを溶解することで、上記第１のレジストパターン形成工程で形成されたレジストパターンを除去した。
なお、この剥離液に対する、上記第１の導電層形成工程で形成した導電層の構成材料であるＭｏの溶解速度は０．００１ｎｍ／ｓ以下であり、該導電層は該剥離液に対して耐性を有していた。
上記加工工程によるエッチング完了後、剥離液として、アルカリ性溶解液（ＡＺエレクトロニックマテリアルズ社製、商品名 ＡＺリムーバー）を用い、この剥離液によってレジストを溶解することで、上記第１のレジストパターン形成工程で形成されたレジストパターンを除去した。
なお、この剥離液に対する、上記第１の導電層形成工程で形成した導電層の構成材料であるＭｏの溶解速度は０．００１ｎｍ／ｓ以下であり、該導電層は該剥離液に対して耐性を有していた。
―第２の導電層形成工程―
上記第１の剥離工程によって第１のレジストパターンの剥離された導電層上に、さらに、Ｍｏを厚み４０ｎｍに蒸着した。スパッタリング条件は下記条件とした。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。
上記第１の剥離工程によって第１のレジストパターンの剥離された導電層上に、さらに、Ｍｏを厚み４０ｎｍに蒸着した。スパッタリング条件は下記条件とした。
Ｍｏのスパッタリング条件：ＤＣマグネトロンスパッタ装置により、ＤＣパワー３８０Ｗ、スパッタリングガス流量Ａｒ＝１２ｓｃｃｍであった。
―電極形成工程―
上記第２の導電層形成工程で形成した導電層上に、レジストパターンを形成した。レジストパターンの形成は、レジストをスピンコーターにより塗布することによって形成し、膜厚は１μｍとした。このレジスト膜を形成後、９０℃でベークした。
上記第２の導電層形成工程で形成した導電層上に、レジストパターンを形成した。レジストパターンの形成は、レジストをスピンコーターにより塗布することによって形成し、膜厚は１μｍとした。このレジスト膜を形成後、９０℃でベークした。
次に、上記形成した活性層及び導電層の内の、該レジストパターンによる非保護領域をエッチングすることによって導電層（第１の導電層形成工程、及び第２の導電層形成工程で形成した導電層）をエッチングすることによって、ソース電極及びドレイン電極を形成した。エッチング条件としては、燐酸硝酸混合液を用いて２５℃で行った。
これによって、図１０に示す構成の電界効果型トランジスタ１を作製した。
（実施例２）
実施例１では、半導体層形成工程において、基板上に、絶縁層、ゲート電極、ゲート絶縁膜、及び活性層の積層された積層体を形成した。本実施例２では、この半導体層形成工程において、活性層上に更に、中間層及び抵抗層を積層した。なお、実施例２は、半導体層形成工程が異なる以外は、実施例１と同じ方法を用いて電界効果型トランジスタ２を作製した。
実施例１では、半導体層形成工程において、基板上に、絶縁層、ゲート電極、ゲート絶縁膜、及び活性層の積層された積層体を形成した。本実施例２では、この半導体層形成工程において、活性層上に更に、中間層及び抵抗層を積層した。なお、実施例２は、半導体層形成工程が異なる以外は、実施例１と同じ方法を用いて電界効果型トランジスタ２を作製した。
―半導体層形成工程―
実施例１で調整した電界効果型トランジスタ１の製造工程における半導体層形成工程によって、厚さ０．５ｍｍのＮ型Ｓｉ基板（（株）ジェムコ製，抵抗率１Ωｃｍ〜３．５Ωｃｍ）の基板上に、絶縁層として厚み１００ｎｍのＳｉＯ２、ゲート電極として厚み４０ｎｍのＭｏ、ゲート絶縁膜として厚み１００ｎｍのＳｉＯ２、及び厚み５０ｎｍのＩｎＧａＺｎＯ４非晶質半導体層を順次積層した。
実施例１で調整した電界効果型トランジスタ１の製造工程における半導体層形成工程によって、厚さ０．５ｍｍのＮ型Ｓｉ基板（（株）ジェムコ製，抵抗率１Ωｃｍ〜３．５Ωｃｍ）の基板上に、絶縁層として厚み１００ｎｍのＳｉＯ２、ゲート電極として厚み４０ｎｍのＭｏ、ゲート絶縁膜として厚み１００ｎｍのＳｉＯ２、及び厚み５０ｎｍのＩｎＧａＺｎＯ４非晶質半導体層を順次積層した。
この非晶質半導体層上に、中間層として、ＩｎＧａＺｎＯ４とＧａ２Ｏ３の比率が容積比で７５／２５となるように成膜した。厚みは１０ｎｍであった。さらに、抵抗層として、Ｇａ２Ｏ３を厚み１０ｎｍに蒸着した。
（実施例３）
実施例３では、上記実施例２で調整した電界効果型トランジスタ２について、さらに、下記工程を行うことによって、実施例２における電極形成工程で形成したレジストパターンを剥離すると共に、保護層を形成した。
実施例３では、上記実施例２で調整した電界効果型トランジスタ２について、さらに、下記工程を行うことによって、実施例２における電極形成工程で形成したレジストパターンを剥離すると共に、保護層を形成した。
―保護層形成工程―
実施例２で調整した電界効果型トランジスタ２について、保護層を構成する材料として、Ｇａ２Ｏ３をＲＦマグネトロンスパッタ法（条件：ターゲットGa２O３、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝９７／５ｓｃｃｍ、ＲＦパワー１００Ｗ、成膜圧力０．４Ｐａ）にて１００ｎｍ形成し、保護層を設けた。
これによって、実施例２で調整した電界効果型トランジスタ２の製造工程における電極形成工程によって形成されたソース電極とドレイン電極との電極間の領域と、実施例２における電極形成工程によって形成されたレジストパターン上と、に保護層を設けた。
実施例２で調整した電界効果型トランジスタ２について、保護層を構成する材料として、Ｇａ２Ｏ３をＲＦマグネトロンスパッタ法（条件：ターゲットGa２O３、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝９７／５ｓｃｃｍ、ＲＦパワー１００Ｗ、成膜圧力０．４Ｐａ）にて１００ｎｍ形成し、保護層を設けた。
これによって、実施例２で調整した電界効果型トランジスタ２の製造工程における電極形成工程によって形成されたソース電極とドレイン電極との電極間の領域と、実施例２における電極形成工程によって形成されたレジストパターン上と、に保護層を設けた。
―第２の剥離工程―
上記保護層形成工程により保護層が形成された後に、剥離液として、アルカリ性溶解液（ＡＺエレクトロニックマテリアルズ社製、商品名 ＡＺリムーバー）を用い、この剥離液によってレジストを溶解することで、実施例１における電極形成工程で形成されたレジストパターンを溶解除去した。これによって、該レジストパターン上に形成されていた保護層も除去された。
上記保護層形成工程により保護層が形成された後に、剥離液として、アルカリ性溶解液（ＡＺエレクトロニックマテリアルズ社製、商品名 ＡＺリムーバー）を用い、この剥離液によってレジストを溶解することで、実施例１における電極形成工程で形成されたレジストパターンを溶解除去した。これによって、該レジストパターン上に形成されていた保護層も除去された。
これによって、図１及び図１２に示す構成の電界効果型トランジスタ３を作製した。
（比較例１）
実施例１で調整した電界効果型トランジスタ１の製造工程における、第１の導電層形成工程を行わず、且つ、該実施例１における第１のレジストパターン形成工程及び加工工程において、非晶質半導体層上に直接レジストパターンを形成し、また、エッチングによって活性層をエッチングすることによって活性層の加工を行った以外は、実施例１と同じ製造方法を用いて比較電界効果型トランジスタ１を作製した。
実施例１で調整した電界効果型トランジスタ１の製造工程における、第１の導電層形成工程を行わず、且つ、該実施例１における第１のレジストパターン形成工程及び加工工程において、非晶質半導体層上に直接レジストパターンを形成し、また、エッチングによって活性層をエッチングすることによって活性層の加工を行った以外は、実施例１と同じ製造方法を用いて比較電界効果型トランジスタ１を作製した。
（比較例２）
実施例２で調整した電界効果型トランジスタ２の製造工程における、第１の導電層形成工程を行わず、且つ、該実施例２における第１のレジストパターン形成工程及び加工工程において、非晶質半導体層上に直接レジストパターンを形成した後にエッチングすることによって活性層の加工を行った以外は、実施例２と同じ製造方法を用いて比較電界効果型トランジスタ２を作製した。
実施例２で調整した電界効果型トランジスタ２の製造工程における、第１の導電層形成工程を行わず、且つ、該実施例２における第１のレジストパターン形成工程及び加工工程において、非晶質半導体層上に直接レジストパターンを形成した後にエッチングすることによって活性層の加工を行った以外は、実施例２と同じ製造方法を用いて比較電界効果型トランジスタ２を作製した。
＜評価＞
上記実施例１〜実施例３、及び比較例１〜比較例２の各々で調整した電界効果型トランジスタ１〜３、及び比較電界効果型トランジスタ１〜２の各々について、ソース電極とドレイン電極を短絡し、ストレス電流ＩＤＳ＝３μＡとなるようにダイオード接続でストレスを１４時間印加した。そのストレス前後での閾値の変化量を閾値シフト量（ΔＶｔｈ）と定義し、評価を行った。
上記実施例１〜実施例３、及び比較例１〜比較例２の各々で調整した電界効果型トランジスタ１〜３、及び比較電界効果型トランジスタ１〜２の各々について、ソース電極とドレイン電極を短絡し、ストレス電流ＩＤＳ＝３μＡとなるようにダイオード接続でストレスを１４時間印加した。そのストレス前後での閾値の変化量を閾値シフト量（ΔＶｔｈ）と定義し、評価を行った。
得られた結果を表１に示した。
表１に示されるように、実施例１〜実施例３により製造した電界効果型トランジスタ１〜３は、比較例１〜比較例２により製造した比較電界効果型トランジスタ１〜２に比べて、閾値シフト量が小さく、安定した性能を示した。
このため、実施例１〜実施例３の製造方法によれば、電界効果型トランジスタの製造工程において、非晶質酸化物半導体から構成された活性層における、電界効果型トランジスタとして構成されたときにソース電極及びドレイン電極の界面に連続する領域の浸食が抑制されたといえる。
このため、実施例１〜実施例３の製造方法によれば、電界効果型トランジスタの製造工程において、非晶質酸化物半導体から構成された活性層における、電界効果型トランジスタとして構成されたときにソース電極及びドレイン電極の界面に連続する領域の浸食が抑制されたといえる。
１０ 電界効果型トランジスタ
１１ 電界効果型トランジスタ
１２ 基板
１４ ゲート電極
１６ ゲート絶縁膜
１８ 活性層
２０Ａ ソース電極
２０Ｂ ドレイン電極
２０ 導電層
２２Ａ ソース電極用配線
２２Ｂ ドレイン電極用配線
２２ 導電層
２４ 保護層
３０ レジストパターン
３２ レジストパターン
１１ 電界効果型トランジスタ
１２ 基板
１４ ゲート電極
１６ ゲート絶縁膜
１８ 活性層
２０Ａ ソース電極
２０Ｂ ドレイン電極
２０ 導電層
２２Ａ ソース電極用配線
２２Ｂ ドレイン電極用配線
２２ 導電層
２４ 保護層
３０ レジストパターン
３２ レジストパターン
Claims (4)
- 基板、ゲート電極、ゲート絶縁膜、非晶質酸化物半導体から構成された活性層、ソース電極、及びドレイン電極を少なくとも有する電界効果型トランジスタの製造方法であって、
非晶質酸化物半導体層を形成する半導体層形成工程と、
前記非晶質酸化物半導体層上に第１の導電層を形成する第1の導電層形成工程と、
前記第１の導電層上に第１のレジストパターンを形成するパターン形成工程と、
前記非晶質酸化物半導体層及び前記第１の導電層の内の、前記第１のレジストパターンによる非保護領域をエッチングすることによって、前記第１の導電層と共に前記非晶質酸化物半導体層を加工して前記活性層上に前記第１の導電層の形成された状態とする加工工程と、
前記第１のレジストパターンを前記第1の導電層から剥離する第１の剥離工程と、
前記第１のレジストパターンの剥離された前記第１の導電層上に第２のレジストパターンを形成した後にエッチングを行うことによって、前記ソース電極及び前記ドレイン電極を形成する電極形成工程と、
を少なくとも有する電界効果型トランジスタの製造方法。 - 前記第１の剥離工程では、第１の剥離液によって前記第１のレジストパターンを前記第１の導電層から剥離し、
該第１の導電層は、前記第１の剥離液に対して耐性を有する材料から構成されたことを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。 - 前記電極形成工程によって前記ソース電極及び前記ドレイン電極を形成した後に、前記第２のレジストパターンを剥離するための第２の剥離液に対して耐性を有する保護層を、少なくとも前記ソース電極と前記ドレイン電極との間の領域に形成する保護層形成工程と、
前記保護層を形成した後に、前記第２の剥離液によって前記第２のレジストパターンを剥離する第２の剥離工程と、
を有する請求項１または請求項２に記載の電界効果型トランジスタの製造方法。 - 前記第１の剥離工程の後で且つ前記電極形成工程の前に行われ、前記第１の導電層上に第２の導電層を形成する第２の導電層形成工程を更に有し、
前記電極形成工程は、前記第１の電極層上に形成された前記第２の電極層に、前記第２のレジストパターンを形成した後にエッチングを行うことによって、前記ソース電極及び前記ドレイン電極を形成することを特徴とする請求項１〜請求項３の何れか１項に記載の電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009026092A JP2010182929A (ja) | 2009-02-06 | 2009-02-06 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009026092A JP2010182929A (ja) | 2009-02-06 | 2009-02-06 | 電界効果型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010182929A true JP2010182929A (ja) | 2010-08-19 |
Family
ID=42764251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009026092A Pending JP2010182929A (ja) | 2009-02-06 | 2009-02-06 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010182929A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174723A (ja) * | 2011-02-17 | 2012-09-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2013149963A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2014199921A (ja) * | 2013-03-14 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2015135962A (ja) * | 2013-12-20 | 2015-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017005279A (ja) * | 2011-12-02 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP6400161B1 (ja) * | 2017-08-08 | 2018-10-03 | キヤノン株式会社 | 成膜方法、ドライフィルムの製造方法、および液体吐出ヘッドの製造方法 |
-
2009
- 2009-02-06 JP JP2009026092A patent/JP2010182929A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174723A (ja) * | 2011-02-17 | 2012-09-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2017005279A (ja) * | 2011-12-02 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2013149963A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2014199921A (ja) * | 2013-03-14 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US9991395B2 (en) | 2013-03-14 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015135962A (ja) * | 2013-12-20 | 2015-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6400161B1 (ja) * | 2017-08-08 | 2018-10-03 | キヤノン株式会社 | 成膜方法、ドライフィルムの製造方法、および液体吐出ヘッドの製造方法 |
| JP2019033171A (ja) * | 2017-08-08 | 2019-02-28 | キヤノン株式会社 | 成膜方法、ドライフィルムの製造方法、および液体吐出ヘッドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101654663B1 (ko) | 전자소자와 그 제조방법, 표시장치, 및 센서 | |
| JP5322530B2 (ja) | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ | |
| JP5320746B2 (ja) | 薄膜トランジスタ | |
| JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
| JP5512144B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2011249674A (ja) | 薄膜トランジスタおよびその製造方法 | |
| TW201140850A (en) | Thin-film field-effect transistor and method for manufacturing the same | |
| JP2010182929A (ja) | 電界効果型トランジスタの製造方法 | |
| JP5274165B2 (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| JP5507133B2 (ja) | ボトムゲート構造の薄膜トランジスタの製造方法 | |
| JP5491258B2 (ja) | 酸化物半導体の成膜方法 | |
| JP2010205923A (ja) | 電界効果型トランジスタの製造方法 | |
| JP5478963B2 (ja) | 電子素子及び電子素子の製造方法 | |
| US10079311B2 (en) | Thin film transistor substrate and method for making same | |
| JP5523896B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2011049297A (ja) | 薄膜トランジスタの製造方法 | |
| JP5548500B2 (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JP5604938B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2010205932A (ja) | 電界効果型トランジスタ | |
| JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| WO2022196684A1 (ja) | 薄膜トランジスタ、および、薄膜トランジスタの製造方法 | |
| WO2014103323A1 (ja) | 薄膜電界効果型トランジスタ | |
| JP5523897B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| WO2023153509A1 (ja) | 薄膜トランジスタ、および薄膜トランジスタの製造方法 | |
| JP2010045243A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 |