KR102268992B1 - 부분적으로 자립하는 그라핀 결정막을 제조하는 방법 및 이러한 막을 포함하는 디바이스 - Google Patents

Abstract

제1 표면 상에서 그라핀 결정층을 형성하기 위하여 촉매층(14)을 지지하는 캐리어(10)를 제공하는 단계; 상기 촉매층 상에 상기 그라핀 결정막을 형성하는 단계; 보호층(18)으로 적어도 상기 그라핀 결정막을 덮는 단계; 상기 캐리어의 제2 표면에 캐비티(24)를 에칭하는 단계로서, 상기 제2 표면이 상기 제1 표면의 반대편에 있으며 상기 캐비티가 상기 촉매층에서 종료하는, 상기 단계; 상기 캐비티로부터 상기 촉매층의 노출된 부분을 에칭하는 단계; 및 상기 보호층을 제거하여, 상기 캐비티 상에서 자립하는 그라핀 결정막을 얻는 단계를 포함하는, 부분적으로 자립하는 그라핀 결정막(16, 16')을 제조하는 방법이 개시된다. 이러한 방식으로 제조되는 디바이스가 또한 개시된다.

Description

부분적으로 자립하는 그라핀 결정막을 제조하는 방법 및 이러한 막을 포함하는 디바이스{METHOD OF MANUFACTURING A PARTIALLY FREESTANDING GRAPHENE CRYSTAL FILM AND DEVICE COMPRISING SUCH A FILM}

본 발명은 부분적으로 자립하는 그라핀(2D) 결정막을 제조하는 방법에 관한 것이고, 상기 방법은 제1 표면 상에 그라핀 결정막을 형성하기 위한 촉매층을 지지하는 기판을 제공하는 단계와, 촉매층 상에 그라핀 결정막을 형성하는 단계를 포함한다.

본 발명은 또한 부분적으로 자립하는 그라핀 결정막을 포함하는 디바이스에 관한 것이다.

그라핀, 질화붕소, 텅스텐 디설파이드(tungsten disulphide) 및 몰리브덴 디설파이드 결정들과 같은 2D 결정들은 이러한 물질들이 잠재적으로 보이는 고유 특성 때문에 상당히 관심을 끈다. 예를 들어, 이러한 물질들은 이론적으로 전자기기 회로 및 전자 광학 디바이스들에서의 도체로서 그라핀과 같은 전도성 2D 결정들의 적용물에 더하여, 정수 멤브레인(water purification membrane)들, DNA 서열 멤브레인(DNA sequencing membrane)들, 유기 발광 다이오드(OLED) 물질의 보호층들, 원자외선 적용물을 위한 필터들과 같은 광범위한 적용물에서 사용될 수 있는 극히 효과적인 기밀한 배리어층을 형성할 수 있다.

그러나, 예측된 특성을 보이도록 충분히 높은 품질을 가지는 2D 결정들을 얻는데 중요한 장애물은 제조 공정에서, 2D 결정이 형성된 제1 기판 또는 촉매 포일(catalyst foil)로부터 2D 결정이 적용되는 제2 기판으로 2D 결정, 예를 들어, 그라핀이 전사되어야만 한다는 것이다. 이러한 전사법(transfer process)은 예를 들어 포토레지스트층, 예를 들어 PMMA 층, 및/또는 기판 또는 포일의 제거 동안 2D 결정을 지지하도록 2D 결정의 노출된 표면 상에서의 열 방출 테이프를 형성하고, 타겟 기판으로의 방출된 2D 결정의 이어지는 전사에 의해 달성되며, 포토레지스트층 및/또는 열 방출 테이프는 전사법의 왼료 후에 2D 결정으로부터 제거된다. 예를 들어, PMMA와 같은 포토레지스트층은 적절한 용제로 세척 단계에 의해 제거될 수 있는데 반하여, 열 방출 테이프는 그 분해 온도 이상으로 테이프를 가열하는 것에 의해 분해될 수 있다. 전사법의 예는, 가스 또는 습기 배리어로서 기여하는 그라핀 보호막을 형성하는 방법을 기술하는 US 2012/0282419 Al에 개시된다. 상기 방법은 기판에 열 및 탄소원(carbon source)을 함유하는 반응 가스를 공급하는 것에 의해 기판 상에 그라핀 막을 만드는 단계; 및 그라핀 막으로 가요성 기판을 코팅하도록 건식 공정, 습식 공정, 또는 롤투롤 공정(roll-to-roll process)에 의해 가요성 기판에 그라핀 막을 전사하는 단계를 포함한다.

이러한 전사법들에 부여되는 몇가지 문제들이 있다. 먼저, 지지재의 후속의 제거는 뒤에 2D 결정 상에 지지재의 잔해, 예를 들어 PMMA 잔해 또는 테이프 접착제 잔해를 남기며, 잔해들은 그라핀과 같은 2D 결정의 전기 특성에 부정적으로 영향을 미친다. 또한, 전사법 동안 2D 결정에서 주름들, 크랙들, 핀홀들 및 다른 결함의 형성은 사실상 피하는 것이 불가능하고, 결함은 2D 결정의 전기 및 배리어 특성을 저하시킨다.

US 7,988,941 B2와 US 8,075,864 B2는 실질적으로 결함이 없는 자립형 그라핀 시트를 각각 개시한다. 그러나, 이러한 그라핀 시트들은 추가의 취급, 예를 들어 타겟 기판 상에서의 배치를 필요로 하기 때문에, 추가의 취급 동안 결함 생성을 피하는 것이 어렵다. 또한, 결함의 도입없이 이러한 그라핀 시트들의 크기를 증가시키는 것은 사실상 어렵다.

이러한 것은 그라핀의 산업화, 즉 핀홀들 및 크랙들을 도입함이 위험없이 취급될 수 있는 적어도 부분적으로 자립한 그라핀 층의 이용 가능성에서 주요한 방해물 중 하나임을 강조하며, 여기에서, 그라핀 층의 자립한 부분은 예를 들어 필터 또는 멤브레인으로서 적용될 수 있도록 수 nm² 내지 수백 ㎠ 이상의 범위에 놓이는 면적을 가질 수 있다.

본 발명은 보다 용이하게 취급될 수 있는 부분적으로 자립한 그라핀 결정막을 제조하는 방법을 제공하는 것을 추구한다.

본 발명은 이러한 부분적으로 자립하는 그라핀 결정막을 포함하는 디바이스를 제공하는 것을 추구한다.

본 발명의 한 양태에 따라서, 부분적으로 자립하는 그라핀 결정막을 제조하는 방법으로서,

제1 표면 상에서 그라핀 결정층을 형성하기 위하여 촉매층을 지지하는 캐리어를 제공하는 단계; 상기 촉매층 상에 그라핀 결정막을 형성하는 단계;

보호층으로 적어도 상기 그라핀 결정막을 덮는 단계;

상기 캐리어의 제2 표면에서 캐비티를 에칭하는 단계로서, 상기 제2 표면이 상기 제1 표면의 반대편에 있으며 상기 캐비티가 상기 촉매층에서 종료하는, 상기 단계;

상기 캐비티로부터 상기 촉매층의 노출된 부분을 에칭하는 단계; 및

상기 보호층을 제거하여, 상기 캐비티 위에서 자립하는 그라핀 결정막을 얻는 단계를 포함하는 방법이 제공된다.

본 발명의 방법은, 막에서의 결함의 도입없이 막이 취급될 수 있도록, 그라핀 결정막의 일부분이 자립하지만 막의 가장자리들이 캐리어로 형성된 지지 구조체에 의해 지지되는 그라핀 결정막을 제공한다. 이러한 접근은, 그라핀 결정막들의 자립 부분이 상기 지지 구조체에 의해 지지됨에 따라서, 실질적으로 결함이 없고 예를 들어 신중한 취급을 요구함이 없이 여과 또는 멤브레인 구조체들로서 사용될 수 있는 큰 면적의 자립한 그라핀 결정막들의 형성을 가능하게 한다.

실시예에서, 그라핀 결정막은 약 0.3-50 ㎚의 두께를 가질 수 있으며, 예를 들어 100개까지의 그라핀층들을 포함하거나 또는 약 20-40 ㎚의 두께를 가지며, 예를 들어 약 50-100개의 그라핀층들을 포함한다. 대안적인 실시예에서, 그라핀 결정막은 단일 그라핀층과 같은 단일층이다. 그라핀 결정막의 두께는 형성 단계의 기간에 의해서 뿐만 아니라 그라핀 결정막을 형성하도록 사용된 전구 물질(precursor material)의 양을 제어하는 것에 의해 제어될 수 있다.

그라핀 결정막의 경우에, 촉매층은 구리, 니켈, 백금 또는 루테늄층 중 하나일 수 있다. 구리, 니켈, 백금 및 루테늄은 적절한 흑연화 촉매(graphitization catalyst)들인 것으로 모두 공지되어 있으며, 그러므로, 촉매층을 형성하는데 적절한 물질들이다. 구리와 니켈은 특히 적절하다.

비록 임의의 적절한 캐리어가 사용될 수 있을지라도, 산화 표면층을 가지는 실리콘 기판이 전세계적으로 대부분의 반도체 공장에서 통상적으로 처리될 수 있음에 따라서, 캐리어는 바람직하게 이러한 기판이다. 이 실시예에서, 보호층은 산화 표면층의 노출된 부분들을 추가적으로 덮는 질화물층일 수 있다. 질화물 유전층들, 예를 들어 실리콘 질화물층들은 실리콘계 반도체 디바이스 제조 공정에서 사용되는 많은 에칭 레시피들에 대해 양호한 저항을 가지며, 그러므로 그라핀 결정막 위에 있는 보호층으로서 특히 적절하다.

실시예에서, 기판의 제2 표면에서 캐비티를 에칭하는 단계는 실리콘 기판을 노출시키도록 제2 표면 상에서 질화물 및 산화물층들을 에칭하는 단계; 제1 표면에서 산화물층을 노출시키도록 실리콘 기판을 에칭하는 단계; 및 촉매층을 노출시키도록 제1 표면에서 산화물층을 에칭하는 단계를 포함한다.

상기 방법은 2차원 결정막을 덮는 보호층 위에 실리콘 산화물층과 같은 추가의 산화물층을 제공하는 단계를 추가로 포함할 수 있으며, 촉매층을 노출시키도록 제1 표면에서 산화물층을 에칭하는 단계는 상기 보호층을 노출시키도록 추가의 산화물층을 에칭하는 단계를 추가로 포함한다. 이러한 것은 질화물층이 다양한 에칭 단계들 동안 보호된 그라핀 결정막에 대한 접근을 줄 수 있는 핀홀들을 포함할 수 있고, 이에 의해 막 물질이 에칭 레시피에 대해 불활성이 아니면 그라핀 결정막에 대한 손상의 위험이 있음에 따라서, 보호층이 질화물층이면 특히 유익하다. 추가의 산화물층은 이러한 핀홀들을 효과적으로 밀봉하고, 이에 의해 이러한 손상이 일어나는 것을 방지한다.

본 발명의 또 다른 양태에 따라서, 캐리어; 상기 캐리어를 관통하는 캐비티; 및 상기 캐비티 위에 자립 부분을 가지는 그라핀 결정막을 포함하며, 그라핀 결정막이 캐리어에 의해 지지되고, 그라핀 결정막을 형성하기 위해 촉매층에 의해 상기 캐리어로부터 분리되는 디바이스가 제공된다. 본 발명의 방법에 의해 제조될 수 있는 이러한 디바이스는 캐리어를 관통하는 관통공의 캐비티 위에 자립 무결함 그라핀 결정막을 가지는 것으로부터 이점이 있으며, 이는 웨이퍼 스테퍼(wafer stepper)의 원자외선 필터(deep UV filter)에서 또는 DNA 서열 장치, OLED 디바이스에서 유기 발광 다이오드를 보호하는 가스 배리어 등에서 멤브레인으로서 사용하는데 상기 디바이스를 특히 적절하게 만든다.

삭제

그라핀 결정막은 수행할 그 기능에 따라서 임의의 적절한 두께를 가질 수 있다. 그라핀 결정막은 50 ㎚까지의 두께를 가질 수 있으며, 예를 들어 100개의 그라핀층들을 포함하고, 이는 그라핀 결정막이 배리어층으로서 사용되면 유용할 수 있다. 2차원 결정막은 20 ㎚ 미만의 두께를 가질 수 있으며, 예를 들어 50개 미만의 그라핀층들, 또는 심지어 20개 미만의 층들을 포함하고, 단일층일 수 있으며, 이는 그라핀 결정막이 투명이거나 또는 멤브레인으로서 사용되는 것을 필요로 하면 유용할 수 있다.

캐리어는 바람직하게 실리콘 기판이며, 촉매층은 바람직하게 구리, 니켈, 백금 또는 루테늄층과 같은 흑연화 촉매이다.

본 발명의 실시예들은 첨부 도면을 참조하여 보다 상세하게, 그리고 비제한적인 예를 통해 설명된다:
도 1은 임시 지지층으로서 PMMA 포토레지스트를 갖는 실리콘 기판 상으로 전사 후에 종래의 그라핀층의 SEM 이미지를 나타낸 사진; 및
도 2는 본 발명의 실시예에 따른 디바이스의 제조 공정을 개략적으로 도시한 도면.

도면들이 단지 개략적이고 실제 축척대로 도시되지 않았음을 이해하여야 한다. 또한 동일한 도면 부호는 동일하거나 유사한 부분을 지시하도록 도면 전체에 걸쳐서 사용된다는 것을 이해하여야 한다.

도 1은 그라핀 막이 전사된 실리콘 기판의 SEM 이미지(상부 창(top pane))을 나타낸다. 하나의 영역이 상부 창에서 화살표에 의해 지시되었으며, 확인된 영역의 배율이 도 1의 저부 창에 나타난다. 전사 동안 그라핀 막은 PMMA 포토레지스트막에 의해 지지되었으며, 포토레지스트막은 실리콘 기판 상으로 그라핀층의 전사 후에 적절한 용제를 사용하여 제거되었다. 도 1의 SEM 이미지에서 확인된 영역으로부터, 크랙들을 보이고 그라핀 막의 표면 상에 남아있는 PMMA 막으로부터의 잔해로 오염된 저급의 그라핀 막을 이러한 전사법이 산출한다는 것이 명확하다.

본 발명의 실시예들은, 기판 상에 그라핀 결정막의 전사법의 결과인 2차원 결정막의 표면 상에 잔해물의 축적 및 이러한 그라핀 결정막에서의 결함의 형성을 피하는, 기판에 의해 지지되는 그라핀 막과 같은 그라핀 결정막을 제공하는 것을 추구한다.

본 발명의 실시예들을 이러한 그라핀 결정막을 포함하는 디바이스를 제공하는 것을 추구하며, 그라핀 결정막의 일부분은 추가의 막들 또는 층들에 의해 지지됨이 없이 캐비티 위에서 현수된다. 본 출원의 맥락에서, 현수된 부분이 기판, 지지층 또는 임의의 다른 지지 구조체에 의해 지지되지 않는다는 의미에서 자립함에 따라서, 이러한 현수된 부분을 가지는 그라핀 결정막은 부분적으로 자립하는 그라핀 결정막으로 지칭될 것이다.

부분적으로 자립하는 그라핀 결정막을 제조하는 방법의 예의 실시예는 도 2에 도시된다. 도 2에 도시된 실시예는 실리콘 기판 상에서 그라핀 막의 형성의 맥락에서 설명될 것이다. 그러나, 본 발명의 일반적인 개념이 흑연화 촉매층의 임의의 적절한 캐리어, 예를 들어 알루미늄 캐리어들과 같은 금속 캐리어, 중합체 캐리어, 유리 캐리어 등 상의 촉매층 상에 형성될 수 있는 임의의 2차원 결정막에 적용될 수 있다는 것을 이해하여야 한다. 또한, 2D-결정의 그라핀 막 대신에, 2D-결정의 질화붕소, 텅스텐 디설파이드 및 몰리브덴 디설파이드 막이 대신 형성될 수 있다. 간결성의 목적을 위해, 많은 적절한 2차원 결정막들과 기판들이 당업자에게 공지되고, 임의의 이러한 적절한 2차원 결정막들과 기판들이 사용될 수 있다는 것을 간단히 유념하여야 한다.

도 2에 개략적으로 도시된 방법은 단계 (a)에서 선택적인 실리콘 산화물층(12)에서 덮여지는 실리콘 기판(10), 제1 표면 상의 흑연화 촉매층(14) 및 흑연화 촉매층(14) 상에 형성된 그라핀 막(16)의 준비와 함께 시작한다. 실리콘 기판(10)은 임의의 적절한 형상, 예를 들어 직사각형 또는 둥근 형상, 및 임의의 적절한 치수를 가질 수 있다. 예를 들어, 실리콘 기판(10)은 4" 웨이퍼, 6" 웨이퍼, 8" 웨이퍼 등일 수 있다. 실리콘이 시간 경과에 따라서 느리게 산화하는 경향을 가짐에 따라서, 실리콘 기판(10)은 화학식 SiO_x을 가질 수 있는 실리콘 산화물층(12)에서 덮여질 수 있으며, 여기에서 1< x ≤2이다. 실리콘 산화물층(12)은 실리콘 기판(10)의 자연 산화를 통하여 또는 산화제로 실리콘 기판의 처리를 통하여, 예를 들어 산화제로서 0₂ 또는 H₂0를 사용하는 열산화 단계를 통해 형성될 수 있다. 실리콘 산화는 그 자체로 널리 공지되어 있으며, 명료성을 위하여 추후에 상세히 설명되지 않을 것이다.

흑연화 촉매층(14)은 임의의 적절한 방식으로, 예를 들어 스퍼터링 코팅, 금속 유기화학 증착과 같은 증착을 통하여 실리콘 기판(10) 상에 형성될 수 있다. 의심의 여지를 피하기 위하여, 실리콘 기판(10) 상에 형성되는 흑연화 촉매층(14)을 참조하면, 흑연화 촉매층이 실리콘 기판(10) 또는 실리콘 산화물층(12)과 물리적 접촉이 있을 수 있다는 것을 유념하여야 한다.

그라핀 막(16)은 임의의 적절한 방식으로 흑연화 촉매층(14) 상에 형성될 수 있다. 예를 들어, 그라핀 막(16)은 아세틸렌 가스와 같은 탄소원 또는 다른 적절한 탄소원이 있는데에서 실리콘 기판(10)을 열처리하는 것에 의해 형성될 수 있다. 그라핀 막(16)의 두께는 가열 단계 기간, 흑연화가 일어나는 온도, 및 흑연화 촉매층(14) 위에서 탄소원의 유량에 의해 제어될 수 있다.

대안적으로, 그라핀 막(16)은 예를 들어 US 8,075,864 B2에서 설명된 바와 같이 흑연화 촉매층(14) 상에 유기 중합체를 증착, 예를 들어 스핀 코팅하고 상승된 온도의 불활성 또는 환원분위기에서 중합체를 분해하는 것에 의해 형성될 수 있다. 이러한 방식으로 형성된 그라핀 막(16)의 두께는 흑연화 촉매 상에 증착된 중합체 층의 두께를 제어하는 것에 의해 제어될 수 있다. 다른 방법들이 당업자에게 자명할 것이며, 임의의 이러한 방법들이 그라핀 막(16)을 형성하도록 사용될 수 있다.

그라핀 막(16)의 두께는 상기된 바와 같이 그라핀 막을 형성하는 공정 조건을 변경하는 것에 의해 본 발명의 방법의 실시예들에 의해 형성되는 디바이스의 요구에 부합하도록 재단될 수 있다. 예를 들어, 불투명 그라핀 막(16)에 대하여, 예를 들어, 광학층으로서 사용하기 위하여, 그라핀 막(16)은 적어도 40개의 단분자층들의 두께, 바람직하게 20-50 ㎚의 범위에 있는 두께에 해당하는 40-100개의 단분자층들의 범위에 있는 두께를 가져야 한다. 대안적으로, 그라핀 막은 1-10개의 단분자층들의 두께, 즉, 5 ㎚를 초과하지 않는 두께, 바람직하게 1-5개의 단분자층들, 더욱 바람직하게 약 0.3-0.4 ㎚의 두께를 가지는 단일 단분자층을 가질 수 있다.

방법은 이어서, 그라핀 막(16)이 보호층(18)에 의해 보호되는 단계 (b)로 진행한다. 단계 (b)에서, 전체 실리콘 기판(10)은 비제한적인 예를 통하여 보호막(18)에 봉입된다. 보호층(18)은 추후에 더욱 상세히 설명되는 바와 같이 실리콘 기판(10)에 캐비티를 형성하도록 요구되는 일련의 에칭 레시피들에 견딜 수 있는 임의의 물질로 만들어질 수 있다. 보호층(18)은 바람직하게 기존의 공정들의 최소 조정이 이러한 보호층(18)을 형성하는데 요구되도록 실리콘계 반도체 공정 기술에서 용이하게 이용 가능한 물질이다. 실시예에서, 보호층(18)은 Si₃N₄ 층과 같은 실리콘 질화물(SiN)이다. 추후에 더욱 상세히 설명되는 바와 같이, 실리콘 질화물이 넓은 범위의 에칭 레시피, 특히 KOH계 레시피에 대해 불활성이라는 것은 그 자체가 공지되어 있다. 실리콘 질화물 보호층(18)은 임의의 적절한 방식으로, 예를 들어, CVD, PE-CVD 등에 의해 형성될 수 있다.

선택적인 단계 (c)에서, 추가의 보호층(20)은 그라핀층(16)을 덮는 보호층(18)의 부분 위에 형성될 수 있다. 이러한 추가의 보호층(20)은 예를 들어 보호층(18)이 핀홀들과 같은 미세한 결함을 포함하는 경우에 그라핀층(16)에 대한 추가의 보호를 제공할 수 있다. 특히, 실리콘 질화물이 보호층(18)으로서 사용되면, CVD-증착 실리콘 질화물층들이 핀홀 결함을 포함할 수 있다는 것이 그 자체가 공지되어 있음에 따라서, 추가의 보호층(20)을 적용하는 것이 유익할 수 있다. 본 발명의 실시예에서, 보호층(18)은 실리콘 질화물층이며, 추가의 보호층(20)은 화학식 SiO_x을 갖는 실리콘 산화물층이며, 여기에서 1< x ≤2이다. 이러한 실리콘 산화물층(20)은 임의의 적절한 방식으로, 예를 들어 CVD, PECVD 등에 의해 실리콘 질화물층(18) 상에 형성될 수 있다.

이 시점에서, 층들이 밑에 있는 2차원 결정막(16), 예를 들어 그라핀층(16)의 필요한 보호를 제공하는데 충분한 두께를 가지는 한, 보호층(18)과 추가의 보호층(20)의 두께가 특별히 중요하지 않다는 것을 유념하여야 한다. 실시예에서, 보호층(18)과 추가의 보호층(20)은 그라핀층(16)이 후속의 공정 단계들에서 충분히 보호되는 것을 보장하도록 적어도 5 ㎚의 두께를 각각 가진다. 방법은 이어서 실리콘 기판(10)의 배면측이 구멍(22)을 생성하도록 개방되는 단계 (d)로 진행한다. 의심의 여지를 피하기 위하여, 실리콘 기판(10)의 배면측은 흑연화 촉매층(14)이 형성되는 제1 표면의 반대편에 있는 실리콘 기판(10)의 제2 표면이다. 이를 위하여, 보호층(18)과, 존재한다면 실리콘 산화물층(12)은 에칭 단계에 의해 제거된다. 예를 들어, 보호층(18)이 실리콘 질화물층인 경우에, 보호층(18)은 예를 들어 불소계 반응 이온 에칭 또는 임의의 적절한 대안적인 에칭 레시피에 의해 제거될 수 있는 반면에, 실리콘 산화물은 HF계 에칭 레시피 또는 임의의 적절한 대안적인 에칭 레시피에 의해 제거될 수 있다. 물론 이러한 에칭 레시피들은 상이한 화학 조성을 가지는 보호층들의 경우에 조정될 수 있다. 명백하게, 이러한 에칭 단계들은 실리콘 기판(10)의 배면측 상에 관련 층들의 부재시에 생략될 수 있다.

다음에, 캐비티(24)는 실리콘 기판(10) 상에서 에칭되고, 실리콘 기판(10)의 제1 표면 상의 실리콘 산화물층(12) 상에서 또는 실리콘 산화물층(12)의 부재시에 흑연화 촉매층(14) 상에서 종료한다. 이러한 것은 단계 (e)에서 도시된다. 비록 임의의 적절한 에칭 레시피가 사용될 수 있을지라도, KOH계 에칭 레시피가 특히 바람직하다. 예를 들어 수백 미크론의 실리콘 기판(10)의 전형적인 두께로 인하여, 이러한 에칭 단계는 완료하는데 12 시간까지 걸릴 수 있다. KOH계 에칭 레시피에 대한 이러한 장기간의 노출은 핀홀들이 보호층(18)에서 존재하면 그라핀 막(16)을 이러한 KOH계 레시피에 노출시킬 수 있으며, 이러한 노출은 그라핀 막(16)을 손상시킬 수 있다. 이러한 노출과 후속의 손상은 보호층(18) 위에 있는 추가의 보호층(20)에 의해 방지될 수 있고, 추가의 보호층(20)은 이전에 설명된 바와 같이 보호층(18)을 위한 밀봉층으로서 작용한다.

단계 (f)에서, 캐비티(24) 내부에 있는 실리콘 산화물층(12)의 노출된 부분들은 HF계 에칭 레시피와 같은 임의의 적절한 에칭 레시피 또는 임의의 적절한 대안적인 에칭 레시피를 사용하여 제거된다. 실시예에서, 에칭 레시피는 흑연화 촉매층(14)이 에칭 레시피에 대해 불활성이도록, 즉 에칭 단계가 흑연화 촉매층(14)에서 종료하도록 선택된다. 이러한 에칭 레시피는 동시에 추가의 보호층(20)이 실리콘 산화물층인 경우에 추가의 보호층(20)을 제거하도록 사용될 수 있다. 단계 (f)는 기판의 제1 표면 상의 실리콘 산화물층(12)과 실리콘 산화물 추가의 보호층(20) 모두가 부재시에 생략될 수 있다.

단계 (g)에서, 흑연화 촉매층(14)의 노출된 부분들은 캐비티(24)로부터 멀리 에칭되고, 그라핀 막(16)에서 종료하며, 그 후, 보호층(18)은 단계 (h)에서 에칭에 의해 제거된다. 예를 들어, 보호층(18)이 실리콘 질화물층인 경우에, 보호층(18)은 불소게 반응 이온 에칭 또는 임의의 적절한 대안적인 에칭 레시피에 의해 제거될 수 있다. 단계 (g)와 단계 (h)가 본 발명의 범위로부터 벗어남이 없이 교환될 수 있다는 것을 유념하여야 한다. 대안적인 실시예에서, 보호층(18)은 흑연화 촉매층(14)과 동일한 물질, 예를 들어 Ni일 수 있어서, 두 층들은 단일 에칭 단계에 의해 동시에 제거될 수 있다.

결과적인 구조는, 그라핀 결정막(16)이 기판(10), 예를 들어 실리콘 기판에 있는 관통공으로서 형성된 캐비티(24) 위에 있는 자립 부분(16')을 가지는 디바이스(1)이다. 기판(10)의 나머지는 그라핀 결정막(16)의 가장자리 영역을 지지하는 지지 구조체(30)를 형성한다. 지지 구조체(30)는 전형적으로 기판 부분(10)과, 기판 부분(10)과 그라핀 결정막(16) 사이의 흑연화 촉매층(14)의 일부분을 포함한다. 실리콘 기판(10)의 경우에, 실리콘 산화물 부분(12)은 이전에 설명된 바와 같이 실리콘 기판(10)과 흑연화 촉매층(14) 사이에 존재할 수 있다.

이러한 디바이스(1)는 무결함 그라핀 결정막(16)으로부터 이점이 있다. 이러한 무결함 그라핀 막들이 상기된 바와 같이 다양한 그라핀-형성 공정들을 사용하여 실리콘 기판 상에 형성될 수 있는 것은 예를 들어 US 7,988,941 B2 및 US 8,075,864 B2에 이미 개시되어 있다는 것을 유념하여야 한다. 본 발명의 실시예들에 따라서 부분적으로 방출된 차원의 결정막(16)의 무결함 특성이 라만분광법(Raman spectroscopy)을 사용하여 용이하게 검증될 수 있으며, 여기에서, 그라핀의 라만분광법에서 D-밴드의 부재는 예를 들어 US 7,988,941 B2에서 개시된 바와 같이 그 무결함 특성의 표시라는 것을 또한 유념하여야 한다. 디바이스(1)는, 기판(10)이 또한 그라핀 결정막(16)을 위한 지지 구조체(30)를 제공함에 따라서, 타겟 기판으로 그라핀 결정막(16)을 전사할 필요없이, 가스 배리어 또는 멤브레인 요소로부터 이점이 있는 임의의 장치, 예를 들어 웨이퍼 스테퍼의 원자외선 필터에서 또는 DNA 서열 장치에서, OLED 디바이스 등에 있는 가스 배리어 또는 멤브레인 요소로서 사용될 수 있다.

도 2에 도시된 방법의 실시예의 많은 변형들이 당업자에게 자명할 것이다. 본 발명이 도 2의 상세한 설명에서 기술된 예의 물질들로 한정되지 않는다는 것은 자명하다. 대신에, 본 발명의 일반적인 개념이 기판 상의 촉매층에 그라핀 결정막을 형성하는 것이며, 여기에서, 그라핀 결정막은, 궁극적으로 그라핀 결정막을 노출시키는 캐비티를 기판에서 형성하는 일련의 단계들에서 사용되는 화학제들에 대한 노출에 대해 보호된다는 것을 이해하여야 한다. 이러한 것은 단지 적절한 물질 및 타겟의 선택된 물질들만을 선택적으로 제거하도록 요구된 적절한 에칭 레시피의 신중한 선택을 요구하며, 이는 당업자의 통상의 기술 범위에 놓인다.

상술된 실시예가 본 발명을 제한하기 보다는 오히려 예시적이고, 당업자가 첨부된 청구항의 범위를 벗어남이 없이 많은 대안적인 실시예들을 설계할 수 있다는 것을 유념하여야 한다. 청구 범위에서, 괄호 안의 도면 부호는 청구항을 제한하는 것으로 해석되어서는 안된다. "포함하는"이라는 단어는 청구항에 나열된 것 이외의 다른 요소 또는 단계들의 존재를 배제하지 않는다. "단수표현" 용어는 이러한 요소의 복수의 존재를 배제하지 않는다. 본 발명은 다수의 개별 요소들을 포함하는 하드웨어에 의해 구현될 수 있다. 여러 수단을 열거하는 디바이스 청구항에서, 이 수단들의 몇몇은 하드웨어의 하나 및 동일 아이템에 의해 구현될 수 있다. 특정 조치가 서로 다른 종속항에 언급되어 있다는 사실은 이 조치들의 조합이 유익하게 사용될 수 없다는 것을 나타내지 않는다.

Claims (15)

1. 부분적으로 자립하는 그라핀 결정막(16, 16')을 제조하는 방법으로서,
   제1 표면 상에서 그라핀 결정층을 형성하기 위하여 촉매층(14)을 지지하는 캐리어(10)를 제공하는 단계;
   상기 촉매층 상에 상기 그라핀 결정막을 형성하는 단계;
   보호층(18)으로 적어도 상기 그라핀 결정막을 덮는 단계;
   상기 캐리어의 제2 표면에서 캐비티(24)를 에칭하는 단계로서, 상기 제2 표면이 상기 제1 표면의 반대편에 있으며 상기 캐비티가 상기 촉매층에서 종료하는, 상기 캐비티를 에칭하는 단계;
   상기 캐비티로부터 상기 촉매층의 노출된 부분을 에칭하는 단계; 및
   상기 보호층을 제거하여, 상기 캐비티 위에서 자립하고 오직 가장자리 영역에서 상기 캐리어에 의해 지지되는 그라핀 결정막을 얻는 단계를 포함하는 방법.
2. 제1항에 있어서, 상기 그라핀 결정막은 0.3 - 50 ㎚의 범위에 있는 두께를 가지는 방법.
3. 제2항에 있어서, 상기 그라핀 결정막은 20-40 ㎚의 범위에 있는 두께를 가지는 방법.
4. 제1항에 있어서, 상기 그라핀 결정막은 단일층인 방법.
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 촉매층(14)은 구리, 니켈, 백금 또는 루테늄 층 중 하나인 방법.
6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 캐리어(10)는 산화물층(12)을 가지는 실리콘 기판이며, 상기 보호층(18)은 질화물층이며, 상기 질화물 층은 상기 산화물층의 노출된 부분을 추가적으로 덮는 방법.
7. 제6항에 있어서, 상기 실리콘 기판의 제2 표면에서 캐비티를 에칭하는 단계는,
   상기 실리콘 기판을 노출시키도록 상기 제2 표면 상에서 질화물 및 산화물층들(12, 18)을 에칭하는 단계;
   상기 제1 표면에서 상기 산화물층을 노출시키도록 상기 실리콘 기판을 에칭하는 단계; 및
   상기 촉매층을 노출시키도록 상기 제1 표면에서 상기 산화물층을 에칭하는 단계를 포함하는 방법.
8. 제7항에 있어서, 상기 그라핀 결정막(16)을 덮는 상기 보호층(18) 위에 추가의 산화물층(20)을 제공하는 단계를 추가로 포함하며, 상기 촉매층(14)을 노출시키도록 상기 제1 표면에서 상기 산화물층(12)을 에칭하는 단계는 상기 보호층을 노출시키도록 상기 추가의 산화물층을 에칭하는 단계를 추가로 포함하는 방법.
9. 디바이스(1)로서,
   캐리어(10);
   상기 캐리어를 관통하는 캐비티(24); 및
   상기 캐비티 위에 자립 부분(16')을 가지는 그라핀 결정막(16)을 포함하며, 상기 그라핀 결정막이 오직 가장자리 영역에서만 상기 캐리어에 지지되고, 상기 그라핀 결정막을 형성하기 위해 촉매층(14)에 의해 상기 캐리어로부터 분리되는 디바이스.
10. 제9항에 있어서, 상기 그라핀 결정막(16)은 0.3 - 50 ㎚의 범위에 있는 두께를 가지는 디바이스.
11. 제10항에 있어서, 상기 그라핀 결정막은 단일층인 디바이스.
12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 캐리어(10)는 실리콘 기판이며, 상기 촉매층은 구리, 니켈 및 루테늄 층 중 하나인 디바이스.
13. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 그라핀 결정막(16)은 가스 배리어 또는 멤브레인으로서 실시되는 디바이스.
14. 삭제
15. 삭제

Images