KR101327310B1 - 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법 - Google Patents

임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법 Download PDF

Info

Publication number
KR101327310B1
KR101327310B1 KR1020110066691A KR20110066691A KR101327310B1 KR 101327310 B1 KR101327310 B1 KR 101327310B1 KR 1020110066691 A KR1020110066691 A KR 1020110066691A KR 20110066691 A KR20110066691 A KR 20110066691A KR 101327310 B1 KR101327310 B1 KR 101327310B1
Authority
KR
South Korea
Prior art keywords
pattern
imprint
substrate
layer
etching
Prior art date
Application number
KR1020110066691A
Other languages
English (en)
Other versions
KR20130005353A (ko
Inventor
황선용
박형호
강호관
이종근
고철기
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020110066691A priority Critical patent/KR101327310B1/ko
Publication of KR20130005353A publication Critical patent/KR20130005353A/ko
Application granted granted Critical
Publication of KR101327310B1 publication Critical patent/KR101327310B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2012—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image using liquid photohardening compositions, e.g. for the production of reliefs such as flexographic plates or stamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Abstract

본 발명은 다단 스탬프(Multi-Level Stamp)를 이용한 임프린트 리소그래피(Imprint Lithography) 공정으로 박막이 형성된 기판에 미세 패턴을 형성하는 임프린트 리소그래피(Imprint Lithography) 및 다층 박막을 이용한 패터닝 방법에 관한 것으로, 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계, 기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 희생층 막(Sacrificial Layer)을 증착 또는 코팅하는 단계, 희생층 막(Sacrificial Layer)의 상부에 임프린트용 레진(Imprint Resin)을 코팅하며, 임프린트용 레진(Imprint Resin) 상부에 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계, 건식 식각(Dry Etching) 공정으로 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 상대적으로 얕은 영역은 희생층 막이 노출되도록 식각하고, 패턴 깊이가 상대적으로 깊은 영역은 기판이 노출되도록 식각하는 단계, 건식 식각 공정 후 다단 패턴(Multi-Level Pattern)된 기판, 희생층 막 및 임프린트용 레진 표면에 금속층(Metal Layer)을 증착하는 단계, 건식 식각 후 잔류하는 상기 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계, 금속층을 에칭 마스크(Etching Mask)로 이용하여 희생층 막을 식각하는 단계, 희생층 막을 제거하는 단계를 포함한다.

Description

임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법{Patterninig Method Using Imprint Lithography and Multi-Layer Film}
본 발명은 반도체 소자의 패터닝 방법 및 이를 이용한 반도체 소자에 관한 것으로, 더욱 상세하게는 다단 스탬프(Multi-Level Stamp)를 이용한 임프린트 리소그래피(Imprint Lithography) 공정으로 박막이 형성된 기판에 미세 패턴을 형성하는 임프린트 리소그래피(Imprint Lithography) 및 다층 박막을 이용한 패터닝 방법과 이 방법으로 제조된 반도체 소자에 관한 것이다.
일반적으로 마이크로 또는 나노 크기의 패턴은 전자빔 리소그래피(E-Beam Lithography) 또는 포토리소그래피(Photolithography) 공정을 이용한다. 마이크로 또는 나노 크기의 패턴 형성은 리소그래피(Lithography) 공정으로 고분자를 패터닝하고 식각 또는 리프트 오프(Lift-Off) 공정을 반복적으로 수행하여 형성한다. 패턴을 형성하기 위해 포토리소그래피(Photolithography) 공정이 널리 사용되는데, 이 포토리소그래피(Photolithography) 공정은 감광막이 도포된 반도체 기판에 노광 및 현상공정을 실시하여 감광막 패턴을 형성한다.
이에 따라, 한국공개특허 제 10-2006-0110706호에서는 반도체 소자 제조시 긴 파장대의 광원을 이용하는 리소그래피 기술로 미세한 피치의 패턴들을 형성하는 방법을 개시하고 있다. 그러나, 포토리소그래피(Photolithography) 또는 전자빔 리소그래피(E-Beam Lithography)는 전자빔 조사나 노광을 통해 한 층의 패터닝만 가능함으로 다층박막의 패터닝 시 반복적인 패터닝 공정이 필요하다. 또한, 반도체 소자의 집적도가 높아질수록 마이크로 또는 나노 크기의 미세 패턴을 형성하기 위해 파장이 짧은 광원을 이용하는 노광기술이 요구된다.
또한, 한국공개특허 제 10-1994-0006692호는 포토리소그래피 공정을 이용해 반도체 소자의 전극 및 배선을 형성하고, 반도체 소자의 집적도를 향상시키는 반도체 장치 제조 방법을 개시한다. 그러나 이 방법은 마이크로 또는 나노 크기의 패턴이 많아지고, 복잡해 질수록 더 많은 패터닝 및 후속 공정이 필요하며, 이로 인해 공정비용이 증가하게 된다. 그러나 일반적인 리소그래피 공정에서 단일층의 패터닝 및 그 구조물을 공정에 이용하는 경우에는 공정 단계를 줄이는데 한계가 있다.
본 발명은 위에서 서술한 문제점을 해결하기 위한 것으로, 반도체 기판에 마이크로 또는 나노 크기의 패턴 형성 시 패터닝 공정, 식각 또는 리프트 오프 공정을 최소화하고, 공정단계를 단축시킴과 동시에 공정비용을 절감시키는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법과 이 방법으로 제조된 반도체 소자를 제공함을 그 목적으로 한다.
나아가, 반도체, LED 또는 태양전지 소자와 같은 리소그래피를 이용한 소자 개발에 적용이 가능하고, 전극 패턴 및 포토닉크리스탈과 같은 기능성 패턴을 한번에 형성할 수 있는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법과 이 방법으로 제조된 반도체 소자를 제공함을 그 목적으로 한다.
위에서 설명한 목적을 달성하기 위한 본 발명에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법은 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계, 기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 희생층 막(Sacrificial Layer)을 증착 또는 코팅하는 단계, 희생층 막(Sacrificial Layer)의 상부에 임프린트용 레진(Imprint Resin)을 코팅하며, 임프린트용 레진(Imprint Resin) 상부에 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계, 건식 식각(Dry Etching) 공정으로 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 상대적으로 얕은 영역은 희생층 막이 노출되도록 식각하고, 패턴 깊이가 상대적으로 깊은 영역은 기판이 노출되도록 식각하는 단계, 건식 식각 공정 후 다단 패턴(Multi-Level Pattern)된 기판, 희생층 막 및 임프린트용 레진 표면에 금속층(Metal Layer)을 증착하는 단계, 건식 식각 후 잔류하는 상기 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계, 금속층을 에칭 마스크(Etching Mask)로 이용하여 희생층 막을 식각하는 단계, 희생층 막을 제거하는 단계를 포함한다.
나아가, 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법으로 제조된 반도체 소자는 절연물질로 이루어진 기판 및 임프린트 리소그래피 공정에 의해 상기 기판에 음각으로 형성된 다단 패턴을 포함한다.
위에서 서술한 바와 같이 본 발명은 다단 스탬프에 의한 임프린트 리소그래피 및 다층 박막을 이용함으로써, 마이크로 또는 나노 크기의 패턴을 반복적인 임프린트 공정 및 후속공정 없이 한번에 형성할 수 있다. 따라서, 패터닝 공정 단계를 간소화함과 동시에 공정비용 및 공정 시간을 절감할 수 있다.
나아가, 반도체, LED 또는 태양전지 소자와 같은 리소그래피 공정을 이용한 소자 개발에 적용가능하고, 전극 패턴 및 포토닉크리스탈과 같은 기능성 패턴을 한번에 형성할 수 있다.
도 1a 내지 도 1i는 본 발명의 실시 예에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법을 도시한 도면이다.
도 2a 내지 도 2j는 본 발명의 다른 실시 예에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법을 도시한 도면이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다.
도 1a 내지 도 1i는 본 발명의 실시 예에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법을 도시한 도면이다. 도시된 바와 같이 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법은 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계(s101), 기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 희생층 막(Sacrificial Layer)을 증착 또는 코팅하는 단계(s102), 희생층 막(Sacrificial Layer)의 상부에 임프린트용 레진(Imprint Resin)을 코팅하며, 임프린트용 레진(Imprint Resin) 상부에 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계(s103), 건식 식각(Dry Etching) 공정으로 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 얕은 영역은 희생층 막, 임프린트용 레진이 노출되도록 식각하고, 패턴 깊이가 깊은 영역은 기판이 노출되도록 식각하는 단계(s104), 건식 식각 공정 후 다단 패턴(Multi-Level Pattern)된 기판, 희생층 막 및 임프린트용 레진 표면에 금속층(Metal Layer)을 증착하는 단계(s105), 건식 식각 후 잔류하는 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계(s106), 금속층을 에칭 마스크(Etching Mask)로 이용하여 희생층 막을 식각하는 단계(s107), 희생층 막을 제거하는 단계(s108)를 포함하며, 기판에 패턴을 형성한다.
도 1a에 도시된 바와 같이, 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계(s101)는 SiC, GaN, GaAs 또는 Si 기판 중 어느 하나의 기판 상부에 마이크로 또는 나노 크기의 패턴을 형성하며, 취득한 다단 스탬프를 PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether 또는 Polyimide 등의 고분자로 복제하여 사용할 수 있다.
이때, 패턴이 형성된 기판은 마스터 몰드가 되고, 이 마스터 몰드가 다단 스탬프(Multi-Level Stamp)(101)이다. 다단 스탬프(101)에 형성된 패턴의 깊이는 서로 상이하거나 동일하고, 패턴 형상 또한 상이하거나 동일할 수 있다. 또한, 다단 스탬프는 반도체 기판(102) 상부의 증착되는 임프린트용 레진(104)의 유동성 조절, 마스터 몰드의 휘어짐 방지 또는 지지를 위해 더미 패턴을 포함할 수 있다.
도 1b에 도시된 바와 같이, 기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 희생층 막(Sacrificial Layer)을 증착 또는 코팅하는 단계(s102)는 실리콘, 질화갈륨, n형 질화갈륨, p형 질화갈륨, 질산화갈륨인, InAlGaN, 갈륨비소, 알루미늄갈륨비소, 인듐인, 갈륨인, CIGS(Copper Indium Galium Selenide), 텔루르화카드뮴, 황화카드뮴, 황화구리, 텔루르화아연, 황화납, 카파인디움다이셀레나이드, 갈륨안티모니, 갈륨비소인, 산화규소, 사파이어 또는 석영 중 하나 이상을 포함하며 이루어진 기판(102)에 희생층 막(103)을 증착한다.
또한, 희생층 막(103)은 PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStyiene, PolySylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether 또는 Polyimide 중 하나 이상으로 이루어진다.
기판(102) 상부에 희생층 막(103)의 증착은 열 증착(Thermal Evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 물리기상증착(Physical Vapor Deposition; PVD), 스퍼터링(Sputtering) 또는 스핀 코팅(Spin Coating) 중 어느 하나의 방식으로 이루어진다. 나아가, 기판(102)에는 희생층 막(103) 상부에 증착되는 임프린트용 레지스트(104)와 식각비가 다른 물질을 코딩 또는 증착할 수 있다. 이때, 코팅 또는 증착되는 물질은 식각 공정 중 특정 조건에서 임프린트용 레지스트(104)에 비해 식각률이 높은 것이 바람직하다.
도 1c 내지 도 1d에 도시된 바와 같이, 희생층 막(Sacrificial Layer)의 상부에 임프린트용 레진(Imprint Resin)을 코팅하며, 임프린트용 레진(Imprint Resin) 상부에 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계(s103)는 도 1b의 s102단계에서 설명한 희생층 막(103) 상부에 열 증착(Thermal Evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 물리기상증착(Physical Vapor Deposition; PVD), 스퍼터링(Sputtering), 스핀 코팅(Spin Coating) 또는 분사(Spraying) 방식 중 어느 하나의 방식으로 임프린트용 레진(104)을 형성하고, 도 1a의 s101단계에서 설명한 다단 스탬프(101)를 이용하여 패턴을 형성한다.
도 1a에서 설명한 s101단계의 다단 스탬프(101)에 의해 형성된 다단 패턴(106)은 선형, 원형, 타원형, 다각형 또는 라멜라(Lamellar) 형상 중 하나 이상의 형상으로 이루어질 수 있다. 또한, 다단 패턴(106)의 패턴 깊이는 10㎚~900㎛의 범위에 속한다. 본 발명은 이에 한정되지 않으며, 반도체 소자 및 패터닝하려는 형상에 따라 형상, 깊이 또는 폭을 상이하게 조절할 수 있다.
도 1e에 도시된 바와 같이, 건식 식각(Dry Etching) 공정으로 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 얕은 영역은 희생층 막, 임프린트용 레진이 노출되도록 식각하고, 패턴 깊이가 깊은 영역은 기판이 노출되도록 식각하는 단계(s104)는 s102 단계 및 s103 단계를 실시함으로써, 형성된 다단 패턴(106)의 깊이에 따라 이에 상응하는 상이한 깊이로 희생층 막(103) 및 임프린트용 레진(104)을 식각한다.
다단 스탬프(101)에 의해 형성된 패턴의 깊이가 깊은 부분은 희생층 막(103) 또는 기판(102)의 표면까지 식각이 이루어지고, 패턴의 깊이가 얕은 부분은 임프린트용 레진(104)부분 또는 희생층 막(103)의 표면까지 식각이 이루어진다.
식각은 건식 식각에 의해 이루어지며, Cl2, HBr, HCl, SF6, CF4, CHF3, NF3 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 사용하며, N2, Ar 또는 He 중 하나 이상의 불활성 가스를 더 포함하여 식각할 수 있다.
도 1f에 도시된 바와 같이, 건식 식각 공정 후 다단 패턴(Multi-Level Pattern)된 기판, 희생층 막 및 임프린트용 레진 표면에 금속층(Metal Layer)을 증착하는 단계(s105)는 s107 단계에서 이루어지는 희생층 막(103) 및 기판(102)의 식각을 위한 마스크 형성을 위해 금속층(105) 또는 기능성 물질을 증착한다. 금속층(105)의 증착은 희생층 막(103) 또는 임프린트용 레진(104)을 증착하는 방식에 의해 이루어진다. 금속층(105)은 Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 또는 Zr 중 하나 이상으로 이루어지며, 두께는 1㎚~500㎚의 범위에 속한다.
도 1g에 도시된 바와 같이, 건식 식각 후 잔류하는 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계(s106)는 s105 단계를 실시함으로써, 형성된 금속층(105)의 하부에 잔류하는 임프린트용 레진(104)을 제거한다. 금속층(105)의 하부에 잔류하는 임프린트용 레진(104)은 도 1d의 s103 단계에서 형성된 다단 패턴 영역 중 깊이가 얕은 영역이 s104 단계에 의해 식각되고 남은 부분이다. 금속층(105)과 희생층 막(103)의 사이에 잔류하는 임프린트용 레진(104)의 제거는 리프트 오프 공정에 의해 이루어지며, 임프린트용 레진(104) 제거재를 이용하여 선택적으로 제거할 수 있다. 이때, 제거재로 사용되는 물질은 하부 희생층 막, 증착 물질 또는 기판(102)에 영향을 주지 않은 물질을 이용하는 것이 바람직하다.
도 1h에 도시된 바와 같이, 금속층을 에칭 마스크(Etching Mask)로 이용하여 희생층 막을 식각하는 단계(s107)는 도 1g의 s106 단계를 실시함으로써, 선택적으로 형성된 금속층(105)을 마스크로 이용하여 희생층 막(103)과 기판(102)을 식각한다. 식각된 상태에서 기판(102) 상부의 일부 영역에는 희생층 막(103)이 잔류하고, 이외의 영역에는 금속층(105)이 형성된다.
도 1i에 도시된 바와 같이, 희생층 막을 제거하는 단계(s108)는 도 1h의 s107 단계에서 잔류한 금속층(105) 하부의 희생층 막(103)을 제거한다. 희생층 막(103)의 제거는 희생층 막(103)의 두께 또는 물질에 따라 다양한 방식으로 이루어질 수 있다. 희생층 막(103)이 제거되면 기판(102)에는 마이크로 또는 나노 크기의 패턴이 형성된다.
본 발명은 도 1a 내지 도 1i에서 설명한 s101 단계 내지 s108 단계와 함께, 희생층 막(103)의 건식 식각 선택비(Selectivity)를 높이기 위해 희생층 막(103)의 상부에 금속층을 증착하는 단계를 s102 단계와 s103 단계의 사이에서 실시할 수 있다.
또한, 본 발명은 희생층 막(103) 식각 시 기판(102)의 식각을 방지하기 위해 기판(102) 상부에 Cr, SiO2 또는 Si 중 하나 이상을 증착하여 식각 마스크로 사용하는 Bi-Layer 형성 단계를 도 1g 내지 도 1h의 s106 단계와 s107 단계의 사이에서 실시할 수 있다.
도 1a 내지 도 1i에서 설명한 본 발명의 일 실시 예에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법은 다단 스탬프, 기판, 희생층 막, 임프린트용 레진의 표면에 포토리소그래피(Photo Lithography) 공정에서 형성되는 얼라인마크(Align Mark)를 포함하지 않는 것을 특징으로 한다.
본 발명의 일 실시 예에 따라 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법을 실시함으로써, 마이크로 또는 나노 크기의 패턴을 반복적인 임프린트 공정 및 후속공정 없이 한번에 형성할 수 있다. 따라서, 패터닝 공정 단계를 간소화함과 동시에 공정비용 및 공정 시간을 절감할 수 있다.
나아가, 반도체, LED 또는 태양전지 소자와 같은 리소그래피 공정을 이용한 소자 개발에 적용가능하고, 전극 패턴 및 포토닉크리스탈과 같은 기능성 패턴을 한번에 형성할 수 있다.
본 발명에 의한 패턴 형성 방법은 위에서 설명한 반도체 구조에 한정되지 않으며, 기판(102)에 코팅 또는 증착하는 물질을 희생층 막(103)과 임프린트용 레진 (104)외에 필요에 따라 1층 이상으로 구성할 수 있다. 필요에 따라 1층 이상으로 구성되는 박막은 고분자, 금속, 비금속, 금속 또는 비금속 산화막과 같은 다양한 박막으로 구현할 수 있다. 이 박막은 임프린트용 레진(104)에 비해 식각률이 높은 물질로 이루어지는 것이 바람직하다. 1층 이상으로 구성된 반도체 구조의 패턴 형성 방법은 도 2a 내지 도 2j를 참조하여 설명할 수 있다.
도 2a 내지 도 2j는 본 발명의 다른 실시 예에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법을 도시한 도면이다. 도시된 바와 같이 임프린트 리소그래피 및 다층 박막을 이용한 다른 패터닝 방법은 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계(s201), 기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 제 1층 막을 증착하는 단계(s202), 제 1층 막 상부에 제 2층 막을 형성 후, 임프린트용 레진(Imprint Resin)을 코팅하며, 상기 임프린트용 레진(Imprint Resin) 상부에 상기 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계(s203), 건식 식각(Dry Etching) 공정으로 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 얕은 영역은 제 2층 막, 임프린트용 레진이 노출되도록 식각하고, 패턴 깊이가 깊은 영역은 상기 제 1층 막의 일부 영역과 기판이 노출되도록 식각하는 단계(s204), 건식 식각 공정 후 다단 패턴(Multi-Level Pattern)된 제 1층 막, 제 1층막 및 임프린트용 레진 표면, 기판에 금속층(Metal Layer)을 증착하는 단계(s205), 건식 식각 후 잔류하는 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계(s206), 금속층을 에칭 마스크(Etching Mask)로 이용하여 제 1층 및 제2층 막, 기판을 식각하는 단계(s207), 제 2층 막을 제거하는 단계(s208), 금속층을 에칭 마스크(Etching Mask)로 이용하여 제 1층 막과 기판을 식각하는 단계(s209), 금속층 하부에 잔류하는 상기 제 1층 막을 제거하는 단계(s210)를 포함하며, 기판에 패턴을 형성한다.
도 2a에 도시된 바와 같이, s201 단계는 도 1a의 s101 단계와 동일한 단계이기 때문에 생략가능하며, 반도체 기판(102)에 형성하려는 패턴에 따라 다단 스탬프(101)의 물질, 형상 또는 패턴의 깊이를 상이하게 구현할 수 있다. 도 2b의 s202 단계는 도 1b의 s102 단계에서 희생층 막(103)을 형성하는 단계와 동일한 방법으로 제 1층 막(107)을 형성한다. 제 1층 막(107)은 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어지며, 다양한 박막 형성법에 의해 형성할 수 있다.
도 2c에 도시된 바와 같이, 제 1층 막 상부에 제 2층 막을 형성 후, 임프린트용 레진(Imprint Resin)을 코팅하며, 임프린트용 레진(Imprint Resin) 상부에 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계(s203)는 도 1c 및 도 1d와 동일한 박막 형성법에 의해 제 1층 막(107), 제 2층 막(108) 및 임프린트용 레진(104)을 형성하고, 도 2a의 s201 단계에서 취득한 다단 스탬프(101)를 이용해 임프린트용 레진(104)의 상부에 다단 패턴(101)을 형성한다.
제 2층 막(108)은 제 1층 막(107)의 식각률을 고려해 식각률이 상이한 물질로 형성할 수 있으며, 임프린트용 레진(104)의 식각률과 상이한 물질로 형성한다. 임프린트용 레진(104)에 형성된 다단 패턴의 형상, 깊이 또는 넓이는 도 1d에서 설명한 바와 같이 다양하게 구현할 수 있다.
도 2d에 도시된 바와 같이, 건식 식각(Dry Etching) 공정으로 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 얕은 영역은 제 2층 막, 임프린트용 레진이 노출되도록 식각하고, 패턴 깊이가 깊은 영역은 상기 제 1층 막의 일부 영역과 기판이 노출되도록 식각하는 단계(s204)는 도 1e에서 설명한 바와 같이 가스를 이용한 건식 식각 공정으로 임프린트용 레진(104), 제 2층 막(108), 제 1층막(107)을 식각한다. 식각 시 제 1층 막(107), 제 2층 막(108) 및 임프린트용 레진(104)의 노출은 식각률 또는 다단 패턴(101)의 형상, 깊이, 넓이에 따라 상이하다. 또한, 제 1층 막(107), 제 2층 막(108) 및 임프린트용 레진(104)의 식각률에 따라, 다단 패턴(101)의 깊이와는 상이하게 식각되어 노출되는 영역이 달라질 수 있다.
도 2e에 도시된 바와 같이, 건식 식각 공정 후 다단 패턴(Multi-Level Pattern)된 제 1층 막, 제 1층막 및 임프린트용 레진 표면, 기판에 금속층(Metal Layer)을 증착하는 단계(s205)는 도 2d의 s204 단계에서 식각으로 인해 노출된 임프린트용 레진(104), 제 2층 막(108), 제 1층 막(107) 및 기판(102)의 상부에 금속층(105)을 형성한다. 금속층(105)은 도 1f에서 설명한 다양한 물질 및 증착방법에 의해 형성할 수 있다.
도 2f에 도시된 바와 같이, 건식 식각 후 잔류하는 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계(s206)는 도 2e의 s205 단계에서 증착한 금속층(105)과 도 2d의 s204 단계에서 식각 후 잔류하는 임프린트용 레진(104)을 도 1g에서 설명한 바와 같이 제거한다. 본 발명은 이에 한정되지 않으며, 기판(102)에 형성하려는 패턴의 형상에 따라 제 1층 막(107), 제 2층 막(108) 또는 임프린트용 레진(104)을 제거할 수 있다. 제거하려는 박막에 따라서 다양한 박막 제거방법으로 제거할 수 있다. 박막 제거 후 잔류하는 금속층(105)은 기판(102)의 패턴형성을 위한 에칭 마스크 역할을 한다.
도 2g에 도시된 바와 같이, 금속층을 에칭 마스크(Etching Mask)로 이용하여 제 1층 및 제 2층 막, 기판을 식각하는 단계(s207)는 도 2f의 s206 단계에서 임프린트용 레진(104)을 제거함으로써, 노출된 제 1층 막(107) 및 2층 막(108), 기판(102)을 식각한다. 이때, 금속층(105)이 형성되어 있는 제 2층 막(108) 일부, 제 1층막 일부(107) 및 기판(102)은 금속층(105)이 마스크 역할을 함으로서 잔류하게 된다. 제 2층 막(108)의 식각은 도 1e에서 설명한 가스를 이용하여 건식 식각한다.
도 2h에 도시된 바와 같이, 제 2층 막을 제거하는 단계(s208)는 도 2g의 s207 단계에서 잔류하는 금속층(105) 하부의 제 2층 막(108)을 제 2층막 제거재 또는 리프트 오프 방법으로 제거한다. 제 2층 막(108)을 제거함으로써, 제 1층 막(107) 일부가 노출되며, 나머지 영역에는 금속층(105)이 잔류하게 된다. 잔류하는 금속층(105)은 에칭 마스크 역할을 하게 된다.
도 2i에 도시된 바와 같이, 금속층을 에칭 마스크(Etching Mask)로 이용하여 제 1층 막과 기판을 식각하는 단계(s209)는 건식 식각으로 금속층(105)이 상부에 잔류하지 않는 제 1층 막(107)을 식각한다.
또한, 도 2j에 도시된 바와 같이, 금속층 하부에 잔류하는 제 1층 막을 제거하는 단계(s210)는 기판(102) 상부 및 금속층(105) 하부에 형성된 제 1층 막(107)을 제 1층 막 제거재를 이용하여 제거한다. 기판(102) 상부에 형성된 제 1층 막(107)을 제거한 후 잔류하는 금속층(105)은 전극이 될 수 있다.
또한, 본 발명은 제 1층 막(107) 식각 시 기판(102)의 식각을 방지하기 위해 기판(102) 상부에 Cr, SiO2 또는 Si 중 하나 이상을 증착하여 식각 마스크로 사용하는 Bi-Layer 형성 단계를 도 2g의 s207 단계 내지 도 2i의 s209 단계의 사이에서 실시할 수 있다.
도 2a 내지 도 2j에서 설명한 본 발명에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법은 다단 스탬프, 기판, 제 1층 막, 제 2층 막 및 임프린트용 레진의 표면에 포토리소그래피(Photo Lithography) 공정에서 형성되는 얼라인마크(Align Mark)를 포함하지 않는 것을 특징으로 한다.
본 발명의 일 실시 예에 따라 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법을 실시함으로써, 마이크로 또는 나노 크기의 패턴을 반복적인 임프린트 공정 및 후속공정 없이 한번에 형성할 수 있다. 따라서, 패터닝 공정 단계를 간소화함과 동시에 공정비용 및 공정 시간을 절감할 수 있다.
또한, 반도체, LED 또는 태양전지 소자와 같은 리소그래피 공정을 이용한 소자 개발에 적용가능하고, 전극 패턴 및 포토닉크리스탈과 같은 기능성 패턴을 한번에 형성할 수 있다.
나아가, 도 1a 내지 도 2j에서 설명한 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법으로 제조된 반도체 소자는 도 1i 및 도 2j를 참조하여 설명할 수 있다.
도 1i 및 도 2j 도시된 바와 같이, 본 발명의 일 실시 예에 따른 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법으로 제조된 반도체 소자는 절연물질로 이루어진 기판(102) 및 임프린트 리소그래피 공정에 의해 기판(102)에 음각 또는 양각으로 형성된 다단 패턴(106)을 포함한다. 기판(102)는 투명한 재질의 유리, 사파이어, 투명 플라스틱, 세라믹 또는 실리콘과 같은 다양한 물질로 이루어질 수 있다.
다단 패턴(106)은 다단 스탬프(101)에 형성된 패턴의 형상, 깊이 또는 넓이에 따라 다양하게 구현할 수 있다. 또한, 기판(102)을 이루는 물질 또는 식각방식에 따라 다단 패턴(106)의 형상, 깊이 또는 넓이가 상이해 질 수 있다.
아울러, 도 1a 내지 도 2j에서 설명한 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법으로 제조된 반도체 소자는 포토리소그래피(Photo Lithography) 공정에서 형성되는 얼라인 마크(Align Mark)를 포함하지 않는 것을 특징으로 한다.
본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 첨부된 도면에 의해 참조 되는 바람직한 실시 예를 중심으로 기술되었지만, 이러한 기재로부터 후술하는 특허청구범위에 의해 포괄되는 범위 내에서 본 발명의 범주를 벗어남이 없이 다양한 변형이 가능하다는 것은 명백하다.
101: 다단 스탬프
102: 기판
103: 희생층 막
104: 임프린트용 레진
105: 금속층
106: 다단 패턴
107: 제 1층 막
108: 제 2층 막

Claims (20)

  1. 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계;
    기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 희생층 막(Sacrificial Layer)을 증착 또는 코팅하는 단계;
    상기 희생층 막(Sacrificial Layer)의 상부에 임프린트용 레진(Imprint Resin)을 코팅하며, 상기 임프린트용 레진(Imprint Resin) 상부에 상기 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계;
    건식 식각(Dry Etching) 공정으로 상기 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 상대적으로 얕은 영역은 상기 희생층 막, 상기 임프린트용 레진이 노출되도록 식각하고, 패턴 깊이가 상대적으로 깊은 영역은 상기 기판이 노출되도록 식각하는 단계;
    상기 건식 식각 공정 후 상기 다단 패턴(Multi-Level Pattern)된 상기 기판, 상기 희생층 막 및 상기 임프린트용 레진 표면에 금속층(Metal Layer)을 증착하는 단계;
    상기 건식 식각 후 잔류하는 상기 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계;
    상기 금속층을 에칭 마스크(Etching Mask)로 이용하여 상기 희생층 막을 식각하는 단계 및
    상기 희생층 막을 제거하는 단계
    를 포함하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  2. 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계;
    기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 희생층 막(Sacrificial Layer)을 증착하는 단계;
    상기 희생층 막(Sacrificial Layer)의 상부에 제 1층 막을 형성하고, 임프린트용 레진(Imprint Resin)을 코팅하며, 상기 임프린트용 레진(Imprint Resin) 상부에 상기 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계;
    건식 식각(Dry Etching) 공정으로 상기 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 상대적으로 얕은 영역은 상기 제 1층 막이 노출되도록 식각하고, 패턴 깊이가 상대적으로 깊은 영역은 상기 희생층 막이 노출되도록 식각하는 단계;
    상기 건식 식각 공정 후 상기 다단 패턴(Multi-Level Pattern)된 상기 제 1층막, 상기 희생층 막 및 상기 임프린트용 레진 표면에 금속층(Metal Layer)을 증착하는 단계;
    상기 건식 식각 후 잔류하는 상기 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계;
    상기 금속층을 에칭 마스크(Etching Mask)로 이용하여 상기 제 1층 막을 식각하는 단계 및
    상기 희생층 막을 제거하여, 상기 제 1층 막의 국부적인 식각 및 패턴된 제 2층 막을 증착하는 단계
    를 포함하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  3. 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계;
    기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 제 1층 막을 증착하는 단계;
    상기 제 1층 막 상부에 제 2층 막을 형성 후, 임프린트용 레진(Imprint Resin)을 코팅하며, 상기 임프린트용 레진(Imprint Resin) 상부에 상기 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계;
    건식 식각(Dry Etching) 공정으로 상기 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 상대적으로 얕은 영역은 상기 제 2층 막, 상기 임프린트용 레진이 노출되도록 식각하고, 패턴 깊이가 상대적으로 깊은 영역은 상기 제 1층 막의 일부 영역과 상기 기판이 노출되도록 식각하는 단계;
    상기 건식 식각 공정 후 상기 다단 패턴(Multi-Level Pattern)된 상기 제 1층 막, 상기 제 1층막 및 상기 임프린트용 레진 표면, 기판에 금속층(Metal Layer)을 증착하는 단계;
    상기 건식 식각 후 잔류하는 상기 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계;
    상기 금속층을 에칭 마스크(Etching Mask)로 이용하여 상기 제 1층 및 제2층 막, 상기 기판을 식각하는 단계;
    상기 제 2층 막을 제거하는 단계;
    상기 금속층을 에칭 마스크(Etching Mask)로 이용하여 상기 제 1층 막과 상기 기판을 식각하는 단계 및
    상기 금속층 하부에 잔류하는 상기 제 1층 막을 제거하는 단계
    를 포함하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  4. 제 1항 내지 제3항 중 어느 한 항에 있어서, 상기 마스터 몰드는,
    고분자, 절연체 또는 금속 중 어느 하나로 이루어진 상기 몰드용 기판에 복수의 패턴 깊이 또는 복수의 패턴형태를 형성하며 이루어진 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 다단 패턴은,
    패턴 형상이 선형, 원형, 타원형, 다각형 또는 라멜라(Lamellar) 형상으로 이루어진 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  6. 제 5항에 있어서, 상기 다단 패턴은,
    패턴 깊이가 10㎚~900㎛의 범위에 속하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 다단 스탬프는,
    상기 임프린트용 레진의 유동성 조절, 상기 마스터 몰드의 휘어짐 방지 또는 지지를 위해 더미 패턴을 포함하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  8. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 기판은,
    실리콘, 질화갈륨, n형 질화갈륨, p형 질화갈륨, 질산화갈륨인, InAlGaN, 갈륨비소, 알루미늄갈륨비소, 인듐인, 갈륨인, CIGS(Copper Indium Galium Selenide), 텔루르화카드뮴, 황화카드뮴, 황화구리, 텔루르화아연, 황화납, 카파인디움다이셀레나이드, 갈륨안티모니, 갈륨비소인, 산화규소, 사파이어 또는 석영 중 하나 이상을 포함하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  9. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 희생층 막은,
    Polyvinyl Chloride(PVC), Neoprene, Polyvinyl Alcohol(PVA), Poly Methyl Meta Acrylate(PMMA), Poly Benzyl Meta Acrylate(PBMA), PolySylene, SOG(Spin On Glass), Polydimethylsiloxane(PDMS), Poly Vinyl formal(PVFM), Parylene, Polyester, Epoxy, Polyether 또는 Polyimide 중 하나 이상으로 이루어진 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  10. 제 9항에 있어서, 상기 희생층 막은,
    열 증착(Thermal Evaportor), 화학기상증착(Chemical Vapor Deposition; CVD), 물리기상증착(Physical Vapor Deposition; PVD), 스퍼터링(Sputtering) 또는 스핀 코팅(Spin Coating) 중 어느 하나의 방식으로 증착하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  11. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 건식 식각은,
    Cl2, HBr, HCl, SF6, CF4, CHF3, NF3 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 사용한 식각인 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  12. 제 11항에 있어서, 상기 건식 식각은,
    N2, Ar 또는 He 중 하나 이상의 불활성 가스를 더 포함하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  13. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 금속층은,
    Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 또는 Zr 중 하나 이상으로 이루어진 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  14. 제 13항에 있어서, 상기 금속층은,
    두께가 1㎚~500㎚ 범위에 속하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  15. 제 1항 또는 제 3항 중 어느 한 항에 있어서, 상기 제 1 층 막은,
    도전성 물질, 절연성 물질 또는 금속성 물질로 이루어진 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  16. 제 1항 또는 제 3항 중 어느 한 항에 있어서, 상기 제 2 층 막은,
    도전성 물질, 절연성 물질 또는 금속성 물질로 이루어진 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  17. 제 1항 내지 제3항 중 어느 한 항에 있어서, 상기 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법은,
    상기 희생층 막의 건식 식각 선택비(Selectivity)를 높이기 위해 상기 희생층 막의 상부에 상기 금속층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  18. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법은,
    상기 희생층 막 식각 시 상기 기판의 식각을 방지하기 위해 상기 기판 상부에 Cr, SiO2 또는 Si 중 하나 이상을 증착하여 식각 마스크로 사용하는 Bi-Layer 형성 단계를 더 포함하는 것을 특징으로 하는 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법.
  19. 삭제
  20. 삭제
KR1020110066691A 2011-07-06 2011-07-06 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법 KR101327310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110066691A KR101327310B1 (ko) 2011-07-06 2011-07-06 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110066691A KR101327310B1 (ko) 2011-07-06 2011-07-06 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법

Publications (2)

Publication Number Publication Date
KR20130005353A KR20130005353A (ko) 2013-01-16
KR101327310B1 true KR101327310B1 (ko) 2013-11-11

Family

ID=47836638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110066691A KR101327310B1 (ko) 2011-07-06 2011-07-06 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법

Country Status (1)

Country Link
KR (1) KR101327310B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201506753A (zh) 2013-07-29 2015-02-16 Ｌｇ伊諾特股份有限公司 觸控視窗以及包含其之觸控裝置
WO2020005973A1 (en) * 2018-06-25 2020-01-02 Corium, Inc. Hybrid method of forming microstructure array molds, methods of making microstructure arrays, and methods of use

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009072980A (ja) 2007-09-19 2009-04-09 Nippon Telegr & Teleph Corp <Ntt> 微細構造作製方法
KR100912598B1 (ko) 2007-11-13 2009-08-19 고려대학교 산학협력단 더미 나노 패턴을 구비한 나노 임프린트용 스탬프 및 이를이용한 나노 임프린팅 방법
JP2010137538A (ja) 2008-11-13 2010-06-24 Toppan Printing Co Ltd インプリントモールド製造方法およびインプリントモールド
KR101088359B1 (ko) 2010-03-24 2011-12-01 한국기계연구원 나노임프린트를 이용한 패턴 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009072980A (ja) 2007-09-19 2009-04-09 Nippon Telegr & Teleph Corp <Ntt> 微細構造作製方法
KR100912598B1 (ko) 2007-11-13 2009-08-19 고려대학교 산학협력단 더미 나노 패턴을 구비한 나노 임프린트용 스탬프 및 이를이용한 나노 임프린팅 방법
JP2010137538A (ja) 2008-11-13 2010-06-24 Toppan Printing Co Ltd インプリントモールド製造方法およびインプリントモールド
KR101088359B1 (ko) 2010-03-24 2011-12-01 한국기계연구원 나노임프린트를 이용한 패턴 형성방법

Also Published As

Publication number Publication date
KR20130005353A (ko) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102239539B (zh) 制造衬底的方法
US8828871B2 (en) Method for forming pattern and mask pattern, and method for manufacturing semiconductor device
US8956962B2 (en) Method for fabricating large-area nanoscale pattern
TWI466232B (zh) 半導體結構與基於該半導體結構之裝置的處理方法
TWI584350B (zh) 應用崁段共聚物之蝕刻方法
TWI505336B (zh) 金屬光柵的製備方法
US9952366B2 (en) Patterning method and method of manufacturing wire grid polarizer using the same
TW200935497A (en) Method for forming high density patterns
KR20100093549A (ko) 온 피치 콘택트 및 관련 구조에 대한 스페이서 공정
KR101593601B1 (ko) 베이스 몰드 및 몰드의 제조방법
WO2006057745A2 (en) Direct imprinting of etch barriers using step and flash imprint lithography
KR20050075580A (ko) 나노 임프린트 리쏘그라피를 이용한 대면적 스탬프 제작방법
RU2012104621A (ru) Формирование рисунка
JP2014167992A (ja) パターン形成方法
KR20170086509A (ko) 반도체 디바이스의 층 내 기둥 또는 구멍 구조들을 제조하는 방법, 그리고 연관된 반도체 구조
US9354522B2 (en) Block copolymer and pattern forming method using the same
KR20130015091A (ko) 임프린트용 마이크로 스탬프를 이용한 마이크로-나노 하이브리드 스탬프 및 그 제조방법
KR101327310B1 (ko) 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법
KR100918850B1 (ko) 나노 임프린트 리소그래피와 리프트 오프 공정을 이용한나노 패턴 형성 방법
US9613820B1 (en) Method of forming patterns
KR101408181B1 (ko) 나노패턴이 형성된 기판 제조방법
KR20120020265A (ko) 블록공중합체를 이용한 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 상변화 메모리 소자
JP2016054214A (ja) パターン形成方法
US7939451B2 (en) Method for fabricating a pattern
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee