KR20110109388A - 소자 또는 패턴의 박리방법 - Google Patents

소자 또는 패턴의 박리방법 Download PDF

Info

Publication number
KR20110109388A
KR20110109388A KR1020100029091A KR20100029091A KR20110109388A KR 20110109388 A KR20110109388 A KR 20110109388A KR 1020100029091 A KR1020100029091 A KR 1020100029091A KR 20100029091 A KR20100029091 A KR 20100029091A KR 20110109388 A KR20110109388 A KR 20110109388A
Authority
KR
South Korea
Prior art keywords
pattern
sacrificial layer
substrate
etching
present
Prior art date
Application number
KR1020100029091A
Other languages
English (en)
Other versions
KR101168685B1 (ko
Inventor
안경준
박강일
염정훈
Original Assignee
(주)에스엔텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에스엔텍 filed Critical (주)에스엔텍
Priority to KR1020100029091A priority Critical patent/KR101168685B1/ko
Publication of KR20110109388A publication Critical patent/KR20110109388A/ko
Application granted granted Critical
Publication of KR101168685B1 publication Critical patent/KR101168685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 소자 또는 패턴의 박리방법에 관한 것으로, 보다 구체적으로는 기판을 준비하는 단계; 상기 기판상에 희생층을 증착하는 단계; 상기 희생층상에 소자 또는 패턴을 형성하는 단계; 및 상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계;를 포함하는 것을 특징으로 한다.

Description

소자 또는 패턴의 박리방법{The methode of desquamation for device or pattern}
본 발명은 소자 또는 패턴의 박리방법에 관한 것으로, 보다 구체적으로는 고온 공정이 가능한 유리기판 또는 실리콘 웨이퍼 상에 소자 또는 패턴을 형성하고, 상기 소자 또는 패턴을 상기 유리기판 또는 실리콘 웨이퍼에서 건식 기상 식각으로 박리(剝離)하여 폴리머 재질의 기판에 전사(轉寫)함으로써, 소자 또는 패턴의 성능과 신뢰성이 검증되면서도 유연성을 확보된 소자 또는 패턴을 제조할 수 있는 소자 또는 패턴의 박리방법에 관한 것이다.
최근 Flexible Display 등과 같은 유연 전자산업의 중요성이 크게 부각되고 있다. 이러한 유연 전자소자는 플라스틱 필름과 같은 폴리머 재질을 기판으로 유연성을 확보하고 있었으나, 상기 폴리머 기반의 유연 기판은 유연성과 저렴한 소재 원가라는 장점을 지니지만, 고온 공정이 어렵기 때문에 유기물이나 비결정질 소재와 같은 성능 및 신뢰성이 낮은 소자 또는 패턴만을 형성할 수 있다는 단점이 있었다.
이와 달리 실리콘 웨이퍼나 유리를 기판으로 사용하는 무기 기반의 공정기술은 소자 또는 패턴 형성에 있어 고온공정이 가능하여 그 성능과 신뢰성이 검증되어 있다. 그러나 이는 유연 제품에 적용되기는 어려운 기술로 이러한 기술들의 장점을 활용하여 고온공정이 가능한 실리콘 웨이퍼나 유리를 기판으로 고성능의 소자 또는 패턴을 형성한 후, 이를 유연 기판으로 전사하여 고성능의 유연 소자 또는 패턴을 형성하고자 하는 연구가 활발히 진행되고 있었다. 이러한 기술은 유리나 실리콘 웨이퍼 위에 희생층을 형성하고 다시 소자 또는 패턴을 형성한 후 상기 희생층을 식각하여 박리하고, 박리 된 소자 또는 패턴을 스탬프 등으로 점착하여 유연한 기판 위에 전사하는 일련의 과정을 통해 달성 가능하였다.
이와 관련하여 상기 희생층을 식각하는 종래기술로는 다음과 같다.
1. 습식 박리 기술
이 기술은 실리콘에 sidewall passivation을 적용하여 수십에서 수백 나노미터 수준의 두께를 지니는 실리콘 나노 리본을 제조하고, 모재로부터 분리시키는 기술로 이 기술은 별도의 희생층을 dummy 모재와 실리콘 리본 사이에 형성시키지 않고, 습식 식각 용액의 비등방성과 sidewall passivation의 구조적 특성을 이용하여 박리를 구현하였다.
이러한 습식 식각은 공정이 단순하고 비용이 저렴한 장점이 있으나, 시간에 따른 식각률의 감소 및 온도 특성 등에 매우 민감하여 공정 재연성을 확보하기 어렵고, 특히 대면적 적용 시 발생하는 대량의 폐액 처리 문제 및 식각 용액의 농도를 유지 문제 등으로 대면적 적용에 어려움이 있었다.
2.Laser 박리기술
LLO(Laser Lift-Off) 기술은 다양한 화합물 반도체 소자를 제조하는 데에 이용되고 있으며, 특히 수직 발광형 LED(Light Emitting Diode)를 구성하는데 적용되고 있다. 레이저를 이용한 박리기술은 친환경적이며 공정비용이 저렴하지만, 고가의 레이저를 사용하여 장치 비용이 비싸며 대면적 적용이 어렵고 희생층의 확산으로 인해 소자 및 패턴의 특성이 저하될 우려가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로,
먼저, 공정이 단순하고 비용이 저렴하면서도 공정의 재연성이 우수한 소자 또는 패턴의 박리 방법 제공을 일 목적으로 한다.
또한, 습식 박리 기술과 같은 폐액 처리 문제가 발생하지 않아 친환경적이며, 대면적 분야에도 적용 가능한 소자 또는 패턴의 박리 방법 제공을 다른 목적으로 한다.
아울러, 형성된 소자 또는 패턴의 특성이 그대로 유지될 수 있는 소자 또는 패턴의 박리 방법 제공을 또 다른 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 소자 또는 패턴의 박리 방법은 상기 목적을 달성하기 위하여, 기판을 준비하는 단계; 상기 기판상에 희생층을 증착하는 단계; 상기 희생층상에 소자 또는 패턴을 형성하는 단계; 및 상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계;를 포함한다.
바람직하게는 상기 기판은 유리기판 또는 실리콘 웨이퍼를 이용하며, 상기 희생층은 금속산화물인 산화아연계 물질을 이용한다.
바람직하게는 상기 희생층은 스퍼터링(sputtering) 방식에 의해 증착되는 것을 특징으로 하며, 이때, 상기 희생층은 기판온도 200℃이하에서 증착되거나, 7mtorr 이상의 공정압력 및 기판온도 300℃이하에서 증착된다.
바람직하게는 상기 건식 기상 식각을 위한 에천트(etchant)로 헥사플루오로아세틸아세톤(Hexafluoroacethylacetone)을 이용한다.
바람직하게는 상기 건식 기상 식각의 공정온도는 250~400℃인 것을 특징으로 한다.
바람직하게는 상기 소자 또는 패턴 형성 단계 이후, 상기 소자 또는 패턴이 식각되는 것을 방지하기 위하여 상기 소자 또는 패턴 상에 보호층 형성하는 단계를 더 포함한다.
바람직하게는 상기 보호층 형성 단계:는 상기 소자 또는 패턴 상에 포토레지스트층을 형성하는 단계; 및 상기 포토레지스트층을 노광하는 단계;를 포함한다.
본 발명은 다음과 같은 우수한 효과를 가진다.
먼저, 본 발명에 따른 소자 또는 패턴의 박리방법은 공정이 단순하고 비용이 저렴하면서도 공정의 재연성이 우수한 효과가 있다.
또한, 습식 박리 기술과 같은 폐액 처리 문제가 발생하지 않아 친환경적이며, 대면적 분야에도 적용 가능하다.
아울러, 형성된 소자 또는 패턴의 특성이 그대로 유지될 수 있는 우수한 효과가 있다.
도 1 은 본 발명의 일실시 예에 따른 소자 또는 패턴 박리방법의 전체 공정도다.
도 2 는 기판온도 200℃ 이상, 공정압력 5mtorr이하에서 증착된 희생층의 식각 전·후의 SEM사진이다.
도 3 은 기판온도 250℃, 공정압력 7mtorr의 공정조건에서 증착된 희생층의 식각 전·후의 SEM 사진이다.
도 4 는 식각 공정온도에 따른 희생층의 식각 속도를 나타내는 도다.
도 5 내지 도 7 은 각각의 식각 조건에 따른 희생층의 식각 상태를 보여주는 SEM사진이다.
본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있는데 이 경우에는 단순한 용어의 명칭이 아닌 발명의 상세한 설명 부분에 기재되거나 사용된 의미를 고려하여 그 의미가 파악되어야 할 것이다.
이하, 첨부한 도면에 도시된 바람직한 실시 예들을 참조하여 본 발명의 기술적 구성을 상세하게 설명한다.
먼저, 도 1 은 본 발명의 일실시 예에 따른 소자 또는 패턴 박리방법의 전체 공정도다.
도 1을 참조하면, 본 발명에 따른 소자 또는 패턴의 박리방법은 기판을 준비하는 단계(S100), 상기 기판상에 희생층을 증착하는 단계(S200), 상기 희생층상에 소자 또는 패턴을 형성하는 단계(S300) 및 상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계(S400)를 포함할 수 있다.
이때, 상기 기판을 준비하는 단계(S100)에 있어서, 상기 기판은 고성능 소자 또는 패턴을 위한 고온공정이 가능한 소재이면 족하고, 그 종류에 있어서 크게 제한되지 않으나, 본 발명의 일실시 예에 있어서는 유리기판 또는 실리콘 웨이퍼를 이용하였다.
또한, 상기 기판은 상기 기판상에 존재하는 불순물 등을 제거하기 위한 전처리 공정으로 세정공정이 수행된 기판을 이용하였다.
다음으로 상기 기판상에 희생층을 증착하는 단계(S200)로, 상기 희생층이라 함은 후술할 건식 기상 식각에 의해 식각되어 제거되는 층을 의미한다.
상기 희생층은 상기 건식 기상 식각에 의해 식각될 수 있는 다양한 재료 특히, 금속산화물 이용할 수 있으나, 본 발명의 일실시 예에 있어서는 ZnO, Al이 도핑된 ZnO, Ga이 도핑된 ZnO 등을 포함하는 산화아연계 물질을 이용하였다.
아울러, 상기 희생층은 실리콘 또는 실리콘 옥사이드로 이루어질 수도 있다.
본 발명의 가장 바람직한 실시 예에 있어서는 상기 희생층은 ZnO을 이용하였다.
한편, 상기 희생층을 상기 기판상에 증착함에 있어서, 다양한 방식 또는 방법을 이용할 수 있으나, 본 발명의 일실시 예에 있어서, 상기 희생층의 증착은 스퍼터링(sputtering)방법을 이용하여 상기 기판상에 증착하였다.
이때, 상기 희생층은 다양한 공정조건에서 증착 가능하나, 본 발명의 바람직한 실시 예에 있어서는 기판온도 200℃이하에서 별도의 공정압력 조건 없이 수행되거나, 7mtorr이상의 공정압력 및 300℃이상의 기판온도 조건에서 수행되는 것이 바람직하다.
이는 기판온도 200℃ 이상, 공정압력 5mtorr이하에서 증착된 상기 희생층은 상기 희생층의 치밀한 박막구조로 인하여 본 발명에 따른 식각 공정에 의해 식각이 원활하게 이루어지지 않기 때문이다.
기판온도 200℃ 이상, 공정압력 5mtorr이하에서 증착된 상기 희생층의 식각 전·후의 SEM 사진인 도 2를 참조하면 더욱 자명하게 알 수 있다.
도 2를 참조하면, 상기 공정조건에서 증착된 상기 희생층은 본 발명에 따른 건식 기상 식각에 의해 거의 식각이 이루어지지 않음을 알 수 있다.
이에 비해, 기판온도 250℃, 공정압력 7mtorr의 공정조건에서 증착된 희생층의 식각 전·후의 SEM 사진인 도 3을 참조하면, 식각률 200nm/min으로 균일하게 상기 희생층이 식각됨을 알 수 있다.
다음으로, 상기 희생층상에 소자 또는 패턴을 형성하는 단계(S300)로 상기 소자 또는 패턴은 필요로 하는 다양한 소자 또는 패턴이 형성될 수 있으며, 그 종류 또는 패턴의 형성방법에 있어서는 크게 제한되지 않는다.
다만, 본 발명의 일실시 예로 Ti패턴을 형성하였으며, 이에 대한 패턴의 형성단계는 다음과 같다.
먼저, 상기 희생층상에 PR층을 코팅한다.
이때, PR층은 스핀 코터(Spin Coater)를 이용하여 80℃에서 5분 동안 수행하여 코팅하였다.
다음으로 상기 PR층을 리소그래피 공정을 통해 부분적으로 제거한 후, Ti를 스퍼터링(Sputtering)을 통해 증착하였으며, 아세톤(Acetone)을 이용하여 상기 PR층을 완전히 제거한 후 최종적으로 Ti패턴을 형성하였다.
마지막으로, 상기 희생층을 식각하여 상기 패턴을 상기 기판으로부터 박리하는 단계(S400)로, 이때, 상기 식각은 건식 기상 식각을 이용하였다.
본 발명의 일실시 예에 따른 상기 건식 기상 식각은 다음과 같은 단계를 통해 수행하였다.
먼저, 식각하고자 하는 샘플을 건식 기상 식각 장치에 구비된 챔버 내부에 장착하고 진공 배기하는 단계, 상기 장치에 구비된 히터를 이용하여 공정분위기 온도 및 상기 샘플을 가열하는 단계, 상기 샘플 및 진공 챔버의 분위기 온도를 원하는 온도 값으로 유지하는 단계, 에천트(etchant)용액을 기화시켜 챔버 내부로 공급하는 단계, 일정 진공도를 유지하며 상기 희생층을 식각하는 단계, 식각 공정 수행 후, 에천트의 공급을 차단하고 챔버를 퍼지(Purge)하는 단계 및 상기 챔버 내부의 진공을 파기하고 샘플을 인출하는 단계로 이루어져 있다.
이때, 상기 에천트로는 헥사플루오로아세틸아세톤(Hexa fluoro acethyl acetone)을 포함하는 다양한 에천트를 이용하여 건식 기상 식각을 수행하였다.
다만, 상기 희생층이 실리콘으로 이루어진 경우, 에천트로 XeF2를 사용하는 것이 바람직하며, 상기 희생층이 실리콘 옥사이드로 이루어진 경우 HF를 에천트로 사용하는 것이 바람직하다.
또한, 상기 헥사플루오로아세틸아세톤(Hexa fluoro acethyl acetone)을 에천트로 이용하여 상기 건식 기상 식각을 수행할 시, 다양한 공정온도에서 식각이 가능하나, 본 발명의 바람직한 실시 예에 있어서, 상기 공정온도는 250~400℃에서 수행하였다.
이와 관련하여, 식각 공정온도에 따른 희생층의 식각 속도를 나타내는 도 4를 참조하여 설명하면, 100℃이상에서 상기 희생층의 식각이 이루어지지만 250℃ 이하에서는 상기 희생층의 식각 속도가 너무 느려서 상업적으로 이용하기 어려우며, 특히, 400℃이상에서는 상기 에천트(헥사플루오로아세틸아세톤:Hexa fluoro acethyl acetone)가 열 분해되어 식각이 어렵기 때문이다.
한편, 도 5 내지 도 7 은 각각의 식각 조건에 따른 상기 희생층의 식각 상태를 보여주는 SEM사진이다.
도 5 내지 도 7을 참조하면, 본 발명의 일실시 예에 따른 산화아연계 희생층과 에천트로 헥사플루오로아세틸아세톤(Hexa fluoro acethyl acetone)용액을 기화시켜 식각하는 건식 기상 식각 공정을 통해 상기 소자 또는 패턴의 박리공정이 원활하게 수행됨을 알 수 있다.
한편, 본 발명에 따른 소자 또는 패턴의 박리방법은 상기 소자 또는 패턴 형성단계(S300) 이후, 상기 소자 또는 패턴이 상술한 건식 기상 식각을 통해 식각되는 것을 방지하기 위한 보호층 형성단계를 포함한다.
상기 보호층은 본 발명에 따라 형성되는 소자 또는 패턴이 다양한 관계로, 상기 희생층상에 형성되는 상기 소자 또는 패턴이 상기 에천트에 의해 상기 희생층과 함께 식각 될 수 있기 때문에 상기 소자 또는 패턴을 보호하기 위함이다.
이를 위해 상기 보호층은 다양한 방법 및 수단을 통해 형성될 수 있으나, 본 발명의 바람직한 실시 예에 있어서는 상기 소자 또는 패턴 상에 포토레지스트층을 형성하는 단계 및 상기 포토레지스트층을 노광하는 단계를 통해 형성된다.
이상에서 살펴본 바와 같이 본 발명은 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다 할 것이다.

Claims (9)

  1. 기판을 준비하는 단계;
    상기 기판상에 희생층을 증착하는 단계;
    상기 희생층상에 소자 또는 패턴을 형성하는 단계; 및
    상기 희생층을 건식 기상 식각하여 상기 소자 또는 패턴을 박리하는 단계;를 포함하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  2. 제 1 항에 있어서,
    상기 기판은 유리기판 또는 실리콘 웨이퍼를 이용하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  3. 제 1 항에 있어서,
    상기 희생층은 산화아연계 물질을 이용하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  4. 제 1 항에 있어서,
    상기 희생층은 스퍼터링(sputtering) 방식에 의해 증착되는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  5. 제 4 항에 있어서,
    상기 희생층은 기판온도 200℃이하에서 증착되거나, 7mtorr 이상의 공정압력 및 기판온도 300℃이하에서 증착되는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  6. 제 1 항에 있어서,
    상기 건식 기상 식각을 위한 에천트(etchant)로 헥사플루오로아세틸아세톤(Hexafluoroacethylacetone)을 이용하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  7. 제 1 항 또는 제 6 항에 있어서,
    상기 건식 기상 식각의 공정온도는 250~400℃인 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  8. 제 1 항에 있어서,
    상기 소자 또는 패턴 형성 단계 이후, 상기 소자 또는 패턴이 식각되는 것을 방지하기 위하여 상기 소자 또는 패턴 상에 보호층 형성하는 단계를 더 포함하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
  9. 제 8 항에 있어서,
    상기 보호층 형성 단계:는
    상기 소자 또는 패턴 상에 포토레지스트층을 형성하는 단계; 및
    상기 포토레지스트층을 노광하는 단계;를 포함하는 것을 특징으로 하는 소자 또는 패턴의 박리방법.
KR1020100029091A 2010-03-31 2010-03-31 소자 또는 패턴의 박리방법 KR101168685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100029091A KR101168685B1 (ko) 2010-03-31 2010-03-31 소자 또는 패턴의 박리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029091A KR101168685B1 (ko) 2010-03-31 2010-03-31 소자 또는 패턴의 박리방법

Publications (2)

Publication Number Publication Date
KR20110109388A true KR20110109388A (ko) 2011-10-06
KR101168685B1 KR101168685B1 (ko) 2012-07-30

Family

ID=45026625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029091A KR101168685B1 (ko) 2010-03-31 2010-03-31 소자 또는 패턴의 박리방법

Country Status (1)

Country Link
KR (1) KR101168685B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102056368B1 (ko) 2013-03-26 2019-12-17 삼성디스플레이 주식회사 플렉서블 표시 장치의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045900B2 (ja) * 2007-05-17 2012-10-10 セイコーエプソン株式会社 電子部品の製造方法
JP4721017B2 (ja) * 2008-04-07 2011-07-13 ソニー株式会社 半導体デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Also Published As

Publication number Publication date
KR101168685B1 (ko) 2012-07-30

Similar Documents

Publication Publication Date Title
JP2008042067A5 (ko)
JP2011520242A5 (ko)
CN103606514B (zh) 基于GaN衬底CVD外延生长石墨烯的化学腐蚀转移方法
WO2008069057A2 (en) Etching amorphous semiconductor oxides with alkaline etchant solution
CN109103072B (zh) 一种大面积单层及少层二硫化钼薄膜的转移方法
US20060091499A1 (en) ALD ZnO seed layer for deposition of ZnO nanostructures on a silicon substrate
JP2009253268A (ja) 基板構造及びその形成方法
TWI655327B (zh) 製造部分獨立式二維晶體薄膜之方法及包括該薄膜之裝置
TWI818439B (zh) 用於製造經改善的石墨烯基板的方法及其應用
TW201021124A (en) Passivation of etched semiconductor structures
CN108281357A (zh) 基于Al2O3介质栅衬底制备二维材料场效应管的方法
KR101168685B1 (ko) 소자 또는 패턴의 박리방법
US9660185B2 (en) Pattern fortification for HDD bit patterned media pattern transfer
WO2019104728A1 (zh) 自牺牲支撑层辅助的石墨烯转移方法及石墨烯
KR102024463B1 (ko) 전이금속칼코겐 화합물의 대면적 전사 방법
KR101090398B1 (ko) 습식 식각을 통해 기판 상에 선택적으로 패터닝된 산화아연 나노선의 제조방법
US6589337B2 (en) Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas
WO2017096626A1 (zh) 一种在石墨烯表面形成栅介质层及制备晶体管的方法
CN113066905A (zh) 一种通过光刻技术制备硒化铟光电探测器的方法
KR20110139892A (ko) 유기 박막소자의 패시베이션 방법 및 그에 따른 디스플레이 패널 모듈
CN114604865A (zh) 石墨烯纳米带复合结构及其制备方法
JP2006228963A (ja) 半導体ウエハの製造方法
TW200425326A (en) Method of removing silicon oxide from a surface of a substrate
KR102564206B1 (ko) 표면에너지 조절층을 이용한 플렉서블 금속 필름의 제조 방법
JP5568758B2 (ja) 酸化アルミニウム薄膜の剥離法及びデバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150513

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160615

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee