TW202246175A - 用於製造經改善的石墨烯基板的方法及其應用 - Google Patents

用於製造經改善的石墨烯基板的方法及其應用 Download PDF

Info

Publication number
TW202246175A
TW202246175A TW111105577A TW111105577A TW202246175A TW 202246175 A TW202246175 A TW 202246175A TW 111105577 A TW111105577 A TW 111105577A TW 111105577 A TW111105577 A TW 111105577A TW 202246175 A TW202246175 A TW 202246175A
Authority
TW
Taiwan
Prior art keywords
contact
layer
insulating layer
graphene
multilayer structure
Prior art date
Application number
TW111105577A
Other languages
English (en)
Other versions
TWI818439B (zh
Inventor
艾弗 圭奈
賽巴斯汀 狄克森
潔思普莉 凱因特
湯瑪士詹姆斯 巴德柯克
羅斯馬修 葛里芬
Original Assignee
英商佩拉葛拉夫有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商佩拉葛拉夫有限公司 filed Critical 英商佩拉葛拉夫有限公司
Publication of TW202246175A publication Critical patent/TW202246175A/zh
Application granted granted Critical
Publication of TWI818439B publication Critical patent/TWI818439B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/761—Biomolecules or bio-macromolecules, e.g. proteins, chlorophyl, lipids or enzymes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種用於製造電子裝置前驅物的方法(100)，該方法包含：(i)提供具有生長表面(205)的矽晶圓(200)；(ii)在生長表面(205)上形成(105)具有1 nm至10 μm、較佳2 nm至1 μm的厚度的絕緣層(210)；(iii)在絕緣層(210)上形成(110)石墨烯單層或多層結構(215)；(iv)視情況在石墨烯單層或多層結構(215)上形成(115、120)一或多個進一步層(220)及/或電觸點(225、230)；(v)在石墨烯單層或多層結構(215)以及任意進一步層(115)及/或電觸點(225,230)上方形成(125)聚合物塗佈層(235)；(vi)藉由用蝕刻劑蝕刻來減薄(130)矽晶圓(200)、或移除矽晶圓(200)以提供絕緣層(210)的經曝光表面，其中矽晶圓(200)在蝕刻之前視情況經受研磨步驟；及(vii)視情況溶解掉(135)聚合物塗佈層(235)；其中絕緣層(210)及聚合物塗佈層(235)耐蝕刻劑的蝕刻。

Description

用於製造經改善的石墨烯基板的方法及其應用
本發明提供一種用於製造電子裝置前驅物的方法。詳言之，包含在絕緣層上形成石墨烯的方法，絕緣層本身形成於矽晶圓上。方法進一步包含減薄或移除矽，從而提供薄的基於石墨烯的電子裝置前驅物。本發明亦提供可藉由這一方法獲得的電子裝置前驅物及導電基板。本發明亦提供包括發光或光敏感裝置、電容器、穿隧電晶體、生物感測器及霍爾感測器裝置的裝置，以及包含此類裝置的電子電路。
二維(two-dimensional，2D)材料，特別是石墨烯，係目前全世界激烈研究及開發的重點。2D材料已證明具有非凡的性質，無論在理論上及實踐中，這導致大量採用此類材料的產品，其中包括塗層、電池及感測器，僅舉幾例。石墨烯最為突出，且正在研究用於一系列潛在的應用。最引人注目的係石墨烯在電子裝置及其組成部件中之使用，包括電晶體、二極體、LED、光伏打電池、霍爾效應感測器、電流感測器、生物感測器及類似者。
因此，在先前技術中，有種類繁多的已知的電子裝置，其整合石墨烯層結構(單層或多層石墨烯)及/或其他2D材料作為用於在此類裝置中提供優於早期裝置及電子產品之改善的關鍵材料。這包括經由使用更薄及更輕的材料(可產生可撓式電子產品)進行結構改善、以及性能改善，諸如改善導電性及導熱性，導致更大的操作效率，在某些情況下係透明的或基本透明的。
WO 2017/029470揭示用於生產二維材料的方法，其內容藉由引用併入本文中。WO 2017/029470的方法提供二維材料，特別是石墨烯，具有許多有利特徵，包括：非常好的晶體品質；大的材料顆粒大小；最小的材料缺陷；大的片材大小；及自支撐。可使用氣相磊晶(vapour phase epitaxy，VPE)系統及金屬有機化學氣相沉積(metal-organic chemical vapour deposition，MOCVD)反應器來執行WO 2017/029470的方法。
在更薄、更輕的電子裝置之開發期間，發明者發現，在越來越薄的基板上形成石墨烯存在問題。這在使用WO 2017/029470中揭示的方法時尤其如此，因為在形成石墨烯所需的條件下，較薄的基板/晶圓會彎曲。此外，非常薄的基板(奈米厚度，諸如1 nm至1 μm)不夠堅固，特別是直徑大於2吋(5 cm)、及大於6吋(15 cm)的基板。這排除了商業生產所需的多種電子裝置前驅物及裝置的製造規模之擴大。
雖然本領域已知的技術可在半導體裝置製造期間減小基板厚度，但發明者發現，此類技術不能可靠地用於減小其上具有諸如石墨烯的2D材料的基板之厚度而不導致材料的損壞或污染。儘管基於石墨烯的裝置具有巨大的潛力，但石墨烯對污染特別敏感，諸如由大氣污染物或蝕刻/減薄製程中使用的化學品(亦稱為「晶圓回磨」、「晶圓減薄」或「回磨」)的摻雜。此外，由於前述的經減薄晶圓的穩健性問題，減薄至小於50 μm的晶圓厚度可能係一挑戰。
US 2014/017883 A1揭示一種用於製造碳層的系統及方法。在一個實施例中，方法包含在基板(基板包含碳)上沉積第一金屬層、磊晶生長矽化物，這包含在矽化物上方形成碳層。
本領域仍然需要用於電子裝置的前驅物，其為待併入其中的最終電子裝置提供薄的基於石墨烯的支撐。因此，仍然需要包含薄石墨烯支撐的此類電子裝置。
本發明的目的係提供用於製造電子裝置前驅物的方法，以及可藉由此類方法獲得的電子裝置前驅物，此類方法克服、或顯著減少與先前技術相關聯的各種問題，或至少提供商業上有用的替代方案。
因此，根據本發明的第一態樣，提供一種用於製造電子裝置前驅物的方法，該方法包含： (i) 提供具有生長表面的矽晶圓； (ii) 在生長表面上形成具有1 nm至10 μm、較佳2 nm至1 μm的厚度的絕緣層； (iii) 在絕緣層上形成石墨烯單層或多層結構； (iv) 視情況在石墨烯單層或多層結構上形成一或多個進一步層及/或電觸點； (v) 在石墨烯單層或多層結構以及任意進一步層及/或電觸點上方形成聚合物塗佈層； (vi) 藉由用蝕刻劑蝕刻來減薄矽晶圓、或移除矽晶圓以提供絕緣層的經曝光表面，其中矽晶圓在蝕刻之前視情況經受研磨步驟；及 (vii) 視情況溶解掉聚合物塗佈層； 其中絕緣層及聚合物塗佈層耐蝕刻劑的蝕刻。
現在將進一步描述本發明。在以下段落中，將更詳細地定義本發明的不同態樣/實施例。如此定義的各個態樣/實施例可與任何其他態樣/實施例或多個態樣/實施例組合，除非明確指示相反的情況。詳言之，指示為較佳或有利的任何特徵可與指示為較佳或有利的任何其他特徵或多個特徵組合。
如上所述，本發明提供一種製造電子裝置前驅物的方法。電子裝置前驅物意指能夠用於製造電子裝置(諸如藉由形成或移除進一步層)的組件。電子裝置係一種可隨後安裝至電氣或電子電路中的裝置，通常藉由導線接合至進一步電路系統中，或藉由本領域已知的其他方法，諸如使用「倒裝晶片」式焊料凸塊進行焊接。因此，當電子裝置安裝於電子電路中並提供電流至裝置時，電子裝置係一運作裝置。前驅物在可用作裝置之前需要進一步的處理步驟。
方法包含提供具有生長表面的矽晶圓的第一步驟。術語晶圓及基板可互換使用，且熟習半導體裝置製造領域之技術者可很好地理解。生長表面通常係晶圓的基本平坦表面。本發明利用矽晶圓來製造電子裝置前驅物。發明者已發現，有利地，對於普通矽晶圓係眾所周知的慣用減薄技術可與本文所述的額外步驟一起使用，以提供薄的電子裝置前驅物及後續裝置，而不會污染或損壞石墨烯。藉由減薄及/或移除矽晶圓，發明者發現這提供了一個重要優勢，即，其減少裝置中將在使用期間截留熱量的熱絕緣材料的數量。這對於裝置在諸如高於50℃的加熱環境(或位於產生熱量的其他組件附近)中使用的應用尤其有利。舉例而言，裝置因此適於緊密近接於其他電子電路系統使用，或作為發動機中的組件使用。在改善裝置的熱質量時，石墨烯層結構的電子性質不容易出現偏差，從而改善裝置品質及壽命，並減少重新校準之需要。
較佳地，矽晶圓具有至少200微米、且更佳300微米到2 mm的蝕刻前厚度(即，在形成絕緣層之前)。發明者發現，直接形成於薄基板/晶圓上的石墨烯的品質及均勻性可因形成期間晶圓彎曲而受到影響。這在200微米以下尤為明顯。然而，矽晶圓越厚，需要移除的材料就越多。本文描述的方法允許使用犧牲矽晶圓生長具有所需厚度的所需絕緣層。較佳晶圓係具有500微米至1.2 mm之間厚度的晶圓，因為這些晶圓易於以低成本獲得，且不會因晶圓彎曲而導致過度的石墨烯生長問題。
發明者發現，藉由將石墨烯封裝於薄絕緣層與聚合物塗佈層之間，矽可減薄或完全移除，從而留下薄的電子裝置前驅物，用於裝置製造中使用。發明者已發現，可在基本犧牲的矽晶圓的生長表面上形成所需厚度(預期電子裝置所需)的薄絕緣層。因此，方法包含在生長表面上形成絕緣層的步驟，絕緣層具有1 nm至10 μm的厚度。較佳地，絕緣層具有2 nm至1 μm、甚至更佳2 nm至500 nm的厚度。在一些實施例中，諸如針對非常高速的應用，可較佳5 nm至1 μm、較佳5 nm至500 nm的厚度。
較佳地，絕緣層足夠薄，從而係透明的。這在本文所述的實施例中尤其較佳，本文所述的實施例中前驅物用於發光或光敏感裝置。本文中使用的透明意謂400 nm至700 nm範圍內的光頻率下大於90%的透射率，300 nm至800 nm範圍內較佳大於90%。
較佳絕緣層包含氮化矽(Si 3N 4)、二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、氧化鋁鎵(AGO)、二氧化鉿(HfO 2)、二氧化鋯(ZrO 2)、釔穩定鉿(YSH)、釔穩定氧化鋯(YSZ)、鋁酸鎂(MgAl 2O 4)、正鋁酸釔(YAlO 3)、鈦酸鍶(SrTiO 3)、氧化鋅(ZnO)、氧化鈰(Ce 2O 3)、氧化鈧(Sc 2O 3)、氧化鉺(Er 2O 3)、二氟化鎂(MgF 2)、二氟化鈣(CaF 2)、二氟化鍶(SrF 2)、二氟化鋇(BaF 2)、三氟化鈧(ScF 3)、六方氮化硼(h-BN)、立方氮化硼(c-BN)及/或III/V半導體，諸如氮化鋁(AIN)及氮化鎵(GaN)。較佳地，絕緣層包含選自由Al 2O 3、AIN、h-BN、c-BN、ZnO、HfO 2、SiO 2及SiN x組成的群組的材料。如本文所述，此類材料尤其係較佳的，因為其通常耐蝕刻矽晶圓的蝕刻劑，從而允許矽晶圓減薄或完全移除。由於成本、耐蝕刻性及易用性之間的平衡，Al 2O 3、h-BN及HfO 2係最佳的。
絕緣層可藉由原子層沉積、物理氣相沉積(諸如電子束沉積或熱蒸發)、化學氣相沉積、電漿增強化學氣相沉積或金屬有機化學氣相沉積形成。舉例而言，絕緣層藉由原子層沉積(atomic layer deposition，ALD)形成。ALD係本領域已知的技術，包含至少兩種前驅物以順序、自限制方式的反應。分離前驅物的重複循環允許薄膜/層以共形方式生長(即，整個基板上的厚度均勻)、並由於逐層生長機制而成長至可控厚度。
較佳地，絕緣層藉由無水製程形成。發明者發現，尤其針對Al 2O 3，生長方法可影響在其上形成的石墨烯的品質。舉例而言，若使用水(H 2O)及三甲基鋁(TMAI)執行ALD以形成Al 2O 3，則ALD層中總會有一些截留的水，當在MOCVD反應器中加熱以生長石墨烯時，這些水會導致氣穴膨脹。然而，發明者發現，若使用氧(O 2)或臭氧(O 3)、及TMAI執行ALD以形成Al 2O 3，則不會出現此類問題。類似地，ALD較佳為無氨(NH 3)製程。
在絕緣層上形成石墨烯單層或多層結構的後續步驟可藉由本領域慣用的任何方法達成，諸如藉由WO 2017/029470中揭示的方法(可簡單地稱為藉由VPE、CVD或MOCVD)。所謂形成，其旨在意謂步驟期間直接在絕緣層上合成及生產石墨烯。這同樣適用於本文所述的在方法期間形成的其他層。
因此，石墨烯較佳藉由MOCVD或CVD形成，及/或形成石墨烯的步驟包含： 在反應腔室中經加熱承熱器上提供其上具有絕緣層的矽晶圓，反應腔室具有複數個冷卻入口，冷卻入口經配置，使得在使用中入口分佈於晶圓上且與基板具有恆定間距； 將包含含碳前驅物化合物的氣流經由入口供應至反應腔室中，從而分解前驅物化合物並在絕緣層上形成石墨烯， 其中入口冷卻至低於100℃，並將承熱器加熱至超過前驅物分解溫度至少50℃的溫度。
本文使用的術語「石墨烯」係指石墨烯單層或多層結構。石墨烯單層係單片石墨烯，在許多實施例中尤其較佳。單個層的或單層石墨烯具有獨特的電子性質，因為其係零帶隙半導體(即，半金屬)，其中費米能階的態密度為零，且位於價帶頂部與傳導帶底部的交切點(形成狄拉克錐)處。由於狄拉克點附近的態密度低，費米能階的移動對電荷轉移至這種原始石墨烯特別敏感。舉例而言，電子結構亦會產生例如量子霍爾效應。多層石墨烯結構包含2個或2個以上石墨烯片材或層，但可係較佳的，因為多層石墨烯提供更大的導熱性及導電性以及在一些實施例中可能係理想的帶隙。多層石墨烯通常由2至10層石墨烯片材組成，較佳2至5層且最佳2或3層石墨烯。
方法進一步包含在石墨烯單層或多層結構以及任何進一步層及/或電觸點上方形成聚合物塗佈層。發明者發現，可在整個經曝光石墨烯上方形成聚合物塗佈層，以在蝕刻矽晶圓的步驟期間保護石墨烯。聚合物塗佈層亦在移除矽晶圓期間對電子裝置前驅物提供機械強度及剛度。因此，在晶圓減薄之後，方法視情況包含溶解掉聚合物塗佈層。發明者發現，聚合物塗佈層可用於保護石墨烯，從而允許矽晶圓減薄。本文所用的聚合物塗佈層係指有機聚合物塗佈層，較佳包含聚乙烯、聚四氟乙烯或聚丙烯、較佳HDPE的塗佈層。較佳地，聚合物塗佈層由聚合物及本文所述的任何可選摻雜劑組成(例如，由HDPE及任何可選摻雜劑組成)。最終電子裝置前驅物接著可用於裝置製造，視情況，其中聚合物塗佈層溶解以重新曝光石墨烯表面，用於進一步層的沉積。
較佳聚合物塗佈層具有100微米至2 mm、更佳200微米至1 mm的厚度。由於減薄晶圓的方法可因所得晶圓的薄度而產生問題，故提供更厚的聚合物層可提供更容易處理塗佈層結構的方法。
HDPE尤其係較佳的，因為其具有高耐蝕刻性，且非常便宜並易於獲得。HDPE亦可容易地溶解，使下伏石墨烯及/或進一步層經曝光。
在一個實施例中，聚合物塗佈層直接形成於石墨烯單層或多層結構上，且聚合物塗佈層包含聚合物及摻雜劑。在本實施例中，聚合物在石墨烯上具有第一摻雜效應，而摻雜劑在石墨烯上具有相反且基本相等的第二摻雜效應。發明者發現，聚合物塗佈層在形成時可能不可避免地摻雜石墨烯。為了保持石墨烯的特定摻雜位準，特別是當需要電荷中性且電荷載流子濃度小於5x10 11cm -2、較佳小於2x10 11cm -2時，可包括摻雜劑以抵消聚合物材料的摻雜效應。舉例而言，當石墨烯與HDPE直接接觸時，石墨烯經n型摻雜，且可使用諸如F 4TCNQ的反p型摻雜劑來保護及維持石墨烯的原始電荷載流子濃度。
儘管石墨烯具有摻雜的潛力，但發明者仍然發現，聚合物塗佈層的摻雜遠低於在金屬基板上生長的石墨烯的摻雜位準。舉例而言，眾所周知的，高度均勻的石墨烯可生長於觸媒金屬基板，例如，銅箔上，但銅基板會導致不期望的高位準銅污染。此外，雖然已知會將銅基板自石墨烯蝕刻掉，但化學蝕刻劑會進一步污染石墨烯，從而最終限制石墨烯在電子裝置中的使用。因此，本文所述的方法不同於已知的轉移技術，藉由此類方法可獲得的產品亦不同。
視情況，在形成聚合物塗佈層之前及形成石墨烯之後，方法包含在石墨烯單層或多層結構上形成一或多個進一步層及/或電觸點。當製造如本文所述的特定電子裝置前驅物(諸如用於LED、霍爾感測器及生物感測器應用、以及諸如調變器及光電探測器的製造中之光子應用的前驅物)時，通常採用這一步驟。電觸點提供用於連接至電子電路的歐姆觸點。較佳地，觸點係本領域慣用的金屬觸點，較佳由鋁、鉻、金、鈦或其組合物形成。在一些實施例中，較佳透明觸點，氧化銦錫(ITO)尤其係可較佳的。在這些實施例中，進一步層可足以保護石墨烯免受聚合物摻雜，因此不需要摻雜劑。
在本發明的進一步實施例中，方法進一步包含預處理步驟，在此步驟中，在矽晶圓的生長表面上形成絕緣層之前，自矽晶圓的生長表面移除原生氧化物。較佳地，預處理步驟包含使生長表面在超過900℃的溫度下與氫氣流接觸以移除原生氧化物。這一步驟通常執行至少1分鐘、較佳至少5分鐘或至少10分鐘及/或最多30分鐘。較佳地，溫度大於1000℃及/或小於1150℃，這通常係矽開始回流的溫度。
清洗矽晶圓的生長表面尤其有利，因為這一步驟移除污染顆粒並移除原生氧化物，從而降低後續步驟中在其上形成的絕緣層形成有缺陷的風險。因此，可在矽生長表面上沉積高度共形的絕緣層，這係特別有利的，因為發明者已發現，當在MOCVD反應器中在其上形成石墨烯的步驟期間加熱至石墨烯生長溫度時，絕緣層中的缺陷可能會傳播，這有可能損壞石墨烯。
方法進一步包含藉由用蝕刻劑蝕刻來減薄矽晶圓、或移除矽晶圓以提供絕緣層的經曝光表面的步驟。這用於減薄矽晶圓。較佳地，蝕刻導致完全移除矽晶圓以曝光先前沉積於其上的絕緣層。如可理解的，蝕刻劑係適於蝕刻元素矽的物種或化學品，且絕緣層及聚合物塗佈層耐蝕刻劑的蝕刻。因此，發明者已發現，藉由在耐蝕刻絕緣層上提供石墨烯、並在其上形成耐蝕刻聚合物塗佈層、以及任何可選進一步層及/或觸點以封裝石墨烯，可移除矽基板，而不會污染或降解2D材料。
視情況，矽晶圓在蝕刻之前經受研磨步驟。從而矽晶圓自蝕刻前厚度減小至蝕刻後厚度。較佳地，減薄包含研磨步驟，以便移除蝕刻前與蝕刻後厚度之間差異的70%至99%、較佳80%至90%。剩下的30%至1%接著可用蝕刻劑化學移除。由於典型商業矽基板的厚度，研磨提供用於移除相對較大比例的矽的節能且簡單的方法。研磨係一種已知的製程(舉例而言，用於製造「貫穿矽通孔」)，且本領域已知的任何步驟可用於達成矽晶圓的研磨。舉例而言，可將臨時載體(諸如玻璃、石英或矽)接合至上表面，以便於研磨具有絕緣層的矽晶圓。接著可移除臨時載體。
較佳地，矽晶圓具有小於100微米、較佳小於50微米、更佳小於10微米的蝕刻後厚度。較佳地，矽晶圓的蝕刻後厚度(即，蝕刻及可選研磨之後)為蝕刻前厚度的0%至30%、較佳0%至10%。因此，可完全移除矽晶圓(基本0微米的厚度)。藉由將晶圓減薄至非常薄或完全移除，發明者發現電子裝置前驅物可係透明的。較佳地，矽減薄至在400 nm至700 nm範圍內的光頻率下大於90%透明、較佳在300 nm至800 nm範圍內大於90%。
在本發明的一個較佳實施例中，蝕刻劑為氫氟酸(HF)。HF可係氣態的或水態的，在蝕刻過程期間，為了安全及處理，較佳水態HF。HF係較佳的，因為其通常可用，且在蝕刻矽時高度有效。然而，HF在蝕刻廣泛多種材料(包括電子裝置製造領域中常見的材料)時亦高度有效。耐HF的適合材料同樣係眾所周知的，可將適當的耐HF聚合物如本文所述用於聚合物塗佈層。HPDE係用於聚合物塗佈層的一種特別較佳材料，其中HF用作蝕刻劑。
然而，在本發明的方法中可使用任何適合的矽蝕刻劑。與HF一起，其他蝕刻劑包括硝酸(HNO 3)、氫氧化鉀(KOH)、乙二胺鄰苯二酚(EDP)及四甲基氫氧化銨(TMAH)及其組合物。如應理解的，此類蝕刻劑可用於任何典型配方及溶劑(例如，水或諸如甲醇、乙醇或異丙醇的醇)。這一製程可稱為「濕式蝕刻」。
如本文所述，絕緣層及聚合物塗佈層耐蝕刻劑的蝕刻，以便允許矽晶圓藉由蝕刻劑減薄、且較佳地完全移除，同時保護封裝於其中的石墨烯。因此，絕緣層及聚合物塗佈層耐蝕刻劑的蝕刻係較佳的，使得在蝕刻條件下，矽的蝕刻速度以重量計至少快10倍、較佳至少100倍、更佳至少1000倍。較佳地，絕緣層及/或聚合物塗佈層具有小於10 mg/cm 2/天、較佳小於5 mg/cm 2/天的蝕刻速度。最佳地，絕緣層及聚合物塗佈層可在蝕刻條件下無限期地耐受。用於移除矽材料的適合蝕刻條件係本領域眾所周知的，並可根據需要進行調整。
如應理解的，本領域已知具有不同化學性質的各種矽蝕刻劑(例如，HF及HNO 3係高酸性的，而KOH及TMAH係高鹼性的)。因此，取決於所使用的蝕刻劑，可使用各種聚合物塗佈層。如本文所述，較佳聚乙烯、聚四氟乙烯或聚丙烯，因為其係常見且堅固的耐蝕刻材料，在石墨烯上的摻雜效應可忽略不計。如本文所述，由諸如Al 2O 3的陶瓷材料形成的絕緣層耐酸性蝕刻劑及鹼性蝕刻劑的蝕刻。
在較佳實施例中，方法提供複數個電子裝置前驅物，且其中方法進一步包含切粒矽晶圓的步驟(viii)。切粒矽晶圓的步驟可在減薄矽晶圓的步驟(vi)之前執行。因此，在本實施例中，方法涉及切粒或切割矽晶圓，以分離矽晶圓上單獨構造的組件(陣列)，同時切粒或切割穿過組件陣列上形成之通用聚合物塗佈層。在切粒之後，單獨電子裝置前驅物的矽晶圓可如本文所述經減薄。切粒可較佳地在步驟(vi)之後執行。當方法進一步包含溶解聚合物塗佈層的可選步驟(vii)時，切粒可在這一步驟之前或之後執行。因此，電子裝置前驅物陣列可經減薄以在整個陣列上一步移除矽晶圓。
較佳地，方法進一步包含在形成進一步層、觸點或聚合物塗佈層中之任意者之前，藉由雷射或電漿蝕刻(較佳氧電漿蝕刻)將石墨烯蝕刻成所需的形狀或組態。一個較佳實施例係用於霍爾感測器的霍爾棒組態，較佳十字形狀。然而，對於特定的最終裝置，可根據需要蝕刻任何其他形狀，諸如用於電晶體的矩形。因此，形成於絕緣層上的石墨烯可經蝕刻，以形成複數個(一個陣列)石墨烯部分，從中可構造複數個電子裝置前驅物。
較佳地，形成絕緣層的步驟在CVD或MOCVD反應腔室中執行，且此後形成石墨烯及可選進一步層(多個)亦在相同的反應腔室中執行係較佳的，從而降低製造製程的複雜性。
電子裝置前驅物適用於本文所述的多種不同的特定電子裝置。因此，電子裝置前驅物較佳為光敏感或發光裝置前驅物、生物感測器裝置前驅物、電晶體裝置前驅物、電容器裝置前驅物及霍爾感測器裝置前驅物中之一者。
在其中電子裝置前驅物係光敏感或發光裝置前驅物的較佳實施例中，絕緣層具有小於10 nm的厚度，且在本文所述的方法中移除或減薄矽晶圓至小於10 nm。因此，方法進一步包含在石墨烯單層或多層結構的第一部分上形成光敏感或發光結構(即，形成進一步層)，並在同一步驟中在光敏感或發光結構上進一步形成第一觸點。此外，方法包含形成第二觸點： (a) 在減薄或移除矽之後的絕緣層的經曝光表面上；或 (b) 在形成光敏感或發光結構及第一觸點的步驟期間，在石墨烯單層或多層結構的第二部分上；或 (c) 在溶解聚合物塗佈層之後，在石墨烯單層或多層結構的第二部分上。
方法係尤其有利的，因為這允許形成包含光學透明基板的裝置前驅物，這允許光自發光裝置(例如，LED)或進入光敏感裝置(例如，太陽能電池)的有效透射。光敏感及發光結構在本領域中係眾所周知的，且在製造這一裝置前驅物的方法中可使用任何光敏感及發光結構。舉例而言，LED結構可包含n型及p型GaN層，且可進一步包含其間的複數個InGaN/GaN多量子井。一種OLED結構可包含電洞傳輸層上的發射層上的電子傳輸層。
第一觸點設置成與發光或光敏感結構直接接觸。裝置前驅物的第二觸點可設置於石墨烯上或經曝光絕緣層的背面上。因此，觸點可形成於石墨烯上，與其他層及第一觸點一起，且因此在形成聚合物塗佈層之前。或者，第二觸點可在形成聚合物塗佈層並移除矽基板以曝光絕緣層之後形成於絕緣層上。最後，可替代地在移除矽並溶解聚合物塗佈層之後提供觸點，但仍然在石墨烯上的第二部分上形成與其中第二觸點與進一步層一起形成的裝置前驅物相同的裝置前驅物。
較佳地，第二觸點在移除矽晶圓之後在絕緣層的經曝光表面上形成，且第三觸點在石墨烯單層或多層結構的第二部分上形成，或在形成光敏感或發光結構及第一觸點的步驟期間，或在溶解聚合物塗佈層之後。這三個觸點亦可稱為本領域已知的源極閘極及汲極觸點。在本實施例中，絕緣層背面上的第二觸點用作閘極觸點，且較佳直接與進一步層相對。這一實施例特別有利，因為非常薄的絕緣層允許有效調變穿過石墨烯的電流，因此特別適合於發光裝置。方法允許製造具有電晶體組態、同時亦具有光學透射性的發光裝置前驅物。方法允許形成非常小的監視器像素。
較佳地，第二觸點係透明的，或與絕緣層的經曝光表面的發光或光接收區相鄰配置。這使得離開或進入裝置的光線最大化。諸如母線的適合配置、及觸點的框架式配置(即，使得觸點繞發光或光敏感結構的周邊(在絕緣層的任一側上)配置)在本領域中係眾所周知的。
在一個較佳實施例中，電子裝置前驅物係OLED，且不執行溶解聚合物塗佈層的步驟。有利地可保留聚合物塗佈層，以保護OLED的敏感有機組分，否則這些敏感有機組分亦可能由溶解聚合物塗佈層所需的溶劑損壞。
在另一較佳實施例中，電子裝置前驅物係生物感測器裝置前驅物。用於製造生物感測器裝置前驅物的方法要求在本文所述的石墨烯單層或多層結構上直接形成聚合物塗佈層。此外，聚合物塗佈層包含聚合物及摻雜劑，且聚合物在石墨烯上具有第一摻雜效應，而摻雜劑在石墨烯上具有相反且基本相等的第二摻雜效應。方法要求不形成可選的進一步層，但在石墨烯單層或多層結構上形成第一電觸點及第二電觸點。在移除聚合物塗佈層之後，方法包含在石墨烯單層或多層結構的經曝光表面上的第一電觸點與第二電觸點之間沉積生物敏感材料。因此，可製造有利地非常薄且輕的生物感測器。此外，生物感測器裝置前驅物可製成基本透明，這對光學生物感測器有利，且更佳地，可用作多模式生物感測器的部分。
視情況，將矽晶圓移除或減薄至小於10 nm，並在絕緣層的經曝光表面或經減薄矽晶圓上形成與生物敏感材料相對的第三電觸點。如本文關於發光或光敏感裝置前驅物所述，絕緣層上的第三觸點可用作電晶體配置中的閘極觸點，允許藉由施加適當的閘極電壓來提高使用中的感測器裝置的靈敏度。
生物敏感材料可係本領域中用於生物感測器應用的任何已知材料。較佳地，生物敏感材料係胞器、細胞受體、核酸、酶、抗原、抗體或分析物，更佳酶或抗體。
在進一步較佳實施例中，電子裝置前驅物係電晶體裝置前驅物，且絕緣層具有小於10 nm的厚度。在本實施例中，形成任何進一步層及電觸點的步驟包含： (a)在石墨烯單層或多層結構的第一部分上形成介電層， (b)在石墨烯單層或多層結構的第二部分上形成第一觸點， (c)在介電層上形成第二觸點，及 (d)要麼： 在移除矽晶圓之後，在絕緣層的經曝光表面上形成第三觸點；或 在減薄之後，在經減薄矽晶圓的經曝光表面上形成第三觸點。
因此，在塗佈有聚合物、減薄矽基板及溶解聚合物塗佈層之前，形成介電層以及第一觸點及第二觸點。與石墨烯直接接觸的第一觸點可認為係電晶體裝置前驅物的源極觸點。
介電材料可包含本領域已知的任何介電材料。因此，介電材料係電絕緣的，且與簡單絕緣體不同，通常具有高介電常數。介電材料的介電常數(k)可大於2、較佳大於3、甚至更佳大於4(當在室溫下以1 kHz量測時)。在電晶體的一些應用(諸如高頻率應用)中，介電材料的介電常數低於其他應用(諸如低頻應用)中使用的介電常數係較佳的。因此，k可小於10、較佳小於6。因此，介電材料可能在電場中極化。
較佳地，介電材料包含LiF、氮化矽、介電金屬氧化物、及/或有機介電聚合物。用於本文所述方法的例示性介電材料包括PMMA、PVA、PVB、LiF、CaF 2、Al 2O 3、Ga 2O 3、MgAl 2O 4、MgO、SrTiO 3、BaTiO 3、BaHfO 3、Ta 2O 5、Y 2O 3、WO 3、Y穩定ZrO 2(YSZ)、Gd 2O 3、LaAlO 3、LiAlO 2、LiTaO 3、Y 3Al 5O 12(YAG)、Gd 3Ga 5O 12(GGG)、Sc 2O 3、ThO 2、ZnO、TiO 2、SnO 2、ZrO 2、SrO 2、HfO 2、h-BN、c-BN、SiN x、SiO 2、SiC、AlN、AlGaAs、AlGaN、及AlP，較佳Al 2O 3、AlN、h-BN、c-BN、ZnO、HfO 2、CaF 2、SiO 2、及SiN x。因此，介電層可係與絕緣層相同的材料。
較佳地，介電材料層具有小於300 nm的厚度，諸如小於200 nm、小於150 nm、較佳小於100 nm及/或大於1 nm，諸如大於5 nm。因此，介電層可具有1 nm與300 nm之間、較佳1 nm與100 nm之間的厚度。
介電層可藉由熟習此項技術者已知的任何適當技術形成。諸如金屬氧化物的無機介電質的沉積可藉由分子束沉積(molecular beam deposition，MBD)、原子層沉積(atomic layer deposition，ALD)、化學氣相沉積(chemical vapour deposition，CVD)、及/或物理氣相沉積(physical vapour deposition，PVD)達成。或者，可使用標準光學微影術來達成介電質沉積。
方法進一步包含形成第三觸點。第三觸點形成於背側上，且形成於矽已完全移除的經曝光絕緣層上，或者若矽尚未完全蝕刻掉，則形成於經減薄矽晶圓上。
在本文所述方法的另一較佳實施例中，電子裝置前驅物係電容器裝置前驅物，且絕緣層具有小於10 nm的厚度。在本實施例中，形成任意進一步層及電觸點的步驟包含： (a)在石墨烯單層或多層結構的第一部分上形成介電層， (b)在石墨烯單層或多層結構的第二部分上形成第一觸點， (c)在介電層上形成第二石墨烯單層或多層結構， (d)在第二石墨烯單層或多層結構上形成第二觸點，且其中聚合物塗佈層直接形成於第二石墨烯單層或多層結構上，聚合物塗佈層包含聚合物及摻雜劑，聚合物在石墨烯上具有第一摻雜效應，而摻雜劑在石墨烯上具有相反且基本相等的第二摻雜效應。
因此，與本文所述的電晶體不同，在介電層上形成進一步石墨烯單層或多層結構，從而形成石墨烯/介電材料/石墨烯電容器結構。在整個裝置前驅物上方形成聚合物塗佈層之前，在石墨烯層結構中之各者上形成觸點，從而至少塗覆經曝光上部第二石墨烯層結構及觸點。在該實施例中，聚合物經反摻雜以抵消直接施加於石墨烯的聚合物材料的摻雜效應。
在又進一步較佳實施例中，電子裝置前驅物係霍爾感測器裝置前驅物，且絕緣層具有小於50 nm的厚度。在本實施例中，形成任意進一步層及電觸點的步驟包含： (a)在石墨烯單層或多層結構上形成進一步絕緣層， (b)在形成進一步層及觸點之前或之後但在形成聚合物塗佈層之前，一進一步步驟將石墨烯單層或多層結構成形為霍爾感測器組態，及 (c)形成與石墨烯單層或多層結構直接接觸的複數個電觸點。
石墨烯的成形較佳藉由蝕刻石墨烯、較佳如本文所述的雷射或電漿蝕刻來達成。較佳地，如本領域所知的，霍爾感測器組態係具有四個「臂」的霍爾十字，並提供四個觸點，其中一個與十字的臂中之各者的末端直接接觸。
較佳地，霍爾感測器裝置前驅物的絕緣層具有小於10 nm的厚度，且方法進一步包含形成一或多個導線，用於在減薄或移除矽的絕緣層的經曝光表面上承載待感測的電流。這一裝置前驅物可稱為電流感測器。薄絕緣層因此係特別有利的，因為用於承載電流的導線可緊密近接於石墨烯配置。在使用時，經由導線的電流流動會產生磁場，可使用裝置的霍爾感測器配置來偵測磁場。由於石墨烯中靠近狄拉克點的低態密度，裝置對磁場的變化具有特別高的靈敏度，從而實現精確的電流感測。
根據本發明的進一步態樣，提供一種可藉由、較佳藉由如前述申請專利範圍中之任意者所述之方法獲得的電子裝置前驅物。
在本發明的進一步態樣中，亦提供一種用於設置有可移除保護塗佈層的電子裝置的導電基板，基板由以下各者組成： 絕緣層，具有1 nm至1 μm的厚度、且具有第一及第二相對平面； 石墨烯單層或多層結構，在基板的第一平面上； 可溶解聚合物塗佈層，在石墨烯單層或多層結構上方；及 視情況，矽層，在第二平面上，矽層具有小於100 nm的厚度。
因此，本發明提供一種可在其上製造電子裝置的基板，基板具有均勻且導電的石墨烯層結構，封閉並保護於薄絕緣層與聚合物塗佈層之間。導電基板可包含在其上形成絕緣層及石墨烯的矽晶圓，這對結構完整性係有利的，但同樣可提供有已減薄或完全移除的矽基板。
為了將導電基板併入電子裝置中，若需要，可減薄矽層，接著由電子裝置製造商將聚合物塗佈層溶解。此後，可在經曝光石墨烯表面上形成所需的進一步層，並根據需要形成必要的電觸點。因此，導電基板為包含高品質石墨烯層結構且非常薄的電子裝置提供構建塊。
此外，本發明提供許多較佳可藉由本文揭示之方法獲得的裝置前驅物。因此，在進一步態樣中，提供一種發光或光敏感裝置，其包含導電支架，其中導電支架由以下各者組成： 絕緣層，具有1 nm至1 μm的厚度、且具有第一及第二相對平面； 石墨烯單層或多層結構，在絕緣層的第一平面上； 視情況，矽層，在第二平面上，矽層具有小於100 nm的厚度；且 其中裝置進一步包含： 發光或光敏感層結構，在石墨烯單層或多層結構的第一部分上； 第一觸點，在發光或光敏感層結構上；及 第二觸點，在石墨烯單層或多層結構的第二部分上。
較佳地，第一觸點係源極觸點，第二觸點係汲極觸點，且裝置進一步包含： 閘極觸點，在絕緣層的第二平面上，或當存在矽層時，在矽層的經曝光平面上。較佳地，發光裝置係OLED。
在進一步態樣中，提供一種電容器，其包含導電支架，其中導電支架由以下各者組成： 絕緣層，具有1 nm至1 μm的厚度、且具有第一及第二相對平面； 石墨烯單層或多層結構，在絕緣層的第一平面上； 視情況，矽層，在第二平面上，矽層具有小於100 nm的厚度；且 其中電容器進一步包含： 介電層，在石墨烯單層或多層結構的第一部分上； 第一觸點，在介電層上；及 第二觸點，在石墨烯單層或多層結構的第二部分上。
在又進一步態樣中，提供一種穿隧電晶體，其包含導電支架，其中導電支架由以下各者組成： 絕緣層，具有1 nm至1 μm的厚度、且具有第一及第二相對平面； 石墨烯單層或多層結構，在絕緣層的第一平面上， 及視情況，矽層，在第二平面上，矽層具有小於100 nm的厚度， 其中電晶體進一步包含： 介電層，在石墨烯單層或多層結構的第一部分上； 第一觸點，在介電層上； 第二觸點，在石墨烯單層或多層結構的第二部分上；及 第三觸點，在絕緣層的第二平面上，或當存在矽層時，在矽層的遠離絕緣層的經曝光平面上， 其中第一觸點及第二觸點中之一者係源極觸點，另一者係汲極觸點，且第三觸點係閘極觸點。
在又進一步態樣中，提供一種霍爾感測器裝置，其包含： 絕緣層，具有1 nm至1 μm的厚度、且具有第一及第二相對平面，其中第一平面用於直接接觸待在其中感測電流的導線； 石墨烯單層或多層結構，在絕緣層的第二平面上，其中石墨烯單層或多層結構組態為霍爾感測器； 複數個觸點，在石墨烯單層或多層結構上；及 進一步絕緣層，在石墨烯單層或多層結構上。
較佳地，霍爾感測器裝置進一步包含一或多個導線，用於承載待感測電流，與第一平面接觸。這一裝置因此可稱為電流感測器裝置。
在本發明的最終態樣中，提供包含本文所述裝置中之任意者的電子電路。因此，電子電路較佳包含發光或光敏感裝置、電容器、穿隧電晶體或霍爾感測器裝置。因此，電子電路包含連接至裝置的各個觸點的至少一個導線。
第1圖例示製造基於石墨烯的穿隧電晶體的方法100。最初，提供矽晶圓(或基板)200，晶圓200具有生長表面205。通常，生長表面205係經曝光以允許材料層生長及形成的上表面。方法100包含使用三甲基鋁及臭氧作為前驅物，藉由ALD在生長表面205上形成絕緣Al 2O 3層210的步驟105，Al 2O 3層210的層具有約2 nm的厚度。
接下來，在步驟110中，使用WO 2017/029470中揭示之方法，在包含緊密耦合噴頭的MOCVD裝置中，在絕緣層210上形成石墨烯單層215。接著在步驟115中，在石墨烯單層215的表面上形成進一步Al 2O 3層220。在形成覆蓋Al 2O 3層220之後，使用標準光學微影術來蝕刻Al 2O 3層220並曝光石墨烯單層215的部分。接著在步驟120中使用慣用電子束蒸發來沉積金屬觸點225、230。對於穿隧電晶體，沉積金屬觸點225以便穿過經蝕刻Al 2O 3覆蓋層220接觸石墨烯單層215。當在電子裝置中運作時，金屬觸點225作為穿隧電晶體的源極觸點發揮作用。同時，金屬觸點230沉積於Al 2O 3覆蓋層220的遠端部分上。金屬觸點225、230由5 nm鈦以及80 nm金形成。
接著在步驟125中在整個晶圓200上形成HPDE聚合物塗佈層235，其在步驟130中保護其他層免受蝕刻。在步驟130中，藉由包含水性HF的蝕刻劑來減薄矽晶圓200。一旦所有矽晶圓200溶解，則絕緣層210防止任何進一步的蝕刻。因此，步驟130曝光絕緣Al 2O 3層210的表面。
接著在步驟135中使用例如甲苯作為溶劑來溶解HDPE塗佈層235，以釋放出非常薄的導電支架。在步驟140中，最終金屬觸點240可沉積於支架的背側上，即，絕緣Al 2O 3層240的經曝光表面上。當連接至電路時，這一觸點可用作汲極觸點，而金屬觸點230可用作閘極觸點。
第2圖係根據本發明的電流感測器300的橫截面。電流感測器300可視為霍爾感測器的實施例，包含兩個導線325，用於承載待感測的電流。
電流感測器300包含由HfO 2形成的絕緣層305，具有約1 nm的厚度，由於載流導線325與絕緣層305的相對平面上的石墨烯單層310緊密近接，故其提供非常靈敏及準確的電流感測。電流感測器300進一步包含用於保護石墨烯免受大氣污染的進一步絕緣層315。此外，感測器300亦包含與石墨烯310接觸的複數個觸點320，以便使裝置在安裝至電子電路中時能夠發揮作用。
第3圖係發光裝置400的橫截面，具體係包含導電支架的OLED。導電支架由具有第一及第二相對平面的SiN x絕緣層405以及絕緣層405的第一平面上的石墨烯雙層410組成，其允許更大的電流流入OLED的發射材料中。
OLED 400進一步包含石墨烯雙層410的第一部分上的發光結構(420、425、430)。OLED 400的發光結構由石墨烯雙層410上的電洞傳輸層420形成，諸如TPD或PEDOT:PSS。HTL上係發射層425，諸如Alq 3或聚茀。最後，諸如LiF的電子傳輸層430設置於發射層425上。
OLED 400進一步包含連接至電子電路必需的三個金屬觸點。觸點415設置為與作為源極觸點的雙層石墨烯405接觸。汲極觸點435設置於發光結構的電子傳輸層430上，最後閘極觸點設置於絕緣層405的第二平面上，理想情況下，跨越發光堆疊的等效面積，以提供經由石墨烯405並進入發光堆疊的電流的有效調變。非常薄的絕緣層405使非常低的電壓能夠用於調變石墨烯410的電子性質，從而調變電子電路中OLED 400的功能。 實例
將675微米厚的矽晶圓放入ALD腔室中，並在約220 mTorr(約27 Pa)的真空下以150℃的沉積溫度將其保持在腔室中，氮氣流量為20 sccm，以平衡腔室溫度及壓力，以及自樣品表面解吸任何水分。接著分別使用三甲基鋁(TMAl)及臭氧(O 3)作為金屬有機物及氧化劑前驅物(使用氮作為載氣及淨化氣體將其引入沉積腔室中)沉積Al 2O 3。前驅物以3:2的比例脈衝進入腔室中，脈衝時間為0.6秒，TMAl及O 3的淨化時間分別為20秒及25秒。取決於所需的薄膜厚度，薄膜在150℃下以不同的循環次數(10至200個循環)沉積。
其上具有絕緣層的矽晶圓放置於MOCVD反應器內，反應器在碳化矽塗佈石墨承熱器上。晶圓在承熱器上以30~120 rpm的速度旋轉。用可能含有氮、氬、氦及/或氫的混合氣體淨化密封腔腔室。晶圓在承熱器上加熱至其退火條件，在這一實例中，在50~200 mbar的減壓下自850~900℃加熱。將晶圓退火10~20分鐘。接著將晶圓加熱至石墨烯沉積的生長溫度，諸如1100~1200℃，如使用原位測高溫術(對應於約1200~1400℃的加熱器溫度)的光學量測。生長通常在減壓下進行，其中包含氮、氬、氦及/或氫的惰性/還原性氣體混合物在50~100 mbar下持續流動。石墨烯的生長藉由將含碳前驅物蒸汽(例如，N-己烷、甲烷、溴甲烷、3-己炔、偶氮乙烷、雙環戊二烯基鎂)添加至氣體混合物開始。經加熱基板曝光於石墨烯前驅物2500~4000秒的時間。在石墨烯生長步驟結束時，石墨烯塗佈基板在惰性/還原性氣體的流動下冷卻至安全移除溫度，較佳低於150℃
使用與在矽晶圓上生長所述的相同製程，在石墨烯上生長Al 2O 3層。在較低的沉積溫度下，需要更長的淨化時間，以確保自腔室移除所有多餘的前驅物及副產品。薄膜在40℃下以不同的循環次數(在10至200個循環之間)沉積，取決於所需的薄膜厚度。石墨烯樣品的大氣曝光保持在最小值，最大曝光時間約為2分鐘。預沉積平衡時間應足以移除任何所吸附水分。
歐姆觸點藉由直接接觸石墨烯而形成於裝置上。在這一情況下，整個結構(頂部生長具有介電層的石墨烯)首先塗佈有標準光阻劑(例如，Shipley S1813)。這係藉由將阻劑滴在晶圓頂部上、且接著將晶圓以1500 rpm的轉速放入旋轉塗佈機系統中60秒直至阻蝕劑擴散於整個晶圓上方來達成。接著在105℃下的空氣中，在熱板上烘烤120秒。接下來，使用UV遮罩曝光器開放用於歐姆接觸的區域。使用包括氯氣的反應離子蝕刻系統來蝕刻穿過歐姆觸點曝光區域中的阻劑——這會蝕刻穿過石墨烯頂部上的介電Al 2O 3覆蓋層、蝕刻穿過石墨烯、並將至少幾個單層蝕刻至石墨烯下方的Al 2O 3絕緣層中。這會開放石墨烯的一側，即，六邊形的一側，已知這會導致比歐姆接觸金屬沉積於石墨烯片材頂部時更低的接觸電阻。接下來，將經蝕刻晶圓裝入電子束蒸發系統中。將系統泵送至低壓，理想情況下低於10 -6mbar，以儘可能減少系統中的雜質，包括水。接下來，將5 nm的鈦蒸發至晶圓上，作為直接接觸石墨烯的潤濕層。接著，80 nm的金在其頂部上蒸發。接著將系統泵送至大氣壓並取出晶圓。使用Microchem LOR 10A移除剩餘的阻劑。
接著在中間矽晶圓的整個上表面上方形成500微米厚的高密度聚乙烯聚合物塗佈層，中間矽晶圓具有包含Ti/Au觸點的氧化鋁/石墨烯/氧化鋁堆疊。接著藉由與四甲基氫氧化銨水溶液(約25 wt%)接觸來蝕刻HPDE塗覆中間物。在室溫下完全蝕刻矽晶圓，以便曝光最初沉積於矽晶圓上的氧化鋁層的表面，在一天內達成，從而得到電子裝置前驅物，接著用去離子水清洗並在氮氣流動下乾燥。
如本文所使用的，「一(a)」、「一(an)」及「該(the)」的單數形式包括複數參考，除非上下文另有明確規定。術語「包含(comprising)」之使用旨在解譯為包括此類特徵，但不排除其他特徵，且亦旨在包括特徵必然限於所描述特徵之選項。換言之，術語亦包括「基本由……組成」(旨在意謂可存在特定的進一步組分，只要其不對所述特徵的基本特徵產生實質性影響)及「由……組成」(旨在意謂不得包括任何其他特徵，以便若組分按其比例以百分數表示，則這些組分加起來將高達100%，同時考慮任何不可避免的雜質)之限制，除非上下文另有明確規定。
應理解，儘管本文中可使用術語「第一」、「第二」等來描述各種元素、層及/或部分，但元素、層及/或部分不應受到這些術語的限制。這些術語僅用於區分一個元素、層或部分與另一元素、層或部分，或進一步的元素、層或部分。應理解，術語「在……上(on)」旨在意謂「直接在……上(directly on)」，使得所謂一材料「在」另一材料「上」時其間沒有中介層。舉例而言，在石墨烯上形成電觸點因此係指與石墨烯表面及/或其邊緣直接接觸的電觸點。為便於描述，在本文中可使用空間相對術語，諸如「在……之下」、「在……下方」、「下部」、「在……之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一(多個)元件或特徵之關係。應理解，空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。舉例而言，若圖中的裝置經翻轉，則描述為「在」其他元件或特徵「之下」或「在」其他元件或特徵「下方」的元件將定向為「在」其他元件或特徵「之上」。因此，實例術語「在……之下」可涵蓋定向之上及之下兩者。裝置可以其他方式定向，且本文中所使用之空間相對描述符可類似地加以相應解釋。
前述詳細描述係藉由解釋及說明之方式提供的，並不旨在限制所附專利申請範圍之範疇。本文所示的當前較佳實施例的許多變體對於一般技藝人士而言係顯而易見的，且仍在所附專利申請範圍及其等效物的範疇內。
100:方法 105~140:步驟 200:矽晶圓 205:生長表面 210:絕緣層/Al 2O 3層 215:石墨烯單層或多層結構/石墨烯單層 220:進一步層/進一步Al 2O 3層/覆蓋Al 2O 3層/Al 2O 3覆蓋層 225:電觸點/金屬觸點 230:電觸點/金屬觸點 235:聚合物塗佈層/HDPE聚合物塗佈層/HDPE塗佈層 240:最終金屬觸點 300:電流感測器 305:絕緣層 310:石墨烯單層 315:進一步絕緣層 320:觸點 325:載流導線 400:發光裝置 405:絕緣層 410:石墨烯雙層/石墨烯 415:觸點 420:電洞傳輸層 425:發射層 430:電子傳輸層 435:汲極觸點 440:閘極觸點
現在將參考以下非限制性附圖進一步描述本發明，其中：
第1圖圖示根據本發明的方法，具體係一種製造穿隧電晶體的方法。
第2圖圖示根據本發明的電流感測器。
第3圖圖示根據本發明的發光裝置。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
105~140:步驟
200:矽晶圓
205:生長表面
210:絕緣層/Al2O3層
215:石墨烯單層或多層結構/石墨烯單層
220:進一步層/進一步Al2O3層/覆蓋Al2O3層/Al2O3覆蓋層
225:電觸點/金屬觸點
230:電觸點/金屬觸點
235:聚合物塗佈層/HDPE聚合物塗佈層/HDPE塗佈層
240:最終金屬觸點

Claims (32)

  1. 一種製造一電子裝置前驅物的方法，該方法包含以下步驟： (i)提供具有一生長表面的一矽晶圓； (ii)在該生長表面上形成一絕緣層，具有1 nm至10 μm、較佳2 nm至1 μm的一厚度； (iii)在該絕緣層上形成一石墨烯單層或多層結構； (iv)視情況在該石墨烯單層或多層結構上形成一或多個進一步層及/或電觸點； (v)在該石墨烯單層或多層結構及任意進一步層及/或電觸點上方形成一聚合物塗佈層； (vi)藉由用一蝕刻劑蝕刻來減薄該矽晶圓、或移除該矽晶圓以提供該絕緣層的一經曝光表面，其中該矽晶圓在蝕刻之前視情況經受一研磨步驟；及 (vii)視情況溶解掉該聚合物塗佈層； 其中該絕緣層及該聚合物塗佈層耐該蝕刻劑的蝕刻。
  2. 如請求項1所述之方法，其中該聚合物塗佈層直接形成於該石墨烯單層或多層結構上，且其中該聚合物塗佈層包含一聚合物及一摻雜劑，其中該聚合物在石墨烯上具有一第一摻雜效應，而該摻雜劑在石墨烯上具有相反且基本相等的一第二摻雜效應。
  3. 如請求項1或2所述之方法，其中該矽晶圓在步驟(i)中具有至少200微米、較佳300微米至2 mm的一蝕刻前厚度。
  4. 如任意前述請求項所述之方法，其中該矽晶圓在步驟(vi)之後具有小於100微米、較佳小於50微米、更佳小於10微米的一蝕刻後厚度。
  5. 如任意前述請求項所述之方法，其中該絕緣層包含選自由Al 2O 3、AlN、h-BN、c-BN、ZnO、HfO 2、SiO 2及SiN x組成的群組的一材料。
  6. 如任意前述請求項所述之方法，其中該絕緣層藉由ALD及/或在一無水製程中形成。
  7. 如任意前述請求項所述之方法，其中該絕緣層具有2 nm至500 nm的一厚度。
  8. 如任意前述請求項所述之方法，其中該絕緣層及該聚合物塗佈層耐該蝕刻劑的蝕刻，使得在該蝕刻條件下，該矽的蝕刻速度以重量計至少快10倍、較佳至少快100倍且更佳至少快1000倍。
  9. 如任意前述請求項所述之方法，其中該聚合物塗佈層包含HDPE且較佳由HDPE組成。
  10. 如任意前述請求項所述之方法，其中該蝕刻劑為氣態或水態的HF。
  11. 如任意前述請求項所述之方法，其中在步驟(vi)中，將該矽晶圓自一蝕刻前厚度減小至一蝕刻後厚度，且其中步驟(vi)包含一研磨步驟，以移除該蝕刻前厚度與該蝕刻後厚度之間差異的70%至99%。
  12. 如任意前述請求項所述之方法，其中步驟(ii)在一CVD或MOCVD反應腔室中執行，較佳步驟(ii)~(iv)中之全部在同一反應腔室中執行。
  13. 如任意前述請求項所述之方法，其中該電子裝置前驅物係一光敏感或發光裝置前驅物，其中該絕緣層具有小於10 nm的一厚度，其中該矽晶圓在步驟(vi)中經移除或減薄至小於10 nm，且 其中該方法包含在步驟(iv)中在該石墨烯單層或多層結構的一第一部分上形成一光敏感或發光結構，且在步驟(iv)中在該光敏感或發光結構上形成一第一觸點、以及形成一第二觸點： (a)在步驟(vi)之後該絕緣層的該經曝光表面上；或 (b)在步驟(iv)中該石墨烯單層或多層結構的一第二部分上；或 (c)在步驟(vii)之後該石墨烯單層或多層結構的一第二部分上。
  14. 如請求項13所述之方法，其中在步驟(vi)中移除該矽晶圓之後，在該絕緣層的該經曝光表面上形成該第二觸點，且在該石墨烯單層或多層結構的一第二部分上形成一第三觸點，亦在步驟(vii)之後的步驟(iv)中。
  15. 如請求項13或14所述之方法，其中該第二觸點係透明的，或與該絕緣層的該經曝光表面的一發光或光接收區相鄰配置。
  16. 如請求項13至15中之任意者所述之方法，其中該電子裝置前驅物係一OLED且其中步驟(vii)未執行。
  17. 如請求項2所述之方法，或當依附於請求項2時請求項3至12中之任意者所述之方法，其中該電子裝置前驅物係一生物感測器裝置前驅物，其中在步驟(iv)中不形成進一步層，其中在步驟(iv)中在該石墨烯單層或多層結構上形成第一電觸點及第二電觸點，其中該方法包含在步驟(vii)之後在該石墨烯單層或多層結構的一經曝光表面上該第一電觸點與該第二電觸點之間沉積一生物敏感材料， 以及視情況，在步驟(vi)中該矽晶圓經移除或減薄至小於10 nm，及在該絕緣層的該經曝光表面上或該經減薄矽晶圓上形成與該生物敏感材料相對的一第三電觸點。
  18. 如請求項17所述之方法，其中該生物敏感材料為一細胞器、細胞受體、核酸、酶、抗原、抗體或分析物。
  19. 如請求項1至12中之任意者所述之方法，其中該電子裝置前驅物係一電晶體裝置前驅物，其中該絕緣層具有小於10 nm的一厚度， 其中該方法包含在步驟(iv)中： (a)在該石墨烯單層或多層結構的一第一部分上形成一介電層， (b)在該石墨烯單層或多層結構的一第二部分上形成一第一觸點， (c)在該介電層上形成一第二觸點，及 (d)要麼： 在步驟(vi)之後在該絕緣層的該經曝光表面上形成一第三觸點；或 在步驟(vi)之後在該經減薄矽晶圓的一經曝光表面上形成一第三觸點。
  20. 如請求項1至12中之任意者所述之方法，其中該電子裝置前驅物係一電容器裝置前驅物，其中該絕緣層具有小於10 nm的一厚度， 其中，該方法包含在步驟(iv)中： (a)在該石墨烯單層或多層結構的一第一部分上形成一介電層， (b)在該石墨烯單層或多層結構的一第二部分上形成一第一觸點， (c)在該介電層上形成一第二石墨烯單層或多層結構， (d)在該第二石墨烯單層或多層結構上形成一第二觸點， 以及其中在步驟(v)中，該聚合物塗佈層直接形成於該第二石墨烯單層或多層結構上，且其中該聚合物塗佈層包含一聚合物及一摻雜劑，其中該聚合物在石墨烯上具有一第一摻雜效應，而該摻雜劑在石墨烯上具有相反且基本相等的一第二摻雜效應。
  21. 如請求項1至12中之任意者所述之方法，其中該電子裝置前驅物係一霍爾感測器裝置前驅物，其中該絕緣層具有小於50 nm的一厚度，其中該方法包含以下步驟： (a)在步驟(iv)中在該石墨烯單層或多層結構上形成一進一步絕緣層， (b)在步驟(iii)與(iv)之間或步驟(iv)與(v)之間的一進一步步驟，將該石墨烯單層或多層結構成形為一霍爾感測器組態，及 (c)形成與該石墨烯單層或多層結構直接接觸的複數個電觸點。
  22. 如請求項21所述之方法，其中該絕緣層具有小於10 nm的一厚度，且其中該方法進一步包含以下步驟： 在步驟(vi)之後在該絕緣層的該經曝光表面上形成用於承載待感測的一電流的一或多個導線。
  23. 一種可藉由前述請求項中之任意者所述之方法獲得的電子裝置前驅物。
  24. 一種用於設置有一可移除保護塗佈層的一電子裝置的導電基板，該基板由以下各者組成： 一絕緣層，具有1 nm至1 μm的一厚度、並具有第一及第二相對平面； 一石墨烯單層或多層結構，在該基板該第一平面上； 一可溶解聚合物塗佈層，在該石墨烯單層或多層結構上方；及 視情況，一矽層，在該第二平面上，該矽層具有小於100 nm的一厚度。
  25. 一種發光或光敏感裝置，包含一導電支架，其中該導電支架由以下各者組成： 一絕緣層，具有1 nm至1 μm的一厚度、且具有第一及第二相對平面； 一石墨烯單層或多層結構，在該絕緣層的該第一平面上； 視情況，一矽層，在該第二平面上，該矽層具有小於100 nm的一厚度；且 其中該裝置進一步包含： 該石墨烯單層或多層結構的一第一部分上的一發光或光敏感層結構； 該發光或光敏感層結構上的一第一觸點；及 該石墨烯單層或多層結構的一第二部分上的一第二觸點。
  26. 如請求項25所述之發光裝置，其中該第一觸點為一源極觸點，該第二觸點為一汲極觸點，且該裝置進一步包含： 該絕緣層的該第二平面上的一閘極觸點，或當存在該矽層時，在該矽層的一經曝光平面上。
  27. 如請求項25或請求項26所述之發光裝置，其中該裝置係一OLED。
  28. 一種電容器，包含一導電支架，其中該導電支架由以下各者組成： 一絕緣層，具有1 nm至1 μm的一厚度、且具有第一及第二相對平面； 一石墨烯單層或多層結構，在該絕緣層的該第一平面上； 視情況，一矽層，在該第二平面上，該矽層具有小於100 nm的一厚度；且 其中該電容器進一步包含： 一介電層，在該石墨烯單層或多層結構的一第一部分上； 一第一觸點，在該介電層上；及 一第二觸點，在該石墨烯單層或多層結構的一第二部分上。
  29. 一種穿隧電晶體，包含一導電支架，其中該導電支架由以下各者組成： 一絕緣層，具有1 nm至1 μm的一厚度、且具有第一及第二相對平面； 一石墨烯單層或多層結構，在該絕緣層的該第一平面上， 及視情況，一矽層，在該第二平面上，該矽層具有小於100 nm的一厚度， 其中該電晶體進一步包含： 一介電層，在該石墨烯單層或多層結構的一第一部分上； 一第一觸點，在該介電層上； 一第二觸點，在該石墨烯單層或多層結構的一第二部分上；及 一第三觸點，在該絕緣層的該第二平面上，或當存在該矽層時，在該矽層的遠離該絕緣層的一經曝光平面上， 其中該第一觸點及該第二觸點中之一者係一源極觸點，該另一者係以一汲極觸點，且該第三觸點係一閘極觸點。
  30. 一種霍爾感測器裝置，其包含： 一絕緣層，具有1 nm至1 μm的一厚度、且具有第一及第二相對平面，其中該第一平面用於直接接觸待在其中感測一電流的一導線； 一石墨烯單層或多層結構，在該絕緣層的該第二平面上，其中該石墨烯單層或多層結構組態為一霍爾感測器； 複數個觸點，在該石墨烯單層或多層結構上；及 一進一步絕緣層，在該石墨烯單層或多層結構上。
  31. 如請求項30所述之霍爾感測器裝置，其中該裝置進一步包含：一或多個導線，用於承載一待感測電流，與該第一平面接觸。
  32. 一種電子電路，包含如請求項25至27中之任意者所述之發光或光敏感裝置、或如請求項28所述之電容器、或如請求項29所述之穿隧電晶體、或如請求項30或31所述之霍爾感測器裝置，該電子電路包含連接至各個觸點的至少一個導線。
TW111105577A 2021-02-17 2022-02-16 用於製造經改善的石墨烯基板的方法及其應用 TWI818439B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2102218.1 2021-02-17
GB2102218.1A GB2603905B (en) 2021-02-17 2021-02-17 A method for the manufacture of an improved graphene substrate and applications therefor

Publications (2)

Publication Number Publication Date
TW202246175A true TW202246175A (zh) 2022-12-01
TWI818439B TWI818439B (zh) 2023-10-11

Family

ID=75339048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105577A TWI818439B (zh) 2021-02-17 2022-02-16 用於製造經改善的石墨烯基板的方法及其應用

Country Status (5)

Country Link
US (1) US20240128079A1 (zh)
DE (1) DE112022001099T5 (zh)
GB (1) GB2603905B (zh)
TW (1) TWI818439B (zh)
WO (1) WO2022175273A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024104626A1 (en) 2022-11-15 2024-05-23 Paragraf Limited A method of forming a graphene layer structure and a graphene substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2585842B (en) * 2019-07-16 2022-04-20 Paragraf Ltd A method of making graphene structures and devices
GB202217046D0 (en) * 2022-11-15 2022-12-28 Paragraf Ltd Methods of forming graphene on a substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009129194A2 (en) * 2008-04-14 2009-10-22 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
GB201104824D0 (en) * 2011-03-22 2011-05-04 Univ Manchester Structures and methods relating to graphene
US20140120270A1 (en) * 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
JP6206729B2 (ja) * 2011-05-23 2017-10-04 ナショナル ユニバーシティ オブ シンガポール 薄膜の転写方法
KR101952363B1 (ko) * 2012-04-03 2019-05-22 삼성전자주식회사 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자
US9117667B2 (en) * 2012-07-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon layer and method of manufacture
US10287677B2 (en) * 2012-11-19 2019-05-14 The Regents Of The University Of California Methods of fabricating pillared graphene nanostructures
US10020300B2 (en) * 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
GB201514542D0 (en) 2015-08-14 2015-09-30 Thomas Simon C S A method of producing graphene
US10847757B2 (en) * 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
GB2585844B (en) * 2019-07-16 2022-04-20 Paragraf Ltd Method of forming conductive contacts on graphene
GB2585843B (en) * 2019-07-16 2022-04-20 Paragraf Ltd Method for the production of a polymer-coated graphene layer structure and graphene layer structure
GB2585845B (en) * 2019-07-16 2021-08-25 Paragraf Ltd An electrical generator and method of generating an electrical current

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024104626A1 (en) 2022-11-15 2024-05-23 Paragraf Limited A method of forming a graphene layer structure and a graphene substrate

Also Published As

Publication number Publication date
GB2603905A (en) 2022-08-24
DE112022001099T5 (de) 2024-01-18
TWI818439B (zh) 2023-10-11
GB202102218D0 (en) 2021-03-31
US20240128079A1 (en) 2024-04-18
GB2603905B (en) 2023-12-13
WO2022175273A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
TWI818439B (zh) 用於製造經改善的石墨烯基板的方法及其應用
US8084371B2 (en) Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor
CN111962018A (zh) 一种半导体外延结构及其应用与制造方法
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
US12002870B2 (en) Method of manufacturing a transistor
TWI655327B (zh) 製造部分獨立式二維晶體薄膜之方法及包括該薄膜之裝置
KR20240089651A (ko) 전자 소자 전구체의 제조 방법
TWI821665B (zh) 微型發光二極體特徵之預清洗及封裝
US20190013412A1 (en) Thin film transistor, manufacturing method thereof and display
GB2599173A (en) A method of manufacturing a transistor
TW201220532A (en) Integration of cluster MOCVD and HVPE reactors with other process chambers
TW202343799A (zh) 電晶體及製造電晶體之方法
JP2010153085A (ja) 有機電子デバイス、有機電子デバイスの製造方法および有機電子デバイスの製造装置
TW202401864A (zh) 熱穩定之含石墨烯積層
WO2023202944A1 (en) A graphene-containing laminate
GB2613923A (en) A method of producing an electronic device precursor
GB2619704A (en) A thermally stable graphene-containing laminate
CN117120662A (zh) 用于cvd生长均匀石墨烯的晶片及其制造方法
CN116686429A (zh) 石墨烯霍尔传感器及其制造和使用