DE112022001099T5 - Verfahren zur herstellung eines verbesserten graphensubstrats und anwendungen dafür - Google Patents

Verfahren zur herstellung eines verbesserten graphensubstrats und anwendungen dafür Download PDF

Info

Publication number
DE112022001099T5
DE112022001099T5 DE112022001099.1T DE112022001099T DE112022001099T5 DE 112022001099 T5 DE112022001099 T5 DE 112022001099T5 DE 112022001099 T DE112022001099 T DE 112022001099T DE 112022001099 T5 DE112022001099 T5 DE 112022001099T5
Authority
DE
Germany
Prior art keywords
insulating layer
multilayer structure
contact
graphene
graphene monolayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022001099.1T
Other languages
English (en)
Inventor
Ivor Guiney
Sebastian Dixon
Jaspreet Kainth
Thomas James Badcock
Ross Matthew Griffin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Paragraf Ltd
Original Assignee
Paragraf Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Paragraf Ltd filed Critical Paragraf Ltd
Publication of DE112022001099T5 publication Critical patent/DE112022001099T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/761—Biomolecules or bio-macromolecules, e.g. proteins, chlorophyl, lipids or enzymes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ein Verfahren zur Herstellung eines verbesserten Graphensubstrats und Anwendungen dafür. Es wird ein Verfahren (100) zur Herstellung eines Vorläufers einer elektronischen Vorrichtung bereitgestellt, wobei das Verfahren umfasst: (i) Bereitstellen eines Siliciumwafers (200) mit einer Wachstumsoberfläche (205); (ii) Bilden (105) einer Isolierschicht (210) auf der Wachstumsoberfläche (205) mit einer Dicke von 1 nm bis 10 µm, vorzugsweise 2 nm bis 1 µm; (iii) Bilden (110) einer Graphen-Monoschicht- oder -Mehrschichtstruktur (215) auf der Isolierschicht (210); (iv) optional Bilden (115, 120) einer oder mehrerer weiterer Schichten (220) und/oder elektrischer Kontakte (225, 230) auf der Graphen-Monoschicht- oder -Mehrschichtstruktur (215); (v) Bilden (125) einer Polymerbeschichtung (235) auf der Graphen-Monoschicht- oder -Mehrschichtstruktur (215) und beliebige weitere Schichten (115) und/oder elektrische Kontakte (225, 230); (vi) Abdünnen (130) des Siliciumwafers (200) oder Entfernen des Siliciumwafers (200), um eine freiliegende Oberfläche der Isolierschicht (210) durch Ätzen mit einem Ätzmittel bereitzustellen, wobei der Siliciumwafer (200) optional einem Schleifschritt vor dem Ätzen unterzogen wird; und (vii) optional Auflösen (135) der Polymerbeschichtung (235); wobei die Isolierschicht (210) und die Polymerbeschichtung (235) gegen Ätzen durch das Ätzmittel resistent sind. Das resultierende leitfähige Graphensubstrat kann in (organischen) LEDs, Kondensatorvorrichtungen, Tunnel-FETs und Hall-Sensoren verwendet werden.

Description

  • Die vorliegende Erfindung stellt ein Verfahren zur Herstellung eines Vorläufers einer elektronischen Vorrichtung bereit. Insbesondere ein Verfahren, das Bilden von Graphen auf einer Isolierschicht umfasst, die selbst auf einem Siliciumwafer ausgebildet ist. Das Verfahren umfasst ferner Abdünnen oder Entfernen des Siliciums, wodurch ein dünner graphenbasierter Vorläufer einer elektronischen Vorrichtung bereitgestellt wird. Die vorliegende Erfindung stellt auch einen Vorläufer einer elektronischen Vorrichtung, der durch ein solches Verfahren erhältlich ist, sowie ein leitfähiges Substrat bereit. Die vorliegende Erfindung stellt auch Vorrichtungen bereit, die eine lichtemittierende oder lichtempfindliche Vorrichtung, einen Kondensator, einen Tunneltransistor, einen Biosensor und eine Hall-Sensorvorrichtung zusammen mit einer elektronischen Schaltung, die solche Vorrichtungen umfasst, einschließen.
  • Zweidimensionale (2D) Materialien, insbesondere Graphen, sind derzeit der Schwerpunkt intensiver Forschung und Entwicklung weltweit. Es wurde gezeigt, dass 2D-Materialien außergewöhnliche Eigenschaften aufweisen, sowohl in der Theorie als auch in der Praxis, was zu einer Flut von Produkten geführt hat, die solche Materialien enthalten, darunter Beschichtungen, Batterien und Sensoren, um nur einige zu nennen. Graphen ist am bekanntesten und wird derzeit für eine Reihe von potenziellen Anwendungen untersucht. Am wichtigsten ist die Verwendung von Graphen in elektronischen Vorrichtungen und ihren Bestandteilen, einschließlich Transistoren, Dioden, LEDs, Photovoltaikzellen, Hall-Effekt-Sensoren, Stromfühlern und dergleichen.
  • Dementsprechend gibt es eine breite Palette an elektronischen Vorrichtungen, die nach dem Stand der Technik bekannt sind, die integrierte Graphenschichtstrukturen (Einzelschicht- oder Mehrschicht-Graphen) und/oder andere 2D-Materialien als Hauptmaterialien aufweisen, um Verbesserungen in solchen Vorrichtungen im Vergleich zu früheren Vorrichtungen und elektronischen Produkten bereitzustellen. Dies schließt strukturelle Verbesserungen durch die Verwendung dünnerer und leichterer Materialien (die eine flexible Elektronik hervorbringen können) sowie Leistungsverbesserungen wie eine erhöhte elektrische und thermische Leitfähigkeit ein, was zu erhöhter Betriebseffizienz führt, und die in einigen Umständen transparent oder im Wesentlichen transparent sein können.
  • WO 2017/029470 , deren Inhalt hiermit durch Bezugnahme aufgenommen wird, offenbart Verfahren zum Herstellen von zweidimensionalen Materialien. Das Verfahren von WO 2017/029470 stellt zweidimensionale Materialien, insbesondere Graphen, mit einer Reihe von vorteilhaften Eigenschaften bereit, einschließlich: sehr gute Kristallqualität; große Materialkorngröße; minimale Materialfehler; große Schichtgröße und selbsttragend. Das Verfahren von WO 2017/029470 kann unter Verwendung von Dampfphasenepitaxie-Systemen (Vapour Phase Epitaxy - VPE) und metallorganischen chemischen Dampfabscheidungs-Reaktoren (Metal-Organic Chemical Vapour Deposition - MOCVD) durchgeführt werden.
  • Während der Entwicklung dünnerer und leichterer elektronischer Vorrichtungen haben die vorliegenden Erfinder festgestellt, dass es problematisch ist, Graphen auf immer dünneren Substraten zu bilden. Dies gilt insbesondere bei Verwendung der in WO 2017/029470 offenbarten Verfahren aufgrund von Durchbiegen bei dünneren Substraten/Wafern unter den zum Bilden von Graphen erforderlichen Bedingungen. Darüber hinaus sind außergewöhnlich dünne Substrate (von Nanometerdicke, wie 1 nm bis 1 µm) nicht ausreichend robust, insbesondere Substrate von mehr als 2 Zoll (5 cm) und mehr als 6 Zoll (15 cm) Durchmesser. Dies schließt das Hochskalieren für die Herstellung mehrerer Vorläufer für elektronische Vorrichtungen und Vorrichtungen aus, das für die kommerzielle Produktion erforderlich ist.
  • Während Techniken im Stand der Technik bekannt sind, um die Dicke von Substraten während der Herstellung von Halbleitervorrichtungen zu reduzieren, haben die Erfinder festgestellt, dass solche Techniken nicht zuverlässig verwendet werden könnten, um die Dicke eines Substrats zu reduzieren, das ein 2D-Material wie ein Graphen darauf aufweist, ohne zu einer Beschädigung oder Kontamination des Materials zu führen. Trotz des enormen Potenzials für graphenbasierte Vorrichtungen ist Graphen besonders empfindlich gegenüber Kontamination, wie Dotierung durch atmosphärische Kontaminanten oder Chemikalien, die im Ätz-/Abdünnprozess verwendet werden (auch als „Wafer-Rückenschliff“, „Wafer-Abdünnen“ oder „Backfinish“ bezeichnet). Darüber hinaus kann aufgrund der vorstehend genannten Probleme mit Robustheit des abgedünnten Wafers ein Abdünnen auf Wafer-Dicken von weniger als 50 µm herausfordernd sein.
  • US 2014/017883 A1 offenbart ein System und ein Verfahren zur Herstellung einer Kohlenstoffschicht. In einer Ausführungsform umfasst das Verfahren Abscheiden einer ersten Metallschicht auf ein Substrat, wobei das Substrat Kohlenstoff umfasst, wobei ein Silizid epitaxal gezüchtet wird, was Bilden einer Kohlenstoffschicht über dem Silizid umfasst.
  • Es besteht weiterhin ein Bedarf im Fach an Vorläufern für elektronische Vorrichtungen, die einen dünnen Träger auf Graphenbasis für eine fertige elektronische Vorrichtung bereitstellen, in die er integriert werden soll. Auch besteht weiterhin ein Bedarf an solchen elektronischen Vorrichtungen, die dünne Graphenträger beinhalten.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren für die Herstellung eines Vorläufers für eine elektronische Vorrichtung, zusammen mit Vorläufern für eine elektronische Vorrichtung bereitzustellen, die durch solche Verfahren erhältlich sind, die die verschiedenen Probleme, die mit dem Stand der Technik verbunden sind, überwinden oder wesentlich reduzieren oder zumindest eine kommerziell nützliche Alternative bereitstellen.
  • Somit wird gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung ein Verfahren zum Herstellen eines Vorläufers einer elektronischen Vorrichtung bereitgestellt, wobei das Verfahren umfasst:
    • (i) Bereitstellen eines Siliciumwafers mit einer Wachstumsoberfläche,
    • (ii) Bilden einer Isolierschicht auf der Wachstumsoberfläche mit einer Dicke von 1 nm bis 10 µm, vorzugsweise 2 nm bis 1 µm;
    • (iii) Bilden einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der isolierenden Schicht;
    • (iv) optional Bilden einer oder mehrerer weiterer Schichten und/oder elektrischer Kontakte auf der Graphen-Monoschicht- oder -Mehrschichtstruktur;
    • (v) Bilden einer Polymerbeschichtung über der Graphen-Monoschicht- oder -Mehrschichtstruktur und beliebigen weiteren Schichten und/oder elektrischen Kontakten;
    • (vi) Abdünnen des Siliciumwafers oder Entfernen des Siliciumwafers, um eine freiliegende Oberfläche der Isolierschicht durch Ätzen mit einem Ätzmittel bereitzustellen, wobei der Siliciumwafer optional einem Schleifschritt vor dem Ätzen unterzogen wird; und
    • (vii) optional Auflösen der Polymerbeschichtung,
    wobei die Isolierschicht und die Polymerbeschichtung gegen Ätzen durch das Ätzmittel resistent sind.
  • Die vorliegende Offenbarung wird nun weiter beschrieben. In den folgenden Passagen werden verschiedene Aspekte/Ausführungsformen der Offenbarung näher definiert. Jede(r) somit definierte Aspekt/Ausführungsform kann mit jedem/jeder/allen anderen Aspekt/Ausführungsform oder Aspekten/Ausführungsformen kombiniert werden, sofern nicht eindeutig das Gegenteil angegeben ist. Insbesondere kann jedes als bevorzugt oder vorteilhaft angegebene Merkmal mit jedem/allen anderen als bevorzugt oder vorteilhaft angegebenen Merkmal/ Merkmalen kombiniert werden.
  • Wie vorstehend beschrieben, stellt die vorliegende Erfindung ein Verfahren zum Herstellen eines Vorläufer einer elektronischen Vorrichtung bereit. Ein Vorläufer einer elektronischen Vorrichtung soll sich auf eine Komponente beziehen, die zur Herstellung einer elektronischen Vorrichtung verwendet werden kann, wie durch die Bildung oder Entfernung weiterer Schichten. Eine elektronische Vorrichtung ist eine, die dann in eine elektrische oder elektronische Schaltung eingebaut werden kann, üblicherweise durch Drahtbonding an weitere Schaltlogik oder durch andere im Fach bekannte Verfahren, wie Löten unter Verwendung von „Flip-Chip“-Lötkugeln. Somit ist eine elektronische Vorrichtung eine funktionierende Vorrichtung, wenn sie in einer elektronischen Schaltung installiert ist und Strom an die Vorrichtung bereitgestellt wird. Ein Vorläufer erfordert einen weiteren Verarbeitungsschritt, bevor er als eine Vorrichtung verwendet werden kann.
  • Das Verfahren umfasst einen ersten Schritt des Bereitstellens eines Siliciumwafers mit einer Wachstumsoberfläche. Der Begriff Wafer und Substrat können austauschbar verwendet werden und sind dem Fachmann in der Herstellung von Halbleitervorrichtungen gut verständlich. Die Wachstumsoberfläche ist üblicherweise eine im Wesentlichen flache Oberfläche des Wafers. Die vorliegende Erfindung verwendet einen Siliciumwafer zur Herstellung des Vorläufers einer elektronischen Vorrichtung. Die Erfinder haben festgestellt, dass vorteilhafterweise herkömmliche Abdünnungstechniken, die für den gemeinen Siliciumwafer gut bekannt sind, mit den hierin beschriebenen zusätzlichen Schritten verwendet werden können, um einen dünnen Vorläufer einer elektronischen Vorrichtung und nachfolgende Vorrichtungen ohne Kontamination oder Beschädigung des Graphen bereitzustellen. Durch das Abdünnen und/oder Entfernen des Siliciumwafers haben die Erfinder herausgefunden, dass dies einen wichtigen Vorteil bereitstellt, als es die Menge an wärmeisolierendem Material in der Vorrichtung reduziert, die während der Verwendung Wärme speichert. Dies ist besonders vorteilhaft für Anwendungen, bei denen die Vorrichtung zur Verwendung in beheizten Umgebungen dient (oder sich nahe an anderen Komponenten befindet, die Wärme erzeugen), wie über 50 °C. Beispielsweise ist die Vorrichtung daher zur Verwendung in unmittelbarer Nähe einer anderen elektronischen Schaltlogik oder als Komponente in einem Motor geeignet. Beim Verbessern der thermischen Masse der Vorrichtung sind die elektronischen Eigenschaften der Graphenschichtstruktur weniger anfällig für Schwankungen, was die Qualität und Lebensdauer der Vorrichtung verbessert und die Notwendigkeit für Neukalibrierungen reduziert.
  • Vorzugsweise weist der Siliciumwafer eine Dicke vor dem Ätzen von mindestens 200 Mikrometer auf (d. h. bevor die Isolierschicht gebildet wird) und mehr bevorzugt von 300 Mikrometer bis 2 mm. Die Erfinder haben festgestellt, dass die Qualität und Gleichmäßigkeit des Graphen, das direkt auf dünnen Substraten/Wafern gebildet wird, während der Bildung durch Durchbiegen des Wafers beeinträchtigt werden kann. Dies ist unter 200 Mikrometer besonders ausgeprägt. Je dicker der Siliciumwafer jedoch ist, desto mehr Material liegt vor, das entfernt werden muss. Das hierin beschriebene Verfahren ermöglicht das Wachstum einer gewünschten Isolierschicht einer gewünschten Dicke unter Verwendung eines Silicium-Opferwafers. Ein bevorzugter Wafer ist einer mit einer Dicke von 500 Mikrometer bis 1,2 mm, da diese problemlos kostengünstig verfügbar sind und nicht aufgrund des Durchbiegens des Wafers zu unzulässigen Problemen beim Graphenwachstum führen.
  • Die Erfinder haben festgestellt, dass durch Einkapseln des Graphens zwischen einer dünnen Isolierschicht und einer Polymerbeschichtung das Silicium abgedünnt oder vollständig entfernt werden kann, wodurch ein dünner Vorläufer für elektronische Vorrichtungen zur Verwendung in der Vorrichtungsherstellung zurückbleibt. Die Erfinder haben festgestellt, dass eine dünne Isolierschicht einer gewünschten Dicke (gewünscht für die beabsichtigte elektronische Vorrichtung) auf der Wachstumsoberfläche des im Wesentlichen Silicium-Opferwafers gebildet werden kann. Das Verfahren umfasst daher einen Schritt des Bildens einer Isolierschicht auf der Wachstumsoberfläche, wobei die Isolierschicht eine Dicke von 1 nm bis 10 µm aufweist. Vorzugsweise beträgt die Dicke der Isolierschicht 2 nm bis 1 µm und noch mehr bevorzugt von 2 nm bis 500 nm. In einigen Ausführungsformen, wie bei Anwendungen mit sehr hohen Geschwindigkeiten, kann eine Dicke von 5 nm bis 1 µm, vorzugsweise 5 nm bis 500 nm, bevorzugt sein.
  • Vorzugsweise ist die Isolierschicht ausreichend dünn, um transparent zu sein. Dies ist in hierin beschriebenen Ausführungsformen besonders bevorzugt, wobei der Vorläufer für eine lichtemittierende oder lichtempfindliche Vorrichtung ist. Transparent, wie hierin verwendet, bedeutet eine Transmissivität von mehr als 90 % bei Lichtfrequenzen im Bereich von 400 nm bis 700 nm, vorzugsweise mehr als 90 % im Bereich von 300 nm bis 800 nm.
  • Es wird bevorzugt, dass die Isolierschicht Siliciumnitrid (Si3N4), Siliciumdioxid (SiO2), Aluminiumoxid (Al2O3), Aluminiumgalliumoxid (AGO) Hafniumdioxid (HfO2), Zirkoniumdioxid (ZrO2), Yttrium-stabilisiertes Hafnium (YSH), Yttrium-stabilisiertes Zirkonoxid (YSZ), Magnesiumaluminat (MgAl2O4), Yttrium-Orthoaluminat (YAlO3), Strontiumtitanat (SrTiO3), Zinkoxid (ZnO), Ceroxid (Ce2O3), Scandiumoxid (Sc2O3), Erbiumoxid (Er2O3), Magnesiumdifluorid (MgF2), Calciumdifluorid (CaF2), Strontiumdifluorid (SrF2), Bariumdifluorid (BaF2), Scandiumtrifluorid (ScF3), hexagonales Bornitrid (h-BN), kubisches Bornitrid (c-BN) und/oder einen III/V-Halbleiter wie Aluminiumnitrid (AlN) und Galliumnitrid (GaN) umfasst. Vorzugsweise umfasst die Isolierschicht ein Material, das aus der Gruppe ausgewählt ist, die aus Al2O3, AlN, h-BN, c-BN, ZnO, HfO2, SiO2 und SiNx besteht. Wie hierin beschrieben, sind solche Materialien besonders bevorzugt, da sie üblicherweise resistent gegenüber einem Ätzmittel zum Ätzen des Siliciumwafers sind, wodurch ermöglicht wird, dass der Siliciumwafer abgedünnt oder vollständig entfernt wird. Al2O3, h-BN und HfO2 sind am meisten bevorzugt aufgrund des Gleichgewichts von Kosten, Ätzwiderstand und einfacher Verwendung.
  • Die Isolierschicht kann durch Atomlagenabscheidung, physikalische Dampfabscheidung, wie Elektronenstrahlabscheidung oder thermisches Verdampfen, chemische Dampfabscheidung, plasmaverstärkte chemische Dampfabscheidung oder metallorganische chemische Dampfabscheidung gebildet werden. Beispielhaft wird die Isolierschicht durch Atomlagenabscheidung (ALD) gebildet. ALD ist eine im Stand der Technik bekannte Technik und umfasst die Reaktion von mindestens zwei Vorläufern in einer sequentiellen, selbst einschränkenden Weise. Wiederholte Zyklen der separaten Vorläufer ermöglichen aufgrund des schichtweisen Wachstumsmechanismus das Wachstum eines dünnen Films/einer dünnen Schicht auf konforme Weise (d. h. mit gleichmäßiger Dicke über das gesamte Substrat).
  • Vorzugsweise wird die Isolierschicht durch einen wasserfreien Prozess gebildet. Die Erfinder haben festgestellt, dass insbesondere für Al2O3 das Wachstumsverfahren die Qualität des darauf gebildeten Graphens beeinflussen kann. Wenn beispielsweise ALD unter Verwendung von Wasser (H2O) und Trimethylaluminium (TMAl) zur Bildung von Al2O3 durchgeführt wird, gibt es immer etwas eingeschlossenes Wasser in der ALD-Schicht, das dazu führen kann, dass sich die Gaseinschlüsse beim Erhitzen im MOCVD-Reaktor für Graphenwachstum ausdehnen. Die Erfinder haben jedoch festgestellt, dass, wenn ALD mit Sauerstoff (O2) oder Ozon (O3) und TMAl zur Bildung von Al2O3 durchgeführt wird, ein derartiges Problem dann nicht auftritt. In ähnlicher Weise ist ALD vorzugsweise ein Ammoniak-freier (NH-3-freier) Prozess.
  • Der nachfolgende Schritt des Bildens einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der Isolierschicht kann durch jedes beliebige Verfahren erreicht werden, wie es in der Technik üblich ist, wie durch das in WO 2017/029470 offenbarte Verfahren (das einfach als VPE, CVD oder MOCVD bezeichnet werden kann). Mit Bilden soll gemeint sein, dass Graphen während des Schritts direkt auf die Isolierschicht synthetisiert und produziert wird. Gleiches gilt gleichermaßen für die andere hierin beschriebene Schicht, die während des Verfahrens gebildet wird.
  • Dementsprechend wird das Graphen vorzugsweise durch MOCVD oder CVD gebildet, und/oder der Schritt des Formens von Graphen umfasst:
    • Bereitstellen des Siliciumwafers, das die Isolierschicht darauf aufweist, auf einem beheizten Suszeptor in einer Reaktionskammer, wobei die Kammer eine Vielzahl von gekühlten Einlässen aufweist, die so angeordnet sind, dass die Einlässe im Gebrauch über den Wafer verteilt sind und eine konstante Trennung von dem Substrat aufweisen,
    • Zuführen einer Strömung, die eine Kohlenstoff-haltige Vorläuferverbindung umfasst, durch die Einlässe und in die Reaktionskammer, um dadurch die Vorläuferverbindung zu zersetzen und das Graphen auf der Isolierschicht zu bilden,
    • wobei die Einlässe auf weniger als 100 °C gekühlt werden und der Suszeptor auf eine Temperatur von mindestens 50 °C über einer Zersetzungstemperatur des Vorläufers erwärmt wird.
  • Der Begriff „Graphen“, wie er hierin verwendet wird, bezieht sich auf eine Graphen-Monoschicht- oder -Mehrschichtstruktur. Eine Graphen-Monoschicht ist ein einzelne Lage aus Graphen und ist in vielen Ausführungsformen besonders bevorzugt. Einschichtiges oder Monoschicht-Graphen bietet einzigartige elektronische Eigenschaften, da es ein Nullbandlückenhalbleiter (d. h. ein Halbmetall) ist, wobei die Dichte von Zuständen am Fermi-Niveau null ist und an dem Punkt liegt, an dem die Oberseite des Valenzbandes den Boden des Leitungsbands erreicht (Bilden eines Dirac-Kegels). Aufgrund der geringen Dichte der Zustände nahe dem Dirac ist eine Verschiebung des Fermi-Niveaus besonders anfällig für die Ladungsübertragung in ein solches unberührtes Graphen. Die elektronische Struktur führt auch zum Beispiel zu dem Quanten-Hall-Effekt. Eine Mehrschicht-Graphenstruktur umfasst 2 oder mehr Lagen von Graphen und kann dennoch bevorzugt sein, da das Mehrschicht-Graphen eine größere thermische und elektrische Leitfähigkeit sowie eine Bandlücke bietet, die in einigen Ausführungsformen wünschenswert sein kann. Das Mehrschicht-Graphen besteht üblicherweise aus 2 bis 10 Schichten aus Graphenlagen, vorzugsweise 2 bis 5 Schichten und am meisten bevorzugt 2 oder 3 Schichten aus Graphen.
  • Das Verfahren umfasst ferner Bilden einer Polymerbeschichtung über der Graphen-Monoschicht- oder -Mehrschichtstruktur zusammen mit beliebigen weiteren Schichten und/oder elektrischen Kontakten. Die Erfinder haben festgestellt, dass eine Polymerbeschichtung über der Gesamtheit des freiliegenden Graphen gebildet werden kann, um das Graphen während des Schritts des Ätzens des Siliciumwafers zu schützen.
  • Die Polymerbeschichtung stellt auch bei der Entfernung des Siliciumwafers mechanische Festigkeit und Steifigkeit für den Vorläufer der elektronischen Vorrichtung bereit. Daher umfasst das Verfahren nach Abdünnen des Wafers optional Auflösen der Polymerbeschichtung. Die Erfinder haben festgestellt, dass eine Polymerbeschichtung verwendet werden kann, um das Graphen zu schützen, um Abdünnen des Siliciumwafers zu ermöglichen. Eine Polymerbeschichtung, wie hierin verwendet, bezieht sich auf eine organische Polymerbeschichtung, vorzugsweise eine, die Polyethylen, Polytetrafluorethylen oder Polypropylen, vorzugsweise HDPE, umfasst. Vorzugsweise besteht die Polymerbeschichtung aus dem Polymer und beliebigen optionalen Dotierstoffen, wie hierin beschrieben (z. B. besteht sie aus HDPE und einem beliebigen optionalen Dotierstoff). Der endgültige Vorläufer für elektronische Vorrichtungen kann dann zur Vorrichtungsherstellung verwendet werden, wobei optional die Polymerbeschichtung aufgelöst wird, um die Graphenoberfläche für die Abscheidung weiterer Schichten neu freizulegen.
  • Vorzugsweise weist die Polymerbeschichtung eine Dicke von 100 Mikrometer bis 2 mm, mehr bevorzugt von 200 Mikrometer bis 1 mm auf. Da das Verfahren zum Abdünnen von Wafern aufgrund der Dünne des resultierenden Wafers problematisch sein kann, kann Bereitstellen einer dickeren Polymerschicht eine einfachere Handhabung der beschichteten Struktur bereitstellen.
  • HDPE ist besonders bevorzugt, da es stark ätzbeständig ist und sehr kostengünstig und leicht verfügbar ist. HDPE kann auch leicht gelöst werden, um das darunter liegende Graphen und/oder weitere Schichten freizulegen.
  • In einer Ausführungsform wird die Polymerbeschichtung direkt auf der Graphen-Monoschicht- oder -Mehrschichtstruktur gebildet und die Polymerbeschichtung umfasst ein polymer und einen Dotierstoff. In dieser Ausführungsform weist das Polymer eine erste Dotierungswirkung auf Graphen auf und der Dotierstoff weist eine entgegengesetzte und im Wesentlichen gleiche zweite Dotierungswirkung auf Graphen auf. Die Erfinder haben festgestellt, dass eine Polymerbeschichtung das Graphen bei der Bildung unvermeidlich dotieren kann. Um einen spezifischen Dotierungsgrad von Graphen beizubehalten, insbesondere wenn Ladungsneutralität mit einer Ladungsträgerkonzentration von weniger als 5 × 1011 cm-2 erwünscht ist, vorzugsweise weniger als 2 × 1011 cm-2, kann ein Dotierstoff eingeschlossen werden, um der Dotierungswirkung des Polymermaterials entgegenzuwirken. Zum Beispiel, wenn Graphen direkt mit HDPE in Kontakt gebracht wird, wird das Graphen n-dotiert und ein entgegengesetzter Dotierstoff vom p-Typ wie F4TCNQ kann verwendet werden, um die ursprüngliche Ladungsträgerkonzentration des Graphens zu schützen und aufrechtzuerhalten.
  • Trotz des Potenzials für die Dotierung des Graphens haben die Erfinder dennoch festgestellt, dass Dotierung durch die Polymerbeschichtung wesentlich geringer ist als die in Graphen erreichten Dotierungsgrade auf Metallsubstraten. Zum Beispiel ist es gut bekannt, dass sehr einheitliches Graphen auf einem katalytischen Metallsubstrat, z. B. Kupferfolie, gezüchtet werden kann, aber dass das Kupfersubstrat zu unerwünscht hohen Graden an Kupferkontamination führt. Während es zudem bekannt ist, das Kupfersubstrat von dem Graphen weg zu ätzen, kontaminieren die chemischen Ätzmittel ferner das Graphen, was letztendlich die Verwendung des Graphens in elektronischen Vorrichtungen einschränkt. Somit unterscheidet sich das hierin beschriebene Verfahren von bekannten Übertragungstechniken ebenso wie die Produkte, die durch solche Verfahren erhalten werden können.
  • Optional umfasst das Verfahren vor der Bildung einer Polymerbeschichtung und nach der Bildung von Graphen Bilden einer oder mehrerer weiterer Schichten und/oder elektrischer Kontakte auf der Graphen-Monoschicht- oder -Mehrschichtstruktur. Ein solcher Schritt wird üblicherweise verwendet, wenn Vorläufer einer spezifischen elektronischen Vorrichtung wie hierin beschrieben hergestellt werden, wie diejenigen für LED, Hall-Sensor- und Biosensoranwendungen sowie photonische Anwendungen, wie bei der Herstellung von Modulatoren und Fotodetektoren. Die elektrischen Kontakte stellen einen ohmschen Kontakt zur Verbindung mit einer elektrischen Schaltung bereit. Vorzugsweise sind die Kontakte Metallkontakte wie im Stand der Technik üblich, vorzugsweise aus Aluminium, Chrom, Gold, Titan oder Kombinationen davon gebildet. In einigen Ausführungsformen sind transparente Kontakte bevorzugt, wobei Indiumzinnoxid (ITO) besonders bevorzugt ist. In diesen Ausführungsformen können die weiteren Schichten ausreichen, um das Graphen vor der Dotierung von dem Polymer zu schützen, sodass kein Dotierstoff erforderlich ist.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung umfasst das Verfahren ferner einen Vorbehandlungsschritt, wobei natives Oxid vor dem Schritt des Bildens einer Isolierschicht auf der Wachstumsoberfläche des Siliciumwafers von der Wachstumsoberfläche des Siliciumwafers entfernt wird. Vorzugsweise umfasst der Vorbehandlungsschritt das Inkontaktbringen der Wachstumsoberfläche mit einem Wasserstoffgasstrom bei einer Temperatur von mehr als 900 °C, um das native Oxid zu entfernen. Ein solcher Schritt wird üblicherweise für mindestens 1 Minute, vorzugsweise mindestens 5 oder mindestens 10 Minuten und/oder höchstens 30 Minuten durchgeführt. Vorzugsweise ist die Temperatur höher als 1000 °C und/oder niedriger als 1150 °C, was im Allgemeinen die Temperatur ist, bei der Silicium aufzuschmelzen beginnt.
  • Reinigen der Wachstumsoberfläche des Siliciumwafers ist besonders vorteilhaft, da dieser Schritt kontaminierende Partikel entfernt und das native Oxid entfernt, wodurch das Risiko verringert wird, dass die darauf in einem nachfolgenden Schritt ausgebildete Isolierschicht mit Fehlern gebildet wird. Somit kann eine hochkonforme Isolierschicht auf der Siliciumwachstumsoberfläche abgeschieden werden, was besonders vorteilhaft ist, da die Erfinder festgestellt haben, dass sich die Defekte in der Isolierschicht während des Schritts des Formens von Graphen darauf ausbreiten können, wenn sie auf Graphenwachstumstemperaturen im MOCVD-Reaktor erhitzt werden, was riskiert, dass das Graphen beschädigt wird.
  • Das Verfahren umfasst ferner einen Schritt des Abdünnens des Siliciumwafers oder Entfernen des Siliciumwafers, um eine freigelegte Oberfläche der Isolierschicht durch Ätzen mit einem Ätzmittel bereitzustellen. Dies dient dem Abdünnen des Siliciumwafers. Vorzugsweise führt Ätzen zu der vollständigen Entfernung des Siliciumwafers, um die zuvor darauf abgeschiedene Isolierschicht freizulegen. Es versteht sich, dass das Ätzmittel eine Spezies oder eine Chemikalie ist, die zum Ätzen von elementarem Silicium geeignet ist und die Isolierschicht und die Polymerbeschichtung gegen Ätzen durch das Ätzmittel resistent sind. Somit haben die Erfinder festgestellt, dass durch Bereitstellen von Graphen auf einer ätzbeständigen Isolierschicht und Bilden einer ätzbeständigen Polymerbeschichtung darauf, um das Graphen zu kapseln, zusammen mit beliebigen optionalen weiteren Schichten und/oder Kontakten, das Siliciumsubstrat ohne Risiko einer Kontamination oder Verschlechterung des 2D-Materials entfernt werden kann.
  • Optional wird der Siliciumwafer vor dem Ätzen einem Schleifschritt unterzogen. Der Siliciumwafer wird daher von einer Dicke vor dem Ätzen auf eine Dicke nach dem Ätzen reduziert. Vorzugsweise umfasst das Abdünnen den Schleifschritt, um 70 bis 99 % der Differenz zwischen der Dicke vor und nach dem Ätzen, vorzugsweise 80 bis 90 %, zu entfernen. Die verbleibenden 30 bis 1 % können dann mit einem Ätzmittel chemisch entfernt werden. Aufgrund der Dicke typischer kommerzieller Siliciumsubstrate stellt Schleifen ein energieeffizientes und einfaches Verfahren zum Entfernen eines relativ großen Anteils des Siliciums bereit. Schleifen ist ein bekannter Prozess (zum Beispiel für die Herstellung von „Durchkontaktierungen durch Silicium“) und alle im Stand der Technik bekannten Schritte können verwendet werden, um Schleifen des Siliciumwafers zu erreichen. Zum Beispiel kann ein temporärer Träger (wie Glas, Quarz oder Silicium) an die obere Oberfläche gebondet werden, um Schleifen des Siliciumwafers mit der Isolierschicht zu erleichtern. Der temporäre Träger kann dann entfernt werden.
  • Vorzugsweise weist der Siliciumwafer eine Dicke nach dem Ätzen von weniger als 100 Mikrometer, vorzugsweise weniger als 50 Mikrometer, mehr bevorzugt weniger als 10 Mikrometer, auf. Vorzugsweise beträgt die Dicke nach dem Ätzen des Siliciumwafers (d. h. nach dem Ätzen und dem optionalen Schleifen) 0 % bis 30 % der Dicke vor dem Ätzen, vorzugsweise 0 % bis 10 %. Dementsprechend kann der Siliciumwafer vollständig entfernt werden (im Wesentlichen eine Dicke von 0 Mikrometer). Indem der Wafer sehr dünn abgedünnt oder vollständig entfernt wird, haben die Erfinder festgestellt, dass der Vorläufer einer elektronischen Vorrichtung transparent sein kann. Vorzugsweise wird das Silicium abgedünnt, um bei Lichtfrequenzen im Bereich von 400 nm bis 700 nm vorzugsweise mehr als 90 % transparent zu sein, vorzugsweise im Bereich von 300 nm bis 800 nm mehr als 90 %.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist das Ätzmittel Fluorwasserstoffsäure (HF). HF kann entweder gasförmig oder wässrig sein, wobei wässrige HF für Sicherheit und Handhabung während des Ätzprozesses bevorzugt ist. HF wird bevorzugt, da sie üblicherweise verfügbar und bei Ätzen von Silicium stark wirksam ist. HF ist jedoch auch bei Ätzen einer großen Vielfalt von Materialien, einschließlich derjenigen, die im Stand der Technik der Herstellung elektronischer Vorrichtungen üblich sind, stark wirksam. Geeignete Materialien, die gegen HF resistent sind, sind gleichermaßen gut bekannt und ein geeignetes HF-beständiges Polymer kann wie hierin beschrieben für die Polymerbeschichtung verwendet werden. HPDE ist ein besonders bevorzugtes Material für die Polymerbeschichtung, wobei HF als ein Ätzmittel verwendet wird.
  • Jedes geeignete Siliciumätzmittel kann jedoch in dem Verfahren der vorliegenden Erfindung verwendet werden. Neben HF schließen andere Ätzmittel Salpetersäure (HNO3), Kaliumhydroxid (KOH), Ethylendiaminpyratechin (EDP) und Tetramethylammoniumhydroxid (TMAH) und Kombinationen davon ein. Es versteht sich, dass solche Ätzmittel in jeder typischen Formulierung und jedem typischen Lösungsmittel (z. B. Wasser oder einem Alkohol wie Methanol, Ethanol oder Isopropanol) verwendet werden können. Ein solcher Prozess kann als „Nassätzen“ bezeichnet werden.
  • Wie hierin beschrieben, sind die Isolierschicht und die Polymerbeschichtung resistent gegenüber Ätzen durch das Ätzmittel, um zu ermöglichen, dass der Siliciumwafer durch ein Ätzmittel abgedünnt und vorzugsweise vollständig entfernt wird, während das darin verkapselte Graphen geschützt wird. Dementsprechend ist es bevorzugt, dass die Isolierschicht und die Polymerbeschichtung gegen Ätzen durch das Ätzmittel resistent sind, sodass das Silicium unter den Ätzbedingungen mindestens 10 Mal schneller nach Gewicht geätzt wird, vorzugsweise mindestens 100 Mal und mehr bevorzugt mindestens 1000 Mal. Vorzugsweise weist die Isolierschicht und/oder Polymerbeschichtung eine Ätzrate von weniger als 10 mg/cm2/Tag, vorzugsweise weniger als 5 mg/cm2/Tag auf. Am stärksten bevorzugt können die Isolierschicht und die Polymerbeschichtung unbegrenzt unter den Ätzbedingungen bestehen. Geeignete Ätzbedingungen sind im Stand der Technik für die Entfernung von Siliciummaterial gut bekannt und können nach Bedarf angepasst werden.
  • Es versteht sich, dass im Stand der Technik verschiedene Siliciumätzmittel bekannt sind, die unterschiedliche chemische Eigenschaften aufweisen (z. B. sind HF und HNO3 stark sauer, während KOH und TMAH stark alkalisch sind). Dementsprechend können je nach verwendetem Ätzmittel verschiedene Polymerbeschichtungen verwendet werden. Wie hierin beschrieben, sind Polyethylen, Polytetrafluorethylen oder Polypropylen bevorzugt, da sie übliche und robuste ätzbeständige Materialien sind, die eine vernachlässigbare Dotierungswirkung auf das Graphen aufweisen. Die Isolierschicht aus Keramikmaterialien wie Al2O3 wie hierin beschrieben sind gegenüber den sauren und alkalischen Ätzmittel ätzbeständig.
  • In einer bevorzugten Ausführungsform stellt das Verfahren eine Vielzahl von Vorläufern elektronischer Vorrichtungen bereit, und wobei das Verfahren ferner Schritt (viii) des Vereinzelns des Siliciumwafers umfasst. Der Schritt des Vereinzelns des Siliciumwafers kann vor Schritt (vi) des Abdünnens des Siliciumwafers durchgeführt werden. Dementsprechend beinhaltet das Verfahren in dieser Ausführungsform das Vereinzeln oder Schneiden des Siliciumwafers, um die einzeln aufgebauten Komponenten (Array) auf dem Siliciumwafer gleichzeitig zu durch die universelle Polymerbeschichtung, die über das Array von Komponenten gebildet ist, zu zerteilen oder zu schneiden. Nach dem Zerteilen kann der Siliciumwafer der einzelnen Vorläufer elektronischer Vorrichtungen wie hierin beschrieben abgedünnt werden. Vereinzeln kann vorzugsweise nach Schritt (vi) durchgeführt werden. Wenn das Verfahren ferner den optionalen Schritt (vii) des Auflösens der Polymerbeschichtung umfasst, kann Vereinzeln vor oder nach diesem Schritt durchgeführt werden. Dementsprechend kann das Array der Vorläufer elektronischer Vorrichtungen abgedünnt werden, um den Siliciumwafer in einem Schritt über das gesamte Array zu entfernen.
  • Vorzugsweise umfasst das Verfahren ferner Ätzen des Graphens durch Laser- oder Plasmaätzen, vorzugsweise Sauerstoffplasmaätzen, in eine gewünschte Form oder Konfiguration, bevor eine der weiteren Schichten, Kontakte oder die Polymerbeschichtung gebildet wird. Eine bevorzugte Ausführungsform ist eine Hall-Stab-Konfiguration für einen Hall-Sensor, vorzugsweise eine Kreuzform. Jede andere Form kann jedoch wie gewünscht für eine spezifische Endvorrichtung, wie ein Rechteck für einen Transistor, geätzt werden. Dementsprechend kann das auf der Isolierschicht gebildete Graphen geätzt werden, um eine Vielzahl (ein Array) von Graphenabschnitten zu bilden, aus denen eine Vielzahl von Vorläufern elektronischer Vorrichtungen konstruiert werden kann.
  • Vorzugsweise wird der Schritt des Bildens einer Isolierschicht in einer CVD- oder MOCVD-Reaktionskammer durchgeführt und danach ist es bevorzugt, dass Bilden von Graphen und der optionalen weiteren Schicht(en) auch in derselben Reaktionskammer durchgeführt werden, wodurch die Komplexität des Herstellungsprozesses verringert wird.
  • Der Vorläufer einer elektronischen Vorrichtung ist für eine Vielzahl unterschiedlicher spezifischer elektronischer Vorrichtungen geeignet, wie hierin beschrieben.
  • Dementsprechend ist der Vorläufer einer elektronischen Vorrichtung vorzugsweise eines von einem Vorläufer einer lichtempfindlichen oder lichtemittierenden Vorrichtung, einem Vorläufer einer Biosensorvorrichtung, einem Vorläufer einer Transistorvorrichtung, einem Vorläufer einer Kondensatorvorrichtung und einem Vorläufer einer Hall-Sensor-Vorrichtung.
  • In einer bevorzugten Ausführungsform, wobei der Vorläufer einer elektronischen Vorrichtung ein Vorläufer einer lichtempfindlichen oder lichtemittierenden Vorrichtung ist, weist die Isolierschicht eine Dicke von weniger als 10 nm auf, und der Siliciumwafer wird in dem hierin beschriebenen Verfahren entfernt oder auf unter 10 nm abgedünnt. Das Verfahren umfasst daher ferner Bilden einer lichtempfindlichen oder lichtemittierenden Struktur auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur (d. h. Bilden weiterer Schichten) und ferner Bilden eines ersten Kontakts auf der lichtempfindlichen oder lichtemittierenden Struktur in demselben Schritt. Zusätzlich umfasst das Verfahren Bilden eines zweiten Kontakts:
    • (a) auf der freiliegenden Oberfläche der Isolierschicht nach dem Abdünnen oder Entfernen des Siliciums oder
    • (b) auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur während des Schritts des Bildens der lichtempfindlichen oder lichtemittierenden Struktur und des ersten Kontakts oder
    • (c) auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur nach Auflösen der Polymerbeschichtung.
  • Das Verfahren ist besonders vorteilhaft, da dies die Bildung eines Vorrichtungsvorläufers ermöglicht, der ein optisch transparentes Substrat umfasst, das die effiziente Durchlässigkeit von Licht ermöglicht, entweder aus der lichtemittierenden Vorrichtung (z. B. einer LED) oder in die lichtempfindliche Vorrichtung (z. B. eine Solarzelle). Lichtempfindliche und lichtemittierende Strukturen sind im Stand der Technik gut bekannt und jede kann in dem Verfahren verwendet werden, um einen solchen Vorrichtungsvorläufer herzustellen. Zum Beispiel kann eine LED-Struktur Schichten aus GaN vom n-Typ und p-Typ umfassen und kann ferner eine Vielzahl von InGaN/GaN-Mehrfachquantenmulden dazwischen umfassen. Eine OLED-Struktur kann eine Elektronentransportschicht auf einer emittierenden Schicht auf einer Lochtransportschicht umfassen.
  • Der erste Kontakt ist in direktem Kontakt mit der lichtemittierenden oder -empfindlichen Struktur bereitgestellt. Der zweite Kontakt eines Vorrichtungsvorläufers kann auf dem Graphen oder auf der Rückseite der freiliegenden Isolierschicht bereitgestellt werden. Dementsprechend kann der Kontakt auf dem Graphen zusammen mit den anderen Schichten und dem ersten Kontakt und daher vor der Bildung der Polymerbeschichtung ausgebildet werden. Alternativ kann der zweite Kontakt auf der Isolierschicht ausgebildet werden, nachdem die Polymerbeschichtung gebildet und das Siliciumsubstrat entfernt wurde, um die Isolierschicht freizulegen. Schließlich kann der Kontakt stattdessen bereitgestellt werden, nachdem das Silicium entfernt und die Polymerbeschichtung aufgelöst wurde, aber dennoch auf einem zweiten Abschnitt auf dem Graphen, der einen identischen Vorrichtungsvorläufer bildet zu einem, bei dem der zweite Kontakt mit den weiteren Schichten gebildet wurde.
  • Vorzugsweise wird der zweite Kontakt auf der freiliegenden Oberfläche der Isolierschicht nach Entfernen des Siliciumwafers ausgebildet, und ein dritter Kontakt wird auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur gebildet, entweder während des Schritts des Bildens der lichtempfindlichen oder lichtemittierenden Struktur und des ersten Kontakts oder nachdem die Polymerbeschichtung aufgelöst wurde. Die drei Kontakte können auch als Source-Gate- und Drain-Kontakte bezeichnet werden, wie im Stand der Technik bekannt ist. In dieser Ausführungsform dient der zweite Kontakt auf der Rückseite der Isolierschicht als Gate-Kontakt und liegt vorzugsweise direkt gegenüber den weiteren Schichten. Eine solche Ausführungsform ist besonders vorteilhaft, da die sehr dünne Isolierschicht eine effektive Modulation des Stroms durch das Graphen ermöglicht und daher besonders für eine lichtemittierende Vorrichtung geeignet ist. Das Verfahren ermöglicht die Herstellung eines Vorläufers lichtemittierender Vorrichtungen mit einer Transistorkonfiguration, während er auch optisch durchlässig ist. Das Verfahren ermöglicht die Bildung sehr kleiner Monitorpixel.
  • Vorzugsweise ist der zweite Kontakt transparent oder angrenzend an einen lichtemittierenden oder lichtempfangenden Bereich der freiliegenden Oberfläche der Isolierschicht angeordnet. Dies maximiert das Licht, das entweder die Vorrichtung verlässt oder in diese eintritt. Geeignete Anordnungen wie Stromschienen sind im Stand der Technik gut bekannt und gut als eine gerahmte Anordnung des Kontakts (d. h. derart, dass der Kontakt um den Umfang der lichtemittierenden oder -empfindlichen Struktur (auf beiden Seiten der Isolierschicht) angeordnet ist).
  • In einer bevorzugten Ausführungsform ist der Vorläufer der elektronischen Vorrichtung eine OLED und der Schritt des Auflösens der Polymerbeschichtung wird nicht durchgeführt. Die Polymerbeschichtung kann vorteilhafterweise beibehalten werden, um die empfindlichen organischen Komponenten der OLED zu schützen, die ansonsten durch das zum Auflösen der Polymerbeschichtung erforderliche Lösungsmittel wahrscheinlich auch beschädigt würden.
  • In einer anderen bevorzugten Ausführungsform ist der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Biosensorvorrichtung. Das Verfahren zur Herstellung eines Vorläufers einer Biosensorvorrichtung erfordert, dass die Polymerbeschichtung direkt auf der Graphen-Monoschicht- oder -Mehrschichtstruktur wie hierin beschrieben gebildet wird. Ferner umfasst die Polymerbeschichtung ein Polymer und einen Dotierstoff, und das Polymer weist eine erste Dotierungswirkung auf Graphen auf und der Dotierstoff weist eine entgegengesetzte und im Wesentlichen gleiche zweite Dotierungswirkung auf Graphen auf. Das Verfahren erfordert, dass keine optionalen weiteren Schichten gebildet werden, sondern ein erster und zweiter elektrischer Kontakt auf der Graphen-Monoschicht- oder -Mehrschichtstruktur gebildet werden. Nach Entfernen der Polymerbeschichtung umfasst das Verfahren Abscheiden eines biologisch empfindlichen Materials zwischen dem ersten und dem zweiten elektrischen Kontakt auf einer freiliegenden Oberfläche der Graphen-Monoschicht- oder -Mehrschichtstruktur. Somit kann ein Biosensor hergestellt werden, der vorteilhafterweise sehr dünn und leicht ist. Zusätzlich kann der Vorläufer der Biosensorvorrichtung im Wesentlichen transparent gemacht werden, was für einen optischen Biosensor vorteilhaft ist, und kann mehr bevorzugt als Teil eines multimodalen Biosensors verwendet werden.
  • Optional wird der Siliciumwafer entfernt oder auf weniger als 10 nm abgedünnt und ein dritter elektrischer Kontakt wird gegenüber dem biologisch empfindlichen Material auf der freiliegenden Oberfläche der Isolierschicht oder auf dem abgedünnten Siliciumwafer gebildet. Wie hierin in Bezug auf den Vorläufer einer lichtemittierenden oder -empfindlichen Vorrichtung beschrieben, kann der dritte Kontakt auf der Isolierschicht als Gate-Kontakt in einer Transistoranordnung verwendet werden, was eine verbesserte Empfindlichkeit der Sensorvorrichtung bei Verwendung durch Anlegen einer geeigneten Gate-Spannung ermöglicht.
  • Das biologisch empfindliche Material kann jedes im Stand der Technik für Biosensoranwendungen bekannte sein. Vorzugsweise ist das biologisch empfindliche Material ein Organell, Zellrezeptor, eine Nukleinsäure, ein Enzym, Antigen, Antikörper oder Analyt, stärker bevorzugt ein Enzym oder Antikörper.
  • In einer weiteren bevorzugten Ausführungsform ist der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Transistorvorrichtung und die Isolierschicht weist eine Dicke von weniger als 10 nm auf. In dieser Ausführungsform umfasst der Schritt des Bildens beliebiger weiterer Schichten und elektrischer Kontakte:
    1. (a) Bilden einer dielektrischen Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur,
    2. (b) Bilden eines ersten Kontakts auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur,
    3. (c) Bilden eines zweiten Kontakts auf der dielektrischen Schicht und
    4. (d) entweder:
      • Bilden eines dritten Kontakts auf der freiliegenden Oberfläche der Isolierschicht nach Entfernen des Siliciumwafers oder
      • Bilden eines dritten Kontakts auf einer freiliegenden Oberfläche des abgedünnten Siliciumwafers nach dem Abdünnen.
  • Dementsprechend werden die dielektrische Schicht und der erste und zweite Kontakt vor Beschichten mit einem Polymer, Abdünnen des Siliciumsubstrats und Auflösen der Polymerbeschichtung gebildet. Der erste Kontakt in direktem Kontakt mit dem Graphen kann als Source-Kontakt des Vorläufers der Transistorvorrichtung betrachtet werden.
  • Das dielektrische Material kann jedes Material umfassen, das im Stand der Technik als dielektrisch bekannt ist. Dementsprechend ist das dielektrische Material elektrisch isolierend und weist anders als ein einfacher Isolator üblicherweise eine hohe Dielektrizitätskonstante auf. Die Dielektrizitätskonstante (k) des dielektrischen Materials kann größer als 2, vorzugsweise größer als 3 und noch mehr bevorzugt größer als 4 sein (wenn bei 1 kHz bei Raumtemperatur gemessen). In einigen Anwendungen für den Transistor, wie Hochfrequenzanwendungen, kann es bevorzugt sein, dass die Dielektrizitätskonstante des dielektrischen Materials niedriger ist als die, die in anderen Anwendungen, wie Niederfrequenzanwendungen, verwendet werden kann. Dementsprechend kann k weniger als 10, vorzugsweise weniger als 6 betragen. Dielektrische Materialien können daher in einem elektrischen Feld polarisieren.
  • Vorzugsweise umfasst das dielektrische Material LiF, Siliciumnitrid, ein dielektrisches Metalloxid und/oder ein organisches dielektrisches Polymer. Beispielhafte dielektrische Materialien zur Verwendung in dem hierin beschriebenen Verfahren schließen ein oder mehrere von PMMA, PVA, PVB, LiF, CaF2, Al2O3, Ga2O3, MgAl2O4, MgO, SrTiO3, BaTiO3, BaHfO3, Ta2O5, Y2O3, WO3, Y-stabilisiertes ZrO2 (YSZ), Gd2O3, LaAlO3, LiTaO3, LiAlO2, Y3Al5O12 (YAG), Gd3Ga5O12 (GGG), Sc2O3, ThO2, ZnO, TiO2, SnO2, ZrO2, SrO2, HfO2, h-BN, c-BN, SiNx, SiO2, SiC, AlN, AlGaAs, AlGaN und AlP ein, vorzugsweise Al2O3, AlN, h-BN, c-BN, ZnO, HfO2, CaF2, SiO2 und SiN x. Dementsprechend kann die dielektrische Schicht dasselbe Material wie die Isolierschicht sein.
  • Vorzugsweise weist die Schicht aus dielektrischem Material eine Dicke von weniger als 300 nm, wie weniger als 200 nm, weniger als 150 nm, vorzugsweise weniger als 100 nm und/oder mehr als 1 nm, wie mehr als 5 nm, auf. Dementsprechend kann die dielektrische Schicht eine Dicke zwischen 1 nm und 300 nm aufweisen, vorzugsweise zwischen 1 nm und 100 nm.
  • Die dielektrische Schicht kann durch jede geeignete Technik gebildet werden, die dem Fachmann nach dem Stand der Technik bekannt ist. Abscheidung eines anorganischen Dielektrikums, wie eines Metalloxids, kann durch Molekülstrahlabscheidung (MBD), Atomlagenabscheidung (ALD), chemischer Dampfabscheidung (CVD) und/oder physikalischer Dampfabscheidung (PVD) erreicht werden. Alternativ kann die Abscheidung eines Dielektrikums unter Verwendung von standardmäßigen Photolithographietechniken erreicht werden.
  • Das Verfahren umfasst ferner das Bilden des dritten Kontakts. Der dritte Kontakt wird auf der Rückseite gebildet und wird auf der freiliegenden Isolierschicht gebildet, wo das Silicium vollständig entfernt wurde, oder auf dem abgedünnten Siliciumwafer, wenn das Silicium nicht vollständig weggeätzt wurde.
  • In einer anderen bevorzugten Ausführungsform des hierin beschriebenen Verfahrens ist der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Kondensatorvorrichtung und die Isolierschicht weist eine Dicke von weniger als 10 nm auf. In dieser Ausführungsform umfasst der Schritt des Bildens beliebiger weiterer Schichten und elektrischer Kontakte:
    1. (a) Bilden einer dielektrischen Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur,
    2. (b) Bilden eines ersten Kontakts auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur,
    3. (c) Bilden einer zweiten Graphen-Monoschicht- oder -Mehrschichtstruktur auf der dielektrischen Schicht,
    4. (d) Bilden eines zweiten Kontakts auf der zweiten Graphen-Monoschicht- oder -Mehrschichtstruktur,

    und wobei die Polymerbeschichtung direkt auf der zweiten Graphen-Monoschicht- oder -Mehrschichtstruktur ausgebildet ist, die Polymerbeschichtung ein Polymer und einen Dotierstoff umfasst, das Polymer eine erste Dotierungswirkung auf Graphen aufweist und der Dotierstoff eine entgegengesetzte und im Wesentlichen gleiche zweite Dotierungswirkung auf Graphen aufweist.
  • Dementsprechend wird anders als bei dem hierin beschriebenen Transistor eine weitere Graphen-Monoschicht- oder -Mehrschichtstruktur auf der dielektrischen Schicht gebildet, wodurch eine Graphen/Dielektrikum/Graphen-Kondensatorstruktur gebildet wird. Ein Kontakt wird auf jeder der Graphenschichtstrukturen gebildet, bevor die Polymerbeschichtung auf dem gesamten Vorrichtungsvorläufer gebildet wird, wodurch mindestens die freiliegende obere zweite Graphenschichtstruktur und Kontakte beschichtet werden. In dieser Ausführungsform wird das Polymer gegendotiert, um der Dotierungswirkung des Polymermaterials entgegenzuwirken, das direkt auf das Graphen aufgebracht wird.
  • In noch einer weiteren bevorzugten Ausführungsform ist der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Hall-Sensor-Vorrichtung und die Isolierschicht weist eine Dicke von weniger als 50 nm auf. In dieser Ausführungsform umfasst der Schritt des Bildens beliebiger weiterer Schichten und elektrischer Kontakte:
    1. (a) Bilden einer weiteren Isolierschicht auf der Graphen-Monoschicht- oder -Mehrschichtstruktur,
    2. (b) einen weiteren Schritt, entweder vor oder nach dem Bilden der weiteren Schichten und Kontakte, aber vor dem Bilden der Polymerbeschichtung, zum Formen der Graphen-Monoschicht- oder -Mehrschichtstruktur in eine Hall-Sensor-Konfiguration, und
    3. (c) Bilden einer Vielzahl von elektrischen Kontakten in direktem Kontakt mit der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  • Formgebung des Graphens wird vorzugsweise durch Ätzen des Graphens, vorzugsweise Laser- oder Plasmaätzen, wie hierin beschrieben, erreicht. Vorzugsweise ist die Hall-Sensor-Konfiguration ein Hall-Kreuz mit vier „Armen“, wie es im Stand der Technik bekannt ist, und vier Kontakte werden bereitgestellt, eine in direktem Kontakt mit dem Ende jedes der Arme des Kreuzes.
  • Vorzugsweise weist die Isolierschicht des Vorläufers der Hall-Sensor-Vorrichtung eine Dicke von weniger als 10 nm auf, und das Verfahren umfasst ferner Bilden eines oder mehrerer Drähte zum Führen eines Stroms, der auf der freiliegenden Oberfläche der Isolierschicht zu spüren ist, wenn das Siliciums abgedünnt oder entfernt wird. Ein solcher Vorrichtungsvorläufer kann als Stromsensor bezeichnet werden. Die dünne Isolierschicht ist daher besonders vorteilhaft, da ein Draht zum Führen eines Stroms sehr nah am Graphen angeordnet werden kann. Bei Verwendung erzeugt der Stromfluss durch die Drähte ein Magnetfeld, das unter Verwendung der Hall-Sensor-Anordnung der Vorrichtung erfasst werden kann. Aufgrund geringer Dichte der Zustände nahe dem Dirac-Punkt im Graphen weist die Vorrichtung eine besonders hohe Empfindlichkeit gegenüber Änderungen des Magnetfeldes auf, was eine präzise Stromerfassung ermöglicht.
  • Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird ein Vorläufer einer elektronischen Vorrichtung bereitgestellt, der durch das Verfahren nach einem der vorstehenden Ansprüche zu erhalten ist, vorzugsweise erhalten wird.
  • In einem weiteren Gesichtspunkt der vorliegenden Erfindung wird auch ein leitfähiges Substrat für eine elektronische Vorrichtung bereitgestellt, die mit einer entfernbaren Schutzschicht versehen ist, wobei das Substrat aus Folgendem besteht:
    • einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche;
    • einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche des Substrats;
    • einer auflösbare Polymerbeschichtung über der Graphen-Monoschicht- oder -Mehrschichtstruktur und
    • optional einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist.
  • Somit stellt die vorliegende Erfindung ein Substrat bereit, auf dem eine elektronische Vorrichtung hergestellt werden kann, wobei das Substrat eine einheitliche und leitfähige Graphenschichtstruktur aufweist, die zwischen einer dünnen Isolierschicht und einer Polymerbeschichtung eingeschlossen und geschützt ist. Das leitfähige Substrat kann den Siliciumwafer umfassen, auf dem die Isolierschicht und Graphen gebildet werden, dies kann für die strukturelle Integrität vorteilhaft sein kann, kann aber ebenso mit dem bereits abgedünnten oder vollständig entfernten Siliciumsubstrat bereitgestellt werden.
  • Um das leitfähige Substrat in eine elektronische Vorrichtung aufzunehmen, kann die Siliciumschicht bei Bedarf abgedünnt werden und die Polymerbeschichtung kann dann durch den Hersteller der elektronischen Vorrichtung aufgelöst werden. Danach können die gewünschten weiteren Schichten auf der freigelegten Graphenoberfläche zusammen mit den erforderlichen elektrischen Kontakten wie gewünscht gebildet werden. Das leitfähige Substrat bietet daher einen Baustein für elektronische Vorrichtungen, die qualitativ hochwertige Graphenschichtstrukturen beinhalten und die außerordentlich dünn sind.
  • Darüber hinaus stellt die vorliegende Erfindung eine Anzahl von Vorrichtungsvorläufern bereit, die vorzugsweise durch die hierin offenbarten Verfahren zu erhalten sind. Somit wird in einem weiteren Gesichtspunkt eine lichtemittierende oder lichtempfindliche Vorrichtung bereitgestellt, die einen leitfähigen Träger umfasst, wobei der leitfähige Träger aus Folgendem besteht:
    • einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche;
    • einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche der Isolierschicht;
    • optional einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist; und
    • wobei die Vorrichtung ferner umfasst:
      • eine lichtemittierende oder lichtempfindliche Schichtstruktur auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur;
      • einen ersten Kontakt auf der lichtemittierenden oder lichtempfindlichen Schichtstruktur und
      • einen zweiten Kontakt auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  • Vorzugsweise ist der erste Kontakt ein Source-Kontakt, der zweite Kontakt ist ein Drain-Kontakt und die Vorrichtung umfasst ferner:
    • einen Gate-Kontakt auf der zweiten ebenen Oberfläche der Isolierschicht oder, wenn vorhanden, auf einer freiliegenden ebenen Oberfläche der Siliciumschicht. Vorzugsweise ist die lichtemittierende Vorrichtung eine OLED.
  • In einem weiteren Gesichtspunkt wird ein Kondensator bereitgestellt, der einen leitfähigen Träger umfasst, wobei der leitfähige Träger aus Folgendem besteht:
    • einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche;
    • einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche der Isolierschicht;
    • optional einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist; und
    • wobei der Kondensator ferner umfasst:
      • eine dielektrische Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur;
      • einen ersten Kontakt auf der dielektrischen Schicht und
      • einen zweiten Kontakt auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  • In noch einem weiteren Gesichtspunkt wird ein Tunneltransistor bereitgestellt, der einen leitfähigen Träger umfasst, wobei der leitfähige Träger aus Folgendem besteht:
    • einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche;
    • einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche der Isolierschicht
    • und, optional, einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist,
    • wobei der Transistor ferner umfasst:
      • eine dielektrische Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur;
      • einen ersten Kontakt auf der dielektrischen Schicht
      • einen zweiten Kontakt auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur und
      • einen dritten Kontakt auf der zweiten ebenen Oberfläche der Isolierschicht oder, wenn vorhanden, auf einer freiliegenden ebenen Oberfläche der Siliciumschicht distal von der Isolierschicht,
      • wobei einer des ersten und des zweiten Kontakts ein Source-Kontakt ist und der andere ein Drain-Kontakt ist und der dritte Kontakt ein Gate-Kontakt ist.
  • In noch einem weiteren Gesichtspunkt wird eine Hall-Sensorvorrichtung bereitgestellt, die umfasst:
    • eine Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche, wobei die erste ebene Oberfläche zum direkten Inkontaktbringen mit einem Draht dient, in dem ein Strom erkannt werden soll;
    • eine Graphen-Monoschicht- oder -Mehrschichtstruktur auf der zweiten ebenen Oberfläche der Isolierschicht, wobei die Graphen-Monoschicht- oder -Mehrschichtstruktur als ein Hall-Sensor konfiguriert ist;
    • eine Vielzahl von Kontakten auf der Graphen-Monoschicht- oder -Mehrschichtstruktur und
    • eine weitere Isolierschicht auf der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  • Vorzugsweise umfasst die Hall-Sensorvorrichtung ferner einen oder mehrere Drähte zum Führen eines Stroms, der in Kontakt mit der ersten ebenen Oberfläche erkannt werden soll. Eine solche Vorrichtung kann daher als eine Stromsensorvorrichtung bezeichnet werden.
  • In einem abschließenden Gesichtspunkt der vorliegenden Erfindung wird eine elektronische Schaltung bereitgestellt, die eine beliebige der hierin beschriebenen Vorrichtungen umfasst. Dementsprechend umfasst die elektronische Schaltung vorzugsweise die lichtemittierende oder lichtempfindliche Vorrichtung, den Kondensator, den Tunneltransistor oder die Hall-Sensorvorrichtung. Die elektronische Schaltung umfasst daher mindestens einen Draht, der mit jedem Kontakt der Vorrichtungen verbunden ist.
  • Die vorliegende Erfindung wird nun ferner in Bezug auf die folgenden nicht einschränkenden Figuren weiter beschrieben, in denen gilt:
    • 1 veranschaulicht ein Verfahren gemäß der vorliegenden Erfindung, insbesondere ein Verfahren zum Herstellen eines Tunneltransistors.
    • 2 veranschaulicht einen Stromsensor gemäß der vorliegenden Erfindung.
    • 3 veranschaulicht eine lichtemittierende Vorrichtung gemäß der vorliegenden Erfindung.
  • 1 veranschaulicht beispielhaft ein Verfahren 100 der Herstellung eines graphenbasierten Tunneltransistors. Zunächst wird ein Siliciumwafer (oder Substrat) 200 bereitgestellt, wobei der Wafer 200 eine Wachstumsoberfläche 205 aufweist. In der Regel ist die Wachstumsoberfläche 205 eine obere Oberfläche, die freiliegt, um das Wachstum und die Bildung von Materialschichten zu ermöglichen. Das Verfahren 100 umfasst einen Schritt 105 zum Bilden einer isolierenden Al2O3-Schicht 210 auf der Wachstumsoberfläche 205 durch ALD unter Verwendung von Trimethylaluminium und Ozon als Vorläufer, wobei die Schicht aus Al2O3-Schicht 210 eine Dicke von etwa 2 nm aufweist.
  • Als Nächstes wird eine Graphen-Monoschicht 215 auf der Isolierschicht 210 in Schritt 110 unter Verwendung eines Verfahrens gebildet, wie in WO 2017/029470 in einer MOCVD-Vorrichtung offenbart, die einen eng gekoppelten Duschkopf umfasst. Dann wird in Schritt 115 eine weitere Al2O3-Schicht 220 auf der Oberfläche der Graphen-Monoschicht 215 ausgebildet. Nach der Bildung der deckenden Al2O3-Schicht 220 wird standardmäßige Photolithographie verwendet, um die Al2O3-Schicht 220 zu ätzen und Abschnitte der Graphen-Monoschicht 215 freizulegen. Die Metallkontakte 225, 230 werden dann in Schritt 120 unter Verwendung herkömmlicher e-Strahlverdampfung abgeschieden. Für den Tunneltransistor wird ein Metallkontakt 225 derart abgeschieden, dass er die Graphenschicht 215 durch die geätzte Al2O3-Deckschicht 220 berührt. Der Metallkontakt 225 dient dazu, als der Source-Kontakt im Tunneltransistor zu fungieren, wenn er in einer elektronischen Vorrichtung funktioniert. Gleichzeitig wird der Metallkontakt 230 auf einem distalen Abschnitt der Al2O3-Deckschicht 220 abgeschieden. Die Metallkontakte 225, 230 sind aus 5 nm Titan gebildet, gefolgt von 80 nm Gold.
  • Eine HPDE-Polymerbeschichtung 235 wird dann in Schritt 125 auf dem gesamten Wafer 200 gebildet, die die anderen Schichten vor dem Ätzen in Schritt 130 schützt. Der Siliciumwafer 200 wird in Schritt 130 durch ein Ätzmittel abgedünnt, das wässrige HF umfasst. Die Isolierschicht 210 verhindert jede weitere Ätzung, sobald der gesamte Siliciumwafer 200 aufgelöst ist. Dementsprechend gibt Schritt 130 eine Oberfläche der isolierenden Al2O3-Schicht 210 frei.
  • Die HDPE-Beschichtung 235 wird dann in Schritt 135 aufgelöst, beispielsweise unter Verwendung von Toluol als Lösungsmittel, um den außergewöhnlich dünnen leitfähigen Träger freizusetzen. Ein letzter Metallkontakt 240 kann in Schritt 140 auf der Rückseite des Trägers abgeschieden werden, d. h. auf der freiliegenden Oberfläche der isolierenden Al2O3-Schicht 240. Dieser Kontakt kann als der Drain-Kontakt dienen, wenn er mit einer Schaltung verbunden ist, und der Metallkontakt 230 als ein Gate-Kontakt.
  • 2 ist ein Querschnitt eines Stromsensors 300 gemäß der vorliegenden Erfindung. Der Stromsensor 300 kann als eine Ausführungsform eines Hall-Sensors betrachtet werden, der zwei Drähte 325 zum Führen eines zu erfassenden Stroms umfasst.
  • Der Stromsensor 300 umfasst eine Isolierschicht 305, die aus HfO2 gebildet ist, mit einer Dicke von etwa 1 nm, die aufgrund der großen Nähe der stromführenden Drähte 325 zu der Monoschicht aus Graphen 310 auf der gegenüberliegenden ebenen Oberfläche der Isolierschicht 305 eine sehr empfindliche und genaue Stromerfassung bereitstellt. Der Stromsensor 300 umfasst ferner eine weitere Isolierschicht 315, die dazu dient, das Graphen vor atmosphärischer Kontamination zu schützen. Zusätzlich umfasst der Sensor 300 auch eine Vielzahl von Kontakten 320 in Kontakt mit dem Graphen 310, um die Vorrichtungsfunktion zu aktivieren, wenn sie in eine elektronische Schaltung eingebaut ist.
  • 3 ist ein Querschnitt einer lichtemittierenden Vorrichtung 400, insbesondere einer OLED, die einen leitfähigen Träger umfasst. Der leitfähige Träger besteht aus der SiNx-Isolierschicht 405 mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche und einer Graphendoppelschicht 410 auf der ersten ebenen Oberfläche der Isolierschicht 405 auf, die einen größeren Stromfluss in das emittierende Material der OLED ermöglicht.
  • Die OLED 400 umfasst ferner eine lichtemittierende Struktur (420, 425, 430) auf einem ersten Abschnitt der Graphendoppelschicht 410. Die lichtemittierende Struktur der OLED 400 ist aus einer Lochtransportschicht 420 wie TPD oder PEDOT:PSS gebildet, die sich auf der Graphendoppelschicht 410 befindet. Auf dem HTL befindet sich die emittierende Schicht 425 wie Alq3 oder ein Polyfluoren. Schließlich wird eine Elektronentransportschicht 430 wie LiF auf der emittierenden Schicht 425 bereitgestellt.
  • Die OLED 400 umfasst ferner drei Metallkontakte, die zur Verbindung mit einer elektronischen Schaltung erforderlich sind. Ein Kontakt 415 ist in Kontakt mit dem Doppelschichtgraphen 405 als der Source-Kontakt bereitgestellt. Der Drain-Kontakt 435 ist auf der Elektronentransportschicht 430 der lichtemittierenden Struktur bereitgestellt und schließlich ist ein Gate-Kontakt auf der zweiten ebenen Oberfläche der Isolierschicht 405 bereitgestellt, idealerweise auf einem äquivalenten Bereich des lichtemittierenden Stapels, um eine effektive Modulation des Stroms durch das Graphen 405 und in den lichtemittierenden Stapel bereitzustellen. Die sehr dünne Isolierschicht 405 ermöglicht, dass sehr niedrige Spannungen verwendet werden, um die elektronischen Eigenschaften des Graphens 410 und damit die Funktion der OLED 400 in einer elektronischen Schaltung zu modulieren.
  • Beispiele
  • Ein 675 Mikron dicker Siliciumwafer wird in eine ALD-Kammer platziert und bei der Abscheidungstemperatur von 150 °C unter einem Vakuum von etwa 220 mTorr (etwa 27 Pa) mit einem Stickstoffgasstrom von 20 sccm gehalten, um die Kammertemperatur und den Kammerdruck auszugleichen sowie jegliche Feuchtigkeit von der Probenoberfläche zu desorbieren. Al2O3 wird dann unter Verwendung von Trimethylaluminium (TMAl) und Ozon (O3) als der metallorganische bzw. oxidative Vorläufer abgeschieden, die sowohl als Träger als auch als Spülgas in die Abscheidekammer eingebracht werden. Die Vorläufer werden in einem 3:2-Verhältnis, mit Pulszeiten von 0,6 Sekunden und Spülzeiten von 20 und 25 Sekunden für TMAl bzw. O3 in die Kammer gepulst. Filme werden bei 150 °C mit variierenden Anzahlen von Zyklen (zwischen 10 und 200 Zyklen) abhängig von der gewünschten Filmdicke abgeschieden.
  • Der Siliciumwafer mit der darauf befindlichen Isolierschicht wird auf einem SiliciumCarbid-beschichteten Graphitsuszeptor innerhalb eines MOCVD-Reaktors platziert. Der Wafer wird mit einer Geschwindigkeit von 30-120 U/min auf dem Suszeptor gedreht. Die abgedichtete Kammer wird mit einem Gasgemisch gespült, das Stickstoff, Argon, Helium und/oder Wasserstoff enthalten kann. Der Wafer wird auf dem Suszeptor auf seine Temperbedingungen erhitzt, in diesem Beispiel von 850-900 °C unter einem reduzierten Druck von 50 - 200 mbar. Der Wafer wird für einen Zeitraum von 10 -20 min getempert. Der Wafer wird dann auf die Wachstumstemperatur für die Graphenabscheidung erhitzt, wie von 1100-1200 °C, wie optisch unter Verwendung von In-situ-Pyrometrie gemessen (entspricht einer Heiztemperatur von etwa 1200-1400 °C). Das Wachstum wird üblicherweise unter reduziertem Druck mit einem kontinuierlichen Strom eines inerten/reduzierenden Gasgemischs, das Stickstoff, Argon, Helium und/oder Wasserstoff umfasst, bei 50 -100 mbar durchgeführt. Graphenwachstum beginnt durch Zugabe eines kohlenstoffhaltigen Vorläuferdampfs (z. B. n-Hexan, Methan, Brommethan, 3-Hexin, Azoethan, bis-Cyclopentadienylmagnesium) zu dem Gasgemisch. Das erwärmte Substrat wird für einen Zeitraum von 2500-4000 Sekunden dem Graphenvorläufer ausgesetzt. Am Ende des Graphenwachstumsschritts wird das graphenbeschichtete Substrat unter Durchfluss von inertem/reduzierendem Gas auf eine sichere Entfernungstemperatur, vorzugsweise unter 150 °C, abgekühlt
  • Eine Al2O3 Schicht wird auf dem Graphen unter Verwendung eines äquivalenten Prozesses gezüchtet, wie er für das Wachstum auf dem Siliciumwafer beschrieben wird. Längere Spülzeiten sind bei niedrigeren Abscheidungstemperaturen erforderlich, um sicherzustellen, dass alle überschüssigen Vorläufer und Nebenprodukte aus der Kammer entfernt werden. Folien werden in Abhängigkeit von der gewünschten Filmdicke bei 40 °C mit variierenden Anzahlen von Zyklen (zwischen 10 und 200 Zyklen) abgeschieden. Atmosphärische Exposition gegenüber den Graphenproben wird minimal gehalten, mit maximalen Expositionszeiten von ca. 2 Minuten. Die Gleichgewichtszeit vor der Abscheidung sollte ausreichend sein, um jegliche adsorbierte Feuchtigkeit zu entfernen.
  • Ohmsche Kontakte werden auf der Vorrichtung durch direktes Inkontaktbringen mit dem Graphen gebildet. In diesem Fall wird die vollständige Struktur (Graphen mit auf der Oberseite gezüchteter dielektrischer Schicht) zunächst mit einem Standardfotolack (z. B. Shipley S 1813) beschichtet. Dies wird erreicht, indem der Lack auf die Oberseite des Wafers getropft wird und der Wafer 60 Sekunden lang in ein Spinbeschichtungssystem mit 1500 U/min gegeben wird, bis der Lack über den gesamten Wafer verteilt ist. Er wird dann 120 Sekunden lang auf einer Heizplatte in der Luft bei 105 °C gebrannt. Als Nächstes wird ein UV-Maskenbelichter verwendet, um Bereiche für die ohmschen Kontakte zu öffnen. Ein reaktives Ionenätzsystem, das Chlorgas einschließt, wird verwendet, um durch den Lack in den exponierten Bereichen des ohmschen Kontakts zu ätzen - dies ätzt durch die dielektrische Al2O3-Deckschicht auf dem Graphen, ätzt durch das Graphen und ätzt mindestens einige Monoschichten in die Al2O3-Isolierschicht unter dem Graphen. Dies öffnet die Seite des Graphens, d. h. die Seite des Sechsecks, was bekanntermaßen zu geringeren Kontaktwiderständen führt als wenn ohmsche Kontaktmetalle auf der Graphenfolie abgeschieden werden. Als Nächstes wird der geätzte Wafer in ein e-Strahl-Verdampfungssystem geladen. Das System wird auf niedrigen Druck gepumpt, idealerweise unter 10-6 mbar, um möglichst viele Verunreinigungen, einschließlich Wasser, im System zu minimieren. Als Nächstes werden 5 nm Titan auf den Wafer gedampft, als eine Benetzungsschicht, die das Graphen direkt berührt. Anschließend werden 80 nm Gold darauf gedampft. Das System wird dann auf Atmosphärendruck gepumpt und die Wafer werden entnommen. Der verbleibende Lack wird unter Verwendung von Mikrochem LOR 10A entfernt.
  • Eine 500 Mikrometer dicke Polyethylenpolymerbeschichtung mit hoher Dichte wird dann auf der Gesamtheit der oberen Oberfläche des Siliciumwafer-Zwischenprodukts gebildet, die einen Aluminium/Graphit/Aluminiumoxidstapel aufweist, der Ti/Au-Kontakte umfasst. Das HPDE-beschichtete Zwischenprodukt wird dann durch Inkontaktbringen mit einer wässrigen Lösung von Tetramethylammoniumhydroxid (etwa 25 Gew.-%) geätzt. Vollständiges Ätzen des Siliciumwafers bei Raumtemperatur, um die Oberfläche der Aluminiumoxidschicht freizulegen, die anfänglich auf dem Siliciumwafer abgeschieden wird, wird innerhalb eines Tages erreicht, um einen Vorläufer einer elektronischen Vorrichtung zu ergeben, der dann mit deionisiertem Wasser gewaschen und unter einem Stickstoffgasstrom getrocknet wird.
  • Wie hierin verwendet, schließt die Singularform von „ein“, „eine“ und „der“, „die“, „das“ Verweise auf den Plural mit ein, sofern der Kontext nicht eindeutig etwas anderes gebietet. Die Verwendung des Begriffs „umfassend“ ist so auszulegen, dass er solche Merkmale umfasst, aber andere Merkmale nicht ausschließt, und er soll auch die Option einschließen, dass die Merkmale notwendigerweise auf die beschriebenen beschränkt werden. Mit anderen Worten beinhaltet der Begriff auch die Einschränkungen „im Wesentlichen bestehend aus“ (gemeint ist, dass bestimmte weitere Komponenten vorhanden sein können, sofern sie die wesentliche Eigenschaft des beschriebenen Merkmals nicht erheblich beeinträchtigen) und „bestehend aus“ (gemeint ist, dass kein weiteres Merkmal eingeschlossen werden darf, so dass, wenn die Komponenten als Prozentsätze nach ihren Anteilen ausgedrückt würden, diese sich auf 100 % summieren würden, unter Berücksichtigung unvermeidbarer Verunreinigungen), es sei denn, der Kontext schreibt eindeutig etwas anderes vor.
  • Es versteht sich, dass die Begriffe „erste/r/s“, „zweite/r/s“ usw. in diesem Schriftstück unter Umständen dazu verwendet werden, verschiedene Elemente, Schichten und/oder Anteile zu beschreiben, wobei die Elemente, Schichten und/oder Anteile aber durch diese Begriffe nicht eingeschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element, eine Schicht oder einen Anteil von einem anderen oder einem weiteren Element, einer weiteren Schicht oder einem weiteren Anteil zu unterscheiden. Es versteht sich, dass der Begriff „auf“ „direkt auf“ derart bedeuten soll, dass keine dazwischenliegenden Schichten zwischen einem Material vorhanden sind, das als „auf“ einem anderen Material befindlich bezeichnet werden kann. Zum Beispiel bezieht sich daher das Bilden von elektrischen Kontakten an dem Graphen auf elektrische Kontakte, die in direktem Kontakt mit der Graphenoberfläche und/oder einer Kante davon stehen. Räumlich relative Begriffe wie „unten“, „unterhalb“, „unterer/e/s“, „oben“, „oberhalb“ und dergleichen können hier zur einfacheren Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder (einem) anderen Merkmal(en) zu beschreiben. Es versteht sich, dass die raumbezogenen Begriffe zusätzlich zu der in den Figuren dargestellten Orientierung verschiedene Orientierungen der Vorrichtung im Gebrauch oder Betrieb einschließen sollen. Wenn beispielsweise das Bauelement in den Figuren umgedreht wird, wären Elemente, die als „unter“ oder „unterhalb“ von anderen Elementen oder Merkmalen beschrieben werden, „oberhalb“ der anderen Elemente oder Merkmale orientiert. Somit kann der beispielhafte Begriff „unten“ sowohl eine Orientierung von oben als auch von unten beinhalten. Das Bauelement kann anderweitig orientiert sein und die hier verwendeten räumlich relativen Deskriptoren können entsprechend interpretiert werden.
  • Die vorstehende detaillierte Beschreibung dient der Erläuterung und Veranschaulichung und soll den Schutzbereich der beigefügten Ansprüche nicht einschränken. Viele Variationen der hierin veranschaulichten gegenwärtig bevorzugten Ausführungsformen werden einem Durchschnittsfachmann offensichtlich sein und bleiben innerhalb des Schutzbereiches der beigefügten Ansprüche und ihrer Äquivalente.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2017/029470 [0004, 0005, 0020, 0078]
    • US 2014017883 A1 [0007]

Claims (32)

  1. Verfahren zum Herstellen eines Vorläufers einer elektronischen Vorrichtung, wobei das Verfahren umfasst: (i) Bereitstellen eines Siliciumwafers mit einer Wachstumsoberfläche, (ii) Bilden einer Isolierschicht auf der Wachstumsoberfläche mit einer Dicke von 1 nm bis 10 µm, vorzugsweise 2 nm bis 1 µm; (iii) Bilden einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der isolierenden Schicht; (iv) optional Bilden einer oder mehrerer weiterer Schichten und/oder elektrischer Kontakte auf der Graphen-Monoschicht- oder -Mehrschichtstruktur; (v) Bilden einer Polymerbeschichtung über der Graphen-Monoschicht- oder -Mehrschichtstruktur und beliebigen weiteren Schichten und/oder elektrischen Kontakten; (vi) Abdünnen des Siliciumwafers oder Entfernen des Siliciumwafers, um eine freiliegende Oberfläche der Isolierschicht durch Ätzen mit einem Ätzmittel bereitzustellen, wobei der Siliciumwafer optional einem Schleifschritt vor dem Ätzen unterzogen wird; und (vii) optional Auflösen der Polymerbeschichtung, wobei die Isolierschicht und die Polymerbeschichtung gegen Ätzen durch das Ätzmittel resistent sind.
  2. Verfahren nach Anspruch 1, wobei die Polymerbeschichtung direkt auf der Graphen-Monoschicht- oder -Mehrschichtstruktur ausgebildet ist und wobei die Polymerbeschichtung ein Polymer und einen Dotierstoff umfasst, wobei das Polymer eine erste Dotierungswirkung auf Graphen aufweist und der Dotierstoff eine entgegengesetzte und im Wesentlichen gleiche zweite Dotierungswirkung auf Graphen aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Siliciumwafer in Schritt (i) eine Dicke vor dem Ätzen von mindestens 200 Mikrometer, vorzugsweise von 300 Mikrometer bis 2 mm aufweist.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei der Siliciumwafer eine Dicke nach dem Ätzen nach Schritt (vi) von weniger als 100 Mikrometer, vorzugsweise weniger als 50 Mikrometer, mehr bevorzugt weniger als 10 Mikrometer, aufweist.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei die Isolierschicht ein Material umfasst, das aus der Gruppe ausgewählt ist, bestehend aus Al2O3, AlN, h-BN, c-BN, ZnO, HfO2, SiO2 und SiN x.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei die Isolierschicht durch ALD und/oder in einem wasserfreien Prozess gebildet wird.
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei die Isolierschicht eine Dicke von 2 bis 500 nm aufweist.
  8. Verfahren nach einem der vorstehenden Ansprüche, wobei die Isolierschicht und die Polymerbeschichtung gegen Ätzen durch das Ätzmittel resistent sind, sodass das Silicium unter den Ätzbedingungen mindestens 10 Mal schneller nach Gewicht geätzt wird, vorzugsweise mindestens 100 Mal und mehr bevorzugt mindestens 1000 Mal.
  9. Verfahren nach einem der vorstehenden Ansprüche, wobei die Polymerbeschichtung HDPE umfasst und vorzugsweise aus HDPE besteht.
  10. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ätzmittel HF in gasförmiger oder wässriger Form ist.
  11. Verfahren nach einem der vorstehenden Ansprüche, wobei in Schritt (vi) der Siliciumwafer von einer Dicke vor dem Ätzen auf eine Dicke nach dem Ätzen reduziert wird und wobei Schritt (vi) einen Schleifschritt umfasst, um 70 bis 99 % der Differenz zwischen den Dicken vor dem Ätzen und nach dem Ätzen zu entfernen.
  12. Verfahren nach einem der vorstehenden Ansprüche, wobei Schritt (ii) in einer CVD- oder MOCVD-Reaktionskammer durchgeführt wird und vorzugsweise alle Schritte (ii)-(iv) in derselben Reaktionskammer durchgeführt werden.
  13. Verfahren nach einem der vorstehenden Ansprüche, wobei der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer lichtempfindlichen oder lichtemittierenden Vorrichtung ist, wobei die Isolierschicht eine Dicke von weniger als 10 nm aufweist, wobei der Siliciumwafer in Schritt (vi) entfernt oder auf weniger als 10 nm abgedünnt wird, und wobei das Verfahren Bilden einer lichtempfindlichen oder lichtemittierenden Struktur auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur in Schritt (iv) und das Bilden eines ersten Kontakts auf der lichtempfindlichen oder lichtemittierenden Struktur in Schritt (iv) und das Bilden eines zweiten Kontakts umfasst: (a) auf der freiliegenden Oberfläche der Isolierschicht nach Schritt (vi) oder (b) auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur in Schritt (iv) oder (c) auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur nach Schritt (vii).
  14. Verfahren nach Anspruch 13, wobei der zweite Kontakt auf der freiliegenden Oberfläche der Isolierschicht nach Entfernen des Siliciumwafers in Schritt (vi) ausgebildet wird und ein dritter Kontakt auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur gebildet wird, entweder in Schritt (iv) nach Schritt (vii).
  15. Verfahren nach Anspruch 13 oder Anspruch 14, wobei der zweite Kontakt transparent ist oder angrenzend an einen lichtemittierenden oder lichtempfangenden Bereich der freiliegenden Oberfläche der Isolierschicht angeordnet ist.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei der Vorläufer der elektronischen Vorrichtung eine OLED ist und wobei Schritt (vii) nicht durchgeführt wird.
  17. Verfahren nach Anspruch 2 oder einem der Ansprüche 3 bis 12, wenn abhängig von Anspruch 2, wobei der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Biosensorvorrichtung ist, wobei in Schritt (iv) keine weiteren Schichten gebildet werden, wobei in Schritt (iv) erste und zweite elektrische Kontakte auf der Graphen-Monoschicht- oder -Mehrschichtstruktur gebildet werden, wobei das Verfahren nach Schritt (vii) Abscheiden eines biologisch empfindlichen Materials zwischen dem ersten und dem zweiten elektrischen Kontakt auf einer freiliegenden Oberfläche der Graphen-Monoschicht- oder -Mehrschichtstruktur umfasst, und optional der Siliciumwafer in Schritt (vi) auf weniger als 10 nm entfernt oder abgedünnt wird und ein dritter elektrischer Kontakt gegenüber dem biologisch empfindlichen Material auf der freiliegenden Oberfläche der Isolierschicht oder auf dem abgedünnten Siliciumwafer gebildet wird.
  18. Verfahren nach Anspruch 17, wobei das biologisch empfindliche Material eine Organelle, ein Zellrezeptor, eine Nukleinsäure, ein Enzym, ein Antigen, ein Antikörper oder ein Analyt ist.
  19. Verfahren nach einem der Ansprüche 1 bis 12, wobei der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Transistorvorrichtung ist, wobei die Isolierschicht eine Dicke von weniger als 10 nm aufweist, wobei das Verfahren in Schritt (iv) umfasst: (a) Bilden einer dielektrischen Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur, (b) Bilden eines ersten Kontakts auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur, (c) Bilden eines zweiten Kontakts auf der dielektrischen Schicht und (d) entweder: Bilden eines dritten Kontakts auf der freiliegenden Oberfläche der Isolierschicht nach Schritt (vi) oder Bilden eines dritten Kontakts auf einer freiliegenden Oberfläche des abgedünnten Siliciumwafers nach Schritt (vi).
  20. Verfahren nach einem der Ansprüche 1 bis 12, wobei der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Kondensatorvorrichtung ist, wobei die Isolierschicht eine Dicke von weniger als 10 nm aufweist, wobei das Verfahren in Schritt (iv) umfasst: (a) Bilden einer dielektrischen Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur, (b) Bilden eines ersten Kontakts auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur, (c) Bilden einer zweiten Graphen-Monoschicht- oder -Mehrschichtstruktur auf der dielektrischen Schicht, (d) Bilden eines zweiten Kontakts auf der zweiten Graphen-Monoschicht- oder -Mehrschichtstruktur, und wobei in Schritt (v) die Polymerbeschichtung direkt auf der zweiten Graphen-Monoschicht- oder -Mehrschichtstruktur ausgebildet ist und wobei die Polymerbeschichtung ein Polymer und einen Dotierstoff umfasst, wobei das Polymer eine erste Dotierungswirkung auf Graphen aufweist und der Dotierstoff eine entgegengesetzte und im Wesentlichen gleiche zweite Dotierungswirkung auf Graphen aufweist.
  21. Verfahren nach einem der Ansprüche 1 bis 12, wobei der Vorläufer der elektronischen Vorrichtung ein Vorläufer einer Hall-Sensorvorrichtung ist, wobei die Isolierschicht eine Dicke von weniger als 50 nm aufweist, wobei das Verfahren umfasst: (a) Bilden einer weiteren Isolierschicht auf der Graphen-Monoschicht- oder -Mehrschichtstruktur in Schritt (iv), (b) einen weiteren Schritt zwischen den Schritten (iii) und (iv) oder zwischen den Schritten (iv) und (v) zum Formen der Graphen-Monoschicht- oder -Mehrschichtstruktur in eine Hall-Sensor-Konfiguration, und (c) Bilden einer Vielzahl von elektrischen Kontakten in direktem Kontakt mit der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  22. Verfahren nach Anspruch 21, wobei die Isolierschicht eine Dicke von weniger als 10 nm aufweist und wobei das Verfahren ferner umfasst: Bilden eines oder mehrerer Drähte zum Führen eines Stroms, der auf der freiliegenden Oberfläche der Isolierschicht nach Schritt (vi) erfasst werden soll.
  23. Vorläufer einer elektronischen Vorrichtung, zu erhalten durch das Verfahren nach einem der vorstehenden Ansprüche.
  24. Leitfähiges Substrat für eine elektronische Vorrichtung, die mit einer entfernbaren Schutzschicht versehen ist, wobei das Substrat aus Folgendem besteht: einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche; einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche des Substrats; einer auflösbare Polymerbeschichtung über der Graphen-Monoschicht- oder -Mehrschichtstruktur und optional einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist.
  25. Lichtemittierende oder lichtempfindliche Vorrichtung, umfassend einen leitfähigen Träger, wobei der leitfähige Träger aus Folgendem besteht: einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche; einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche der Isolierschicht; optional einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist; und wobei die Vorrichtung ferner umfasst: eine lichtemittierende oder lichtempfindliche Schichtstruktur auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur; einen ersten Kontakt auf der lichtemittierenden oder lichtempfindlichen Schichtstruktur und einen zweiten Kontakt auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  26. Lichtemittierende Vorrichtung nach Anspruch 25, wobei der erste Kontakt ein Source-Kontakt ist, der zweite Kontakt ein Drain-Kontakt ist und die Vorrichtung ferner umfasst: einen Gate-Kontakt auf der zweiten ebenen Oberfläche der Isolierschicht oder, wenn vorhanden, auf einer freiliegenden ebenen Oberfläche der Siliciumschicht.
  27. Lichtemittierende Vorrichtung nach Anspruch 25 oder 26, wobei die Vorrichtung eine OLED ist.
  28. Kondensator, umfassend einen leitfähigen Träger, wobei der leitfähige Träger aus Folgendem besteht: einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche; einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche der Isolierschicht; optional einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist; und wobei der Kondensator ferner umfasst: eine dielektrische Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur; einen ersten Kontakt auf der dielektrischen Schicht und einen zweiten Kontakt auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  29. Tunneltransistor, umfassend einen leitfähigen Träger, wobei der leitfähige Träger aus Folgendem besteht: einer Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche; einer Graphen-Monoschicht- oder -Mehrschichtstruktur auf der ersten ebenen Oberfläche der Isolierschicht und, optional, einer Siliciumschicht auf der zweiten ebenen Oberfläche, wobei die Siliciumschicht eine Dicke von weniger als 100 nm aufweist, wobei der Transistor ferner umfasst: eine dielektrische Schicht auf einem ersten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur; einen ersten Kontakt auf der dielektrischen Schicht einen zweiten Kontakt auf einem zweiten Abschnitt der Graphen-Monoschicht- oder -Mehrschichtstruktur und einen dritten Kontakt auf der zweiten ebenen Oberfläche der Isolierschicht oder, wenn vorhanden, auf einer freiliegenden ebenen Oberfläche der Siliciumschicht distal von der Isolierschicht, wobei einer des ersten und des zweiten Kontakts ein Source-Kontakt ist und der andere ein Drain-Kontakt ist und der dritte Kontakt ein Gate-Kontakt ist.
  30. Hall-Sensorvorrichtung, umfassend: eine Isolierschicht mit einer Dicke von 1 nm bis 1 µm und mit einer ersten und zweiten gegenüberliegenden ebenen Oberfläche, wobei die erste ebene Oberfläche zum direkten Inkontaktbringen mit einem Draht dient, in dem ein Strom erkannt werden soll; eine Graphen-Monoschicht- oder -Mehrschichtstruktur auf der zweiten ebenen Oberfläche der Isolierschicht, wobei die Graphen-Monoschicht- oder -Mehrschichtstruktur als ein Hall-Sensor konfiguriert ist; eine Vielzahl von Kontakten auf der Graphen-Monoschicht- oder -Mehrschichtstruktur und eine weitere Isolierschicht auf der Graphen-Monoschicht- oder -Mehrschichtstruktur.
  31. Hall-Sensorvorrichtung nach Anspruch 30, wobei die Vorrichtung ferner umfasst: einen oder mehrere Drähte zum Führen eines Stroms, der in Kontakt mit der ersten ebenen Oberfläche erkannt werden soll.
  32. Elektronische Schaltung, umfassend die lichtemittierende oder lichtempfindliche Vorrichtung nach einem der Ansprüche 25 bis 27 oder den Kondensator nach Anspruch 28 oder den Tunneltransistor nach Anspruch 29 oder die Hall-Sensorvorrichtung nach Anspruch 30 oder Anspruch 31, wobei die elektronische Schaltung mindestens einen Draht umfasst, der mit jedem Kontakt verbunden ist.
DE112022001099.1T 2021-02-17 2022-02-15 Verfahren zur herstellung eines verbesserten graphensubstrats und anwendungen dafür Pending DE112022001099T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2102218.1A GB2603905B (en) 2021-02-17 2021-02-17 A method for the manufacture of an improved graphene substrate and applications therefor
GB2102218.1 2021-02-17
PCT/EP2022/053690 WO2022175273A1 (en) 2021-02-17 2022-02-15 A method for the manufacture of an improved graphene substrate and applications therefor

Publications (1)

Publication Number Publication Date
DE112022001099T5 true DE112022001099T5 (de) 2024-01-18

Family

ID=75339048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022001099.1T Pending DE112022001099T5 (de) 2021-02-17 2022-02-15 Verfahren zur herstellung eines verbesserten graphensubstrats und anwendungen dafür

Country Status (5)

Country Link
US (1) US20240128079A1 (de)
DE (1) DE112022001099T5 (de)
GB (1) GB2603905B (de)
TW (1) TWI818439B (de)
WO (1) WO2022175273A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202217046D0 (en) * 2022-11-15 2022-12-28 Paragraf Ltd Methods of forming graphene on a substrate
WO2024104626A1 (en) 2022-11-15 2024-05-23 Paragraf Limited A method of forming a graphene layer structure and a graphene substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140017883A1 (en) 2012-07-11 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon Layer and Method of Manufacture
WO2017029470A1 (en) 2015-08-14 2017-02-23 Simon Charles Stewart Thomas A method of producing a two-dimensional material

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009129194A2 (en) * 2008-04-14 2009-10-22 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
GB201104824D0 (en) * 2011-03-22 2011-05-04 Univ Manchester Structures and methods relating to graphene
US20140120270A1 (en) * 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
CN103620733B (zh) * 2011-05-23 2018-04-24 新加坡国立大学 转印薄膜的方法
KR101952363B1 (ko) * 2012-04-03 2019-05-22 삼성전자주식회사 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자
US10287677B2 (en) * 2012-11-19 2019-05-14 The Regents Of The University Of California Methods of fabricating pillared graphene nanostructures
US10020300B2 (en) * 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10847757B2 (en) * 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
GB2585845B (en) * 2019-07-16 2021-08-25 Paragraf Ltd An electrical generator and method of generating an electrical current
GB2585844B (en) * 2019-07-16 2022-04-20 Paragraf Ltd Method of forming conductive contacts on graphene
GB2585843B (en) * 2019-07-16 2022-04-20 Paragraf Ltd Method for the production of a polymer-coated graphene layer structure and graphene layer structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140017883A1 (en) 2012-07-11 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon Layer and Method of Manufacture
WO2017029470A1 (en) 2015-08-14 2017-02-23 Simon Charles Stewart Thomas A method of producing a two-dimensional material

Also Published As

Publication number Publication date
GB202102218D0 (en) 2021-03-31
TW202246175A (zh) 2022-12-01
GB2603905B (en) 2023-12-13
TWI818439B (zh) 2023-10-11
WO2022175273A1 (en) 2022-08-25
GB2603905A (en) 2022-08-24
US20240128079A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
DE112022001099T5 (de) Verfahren zur herstellung eines verbesserten graphensubstrats und anwendungen dafür
US20210399146A1 (en) Transition metal chalcogenide van der waals films, methods of making same, and apparatuses and devices comprising same
US7960289B2 (en) Etching method, pattern forming process, thin-film transistor fabrication process, and etching solution
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
US20050181566A1 (en) Method for doping impurities, methods for producing semiconductor device and applied electronic apparatus
US20120168724A1 (en) Transfer-free batch fabrication of single layer graphene devices
US10636654B2 (en) Wafer-scale synthesis of large-area black phosphorus material heterostructures
DE102013208317A1 (de) Verfahren zum Ausbilden einer Leitung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JPH03149817A (ja) シリコンプレートを電気化学的にエッチングする方法
DE112020003405T5 (de) Verfahren zum Herstellen einer polymerbeschichteten Graphenschichtstruktur und Graphenschichtstruktur
DE112011101181T5 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE102014107105B4 (de) Verfahren zur verarbeitung eines trägers und eine elektronische komponente
CN112397650A (zh) 钙钛矿太阳电池pn结及其制备方法
DE112019003770B4 (de) Fotosensitive Vorrichtung und Verfahren für deren Herstellung
EP1086488B1 (de) Verfahren zum herstellen von halbleiterbauelementen
CN111430513B (zh) 纳米柱的制备方法和纳米柱led器件的制备方法
DE10326578B4 (de) Verfahren zur Herstellung einer SOI-Scheibe
DE112020003394T5 (de) Elektrischer Generator und Verfahren zum Erzeugen eines elektrischen Stroms
DE102020001980A1 (de) Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
WO2002012598A1 (en) Epitaxial wafer apparatus
DE102020103408A1 (de) Wafer-ätzprozess und verfahren davon
US11830925B2 (en) Graphene transistor and method of manufacturing a graphene transistor
DE112020005470T5 (de) Eine Graphen-/Graphenoxiddiode und ein Verfahren zu deren Bildung
KR102245154B1 (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
DE102023109852A1 (de) Pellikel für euv-lithografiemasken und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed