DE112011101181T5 - Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen - Google Patents

Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen Download PDF

Info

Publication number
DE112011101181T5
DE112011101181T5 DE112011101181T DE112011101181T DE112011101181T5 DE 112011101181 T5 DE112011101181 T5 DE 112011101181T5 DE 112011101181 T DE112011101181 T DE 112011101181T DE 112011101181 T DE112011101181 T DE 112011101181T DE 112011101181 T5 DE112011101181 T5 DE 112011101181T5
Authority
DE
Germany
Prior art keywords
layer
ferroelectrically
dielectric layer
stress
controllable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011101181T
Other languages
English (en)
Other versions
DE112011101181B4 (de
Inventor
Catherine A. Dubourdieu
Martin M. Frank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Centre National de la Recherche Scientifique CNRS
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, International Business Machines Corp filed Critical Centre National de la Recherche Scientifique CNRS
Publication of DE112011101181T5 publication Critical patent/DE112011101181T5/de
Application granted granted Critical
Publication of DE112011101181B4 publication Critical patent/DE112011101181B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Abstract

Ein Verfahren zur Steuerung der ferroelektrischen Eigenschaften der Komponenten einer integrierten Schaltkreiseinheit beinhaltet das Bilden einer ferroelektrisch steuerbaren dielektrischen Schicht auf einem Substrat; und das Bilden einer Spannung ausübenden Struktur nahe der ferroelektrisch steuerbaren dielektrischen Schicht, sodass durch die Spannung ausübende Struktur in der ferroelektrisch steuerbaren dielektrischen Schicht eine im Wesentlichen monoaxiale Spannung erzeugt wird; wobei die ferroelektrisch steuerbare dielektrische Schicht eines oder mehreres umfasst aus: eine ferroelektrische Oxidschicht und eine Schicht aus einem normalerweise nicht ferroelektrischen Material, das bei Fehlen einer ausgeübten Spannung keine ferroelektrischen Eigenschaften aufweist.

Description

  • Hintergrund
  • Die vorliegende Erfindung betrifft allgemein Halbleitereinheiten und insbesondere die Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch darin erzeugte prozessinduzierte Spannungen.
  • Integrierte Ferroelektrika finden gegenwärtig und möglicherweise in Zukunft vielfältige Verwendung in der Mikroelektronik, darunter zum Beispiel, um nur einige wenige zu nennen, ferroelektrische Feldeffekttransistor(FET)-Speicher, ferroelektrische Metall-Isolator-Metall(MIM)-Kondensatorspeicher und komplementäre Metalloxid-Halbleiter(CMOS)-Logikschaltungen mit äußerst niedriger Leistung/Spannung.
  • Aufgrund einer großen Anzahl von Anforderungen (z. B. eine ferroelektrische Übergangstemperatur (Tc) deutlich oberhalb Raumtemperatur, hohe remanente Polarisation, gutes Haltevermögen, geringe Ermüdung usw.) kommen gegenwärtig nur einige wenige gute ferroelektrische Materialien für solche Anwendungen infrage. Ein solches für Produktionszwecke geeignetes Material stellt Bleizirkonat-Titanat (chemische Formel Pb[ZrxTi1-x]O3 , 0 < x < 1, oder PZT) dar. PZT ist ein keramisches Material mit Perovskit-Kristallstruktur, die eine ausgeprägte Ferroelektrizität zeigt, d. h. eine spontane elektrische Polarisation (elektrische Dipole) in Gegenwart eines elektrischen Feldes erzeugt. Ein Nachteil bei der Verwendung von PZT in mikroelektronischen Anwendungen besteht in der Einführung von Blei (Pb) in die Fertigung, was zu Umweltproblemen führt. Außerdem nimmt die schaltbare Polarisation mit der Anzahl der Schaltzyklen stark ab.
  • Ein weiteres derartiges ferroelektrisches Material stellt SrBi2Ta2O9 oder SBT dar. Ein Nachteil bei der Verarbeitung von SBT besteht (außer der komplexen Zusammensetzung von SBT, das drei Metallionen aufweist) in der schwierigen Prozesssteuerung, beispielsweise durch die hohen Bearbeitungstemperaturen. Weitere infrage kommende ferroelektrische Materialien weisen eine für bestimmte Anwendungen zu niedrige Übergangstemperatur Tc oder eine zu geringe spontane oder remanente Polarisation Pr auf. Zum Beispiel weist BaTiO3 eine Übergangstemperatur Tc von ungefähr 120°C auf, die für Anwendungen bei Raumtemperatur zu nahe der Raumtemperatur liegt.
  • Deshalb konzentrieren sich andere Ansätze auf eine deutliche Erhöhung und/oder Anpassung von Tc oder Pr in ferroelektrischen Materialien durch Einführen einer biaxialen Spannung. Biaxiale Spannungen in ferroelektrischen Dünnschichten sind bislang experimentell durch kohärente Epitaxie des ferroelektrischen Materials auf einem Substrat (z. B. Oxid) mit unzureichender Anpassung der Gitterkonstanten erreicht worden. Zum Beispiel können biaxiale Spannungen in BaTiO3-Dünnschichten (gewonnen durch kohärente Epitaxie auf Scandatsubstraten wie beispielsweise DyScO3 oder GdScO3) eine ferroelektrische Übergangstemperatur Tc bei 500°C oder mehr und eine remanente Polarisation Pr von mindestens 250% mehr als in massiven BaTiO3-Einkristallen erzeugen. In diesem Fall handelt es sich um eine biaxiale Druckspannung. Außerdem können biaxiale Spannungen durch Epitaxie auch in anderen Ferroelektrika wie beispielsweise PbTiO3 oder BiFeO3 erzeugt werden. Noch weitere Ansätze konzentrieren sich auf das Erzeugen von Ferroelektrizität durch das Einführen biaxialer Spannungen in normalen nicht ferroelektrischen Materialien. Zum Beispiel kann durch biaxiale Spannungen in SrTiO3-Dünnschichten (erzielt durch kohärente Epitaxie auf Scandatsubstraten wie beispielsweise DyScO3 oder GdScO3) Ferroelektrizität bei Raumtemperatur erzeugt werden.
  • Die biaxialen Spannungen von Ferroelektrika unterliegen jedoch speziellen Einschränkungen. Zum Beispiel muss zum Erreichen qualitativ hochwertiger Schichten durch direkte Epitaxie auf Silicium die Abscheidung mittels Molekularstrahl-Epitaxie (molecular beam epitaxy, MBE) erfolgen. Hierbei kann die Spannung nicht eingestellt werden, und nach Erreichen einer kritischen Schichtdicke lässt die Spannung wieder nach. Somit können die gewünschten ferroelektrischen Eigenschaften nur für einen begrenzten Schichtdickenbereich erreicht werden. Außerdem führt die direkte Epitaxie eines ferroelektrischen Oxids wie beispielsweise BaTiO3 auf Si aufgrund eines negativen oder sehr geringen Bandabstands in Bezug auf das Leitungsband des Siliciums zu hohen Kriechströmen.
  • Kurzüberblick
  • Gemäß einer beispielhaften Ausführungsform beinhaltet ein Verfahren zur Steuerung der ferroelektrischen Eigenschaften integrierter Schaltkreiskomponenten das Bilden einer ferroelektrisch steuerbaren dielektrischen Schicht auf einem Substrat; und das Bilden einer Spannung ausübenden Struktur nahe der ferroelektrisch steuerbaren dielektrischen Schicht derart, dass durch die Spannung ausübende Struktur eine nennenswerte monoaxiale Spannung induziert wird; wobei die ferroelektrisch steuerbare dielektrische Schicht eines oder mehreres umfasst aus: eine ferroelektrische Oxidschicht und eine Schicht aus normalerweise nicht ferroelektrischem Material, die bei Fehlen einer ausgeübten Spannung keine ferroelektrischen Eigenschaften aufweist.
  • Gemäß einer weiteren Ausführungsform beinhaltet eine ferroelektrische Feldeffekttransistor(FET)-Einheit eine ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht, die zwischen einer Gate-Elektrode und einem Substrat angeordnet ist; eine nahe der ferroelektrisch steuerbaren dielektrischen Schicht gebildete Spannung ausübende Struktur derart, dass durch die Spannung ausübende Struktur in der ferroelektrisch steuerbaren dielektrischen Schicht eine nennenswerte monoaxiale Spannung induziert wird; wobei die ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht eines oder mehreres umfasst aus: eine ferroelektrische Oxidschicht und eine Schicht aus normalerweise nicht ferroelektrischem Material, die bei Fehlen einer ausgeübten Spannung keine ferroelektrischen Eigenschaften aufweist.
  • Gemäß noch einer weiteren Ausführungsform enthält ein ferroelektrischer Metall-Isolator-Metall(MIM)-Kondensator eine auf einem Substrat gebildete untere Elektrodenschicht; eine dielektrische Kondensatorschicht, die eine auf der unteren Elektrode gebildete ferroelektrisch steuerbare dielektrische Schicht enthält; eine auf der ferroelektrisch steuerbaren dielektrischen Schicht gebildete obere Elektrodenschicht; und eine nahe der ferroelektrisch steuerbaren dielektrischen Schicht gebildete Spannung ausübende Struktur derart, dass in der ferroelektrisch steuerbaren dielektrischen Schicht eine nennenswerte monoaxiale Spannung induziert wird; wobei die ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht eines oder mehreres umfasst aus: eine ferroelektrische Oxidschicht und eine Schicht aus normalerweise nicht ferroelektrischem Material, die bei Fehlen einer ausgeübten Spannung keine ferroelektrischen Eigenschaften aufweist.
  • Kurzbeschreibung der verschiedenen Zeichnungsansichten
  • Es wird auf die beispielhaften Zeichnungen Bezug genommen, wobei verschiedene Elemente in den verschiedenen Figuren gleiche Bezugsnummern aufweisen:
  • 1 ist eine Querschnittsansicht eines FET mit einer dielektrischen Gate-Elektrodenschicht gemäß einer Ausführungsform der Erfindung, die durch Einstellen der Spannung ferroelektrisch gesteuert werden kann;
  • 2 veranschaulicht die Bildung epitaxial abgeschiedener Source- und Drain-Bereiche, die auf die ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht des FET von 1 eine nennenswerte monoaxiale Spannung ausübt;
  • 3 veranschaulicht die Bildung einer Nitrid-Druckspannungsschicht auf einem FET mit einer dielektrischen Gate-Elektrodenschicht gemäß einer weiteren Ausführungsform der Erfindung, die durch Einstellen der Spannung ferroelektrisch gesteuert werden kann;
  • 4 veranschaulicht die Bildung einer Nitrid-Zugspannungsschicht auf einem FET mit einer dielektrischen Gate-Elektrodenschicht gemäß einer weiteren Ausführungsform der Erfindung die durch Einstellen der Spannung ferroelektrisch gesteuert werden kann; und
  • 5(a) bis 5(d) zeigen eine Reihe von Querschnittsansichten, die die Bildung eines MIM-Kondensators mit einer dielektrischen Schicht gemäß einer weiteren Ausführungsform der Erfindung veranschaulichen, die durch Einstellen der Spannung ferroelektrisch gesteuert werden kann.
  • Detaillierte Beschreibung
  • Hierin werden Verfahren und Strukturen zur Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte Spannungen in der Dünnschicht beschrieben. Bestimmte beispielhafte Ausführungsformen werden zum Erzeugen von Ferroelektrizität verwendet, wobei ein im spannungsfreien Zustand normalerweise nicht ferroelektrisches Material wie beispielsweise SrTiO3 oder CaMnO3 unter mechanischer Spannung ferroelektrisch wird. Weitere beispielhafte Ausführungsformen dienen zum Abgleichen der Ferroelektrizität dielektrischer Dünnschichten, wobei die Eigenschaften (Tc, Pr) von Ferroelektrika während der Bearbeitung abgestimmt werden, um somit das Spektrum der möglicherweise für mikroelektronische Anwendungen einsetzbaren Materialien (wie beispielsweise BaTiO3) zu erweitern sowie die Leistungsfähigkeit vorhandener ferroelektrischer Einheiten (wie beispielsweise Einheiten auf der Grundlage von PZT) zu verbessern.
  • Bei den hierin beschriebenen Ausführungsformen werden ferroelektrisch steuerbare Materialien wie beispielsweise normalerweise nicht ferroelektrische Materialien oder ferroelektrische Materialien, die zuvor auf Silicium- oder anderen Arten von Halbleitersubstraten (z. B. Silicium-auf-Isolator (SOI), Ge, IIK/V usw.) abgeschieden wurden, durch typische CMOS-Verfahren einer im Wesentlichen monoaxialen Spannungsbelastung ausgesetzt. Der hierin gebrauchte Begriff „im Wesentlichen monoaxial” beschreibt eine Spannung, die in einer Richtung einer Oberfläche, beispielsweise in einer x-Richtung oder einer y-Richtung angesetzt wird. Dies steht im Gegensatz zum Beispiel zu einer biaxial verspannten Dünnschicht, bei der die Spannung in zwei Richtungen (x-y) entlang ihrer Oberfläche angesetzt wird. Es sollte jedoch klar sein, dass der Begriff „im Wesentlichen monoaxial” auch eine Spannung vorwiegend entlang einer Achse (z. B. der x-Achse) mit geringfügigen („de minimis”) oder von null verschiedenen Spannungskomponenten entlang der anderen Achse beschreiben kann. Außerdem können die hierin beschriebenen typischen CMOS-Techniken zum Beispiel Source/Drain-Bereiche aus Silicium-Germanium (SiGe) nahe einem Silicium-Kanalbereich, die Bildung einer Nitrid-Deckschicht und deren Kombinationen beinhalten.
  • Auf jeden Fall brauchen die dielektrischen Dünnschichten nicht epitaxial aufgebracht zu werden, es können (unter Verwendung von Siliciumnitrid) sowohl (monoaxiale) Druck- als auch Zugspannungen erreicht und die Stärke der Spannung abgestimmt werden, wodurch sich Tc und Pr einwandfrei abstimmen lassen. Die Realisierung von prozessinduzierten Spannungen in ferroelektrischen Oxiden kann somit durch in der Chip-Technologie übliche Integrationsschemata erreicht werden, die gegenwärtig zur Verbesserung der Ladungsträgerbeweglichkeit in dem Transistorkanal verwendet werden. Als praktische Ausführungsformen von abgeglichenen ferroelektrischen dielektrischen Dünnschichten durch prozessinduzierte Spannungen kommen im Sinne einer nicht abschließenden Aufzählung FETs und MIM-Kondensatoren infrage.
  • Unter Bezug auf 1 wird zunächst eine Querschnittsansicht eines FET 100 gezeigt, der auf einem Substrat 102 wie beispielsweise Silicium oder SOI gebildet wurde. Der zwischen Grabenisolationsbereichen (STI) 104 gebildete Transistor enthält eine strukturierte Gate-Elektrode 106, der Gate-Elektrode 106 benachbarte Seitenwand-Abstandsschichten 108 und eine dielektrische Gate-Elektrodenschicht 110 zwischen der Gate-Elektrode 106 und dem Substrat 102. Hier wird ein herkömmliches Material für die dielektrische Gate-Elektrodenschicht 110 (wie beispielsweise Siliciumdioxid) durch einen dielektrischen Stapel ersetzt, der eine ferroelektrisch steuerbare Schicht enthält. Auch hier kann es sich bei der ferroelektrisch steuerbaren Schicht um eine Schicht aus einem ferroelektrischen Material oder einem normalerweise nicht ferroelektrischen Material handeln, das bei Ausübung einer externen Spannung auf die Schicht ferroelektrische Eigenschaften aufweist. Beispiele der in der dielektrischen Gate-Elektrodenschicht 110 enthaltenen ferroelektrisch steuerbaren Schicht im Sinne einer nicht abschließenden Aufzählung beinhalten BaTiO3, PZT, SBT, SrTiO3 (STO), Ba1-xSrxTiO3 (BST), PbTiO3, CaMnO3 und BiFeO3.
  • Im Fall des massiven SrTiO3 ist ein unpolarer, antiferrodistortiver Grundzustand auf die Sauerstoffrotation zurückzuführen. Sowohl ferroelektrische als auch antiferrodistortive Verzerrungen können bei geeigneten Spannungswerten gleichzeitig vorkommen, und die Änderung der Kopplung zwischen diesen Instabilitäten kann zu einem neuen (d. h. ferroelektrischen) Grundzustand führen. Demgemäß gibt es keinen offensichtlichen wesentlichen Grund, warum eine monoaxiale Spannung (die zu einer monoaxialen Spannung oder möglicherweise zu einer komplexeren Spannungsverteilung führt) nicht zu einer Änderung des Grundzustands eines derart stark korrelierten komplexen Oxids führen sollte.
  • Obwohl die in 1 veranschaulichte dielektrische Gate-Elektrodenschicht 110 der Gate-Elektrode so strukturiert dargestellt ist, dass die Abstandsschichten 108 auch an die Seitenwände der dielektrischen Gate-Elektrodenschicht 110 angrenzen, ist es ebenfalls denkbar, dass die dielektrische Gate-Elektrodenschicht 110 getrennt von der Gate-Elektrode 106 strukturiert ist, sodass die Abstandsschichten 108 (zum Beispiel) oberhalb der dielektrischen Gate-Elektrodenschicht 110 angeordnet sind. Außer der ferroelektrisch steuerbaren Schicht kann die dielektrische Schicht 110 auch eine oder mehrere Pufferschichten zwischen der ferroelektrisch steuerbaren Schicht und dem Substrat 102 enthalten. Darüber hinaus kann die in 1 gezeigte dielektrische Schicht 110 eine oder mehrere zusätzliche dielektrische Schichten enthalten, die zwischen der ferroelektrisch steuerbaren Schicht und der Gate-Elektrode 106 und/oder dem Substrat 102 angeordnet sind.
  • Aus 1 ist auch zu ersehen, dass der Source- und der Drain-Bereich 112 zum Beispiel durch Ätzen entfernt wurde, um Platz zu schaffen für das epitaxiale Abscheiden eines anderen Halbleitermaterials wie beispielsweise Silicium-Germanium (SiGe) oder kohlenstoffdotiertes Silicium (Si:C). Das Epitaxiematerial 114 ist in 2 veranschaulicht. Demzufolge wird eine monoaxiale Druck- oder Zugspannung nicht nur auf den Kanalbereich des Transistors unterhalb der dielektrischen Gate-Elektrodenschicht 110, sondern auch auf die dielektrische Gate-Elektrodenschicht 110 selbst ausgeübt. Wenn als Epitaxiematerial 114 zum Beispiel SiGe verwendet wird, bildet sich eine monoaxiale Druckspannung aus. Wenn als Epitaxiematerial 114 hingegen beispielsweise Si:C verwendet wird, bildet sich eine monoaxiale Zugspannung aus. Dadurch führt die epitaxial erzeugte Spannung, die auf die dielektrische Gate-Elektrodenschicht 110 einwirkt, die ferroelektrischen Eigenschaften der dielektrischen Gate-Elektrodenschicht 110 herbei und/oder stimmt sie ab. Gemäß einer weiteren denkbaren Ausführungsform können der Source- und der Drain-Bereich 112 mit einem eingebetteten Spannung ausübenden Halbleitermaterial ausgestattet werden, indem ein Dotand in das Silicium implantiert wird.
  • Zusätzlich zu oder anstelle eines epitaxial aufgebrachten Spannung ausübenden Halbleitermaterials im Source/Drain-Bereich können auch andere monoaxiale Spannungstechniken verwendet werden, um ferroelektrische Eigenschaften von dielektrischen Schichten zu erzeugen/abzustimmen. 3 zeigt, dass das Substrat 102 des FET 100 mit einem geeigneten Dotanden dotiert ist, um den Source- und den Drain-Bereich 116 (sowie die unterhalb der Gate-Elektrode gelegenen erweiterten Source/Drain-Bereiche) zu bilden. Das heißt, dass bei der Ausführungsform von 3 durch das Halbleitermaterial des Source- und des Drain-Bereichs keine Spannung erzeugt wird. Statt dessen wird über dem FET 100 eine Nitrid-Deckschicht 118 (z. B. Siliciumnitrid) gebildet. Bei dem dargestellten Beispiel dient die Nitridschicht 118 insofern als Nitrid-Druckspannungsschicht, als sie sowohl auf den Kanalbereich des Substrats 102 als auch auf die dielektrische Gate-Elektrodenschicht 110 eine monoaxiale Druckspannung ausübt. Zusätzlich zum Erzeugen/Abstimmen ferroelektrischer Eigenschaften in der dielektrischen Gate-Elektrodenschicht 110 gemäß der obigen Erörterung wird die Nitrid-Druckspannungsschicht 118 auch dazu verwendet, die Beweglichkeit der Ladungsträger in PMOS-FET-Einheiten zu verbessern.
  • Im Vergleich hierzu veranschaulicht 4 den FET 100 mit einer Nitrid-Zugspannungsschicht 120, die sowohl auf den Kanalbereich des Substrats 102 als auch auf die dielektrische Gate-Elektrodenschicht 110 eine monoaxiale Zugspannung ausübt. Zusätzlich zum Erzeugen/Abstimmen ferroelektrischer Eigenschaften in der dielektrischen Gate-Elektrodenschicht 110 gemäß der obigen Erörterung wird die Nitrid-Zugspannungsschicht 120 auch dazu verwendet, die Beweglichkeit der Ladungsträger in NMOS-FET-Einheiten zu verbessern.
  • In 5(a) bis 5(d) wird nunmehr eine Reihe von Querschnittsansichten gezeigt, die gemäß einer weiteren Ausführungsform der Erfindung die Bildung eines MIM-Kondensators mit einer ferroelektrisch steuerbaren dielektrischen Schicht veranschaulicht. In 5(a) weist ein Substrat 502 eine untere Elektrodenschicht 504, eine dielektrische Kondensatorschicht 506 mit einer ferroelektrisch steuerbaren Schicht und eine obere Elektrodenschicht 508 auf, die nacheinander als Stapel auf dem Substrat gebildet wurden. Bei den FET-Ausführungsformen enthält die ferroelektrisch steuerbare Schicht eine ferroelektrische Schicht oder eine normalerweise nicht ferroelektrische Schicht, die bei Einwirkung einer externen Spannung ferroelektrische Eigenschaften aufweist. Für die untere und die obere Elektrodenschicht 504, 508 kann jedes geeignete leitende Material wie beispielsweise Platin, Iridium, Ruthenium, Titan, Titannitrid, Tantal, Tantalnitrid, Iridiumoxid, Rutheniumoxid, Kupfer, Wolfram oder deren Verbindungen verwendet werden.
  • Ebenso wie bei der FET-Ausführungsform kann die dielektrische Kondensatorschicht 506 des MIM-Kondensators zusätzlich zu der ferroelektrisch steuerbaren Schicht auch eine oder mehrere Pufferschichten und/oder eine oder mehrere zusätzliche dielektrische Schichten enthalten, die zwischen der ferroelektrisch steuerbaren Schicht und der unteren und der oberen Elektrodenschicht 504, 508 angeordnet sind.
  • In 5(b) sind die untere Elektrodenschicht 504, die ferroelektrisch steuerbare Schicht 506 und die obere Elektrodenschicht 508 auf eine gewünschte Form geätzt, und anschließend wurde gemäß 5(c) auf dem entstandenen Kondensatorstapel eine Nitrid-Spannungsschicht 510 gebildet. Die Nitrid-Spannungsschicht 510 kann entweder als Zug- oder als Druckspannungsschicht gestaltet werden, was durch die Pfeile angezeigt wird. Demzufolge werden durch die monoaxiale Spannung ferroelektrische Eigenschaften des MIM-Kondensators erzeugt/abgestimmt. Abschließend wird in 5(d) eine isolierende Schicht (z. B. Siliciumdioxid) 512 oberhalb des unter Spannung stehenden ferroelektrischen MIM-Kondensators gebildet und die Einheit weiterbearbeitet.
  • Obwohl die Erfindung unter Bezug auf eine oder mehrere Ausführungsformen beschrieben wurde, ist dem Fachmann klar, dass daran verschiedene Änderungen vorgenommen oder Elemente durch gleichwertige Entsprechungen ersetzt werden können, ohne von der sachlich-gegenständlichen Reichweite der Erfindung abzuweichen. Außerdem können viele Änderungen vorgenommen werden, um eine bestimmte Situation oder ein Material an die Lehren der Erfindung anzupassen, ohne wesentlich von dessen sachlich-gegenständlicher Reichweite abzuweichen. Deshalb soll die Erfindung nicht auf die beschriebene spezielle Ausführungsform beschränkt sein, die als denkbar beste Form zum Ausführen dieser Erfindung beschrieben wurde, sondern alle Ausführungsformen beinhalten, die in die sachlich-gegenständliche Reichweite der angehängten Ansprüche fallen.

Claims (25)

  1. Verfahren zur Steuerung ferroelektrischer Eigenschaften von Komponenten von integrierten Schaltkreiseinheiten, wobei das Verfahren aufweist: Bilden einer ferroelektrisch steuerbaren dielektrischen Schicht auf einem Substrat; und Bilden einer Spannung ausübenden Struktur nahe der ferroelektrisch steuerbaren dielektrischen Schicht derart, dass durch die Spannung ausübende Struktur in der ferroelektrisch steuerbaren dielektrischen Schicht eine nennenswerte monoaxiale Spannung erzeugt wird; wobei die ferroelektrisch steuerbare dielektrische Schicht eines oder mehreres aufweist aus: eine ferroelektrische Oxidschicht und eine Schicht aus einem normalerweise nicht ferroelektrischen Material, das beim Fehlen einer ausgeübten Spannung keine ferroelektrischen Eigenschaften aufweist.
  2. Verfahren nach Anspruch 1, wobei die ferroelektrisch steuerbare dielektrische Schicht eines oder mehreres aufweist aus: BaTiO3, Pb[ZrxTi1-x ]O3 (PZT), SrBi2Ta2O9 (SBT), SrTiO3 (STO), Ba1-xSrxTiO3 (BST), PbTiO3, CaMnO3 und BiFeO3.
  3. Verfahren nach Anspruch 1, wobei die Spannung ausübende Struktur ein anderes Halbleitermaterial als das Substrat aufweist.
  4. Verfahren nach Anspruch 1, wobei die Spannung ausübende Struktur eine Nitridschicht aufweist, die über der ferroelektrisch steuerbaren dielektrischen Schicht ausgebildet ist.
  5. Verfahren nach Anspruch 4, wobei es sich bei der Nitridschicht um eine Nitrid-Druckspannungsschicht handelt.
  6. Verfahren nach Anspruch 4, wobei es sich bei der Nitridschicht um eine Nitrid-Zugspannungsschicht handelt.
  7. Verfahren nach Anspruch 1, wobei die ferroelektrisch steuerbare dielektrische Schicht in eine dielektrische Gate-Elektrodenschicht eines Feldeffekttransistors (FET) einbezogen ist.
  8. Verfahren nach Anspruch 7, wobei es sich bei dem Substrat um ein Siliciumsubstrat handelt und das Bilden der Spannung ausübenden Struktur das Ausbilden eines Source- und eines Drain-Bereichs aus Silicium-Germanium aufweist, um in der ferroelektrisch steuerbaren dielektrischen Schicht eine monoaxiale Druckspannung zu erzeugen.
  9. Verfahren nach Anspruch 7, wobei es sich bei dem Substrat um ein Siliciumsubstrat handelt und das Bilden der Spannung ausübenden Struktur ein Ausbilden eines Source- und eines Drain-Bereichs aus kohlenstoffdotiertem Silicium aufweist, um in der ferroelektrisch steuerbaren dielektrischen Schicht eine monoaxiale Zugspannung zu erzeugen.
  10. Verfahren nach Anspruch 7, wobei das Bilden der Spannung ausübenden Struktur ein Bilden einer Nitrid-Druckspannungsschicht über dem FET aufweist.
  11. Verfahren nach Anspruch 7, wobei das Bilden der Spannung ausübenden Struktur ein Bilden einer Nitrid-Zugspannungsschicht über dem FET aufweist.
  12. Verfahren nach Anspruch 7, wobei die dielektrische Gate-Elektrodenschicht ferner eine oder mehrere zusätzliche dielektrische Schichten aufweist.
  13. Verfahren nach Anspruch 1, wobei die ferroelektrisch steuerbare dielektrische Schicht eine dielektrische Schicht eines Metall-Isolator-Metall(MIM)-Kondensators aufweist.
  14. Ferroelektrische Feldeffekttransistor(FET)-Einheit, aufweisend: eine ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht, die zwischen einer Gate-Elektrode und einem Substrat angeordnet ist; und eine Spannung ausübende Struktur, die nahe der ferroelektrisch steuerbaren dielektrischen Schicht gebildet ist, sodass durch die Spannung ausübende Struktur in der ferroelektrisch steuerbaren dielektrischen Schicht eine im Wesentlichen monoaxiale Spannung erzeugt wird; wobei die ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht eines oder mehreres aufweist aus: eine ferroelektrische Oxidschicht und eine Schicht aus einem normalerweise nicht ferroelektrischen Material, das bei Fehlen einer ausgeübten Spannung keine ferroelektrischen Eigenschaften aufweist.
  15. Einheit nach Anspruch 14, wobei die ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht eines oder mehreres umfasst aus: BaTiO3, Pb[ZrxTi1-x]O3 (PZT), SrBi2Ta2O9 (SBT), SrTiO3 (STO), Ba1-xSrxTiO3 (BST), PbTiO3, CaMnO3 und BiFeO3.
  16. Einheit nach Anspruch 14, wobei es sich bei dem Substrat um ein Siliciumsubstrat handelt und die Spannung ausübende Struktur einen Source- und einen Drain-Bereich aus epitaxial abgeschiedenem Silicium-Germanium aufweist, die in der ferroelektrisch steuerbaren dielektrischen Schicht eine monoaxiale Druckspannung erzeugen.
  17. Einheit nach Anspruch 14, wobei es sich bei dem Substrat um ein Siliciumsubstrat handelt und die Spannung ausübende Struktur einen Source- und einen Drain-Bereich aus epitaxial abgeschiedenem kohlenstoffdotiertem Silicium umfasst, die in der ferroelektrisch steuerbaren dielektrischen Schicht eine monoaxiale Zugspannung erzeugen.
  18. Einheit nach Anspruch 14, wobei die Spannung ausübende Struktur eine über dem FET gebildete Nitrid-Druckspannungsschicht aufweist.
  19. Einheit nach Anspruch 14, wobei die Spannung ausübende Struktur eine über dem FET gebildete Nitrid-Zugspannungsschicht aufweist.
  20. Einheit nach Anspruch 14, wobei die dielektrische Gate-Elektrodenschicht ferner eine oder mehrere zusätzliche dielektrische Schichten aufweist.
  21. Ferroelektrischer Metall-Isolator-Metall(MIM)-Kondensator, aufweisend: eine auf einem Substrat gebildete untere Elektrodenschicht; eine dielektrische Kondensatorschicht, die eine über der unteren Elektrode gebildete ferroelektrisch steuerbare dielektrische Schicht aufweist; eine über der ferroelektrisch steuerbaren dielektrischen Schicht gebildete obere Elektrodenschicht; und eine Spannung ausübende Struktur, die nahe der ferroelektrisch steuerbaren dielektrischen Schicht gebildet ist, sodass in der ferroelektrisch steuerbaren dielektrischen Schicht eine nennenswerte monoaxiale Spannung erzeugt wird; wobei die ferroelektrisch steuerbare dielektrische Schicht eines oder mehreres aufweist aus: eine ferroelektrische Oxidschicht und eine Schicht aus einem normalerweise nicht ferroelektrischen Material, das bei Fehlen einer ausgeübten Spannung keine ferroelektrischen Eigenschaften aufweist.
  22. Einheit nach Anspruch 21, wobei die ferroelektrisch steuerbare dielektrische Gate-Elektrodenschicht eines oder mehreres umfasst aus: BaTiO3, Pb[ZrxTi1-x]O3 (PZT), SrBi2Ta2O9 (SBT), SrTiO3 (STO), Ba1-xSrxTiO3 (BST), PbTiO3, CaMnO3 und BiFeO3.
  23. Einheit nach Anspruch 21, wobei die Spannung ausübende Struktur eine über dem MIM-Kondensator gebildete Nitrid-Druckspannungsschicht aufweist.
  24. Einheit nach Anspruch 21, wobei die Spannung ausübende Struktur eine über dem MIM-Kondensator gebildete Nitrid-Zugspannungsschicht aufweist.
  25. Einheit nach Anspruch 21, wobei die dielektrische Kondensatorschicht eine oder mehrere zusätzliche dielektrische Schichten aufweist.
DE112011101181.4T 2010-04-02 2011-03-15 Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen Active DE112011101181B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/753,270 2010-04-02
US12/753,270 US8389300B2 (en) 2010-04-02 2010-04-02 Controlling ferroelectricity in dielectric films by process induced uniaxial strain
PCT/US2011/028422 WO2011123238A1 (en) 2010-04-02 2011-03-15 Controlling ferroelectricity in dielectric films by process induced uniaxial strain

Publications (2)

Publication Number Publication Date
DE112011101181T5 true DE112011101181T5 (de) 2013-01-10
DE112011101181B4 DE112011101181B4 (de) 2020-10-08

Family

ID=44708626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011101181.4T Active DE112011101181B4 (de) 2010-04-02 2011-03-15 Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen

Country Status (6)

Country Link
US (2) US8389300B2 (de)
JP (1) JP5902147B2 (de)
CN (1) CN102947917B (de)
DE (1) DE112011101181B4 (de)
GB (1) GB2492697B (de)
WO (1) WO2011123238A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
GB2502971B (en) 2012-06-11 2017-10-04 Knowles (Uk) Ltd A capacitive structure
KR20140115798A (ko) * 2013-03-22 2014-10-01 인텔렉추얼디스커버리 주식회사 상변화 메모리 소자 및 이의 제조방법
JP6109018B2 (ja) * 2013-09-05 2017-04-05 三菱電機株式会社 半導体装置およびその製造方法
GB2524721B (en) * 2014-02-21 2016-02-24 Syfer Technology Ltd Dielectric material and capacitor comprising the dielectric material
US11004867B2 (en) 2018-06-28 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory in high-k first technology
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
CN109980013A (zh) * 2019-03-04 2019-07-05 上海华力集成电路制造有限公司 一种FinFET及其制备方法
KR20200133842A (ko) 2019-05-13 2020-12-01 삼성전자주식회사 강유전체를 포함하는 강유전성 반도체 소자 및 그 제조 방법
CA3139386A1 (en) * 2019-05-26 2020-12-03 Maria Helena SOUSA SOARES DE OLIVEIRA BRAGA A one-electrode cell and series of two or more cells as a device
KR102274881B1 (ko) * 2019-07-05 2021-07-07 주식회사 키 파운드리 비휘발성 메모리 소자
KR20210017091A (ko) 2019-08-06 2021-02-17 에스케이하이닉스 주식회사 강유전 유도층을 포함하는 강유전 메모리 장치
US20220157966A1 (en) * 2020-11-13 2022-05-19 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US20230063076A1 (en) * 2021-08-24 2023-03-02 Seoul National University R&Db Foundation Content addressable memory device and operating method thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3741627A (en) * 1971-12-01 1973-06-26 Atomic Energy Commission Strain biased ferroelectric electro-optics
US3740118A (en) * 1971-12-01 1973-06-19 Atomic Energy Commission Self strain biased ferroelectricelectrooptics
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
JP3106255B2 (ja) 1991-08-16 2000-11-06 ローム株式会社 強誘電体デバイス
KR0141160B1 (ko) * 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
US5830270A (en) 1996-08-05 1998-11-03 Lockheed Martin Energy Systems, Inc. CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
US6010744A (en) 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
JP3971598B2 (ja) 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置
US6713799B2 (en) * 2002-04-26 2004-03-30 Matsushita Electric Industrial Co., Ltd. Electrodes for ferroelectric components
DE10231964A1 (de) * 2002-07-15 2004-02-19 Infineon Technologies Ag Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
US7130212B2 (en) 2003-11-26 2006-10-31 International Business Machines Corporation Field effect device with a channel with a switchable conductivity
US7229662B2 (en) 2003-12-16 2007-06-12 National University Of Singapore Heterolayered ferroelectric thin films and methods of forming same
TW200538838A (en) 2004-02-11 2005-12-01 Koninkl Philips Electronics Nv Electronic paint structure with thermal addressing layer
JP4800627B2 (ja) * 2004-03-24 2011-10-26 セイコーエプソン株式会社 強誘電体メモリ素子
TWI463526B (zh) 2004-06-24 2014-12-01 Ibm 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件
US7227205B2 (en) * 2004-06-24 2007-06-05 International Business Machines Corporation Strained-silicon CMOS device and method
US7449738B2 (en) 2004-10-29 2008-11-11 Wisconsin Alumni Research Foundation Strain-engineered ferroelectric thin films
US7432553B2 (en) * 2005-01-19 2008-10-07 International Business Machines Corporation Structure and method to optimize strain in CMOSFETs
US20080121932A1 (en) * 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
US7586158B2 (en) * 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
JP2007103769A (ja) * 2005-10-06 2007-04-19 Toshiba Corp 半導体装置
US7422950B2 (en) * 2005-12-14 2008-09-09 Intel Corporation Strained silicon MOS device with box layer between the source and drain regions
US7863197B2 (en) 2006-01-09 2011-01-04 International Business Machines Corporation Method of forming a cross-section hourglass shaped channel region for charge carrier mobility modification
US7629603B2 (en) 2006-06-09 2009-12-08 Intel Corporation Strain-inducing semiconductor regions
US7541239B2 (en) * 2006-06-30 2009-06-02 Intel Corporation Selective spacer formation on transistors of different classes on the same device
US7768050B2 (en) 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films
JP4483849B2 (ja) 2006-10-04 2010-06-16 Ｔｄｋ株式会社 強誘電体薄膜
JP5211560B2 (ja) * 2007-06-25 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US7709359B2 (en) * 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US8263466B2 (en) 2007-10-17 2012-09-11 Acorn Technologies, Inc. Channel strain induced by strained metal in FET source or drain
US7867786B2 (en) 2007-12-18 2011-01-11 Intel Corporation Ferroelectric layer with domains stabilized by strain
US7961493B2 (en) * 2008-06-06 2011-06-14 International Business Machines Corporation Programmable device
JP2010010382A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体装置およびその製造方法
US8159855B2 (en) * 2009-01-30 2012-04-17 International Business Machines Corporation Switchable element
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain

Also Published As

Publication number Publication date
WO2011123238A1 (en) 2011-10-06
CN102947917B (zh) 2015-11-25
GB2492697B (en) 2014-03-19
US20110241091A1 (en) 2011-10-06
CN102947917A (zh) 2013-02-27
GB2492697A (en) 2013-01-09
US20120286340A1 (en) 2012-11-15
US8890112B2 (en) 2014-11-18
US8389300B2 (en) 2013-03-05
JP2013524511A (ja) 2013-06-17
DE112011101181B4 (de) 2020-10-08
GB201218702D0 (en) 2012-11-28
JP5902147B2 (ja) 2016-04-13

Similar Documents

Publication Publication Date Title
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE102015200946B4 (de) Halbleitervorrichtung mit ferroelektrischem Hafniumoxid und Herstellungsverfahren
DE102017115340B4 (de) Halbleiterbauelement mit Speicher- und Logikschaltkreisen und Herstellungsverfahren dafür
DE102015213529B4 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE112004002307B4 (de) Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE102006062916B3 (de) Verfahren zum Herstellen und Betreiben eines Halbleiterbauelents mit piezoelektrischem Stress-Liner
DE102012100869B4 (de) Zusammendrückende polykristalline Siliziumschicht und Herstellungsverfahren dafür
DE102016015010A1 (de) Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102016201156B4 (de) Halbleitervorrichtungsstruktur und Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
EP3830825B1 (de) Ferroelektrische halbleitervorrichtung und verfahren zur herstellung einer speicherzelle
DE112020000199T5 (de) Transistorkanal mit Vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102009015715A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstandes einer verformungsinduzierenden Halbleiterlegierung verwendet wird
DE102009039521A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102019003223A1 (de) Elektrische Speichervorrichtung mit negativer Kapazität
DE102011005718B4 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102010064291A1 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102020120917A1 (de) Halbleitervorrichtung und verfahren
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102018209597A1 (de) Transistorelement mit einer vergrabenen isolierenden schicht mit erweiterter funktion

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, FR

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LT, TW

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, PARIS, FR; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, FR

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, PARIS, FR; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, FR

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LT, TW

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, FR

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, PARIS, FR; GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, PARIS, FR; GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021000000

Ipc: H01L0021825600

R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LT, TW

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, FR

Free format text: FORMER OWNERS: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, 75016 PARIS, FR; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R020 Patent grant now final