KR20140115798A - 상변화 메모리 소자 및 이의 제조방법 - Google Patents

상변화 메모리 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20140115798A
KR20140115798A KR1020130030926A KR20130030926A KR20140115798A KR 20140115798 A KR20140115798 A KR 20140115798A KR 1020130030926 A KR1020130030926 A KR 1020130030926A KR 20130030926 A KR20130030926 A KR 20130030926A KR 20140115798 A KR20140115798 A KR 20140115798A
Authority
KR
South Korea
Prior art keywords
insulating film
phase change
stress insulating
material layer
change material
Prior art date
Application number
KR1020130030926A
Other languages
English (en)
Inventor
김덕기
Original Assignee
인텔렉추얼디스커버리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉추얼디스커버리 주식회사 filed Critical 인텔렉추얼디스커버리 주식회사
Priority to KR1020130030926A priority Critical patent/KR20140115798A/ko
Priority to US14/218,473 priority patent/US20140339489A1/en
Publication of KR20140115798A publication Critical patent/KR20140115798A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 메모리 소자로서, 상변화 메모리 소자는, 하부 전극; 상기 하부 전극 상에 형성된 상변화 물질층; 상기 상변화 물질층 상에 형성된 상부 전극; 및 상기 상변화 물질층을 에워싸도록 형성된 스트레스 절연막을 포함할 수 있다.

Description

상변화 메모리 소자 및 이의 제조방법{PHASE-CHANGE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본원은 상변화 메모리 소자 및 이의 제조방법에 관한 것이다.
차세대 메모리 소자 중 상변화 메모리 소자(PRAM)가 가장 우수한 특성을 보이고 있고, 현재 양산에 가장 근접해 있다. 또한, 소자 구조 및 제작 공정이 다른 메모리 소자들에 비해 비교적 단순하여 독립(stand-alone) 메모리와 SoC용 임베디드(embedded) 메모리에 모두 적용 가능하다는 점에서 궁극적인 메모리 소자의 하나로 평가받고 있다.
상변화 메모리 소자에서, 메모리의 쓰기 동작은 '리셋(reset)'이라고도 하며, 상변화 물질의 상을 비정질 상태로 만드는 과정이다. 이 때, 전기 펄스에 의한 줄(Joule)열을 이용하여 상변화 물질을 녹는점 이상으로 가열한 후 급속히 냉각(quenching)시키는 방법으로 상변화 물질을 비정질 상태로 만들 수 있다.
또한, 상변화 메모리 소자에서, 메모리 지우기 동작은 '셋(set)'이라고도 하며, 상변화 물질의 상을 결정질 상태로 만드는 과정이다. 이 때, 전기 펄스에 의한 줄 열을 이용하여 상변화 물질을 녹는점 이상으로 가열한 후 일정 시간 이상을 유지하는 방법으로 상변화 물질을 결정질 상태로 만들 수 있다.
하지만, 이러한 상변화 메모리 소자의 상용화를 위해서는 상변화 물질층의 조성 변화로 인해 상변화 메모리 소자의 신뢰성이 떨어지는 문제점을 해결해야 한다.
상변화 물질층의 조성이 변화되는 원인을 살펴보면, 전술한 바와 같이 상변화 메모리 소자의 쓰기 및 지우기 동작에서 높은 열과 높은 전류가 수반되는데, 이로 인해 열적 확산에 의한 상변화 물질의 구성 원자의 이동, 또는 고온에서 전자와의 충돌로 발생되는 일렉트로마이그레이션(electromigration)에 의한 상변화 물질의 구성 원자의 이동이 일어나게 되어 상변화 물질층의 조성 변화가 발생된다.
따라서, 상변화 메모리 소자의 신뢰성을 높이기 위해서는 상변화 물질층의 조성이 초기 상태 그대로 유지되도록 상변화 물질의 구성 원자의 이동을 방지해야 한다는 문제점이 있었다.
이와 관련하여, 한국 공개 특허 제 10-2010-0097715호(발명의 명칭: 쓰기/지우기 내구성 특성이 향상된 상변화 메모리 장치 및 그 프로그래밍 방법)에는 상변화 메모리 소자의 쓰기 전류 펄스 및 지우기 전류 펄스와 반대 방향을 가지는 역방향 복구 펄스를 통해 상변화 물질의 구성 원소들의 이동을 초기의 상태로 되돌려 신뢰성을 증가시킨 상변화 메모리 소자를 개시하고 있다.
본원은 상변화 물질의 구성 원자의 이동을 방지하여 고신뢰성을 가지는 상변화 메모리 소자를 제공하는 것을 목적으로 한다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면에 따른 상변화 메모리 소자는, 하부 전극; 상기 하부 전극 상에 형성된 상변화 물질층; 상기 상변화 물질층 상에 형성된 상부 전극; 및 상기 상변화 물질층을 에워싸도록 형성된 스트레스 절연막을 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 스트레스 절연막은, 프로그래밍 시, 상기 상변화 물질층을 구성하는 원자의 이동이 억제되도록 작용하는 스트레스를 상기 상변화 물질층에 가할 수 있다.
한편, 본원의 제 2 측면에 따른 상변화 메모리 소자의 제조방법은, 하부 전극을 형성하는 단계; 상기 하부 전극 상에 상변화 물질층을 형성하는 단계; 상기 상변화 물질층 상에 상부 전극을 형성하는 단계; 및 상기 상변화 물질층을 에워싸도록 스트레스 절연막을 형성하는 단계를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 스트레스 절연막을 형성하는 단계에서, 상기 스트레스 절연막은, 프로그래밍 시, 상기 상변화 물질층을 구성하는 원자의 이동이 억제되도록 작용하는 스트레스를 상기 상변화 물질층에 가하도록 형성될 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 상변화 메모리 소자가 상변화 물질층 상에 형성된 스트레스 절연막을 포함함으로써, 상변화 물질층을 구성하는 원자의 이동의 억제를 통해 상변화 물질층의 조성이 변하는 것을 방지하여 고신뢰성의 상변화 메모리 소자를 구현할 수 있다.
도 1은 본원의 일 실시예에 따른 상변화 메모리 소자에서, 프로그래밍 시의 상변화 물질층을 구성하는 원자의 이동 방향(A) 및 스트레스 절연막에 의해 가해지는 스트레스 방향(B)을 나타낸 개념도이다.
도 2 내지 도 4는 스트레스 절연막이 서로 다른 형태로 구비된 본원의 다양한 실시예에 따른 상변화 메모리 소자의 단면도이다.
도 5는 본원의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 나타낸 순서도이다.
도 6a 내지 도 6d는 도 2에 도시된 본원의 일 실시예에 따른 상변화 메모리 소자의 제조공정을 개략적으로 나타낸 도면이다.
도 7은 도 3에 도시된 본원의 일 실시예에 따른 상변화 메모리 소자를 제조하기 위해 도 6d 이후 추가적으로 수행되는 제조공정을 개략적으로 나타낸 도면이다.
도 8a 및 도 8b는 도 4에 도시된 본원의 일 실시예에 따른 상변화 메모리 소자의 제조공정을 개략적으로 나타낸 도면이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
참고로, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 하측, 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 1에서 보았을 때 위쪽이 상측, 아래쪽이 하측 등이 될 수 있다. 다만, 본원의 실시예의 다양한 실제적인 적용에 있어서는, 상측과 하측이 반대가 되는 등 다양한 방향으로 배치될 수 있을 것이다.
이하 첨부된 도면을 참조하여 본원을 상세히 설명하기로 한다.
도 1은 본원의 일 실시예에 따른 상변화 메모리 소자에서, 프로그래밍 시의 상변화 물질층을 구성하는 원자의 이동 방향(A) 및 스트레스 절연막에 의해 가해지는 스트레스 방향(B)을 나타낸 개념도이고, 도 2 내지 도 4는 스트레스 절연막이 서로 다른 형태로 구비된 본원의 다양한 실시예에 따른 상변화 메모리 소자의 단면도이다.
또한, 도 5는 본원의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 나타낸 순서도이고, 도 6a 내지 도 6d는 도 2에 도시된 상변화 메모리 소자의 제조공정을 개략적으로 나타낸 도면이며, 도 7은 도 3에 도시된 상변화 메모리 소자를 제조하기 위해 도 6d 이후 추가적으로 수행되는 제조공정을 개략적으로 나타낸 도면이고, 도 8a 및 도 8b는 도 4에 도시된 상변화 메모리 소자의 제조공정을 개략적으로 나타낸 도면이다.
우선, 본원의 일 실시예에 따른 상변화 메모리 소자(이하 '본 상변화 메모리 소자'라 함)에 대해 설명한다.
본 상변화 메모리 소자는 하부 전극(미도시 됨)을 포함한다.
하부 전극은 후술하는 바와 같이 상변화 물질층을 비정질 또는 결정질 상태로 변화시키는 히터 전극 역할을 할 수 있다.
하부 전극은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 은(Ag), 알루미늄(Al), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 실리콘(Si), 구리(Cu), 니켈(Ni), 코발트(Co), 몰리브데늄(Mo), 이들의 도전성 질화물(예를 들어, TiN, MoN 등), 도전성 산소질화물(예를 들면, TiON 등), 또는 이들의 조합(예를 들면, TiSiN, TiAlON 등)을 포함할 수 있다. 다만, 이러한 재료들은 예시적인 것이므로, 이에 한정되는 것은 아니다.
본 상변화 메모리 소자는 상변화 물질층(10)을 포함한다.
상변화 물질층(10)은 인가되는 열의 온도 및/또는 가열 시간에 따라 비정질 상태와 결정질 상태 사이에서 가역적으로 상변화될 수 있다.
일반적으로, 상변화 물질층(10)은 비정질 상태에서 고저항을 가지고, 결정질 상태에서는 저저항을 갖는다. 이와 같이, 상변화 물질층(10)이 가지는 이중 안정 저항 상태(bi-stable resistive state)를 이용하여 논리 "0" 또는 논리 "1"의 정보를 할당함으로써, 상변화 메모리소자에 정보를 저장할 수 있다.
상변화 물질층(10)은 칼코나이드계 화합물을 포함할 수 있다. 이러한 칼코나이드계 화합물은, 예를 들어, GeSbTe계 재료, 즉, GeSb2Te3, Ge2Sb2Te5, GeSb2Te4 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
또한, 상변화 물질층(10)은, 다른 실시예로서, GeTeAs, GeSnTe, GeSeTe, GeTeSnAu, SeSb2, InSe, GeTe, BiSeSb, PdTeGeSn, InSeTiCo, InSbTe, In3SbTe2, GeTeSb2, GeTeSb, GeSbTePd, AgInSbTe 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
또한, 상변화 물질층(10)은 전술한 재료들에, 불순물 원소, 예를 들어, B, C, N, P와 같은 비금속 원소가 더 도핑된 재료를 포함할 수 있다.
상변화 물질층(10)은 하부 전극 상에 형성된다.
상변화 물질층(10)은 이에 접촉되어 히터 전극 역할을 하는 하부 전극에 의해 결정 상태가 변화될 수 있다.
즉, 상부 전극(30)과 하부 전극에 메모리의 프로그램을 위한 전압이 인가됨으로써, 하부 전극과 상변화 물질층(10)의 접촉 계면에서 발생하는 줄(Joule)열에 의해 상변화 물질층(10)에서 상변화가 일어날 수 있다.
상변화 물질층(10)은 이를 구성하는 원자의 이동에 의해 원자가 축적되어 압축 스트레스(compressive stress)가 발생되는 제1 영역(11)을 포함할 수 있다.
또한, 상변화 물질층(10)은 이를 구성하는 원자의 이동에 의해 원자가 공핍되어 인장 스트레스(tensile stree)가 발생되는 제2 영역(13)을 포함할 수 있다.
프로그램을 위한 전압이 인가되어 상변화 물질층(10)에서 상변화가 일어나는 경우, 상변화 물질층(10) 내에서는 일렉트로마이그레이션(eletromigration) 및 열적 확산에 의해 상변화 물질층(10)을 구성하는 원자들 중, 일부는 하부 전극 방향으로 이동될 수 있고, 나머지는 상부 전극(30) 방향으로 이동될 수 있다. 이 때, 어느 한쪽 방향으로 이동하는 원자의 양이 다른 한쪽 방향으로 이동하는 원자의 양에 비해 많을 경우, 결과적으로 한 방향으로 원자의 이동이 일어나는 것으로 볼 수 있다. 예를 들어, 도 1을 참조하면, A 방향으로 이동하는 원자의 양이 더 많이 일어날 경우, 결과적으로 A 방향으로 원자의 이동이 일어나는 것으로 볼 수 있다.
메모리 소자의 반복적인 쓰기 및 동작 과정을 통해 이와 같은 상변화 물질층(10)의 상변화가 반복적으로 일어나는 경우, 상변화 물질층(10) 내에는 A 방향으로 원자의 이동이 계속해서 일어나게 되고, 이로 인해 원자가 축적되어 압축 스트레스가 빌드업되는 제1 영역(11)이 형성될 수 있다.
반면, A 방향으로 원자의 이동이 계속해서 일어나게 되어 원자가 공핍되는 상변화 물질층(10)의 영역에는 인장 스트레스가 빌드업되는 제2 영역(13)이 형성될 수 있다.
이 때, 제1 영역(11)은 상부 전극(30)보다 하부 전극에 인접하게 위치할 수 있다. 반면, 제2 영역(13)은 하부 전극보다 상부 전극(30)에 인접하게 위치할 수 있다.
상부 전극(30)으로 이동하는 원자량에 비해 하부 전극으로 이동하는 원자량이 많은 경우, 결과적으로 하부 전극에 인접한 상변화 물질층(10)의 영역에 원자가 축적될 수 있고, 반면, 상부 전극(30)에 인접한 상변화 물질층(10)의 영역에는 원자가 공핍될 수 있다.
다시 말해, 도 1 에 도시된 바와 같이, 상변화 물질층(10)을 구성하는 원자들이 A 방향으로 더 많이 이동함으로써, 원자가 축적되는 제1 영역(11)은 하부 전극에 인접하게 형성될 수 있고, 원자가 공핍되는 제2 영역(13)은 상부 전극(30)에 인접하게 형성될 수 있다.
예를 들어, 상변화 물질층(10)이 칼코나이드계 화합물을 포함하는 경우, Ge 원자와 Sb 원자는 하부 전극 방향으로 이동하고, Te 원자는 상부 전극(30) 방향으로 이동할 수 있다.
본 상변화 메모리 소자는 상부 전극(30)을 포함한다.
상부 전극(30)은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 은(Ag), 알루미늄(Al), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 실리콘(Si), 구리(Cu), 니켈(Ni), 코발트(Co), 몰리브데늄(Mo), 이들의 도전성 질화물(예를 들어, TiN, MoN 등), 도전성 산소질화물(예를 들면, TiON 등), 또는 이들의 조합(예를 들면, TiSiN, TiAlON 등)을 포함할 수 있다. 다만, 이러한 재료들은 예시적인 것이므로, 이에 한정되는 것은 아니다.
상부 전극(30)은 상변화 물질층(10) 상에 형성된다.
본 상변화 메모리 소자는 스트레스 절연막(50)을 포함한다.
스트레스 절연막(50)은 상변화 물질층(10)을 에워싸도록 형성된다.
도 1 내지 도 4에 도시된 바와 같이, 스트레스 절연막(50)은 상변화 물질층(10)의 외측 둘레를 둘러싸도록 형성될 수 있다.
스트레스 절연막(50)은 프로그래밍 시, 상변화 물질층(10)을 구성하는 원자의 이동이 억제되도록 작용하는 스트레스를 상변화 물질층(10)에 가할 수 있다.
앞서 설명한 바와 같이, 반복적인 메모리 쓰기 동작 및 지우기 동작 시의 원자의 열적 확산 및 일렉트로마이그레이션으로 인해 상변화 물질층(10)을 구성하는 원자가 이동되는데, 이로 인해 상변화 물질층(10)의 조성이 초기와 달라질 수 있다.
상변화 메모리 소자의 신뢰성을 높이기 위해서는 상변화 물질층(10)이 초기 조성을 유지해야 하는데, 이를 위해서는 상변화 물질층(10)의 원자의 이동을 방지해야 한다.
도 1을 참조하면, 본 상변화 메모리 소자는 스트레스 절연막(50)을 통해 원자의 이동 방향(A)과 반대 방향(B)으로 스트레스를 가해줌으로써, 상변화 물질층(10)을 구성하는 원자의 이동을 억제할 수 있다. 이를 통해, 반복적인 프로그램 시에도 상변화 물질층(10)의 초기 조성이 유지될 수 있어, 상변화 메모리 소자의 신뢰성을 향상시킬 수 있다.
스트레스 절연막(50)은 제1 영역(11)에 압축 스트레스를 가하는 압축 스트레스 절연막(51)을 포함할 수 있다.
또한, 스트레스 절연막(50)은 제2 영역(13)에 인장 스트레스를 가하는 인장 스트레스 절연막(53)을 포함할 수 있다.
도 1을 참조하면, 제1 영역(11)에 인가되는 압축 스트레스 절연막(51)에 의한 압축 스트레스 및 제2 영역(13)에 인가되는 인장 스트레스 절연막(53)에 의한 인장 스트레스 사이의 차이로 인해, 도 1에 도시된 바와 같이 제1 영역(11)에서 제2 영역(13)으로 향하는 힘(B 방향의 힘)이 제1 영역(11)과 제2 영역(13)의 경계에 위치하는 원자들에 인가될 수 있다. 이를 통해, A 방향으로 이동하려고 하는 원자들의 이동을 억제함으로써, 상변화 물질층(10)의 조성이 변하는 것을 방지하여 상변화 메모리 소자의 신뢰성을 향상시킬 수 있다.
이러한 압축 스트레스 절연막(51) 및 인장 스트레스 절연막(53)의 스트레스 특성에서의 차이는, 박막의 조성 및 제조 공정에서의 조건 등을 조절하여 제어됨으로써 발생될 수 있다.
예를 들어, 압축 스트레스 절연막(51)은 인장성 질화막(tensile nitride)이고, 인장 스트레스 절연막(53)은 압축성 질화막(compressive nitride)일 수 있다.
도 1 내지 도 4를 참조하면, 압축 스트레스 절연막(51)은 제1 영역(11)의 둘레에 형성될 수 있다. 이를 통해, 압축 스트레스 절연막(51)이 제1 영역(11)에 압축 스트레스를 가할 수 있다.
압축 스트레스 절연막(51)은, 도 2 및 도 3에 도시된 바와 같이 "ㄴ"자 형태로 형성될 수 있다.
또는, 압축 스트레스 절연막(51)은, 도 4에 도시된 바와 같이 상변화 물질층(10)의 외측 둘레에만 접하는 기둥 형태로 형성될 수 있다.
도 1 내지 도 4를 참조하면, 인장 스트레스 절연막(53)은 제2 영역(13)의 둘레에 형성될 수 있다. 이를 통해, 인장 스트레스 절연막(53)이 제2 영역(13)에 인장 스트레스를 가할 수 있다.
이 때, 인장 스트레스 절연막(53)의 하부는 압축 스트레스 절연막(51)의 외측 둘레에 형성될 수 있다.
인장 스트레스 절연막(53)의 하부는 다양한 형태로 압축 스트레스 절연막(51)의 외측 둘레를 둘러싸도록 형성될 수 있다.
예를 들어, 인장 스트레스 절연막(53)은, 도 2 및 도 4에 도시된 바와 같이 압축 스트레스 절연막(51)의 외측을 전체적으로 감싸는 형태로 형성될 수 있다. 이와 같은 경우, 압축 스트레스 절연막(51) 상에 전체적으로 인장 스트레스 절연막(53)을 증착시키면 되고, 인장 스트레스 절연막(53)의 증착 후 별도의 공정이 필요 없으므로, 도 3에 도시된 형태로 스트레스 절연막(50)을 형성시키는 경우에 비해 공정이 간단하다는 장점이 있다.
또는, 인장 스트레스 절연막(53)은, 도 3에 도시된 바와 같이 압축 스트레스 절연막(51)의 외측 둘레의 일부만을 감싸는 형태로 형성될 수 있다. 이와 같은 경우, 인장 스트레스 절연막(53)에 의한 스트레스가 압축 스트레스 절연막(51)에 미치는 영향을 최소화할 수 있으므로, 인장 스트레스 절연막(53)이 제2 영역(53)에 가하는 스트레스와 압축 스트레스 절연막(51)이 제1 영역(51)에 가하는 스트레스의 차이를 크게 하여 상변화 물질층(10) 내의 원자의 이동 억제 효과를 최대화할 수 있다는 장점이 있다.
도 3에 도시된 바와 같은 형태로 인장 스트레스 절연막(53)을 형성하기 위해서는, 도 2에 도시된 형태로 인장 스트레스 절연막(53)을 형성한 뒤, 이방성 식각(anisotropic etching)을 통해 인장 스트레스 절연막(53)의 하부를 식각하는 방법을 사용할 수 있다.
또한, 인장 스트레스 절연막(53)의 상부는 상부 전극(30)의 둘레에 형성될 수 있다.
도 1 내지 도 4를 참조하면, 인장 스트레스 절연막(53)은 상변화 물질층(10)과 함께 상부 전극(30)까지 감싸는 형태로 형성될 수 있다.
이와 같은 경우, 인장 스트레스 절연막(53)을 전체적으로 증착한 후, 인장 스트레스 절연막(53)의 일부를 제거하는 공정 등이 필요 없으므로, 공정이 간단하다.
한편, 스트레스 절연막(50)은 질화막(nitride), 및 산화막(oxide) 중 하나 이상을 포함할 수 있다.
메모리 소자의 집적화(integration)에 질화막 또는 산화막이 주로 사용되는데, 이러한 기존의 질화막 또는 산화막 공정을 이용하여 증착 조건 등만 조절함으로써 압축 스트레스 절연막(51) 및 인장 스트레스 절연막(53)을 형성할 수 있다. 따라서, 스트레스 절연막(50)을 추가적인 공정없이 효율적으로 형성할 수 있다.
다만, 다른 조성의 박막들 역시 압축 스트레스 절연막(51) 및 인장 스트레스 절연막(53) 사이의 스트레스 특성에서의 차이를 구현할 수 있다는 점에서, 스트레스 절연막(50)을 위해 사용가능한 물질로 예시된 질화막, 및 산화막 중 어느 하나 이상을 포함하는 박막들로 한정되지 않는다.
한편, 본원의 일 실시예에 따른 상변화 메모리 소자의 제조방법(이하 '본 상변화 메모리 소자의 제조방법'이라 함)에 대해 설명한다. 다만, 앞서 살핀 본원의 일 실시예에 따른 상변화 메모리 소자에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
도 5는 본원의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 순서도이다.
본 상변화 메모리 소자의 제조방법은 하부 전극을 형성하는 단계(S1000)를 포함한다.
하부 전극은 단위 메모리 셀들을 선택하기 위한 스위칭 소자 및 배선 구조가 형성된 기판(미도시 됨) 상에 스위칭 소자 및 배선 구조와 전기적으로 연결되도록 형성될 수 있다.
본 상변화 메모리 소자의 제조방법은 하부 전극 상에 상변화 물질층(10)을 형성하는 단계(S3000)를 포함한다.
상변화 물질층(10)은 화학기상증착(CVD) 또는 원자층증착과 같은 단착 피복성이 우수한 증착 공정에 의해 하부 전극 상에 적층될 수 있다.
이러한 상변화 물질층(10)은, 앞서 설명한 바와 같이 인가되는 열의 온도 및/또는 가열 시간에 따라 비정질 상태와 결정질 상태 사이에서 가역적으로 상변화될 수 있다.
예를 들어, 상변화 물질층(10)은 칼코나이드계 화합물을 포함하여 형성될 수 있다. 이러한 칼코나이드계 화합물은, 예를 들어, GeSbTe계 재료, 즉, GeSb2Te3, Ge2Sb2Te5, GeSb2Te4 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
상변화 물질층(10)을 형성하는 단계(S3000)에서, 상변화 물질층(10)은 이를 구성하는 원자의 이동에 의해, 원자가 축적되어 압축 스트레스가 발생되는 제1 영역(11)을 형성할 수 있다.
상변화 물질층(10)을 형성하는 단계(S3000)에서, 상변화 물질층(10)은 이를 구성하는 원자의 이동에 의해, 원자가 공핍되어 인장 스트레스가 발생되는 제2 영역(13)을 형성할 수 있다.
앞서 설명한 바와 같이, 메모리 소자의 반복적인 쓰기 및 동작 과정을 통해 이와 같은 상변화 물질층(10)의 상변화가 반복적으로 일어나는 경우, 상변화 물질층(10) 내에는 원자가 축적되어 압축 스트레스가 빌드업되는 제1 영역(11)이 형성될 수 있다.
반면, 원자가 공핍되는 상변화 물질층(10)의 영역에는 인장 스트레스가 빌드업되는 제2 영역(13)이 형성될 수 있다.
상변화 물질층(10)을 형성하는 단계(S3000)에서, 제1 영역(11)은 상부 전극(30)보다 하부 전극에 인접하게 위치하도록 형성될 수 있다.
상변화 물질층(10)을 형성하는 단계(S3000)에서, 제2 영역(13)은 하부 전극 보다 상부 전극(30)에 인접하게 위치하도록 형성될 수 있다.
앞서 설명한 바와 같이, 상변화 물질층(10)을 구성하는 원자들이 A 방향(하부 전극 방향)으로 더 많이 이동하는 경우, 원자가 축적되는 제1 영역(11)은 하부 전극에 인접하게 형성될 수 있고, 원자가 공핍되는 제2 영역(13)은 상부 전극(30)에 인접하게 형성될 수 있다.
본 상변화 메모리 소자의 제조방법은 상변화 물질층 상에 상부 전극(30)을 형성하는 단계(S5000)를 포함한다.
본 상변화 메모리 소자의 제조방법은 상변화 물질층을 에워싸도록 스트레스 절연막(50)을 형성하는 단계(S7000)를 포함한다.
스트레스 절연막(50)을 형성하는 단계(S7000)에서, 스트레스 절연막(50)은 프로그래밍 시, 상변화 물질층(10)을 구성하는 원자의 이동이 억제되도록 작용하는 스트레스를 상변화 물질층(10)에 가하도록 형성될 수 있다.
앞서 설명한 바와 같이, 도 1을 참조하면, 본 상변화 메모리 소자는 스트레스 절연막(50)을 통해 원자의 이동 방향(A)과 반대 방향(B)으로 스트레스를 가해줌으로써, 상변화 물질층(10)을 구성하는 원자의 이동을 억제할 수 있다. 이를 통해, 반복적인 프로그램 시에도 상변화 물질층(10)의 초기 조성이 유지될 수 있어, 상변화 메모리 소자의 신뢰성을 향상시킬 수 있다.
스트레스 절연막(50)을 형성하는 단계(S7000)는, 제1 영역(11)에 압축 스트레스를 가하는 압축 스트레스 절연막(51)을 형성하는 단계를 포함할 수 있다.
스트레스 절연막(50)을 형성하는 단계(S7000)는, 제2 영역(13)에 인장 스트레스를 가하는 인장 스트레스 절연막(53)을 형성하는 단계를 포함할 수 있다.
압축 스트레스 절연막(51)과 인장 스트레스 절연막(53)은, 박막의 조성 및 제조 공정에서의 조건 등을 조절하여 스트레스 특성에서의 차이를 발생시킴으로써 형성될 수 있다.
예를 들어, 압축 스트레스 절연막(51)은 인장성 질화막(tensile nitride)이고, 인장 스트레스 절연막(53)은 압축성 질화막(compressive nitride)일 수 있다.
압축 스트레스 절연막(51)을 형성하는 단계에서, 압축 스트레스 절연막(51)은 제1 영역(11)의 둘레에 형성될 수 있다.
압축 스트레스 절연막(51)과 인장 스트레스 절연막(53)은, 도 2 내지 도 4에 도시된 바와 같이 다양한 형태로 형성될 수 있다.
예를 들어, 압축 스트레스 절연막(51)은, 도 2 및 도 3에 도시된 바와 같이 "ㄴ"자 형태로 형성될 수도 있고, 도 4에 도시된 바와 같이 기둥 형태로 형성될 수도 있다.
도 2 내지 도 4에 도시된 바와 같은 형태로 압축 스트레스 절연막(51)을 형성하는 방법에 대한 구체적인 내용은 후술하기로 한다.
인장 스트레스 절연막(53)을 형성하는 단계에서, 인장 스트레스 절연막(53)은 제2 영역(13)의 둘레에 형성될 수 있다.
이 때, 인장 스트레스 절연막(53)의 하부는 압축 스트레스 절연막(51)의 외측 둘레에 형성될 수 있다. 또한, 인장 스트레스 절연막(53)의 상부는 상부 전극(30)의 둘레에 형성될 수 있다.
앞서 설명한 바와 같이, 인장 스트레스 절연막(53)은, 도 2 및 도 4에 도시된 바와 같이 압축 스트레스 절연막(51)의 외측을 전체적으로 감싸는 형태로 형성될 수 있다. 이와 같은 경우, 압축 스트레스 절연막(51) 상에 전체적으로 인장 스트레스 절연막(53)을 증착시키면 되므로, 도 3에 비해 공정이 용이하다는 장점이 있다.
보다 구체적으로, 도 6d 및 도 8b를 참조하면, 도 2 및 도 4에 도시된 바와 같은 형태로 인장 스트레스 절연막(53)을 형성하기 위해서는 압축 스트레스 절연막(51) 상에 단순히 증착시키면 되고, 도 3과 같이 인장 스트레스 절연막(53)의 일부를 제거하는 공정 등의 별도의 공정이 필요없다.
또는, 인장 스트레스 절연막(53)은, 도 3에 도시된 바와 같이 압축 스트레스 절연막(51)의 외측 둘레의 일부만을 감싸는 형태로 형성될 수 있다. 이와 같은 경우, 인장 스트레스 절연막(53)에 의한 스트레스가 압축 스트레스 절연막(51)에 미치는 영향을 최소화할 수 있으므로, 인장 스트레스 절연막(53)이 제2 영역(53)에 가하는 스트레스와 압축 스트레스 절연막(51)이 제1 영역(51)에 가하는 스트레스의 차이를 크게 하여 상변화 물질층(10) 내의 원자의 이동 억제 효과를 최대화할 수 있다는 장점이 있다.
도 3에 도시된 바와 같은 형태로 인장 스트레스 절연막(53)을 형성하기 위해서는, 도 6d 이후에 도 7과 같이 인장 스트레스 절연막(53)의 하부를 제거하는 공정, 예를 들어, 이방성 식각(anisotropic etching) 공정을 사용할 수 있다.
도 2 내지 도 4에 도시된 바와 같은 형태로 인장 스트레스 절연막(53)을 형성하는 방법에 대한 구체적인 내용은 후술하기로 한다.
스트레스 절연막(50)을 형성하는 단계(S7000)에서, 스트레스 절연막(50)은 질화막(nitride) 및 산화막(oxide) 중 하나 이상을 포함하도록 형성될 수 있다.
이 때, 앞서 설명한 바와 같이, 기존의 상변화 메모리 소자의 집적화에 사용되는 질화막 또는 산화막의 형성 시 사용되는 공정의 조성 및 여러가지 조건 등을 조절하여 스트레스 특성에서의 차이를 발생시킴으로써 스트레스 절연막(50)을 형성할 수 있다. 따라서, 추가 공정 없이 효율적으로 스트레스 절연막(50)을 형성시킬 수 있다.
앞서 설명한 바와 같이, 압축 스트레스 절연막(51)이 제1 영역(11)의 둘레에 형성되고, 인장 스트레스 절연막(53)이 제2 영역(13)의 둘레에 형성된 상변화 메모리 소자의 실시예로는, 예를 들어 도 2 내지 도 4를 포함한 다양한 실시예가 있다. 이하에서는, 상변화 메모리 소자의 다양한 실시예에 따른 보다 구체적인 제조방법에 대해 설명한다.
도 6a 내지 도 6d은 도 2에 도시된 상변화 메모리 소자의 일 실시예의 제조방법을 설명하기 위한 제조 공정에 대한 도면이다.
도 6a를 참조하면, 압축 스트레스 절연막(51)을 형성하는 단계는 상변화 물질층(10) 및 상부 전극(30)의 둘레에 압축 스트레스 절연막(51)을 적층하는 단계를 포함할 수 있다.
예를 들어, 압축 스트레스 절연막(51)은 압축 스트레스를 인가하는 스트레스 특성을 가지도록 조성 및 조건 등이 조절된 스퍼터링, 증발 증착 등과 같은 물리 기상 증착법(PVD) 또는 플라즈마 강화 화학 기상 증착, 대기압 화학 기상 증착 등과 같은 화학 기상 증착법(CVD) 등을 통해 적층될 수 있다.
이 후, 압축 스트레스 절연막(51)을 형성하는 단계는 제2 영역(13) 및 상부 전극(30)이 노출되도록 압축 스트레스 절연막(51)의 일부를 식각하는 단계를 포함할 수 있다.
도 6b를 참조하면, 제1 영역(11)의 둘레에 형성된 압축 스트레스 절연막(51)의 둘레에 포토레지스트층(40)을 형성할 수 있다. 이 후, 노출된 압축 스트레스 절연막(51)을 식각함으로써, 도 6c에 도시된 바와 같이 제2 영역(13)이 노출되도록 할 수 있다.
도 6d를 참조하면, 인장 스트레스 절연막(53)을 형성하는 단계는 제2 영역(13)의 둘레 및 상부 전극(30)의 둘레에 인장 스트레스 절연막(53)을 적층하는 단계를 포함할 수 있다.
예를 들어, 인장 스트레스 절연막(53)은 인장 스트레스를 인가하는 스트레스 특성을 가지도록 조성 및 조건 등이 조절된 스퍼터링, 증발 증착 등과 같은 물리 기상 증착법(PVD) 또는 플라즈마 강화 화학 기상 증착, 대기압 화학 기상 증착 등과 같은 화학 기상 증착법(CVD) 등을 통해 적층될 수 있다.
앞서 설명한 바와 같이, 도 2에 도시된 형태로 스트레스 절연막(50)을 형성하는 방법은, 도 6d에 도시된 형태로 인장 스트레스 절연막(53)을 적층시킨 후 추가 공정이 필요하지 않으므로, 후술하는 도 3에 도시된 형태로 스트레스 절연막(50)을 형성하는 방법에 비해 공정이 간단하다. 따라서, 제조 공정 상에 드는 비용을 줄일 수 있다.
도 7은 도 6d 이후 도 3에 도시된 상변화 메모리 소자의 일 실시예를 제조하기 위해 추가적으로 수행되는 공정에 대한 도면이다.
인장 스트레스 절연막(53)을 형성하는 단계는, 인장 스트레스 절연막(53)을 적층하는 단계 이후에, 압축 스트레스 절연막(51)의 하부가 노출되도록 인장 스트레스 절연막(53)의 하부를 제거하는 단계를 포함할 수 있다.
도 7을 참조하면, 도 6d 공정을 통해 형성된 인장 스트레스 절연막(53)의 하부의 일부를 제거하여, 도 7의 점선 부분의 위쪽에만 인장 스트레스 절연막(53)이 남겨지도록 할 수 있다. 이 때, 인장 스트레스 절연막(53)의 하부는 이방성 식각(anisotropic etching)을 통해 제거될 수 있다.
앞서 설명한 바와 같이, 도 3에 도시된 형태로 스트레스 절연막(50)을 형성하는 경우, 인장 스트레스 절연막(53)이 제2 영역(53)에 가하는 스트레스와 압축 스트레스 절연막(51)이 제1 영역(51)에 가하는 스트레스의 차이를 크게 하여 상변화 물질층(10) 내의 원자의 이동 억제 효과를 최대화할 수 있다.
도 8a 및 도 8b는 도 4에 도시된 상변화 메모리 소자의 제조방법을 설명하기 위한 제조 공정에 대한 도면이다.
도 8a를 참조하면, 압축 스트레스 절연막(51)을 형성하는 단계는, 스페이서 형성 공정에 따라 제1 영역(11)의 둘레에 압축 스트레스 절연막(51)을 적층하는 단계를 포함할 수 있다.
스페이서 형성 공정은 포토리소그래피법(photolithography)을 통한 막을 형성하는 공정 및 식각 공정 등을 포함할 수 있다. 이러한 스페이서 형성 공정을 통해, 도 8a에 도시된 바와 같이, 압축 스트레스 절연막(51)은 기둥상으로 형성될 수 있다.
예를 들어, 압축 스트레스 절연막(51)은 압축 스트레스를 인가하는 스트레스 특성을 가지도록 조성 및 조건 등이 조절된 스퍼터링, 증발 증착 등과 같은 물리 기상 증착법(PVD) 또는 플라즈마 강화 화학 기상 증착, 대기압 화학 기상 증착 등과 같은 화학 기상 증착법(CVD) 등을 통해 적층될 수 있다.
도 8b를 참조하면, 인장 스트레스 절연막(53)을 형성하는 단계는, 제2 영역(13)의 둘레 및 상부 전극(30)의 둘레에 인장 스트레스 절연막(53)을 형성하는 단계를 포함할 수 있다.
예를 들어, 인장 스트레스 절연막(53)은 인장 스트레스를 인가하는 스트레스 특성을 가지도록 조성 및 조건 등이 조절된 스퍼터링, 증발 증착 등과 같은 물리 기상 증착법(PVD) 또는 플라즈마 강화 화학 기상 증착, 대기압 화학 기상 증착 등과 같은 화학 기상 증착법(CVD) 등을 통해 적층될 수 있다.
도 4에 도시된 형태로 스트레스 절연막(50)을 형성하는 방법은, 도 8b에 도시된 형태로 인장 스트레스 절연막(53)을 적층시킨 후 추가 공정이 필요하지 않으므로, 전술한 도 3에 도시된 형태로 스트레스 절연막(50)을 형성하는 방법에 비해 공정이 간단하다. 따라서, 제조 공정 상에 드는 비용을 줄일 수 있다.
본 상변화 메모리 소자 및 본 상변화 메모리 소자의 제조방법을 통해 형성된 상변화 메모리 소자는, 스트레스 절연막(50)을 통해 상변화 물질층(10)에 이를 구성하는 원자들의 이동 방향과 반대 방향으로 스트레스를 가함으로써, 반복된 메모리 쓰기 및 지우기 과정에서의 열적 확산에 의한 원자의 이동 및 일렉트로마이그레이션에 의한 원자의 이동으로 인해 상변화 물질층(10)의 조성이 변화되는 것을 방지함으로써, PRAM 제품의 인듀어런스(endurance) 등의 신뢰성 특성을 향상시킬 수 있다. 이를 통해, 상변화 메모리 소자의 상용화 시기를 앞당길 수 있다.
또한, 본 상변화 메모리 소자 및 본 상변화 메모리 소자의 제조방법을 통해 형성된 상변화 메모리 소자는, 스트레스 절연막(50)을 상변화 메모리 소자의 집적화(integration)에 주로 사용되는 질화막 또는 산화막을 형성하는 공정을 통해 생산할 수 있으므로, 추가적인 공정이 필요없고 현재 사용되는 질화막 또는 산화막 형성 공정의 증착 조건 등을 조절함으로써 쉽게 구현될 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10: 상변화 물질층 30: 상부 전극
50: 스트레스 절연막 11: 제1 영역
13: 제2 영역 51: 압축 스트레스 절연막
53: 인장 스트레스 절연막

Claims (17)

  1. 상변화 메모리 소자에 있어서,
    하부 전극;
    상기 하부 전극 상에 형성된 상변화 물질층;
    상기 상변화 물질층 상에 형성된 상부 전극; 및
    상기 상변화 물질층을 에워싸도록 형성된 스트레스 절연막을 포함하는 상변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 스트레스 절연막은,
    프로그래밍 시, 상기 상변화 물질층을 구성하는 원자의 이동이 억제되도록 작용하는 스트레스를 상기 상변화 물질층에 가하는 것인 상변화 메모리 소자.
  3. 제 2 항에 있어서,
    상기 상변화 물질층은,
    상기 원자의 이동에 의해, 상기 원자가 축적되어 압축 스트레스(compressive stress)가 발생되는 제1 영역, 및 상기 원자가 공핍되어 인장 스트레스(tensile stress)가 발생되는 제2 영역을 포함하고,
    상기 스트레스 절연막은,
    상기 제1 영역에 압축 스트레스를 가하는 압축 스트레스 절연막, 및 상기 제2 영역에 인장 스트레스를 가하는 인장 스트레스 절연막을 포함하는 것인 상변화 메모리 소자.
  4. 제 3 항에 있어서,
    상기 제1 영역은 상기 상부 전극보다 상기 하부 전극에 인접하게 위치하고, 상기 제2 영역은 상기 하부 전극보다 상기 상부 전극에 인접하게 위치하는 것인 상변화 메모리 소자.
  5. 제 4 항에 있어서,
    상기 압축 스트레스 절연막은 상기 제1 영역의 둘레에 형성되고,
    상기 인장 스트레스 절연막은 상기 제2 영역의 둘레에 형성되는 것인 상변화 메모리 소자.
  6. 제 5 항에 있어서,
    상기 인장 스트레스 절연막의 하부는 상기 압축 스트레스 절연막의 외측 둘레에 형성되고, 상기 인장 스트레스 절연막의 상부는 상기 상부 전극의 둘레에 형성되는 것인 상변화 메모리 소자.
  7. 제 1 항에 있어서,
    상기 스트레스 절연막은 질화막(nitride) 및 산화막(oxide) 중 하나 이상을 포함하는 것인 상변화 메모리 소자.
  8. 상변화 메모리 소자의 제조방법에 있어서,
    하부 전극을 형성하는 단계;
    상기 하부 전극 상에 상변화 물질층을 형성하는 단계;
    상기 상변화 물질층 상에 상부 전극을 형성하는 단계; 및
    상기 상변화 물질층을 에워싸도록 스트레스 절연막을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 스트레스 절연막을 형성하는 단계에서,
    상기 스트레스 절연막은, 프로그래밍 시, 상기 상변화 물질층을 구성하는 원자의 이동이 억제되도록 작용하는 스트레스를 상기 상변화 물질층에 가하도록 형성되는 것인 상변화 메모리 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 상변화 물질층을 형성하는 단계에서,
    상기 상변화 물질층은,
    상기 원자의 이동에 의해, 상기 원자가 축적되어 압축 스트레스(compressive stress)가 발생되는 제1 영역, 및 상기 원자가 공핍되어 인장 스트레스(tensile stress)가 발생되는 제2 영역을 포함하도록 형성되고,
    상기 스트레스 절연막을 형성하는 단계는,
    상기 제1 영역에 압축 스트레스를 가하는 압축 스트레스 절연막을 형성하는 단계; 및
    상기 제2 영역에 인장 스트레스를 가하는 인장 스트레스 절연막을 형성하는 단계를 포함하는 것인 상변화 메모리 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 상변화 물질층을 형성하는 단계에서,
    상기 상변화 물질층은,
    상기 제1 영역이 상기 상부 전극보다 상기 하부 전극에 인접하게 위치하고, 상기 제2 영역이 상기 하부 전극보다 상기 상부 전극에 인접하게 위치하도록 형성되는 것인 상변화 메모리 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 압축 스트레스 절연막을 형성하는 단계에서,
    상기 압축 스트레스 절연막은 상기 제1 영역의 둘레에 형성되고,
    상기 인장 스트레스 절연막을 형성하는 단계에서,
    상기 인장 스트레스 절연막은 상기 제2 영역의 둘레에 형성되는 것인 상변화 메모리 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 인장 스트레스 절연막을 형성하는 단계에서,
    상기 인장 스트레스 절연막의 하부는 상기 압축 스트레스 절연막의 외측 둘레에 형성되고, 상기 인장 스트레스 절연막의 상부는 상기 상부 전극의 둘레에 형성되는 것인 상변화 메모리 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 압축 스트레스 절연막을 형성하는 단계는,
    상기 상변화 물질층 및 상기 상부 전극의 둘레에 상기 압축 스트레스 절연막을 적층하는 단계; 및
    상기 제2 영역 및 상기 상부 전극이 노출되도록 상기 압축 스트레스 절연막의 일부를 식각하는 단계를 포함하고,
    상기 인장 스트레스 절연막을 형성하는 단계는,
    상기 제2 영역의 둘레, 상기 상부 전극의 둘레, 및 상기 압축 스트레스 절연막의 외측 둘레에 상기 인장 스트레스 절연막을 적층하는 단계를 포함하는 것인 상변화 메모리 소자의 제조방법.
  15. 제 14 항에 있어서,
    상기 인장 스트레스 절연막을 형성하는 단계는,
    상기 인장 스트레스 절연막을 적층하는 단계 이후에, 상기 압축 스트레스 절연막의 하부가 노출되도록 상기 인장 스트레스 절연막의 하부를 제거하는 단계를 포함하는 것인 상변화 메모리 소자의 제조방법.
  16. 제 13 항에 있어서,
    상기 압축 스트레스 절연막을 형성하는 단계는,
    스페이서 형성 공정에 따라 상기 제1 영역의 둘레에 상기 압축 스트레스 절연막을 적층하는 단계를 포함하고,
    상기 인장 스트레스 절연막을 형성하는 단계는,
    상기 제2 영역의 둘레, 상기 상부 전극의 둘레, 및 상기 압축 스트레스 절연막의 외츨 둘레에 상기 인장 스트레스 절연막을 적층하는 단계를 포함하는 것인 상변화 메모리 소자의 제조방법.
  17. 제 8 항에 있어서,
    상기 스트레스 절연막을 형성하는 단계에서,
    상기 스트레스 절연막은 질화막(nitride) 및 산화막(oxide) 중 하나 이상을 포함하도록 형성되는 것인 상변화 메모리 소자의 제조방법.
KR1020130030926A 2013-03-22 2013-03-22 상변화 메모리 소자 및 이의 제조방법 KR20140115798A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130030926A KR20140115798A (ko) 2013-03-22 2013-03-22 상변화 메모리 소자 및 이의 제조방법
US14/218,473 US20140339489A1 (en) 2013-03-22 2014-03-18 Phase-change memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130030926A KR20140115798A (ko) 2013-03-22 2013-03-22 상변화 메모리 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20140115798A true KR20140115798A (ko) 2014-10-01

Family

ID=51895060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030926A KR20140115798A (ko) 2013-03-22 2013-03-22 상변화 메모리 소자 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20140339489A1 (ko)
KR (1) KR20140115798A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465966B1 (ko) 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
US10862031B2 (en) * 2019-03-01 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method to effectively suppress heat dissipation in PCRAM devices
CN110571331B (zh) * 2019-08-30 2021-01-01 华中科技大学 抗应力的超晶格相变存储单元、其制备方法与相变存储器
US11342501B2 (en) * 2020-04-17 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, method of forming the same, and semiconductor device having the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004042167B4 (de) * 2004-08-31 2009-04-02 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst, und entsprechende Halbleiterstruktur
DE102006004412B3 (de) * 2006-01-31 2007-08-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
KR101673018B1 (ko) * 2010-04-20 2016-11-07 삼성전자 주식회사 반도체 소자, 반도체 메모리 장치 및 이들의 제조 방법

Also Published As

Publication number Publication date
US20140339489A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
TWI331793B (en) Method of manufacturing a pipe shaped phase change memory
TWI451569B (zh) 一種包含熱保護底電極的相變化記憶胞與其製作方法
TWI376800B (en) A heating center pcram structure and methods for making the same
CN102308017B (zh) 使用气体团簇离子束形成存储器单元的方法
US7033856B2 (en) Spacer chalcogenide memory method
US7220983B2 (en) Self-aligned small contact phase-change memory method and device
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
TWI619242B (zh) 具有切換層及中間電極層之電阻切換裝置及其形成方法
TWI426604B (zh) 相變化記憶裝置及其製造方法
US11805714B2 (en) Phase change memory with conductive bridge filament
TWI406437B (zh) 低操作電流相變記憶體結構
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US11968913B2 (en) Integration of selector on confined phase change memory
US11211427B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US20140264240A1 (en) Method for making memory cell by melting phase change material in confined space
KR20140115798A (ko) 상변화 메모리 소자 및 이의 제조방법
JP2011082316A (ja) 半導体記憶装置
US20050184282A1 (en) Phase change memory cell and method of its manufacture
KR101923428B1 (ko) 상변화 메모리 소자 및 그 제조방법
JP2023551634A (ja) 相変化メモリ・セル
KR100687757B1 (ko) 멀티비트 상변화 메모리 및 이를 이용한 동작방법
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
US20130284998A1 (en) Forming heaters for phase change memories
US11849570B2 (en) Semiconductor memory device and method of fabricating the same
US8530874B1 (en) Insulated phase change memory

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid