TWI619242B - 具有切換層及中間電極層之電阻切換裝置及其形成方法 - Google Patents

具有切換層及中間電極層之電阻切換裝置及其形成方法 Download PDF

Info

Publication number
TWI619242B
TWI619242B TW102148936A TW102148936A TWI619242B TW I619242 B TWI619242 B TW I619242B TW 102148936 A TW102148936 A TW 102148936A TW 102148936 A TW102148936 A TW 102148936A TW I619242 B TWI619242 B TW I619242B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
switching
copper
silver
Prior art date
Application number
TW102148936A
Other languages
English (en)
Other versions
TW201445718A (zh
Inventor
約翰 詹姆森
約翰 桑切斯
李維迪
馬誼
文卡塔斯 戈皮納特
佛倫振 寇山
Original Assignee
愛德斯托科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛德斯托科技有限公司 filed Critical 愛德斯托科技有限公司
Publication of TW201445718A publication Critical patent/TW201445718A/zh
Application granted granted Critical
Publication of TWI619242B publication Critical patent/TWI619242B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

在本發明的一項實施例中，一電阻切換裝置包括配置在一基板上並且耦合到一第一電位節點的一第一電極、配置在第一電極上的一切換層、配置在該切換層上的一導電非晶層以及配置在該導電非晶層上並且耦合到一第二電位節點的一第二電極。

Description

具有切換層及中間電極層之電阻切換裝置及其形成方法
本申請案主張美國臨時申請案第61/771,930號的權益，其係於2013年3月3日提出申請，標題為〝記憶體元件、記憶體單元、包括它們的電路與對應方法〞，該申請案因此以引用的方式併入本文。
本發明一般係關於切換裝置，且更特別地係關於具有一切換層與一中間電極層的電阻切換裝置與其形成方法。
半導體工業取決於裝置縮放，以用較低的成本傳遞改善的性能。快閃記憶體係為在今日市場中的主流非揮發性記憶體。不過，快閃記憶體具有許多限制，其係會對持續成長的記憶體科技造成明顯的威脅。因此，該工業正探索替代記憶體，以取代快閃記憶體。未來記憶體科技的競爭者包括磁性儲存隨機存取記憶體(MRAM)、鐵電RAM(FeRAM)、與電阻切換記憶體(譬如相位 改變RAM(PCRAM))、以金屬氧化物為基礎的記憶體、與離子記憶體(譬如導電橋接隨機存取記憶體(CBRAM)或者可程式化金屬化單元(PMC)記憶體)。這些記憶體亦稱為浮起記憶體。不過，在這些浮起記憶體中，需要許多創新，以產生可行的替代記憶體。
根據本發明的一實施例，一電阻切換裝置包含配置在一基板上並且耦合到一第一電位節點的一第一電極；一切換層，配置在第一電極上；一導電非晶層，配置在該切換層上；以及一第二電極，配置在該導電非晶層上並且耦合到一第二電位節點。
根據本發明的一替代實施例，一電阻切換裝置包含配置在一基板上並且耦合到一第一電位節點的一第一電極，以及配置在第一電極上的一氧化物切換層。該氧化物切換層包含小於0.01%的銅與銀。該電阻切換裝置進一步包含配置在該氧化物切換層上並且耦合到一第二電位節點的一第二電極，以及在該氧化物切換層與第二電極之間的一介面。該介面包含碲且第二電極包含小於5%的銅與銀。
根據本發明的一替代實施例，一種金屬氧化物電阻切換裝置包含耦合到一第一電位節點的一第一電極、配置在第一電極上的一金屬氧化物層、以及配置在該金屬氧化物層上並且與之接觸的一碲層。該碲層包含小於0.01%的銅與銀。一第二電極，配置在該碲層上並且與之接觸。第二電極係耦合到一第二電位節點。第二電極包含小於5%的銅與銀。
根據本發明的一替代實施例，一種形成電阻切換裝置 的方法，包含形成一第一絕緣層在一基板上、形成一第一電極在第一絕緣層中、以及形成一金屬氧化物層於第一電極上。一碲層係形成在該金屬氧化物層上並且與之接觸。該碲層包含小於0.01%的銅與銀。該方法進一步包含形成一第二電極於該碲層上。第二電極接觸該碲層。第二電極係耦合到一第二電位節點。
根據本發明的一替代實施例，一種記憶體單元，包含一存取裝置，其具有耦合到一第一電位節點的一第一端與一第二端，以及一電阻切換記憶體裝置。該存取裝置係配置在一基板中或上。該電阻切換記憶體裝置包含配置在該基板上並且耦合到第一端的一第一電極，以及配置在第一電極上的一切換層。該切換層包含小於0.01%的銅與銀。第一導電層係配置在該切換層上。第一導電層包含碲並且第一導電層包含小於0.01%的銅與銀。第二電極係配置在第一導電層上並且耦合到第二電位節點，其中第二電極包含小於5%的銅與銀。
1‧‧‧第一節點
2‧‧‧第二節點
10‧‧‧第一絕緣層
11‧‧‧電阻切換裝置
12‧‧‧電阻切換裝置
15‧‧‧通道
20‧‧‧第二絕緣層
25‧‧‧金屬線
30‧‧‧第三絕緣層
30‧‧‧第三介電層
31‧‧‧開口
40‧‧‧第四絕緣層
45‧‧‧第五絕緣層
100‧‧‧基板
110‧‧‧阻障物層
115‧‧‧充填材料
120‧‧‧第一電極層
130‧‧‧切換層
135‧‧‧非晶化製程
138‧‧‧第一中間層
139‧‧‧第二中間層
140‧‧‧中間電極層
141‧‧‧擴散阻障物層
142‧‧‧碲原子
150‧‧‧第二電極層
160‧‧‧第三電極層
170‧‧‧第二中間電極層
180‧‧‧第二切換層
201‧‧‧第一垂直線
202‧‧‧第二垂直線
203‧‧‧第三垂直線
211‧‧‧第一水平線
212‧‧‧第二水平線
213‧‧‧第三水平線
210‧‧‧存取裝置
220‧‧‧記憶體裝置
500‧‧‧記憶體單元陣列
510‧‧‧記憶體單元
520‧‧‧存取裝置
530‧‧‧字元線驅動器
540‧‧‧位元線驅動器
550‧‧‧選擇線驅動器
610‧‧‧處理器
620‧‧‧週邊裝置(PER)
630‧‧‧系統控制單元
640‧‧‧系統匯流排
650‧‧‧隨機存取記憶體(RAM)
660‧‧‧唯讀記憶體(ROM)
670‧‧‧一次可程式記憶體(OTP)
680‧‧‧輸入/輸出(I/O)裝置
WL1‧‧‧字元線
WL2‧‧‧字元線
BL1‧‧‧位元線
BL2‧‧‧位元線
BL3‧‧‧位元線
SL1‧‧‧選擇線
SL2‧‧‧選擇線
為了更完整理解本發明與其優點，現在參考結合附圖所進行的以下說明，其中：圖1，其包括圖1A-1C，顯示根據本發明實施例的電阻切換裝置，其中圖1A顯示一截面圖且圖1B與1C顯示該電阻切換裝置的操作；圖2顯示根據本發明實施例之具有反向結構的電阻切換裝置；圖3顯示根據本發明實施例之被整合在半導體基板上 的電阻切換裝置；圖4顯示根據本發明實施例之被整合在半導體基板上的電阻切換裝置堆疊；圖5顯示根據本發明實施例之平行耦合的兩個電阻切換裝置；圖6，其包括圖6A-6F，顯示根據本發明實施例之在各項製造階段內之電阻切換裝置的截面圖；圖7，其包括圖7A-7D，顯示根據本發明替代實施例之在中間電極層形成期間內之電阻切換裝置的截面圖；圖8，其包括圖8A-8C，顯示根據本發明實施例之在各項製造階段期間內之電阻切換裝置的截面圖；圖9，其包括圖9A-9C，顯示根據本發明實施例之在各項製造階段期間內之電阻切換裝置堆疊的截面圖；圖10，其包括圖10A與10B，顯示根據本發明實施例的交叉點裝置陣列，其中圖10A顯示一頂部圖，且圖10B顯示一截面圖；圖11，其包括圖11A與11B，顯示實施本發明實施例的各項記憶體單元陣列，其中圖11A顯示一記憶體單元且圖11B顯示包含該記憶體單元的一記憶體陣列；以及圖12顯示使用本發明實施例的一種系統。
除非有另外指示，在不同圖式中的對應數字與符號一般意指對應部件。該等圖式被繪製以清楚顯示該等實施例的相關態樣，其係並且不一定按比率繪製。
下文詳細地討論各項實施例的製造與使用。不過，應該理解的是，本發明提供可在各式各樣具體背景中被實施的許多可應用發明概念。所討論的具體實施例僅僅顯示製造與使用本發明的具體方式，而且沒有限制本發明的範圍。
圖1，其包括圖1A-1C，顯示根據本發明實施例的電阻切換裝置，其中圖1A顯示一截面圖且圖1B與1C顯示該電阻切換裝置的操作。
在各項實施例中，該電阻切換裝置11包含第一電極層120、切換層130、中間電極層140與第二電極層150。第一電極層120係為惰性電極，其係並且被密封在擴散阻障物/黏著促進層內。在各項實施例中，第一電極層120包含鎢、鉑、釕、鉭、氮化鈦、氮化鉭、鎢化鈦(TiW)、鉬、金、鎳、鈷、銥、與其組合、以及其他。在其他實施例中，第一電極120包含導電氧化物，譬如氧化銦錫、氧化鎢、氧化鈦或其他。在仍其他實施例中，第一電極120包含導電聚合物。在仍其他實施例中，第一電極120包含金屬矽化物，譬如矽化鎢。
在一項實施例中，切換層130包含金屬氧化物。該切換層130包含過渡金屬氧化物，譬如氧化鉿、氧化鋯、氧化鈦、氧化鎢或其他。在一替代實施例中，該切換層130包含稀土金屬氧化物，譬如氧化釓、氧化釔、氧化鉺、氧化鋱、氧化鐿。在另一實施例中，該切換層130包含一金屬氧化物，譬如氧化鋁。在一項實施例中，該切換層130包含非金屬氧化物，譬如氧化矽。在一或多項實施例中，該切換層130不包括電化學元件，譬如銅、銀、金或鋅。在一或多項實施例中，該切換層130包含小於0.01%的銅、銀、金與鋅。
在其他實施例中，該切換層130包含無機絕緣體。在仍其他實施例中，該切換層130包含硫族化物材料，譬如硫化鍺、硒化鍺、或碲化鍺，其係不是相位改變材料。在進一步實施例中，該切換層130包含高-k介電層，譬如氮化鉿矽酸鹽或者氧氮化矽鉿(HfSiON)、矽酸鹽(譬如鉿矽酸鹽(HfSiO4))與其他。在仍其他實施例中，該切換層130包含有機層，譬如非晶碳。
該電阻切換裝置進一步包含配置在該切換層130上並且與之接觸的一中間電極層140。當在各項實施例中施加電場時，該切換層130可改變起因於與該中間電極層140互動的電導。不過，在各項實施例中，該切換層130不是一相位改變合金(結晶到非晶或者反之亦然)，其係並且因此不需要加熱(或冷卻)電極，以用於相變。
第二電極層150配置在該中間電極層140上並且與之接觸。在各項實施例中，第二電極層150包含鎢、鉑、釕、鉭、氮化鈦、氮化鉭、鎢化鈦(TiW)、鉬、金、鎳、鈷、銥、與其組合、以及其他。
在一項實施例中，該切換層130包含氧化釓，中間電極層140包含碲化鈦且第二電極層150包含氮化鈦。在另一具體實施例中，該切換層130包含氧化鋁，中間電極層140包含碲化鈦，且第二電極層150包含氮化鈦。
在一項實施例中，中間電極層140包含一導電非晶層。在各項實施例中，一非晶層可被使用來改善均勻度。例如，多晶薄層僅具有少數的晶粒。在晶粒邊界位置中的變化、晶粒尺寸分佈、晶粒的形狀、在地面邊界之各原子相關於該晶粒之隔離的變化、 以及其他，其係可造成該切換動作之電特性的變化。相比之下，非晶層可產生一致性的電功能。關於使用一非晶層，亦有額外的電性優點。中間電極層140包含在非晶狀態中的鈦與碲。特別地，中間電極層140不具有一特定相位，其具有顯著的晶體結構與晶格間距。
在一或多項實施例中，中間電極層140與第二電極層150不包括電化學元素，譬如銅、銀、金或鋅。在一或多項實施例中，切換層130、中間電極層140與第二電極層150包含微不足道數量的銅、銀、金或鋅，使得它們不會促成或妨礙電性功能。在一或多項實施例中，切換層130與中間電極層140包含小於0.01%的銅、銀、金與鋅，以及在一項實施例中小於0.001%。於是，在另一項實施例中，這小於1ppm，而且在另一項替代物中，為0.1ppm至1000ppm。在一或多項實施例中，第二電極層150包含小於5%的銅、銀、金與鋅，且在一項實施例中，小於1%。
電阻切換裝置11的操作係使用圖1B與1C來說明。
電阻切換裝置11具有至少兩個電阻狀態。電阻切換裝置11的狀態可用切換層130與/或中間電極140的電阻來調變。例如，在一程式操作以後，切換層130具有一低電阻(開啟狀態)，然而，在拭除操作以後，切換層130具有一高電阻(關閉狀態)。
該程式化操作可使用靜態電壓或動態脈衝來完成。基本上，程式化可使用一程式化脈衝來施行，其施加一電位差於第一電極1與第二電極2之間。
參考圖1B，該記憶體單元的操作包含原子或其他缺陷的奈米級遷移與重新配置。舉個例子，當將一正電壓施加橫越第一與第二節點1與2時，如在圖1B中所示，具有正電荷(離子)的原子 或其他缺陷可起因於在切換層130中的電場而朝負電極來移動，而造成程式電流的流動。或者，具有負電荷(離子)的原子或其他缺陷則可朝正電極來移動。
依據原子或缺陷之此重新配置的範圍，該重新配置係為準穩定，亦即，當電位被移除時，該等原子或其他缺陷不會返回。這會造成甚至在該程式電壓被移除以後切換層130之電導的變化。切換層130行為的此類變化，其係可藉由施加一讀取電位橫越第一與第二節點1與2來測量。因此，該電阻切換裝置可被使用當作非揮發性記憶體。相比之下，假如在切換層130之電導的變化是暫時性，亦即，在該程式電壓被移除以後，電導可立即回到中性狀態，那麼該電阻切換裝置則可被使用當作一切換裝置，例如一存取裝置，一揮發性記憶體裝置。
同樣地，如在圖1C中所示，該拭除操作可使用一靜電壓或動脈衝來完成。基本上，拭除可使用一拭除脈衝來施行，其施加一電位差(與程式脈衝相反)於第一節點1與第二節點2之間。當將比臨界值更高的負電壓施加橫越第一與第二節點1與2時，該等原子或其他缺陷的先前重新配置可被反轉，或者至少被修改，以便增加該裝置的電阻。
圖2顯示根據本發明實施例之具有反轉結構的電阻切換裝置。
本實施例類似圖1，除了該等電極的順序被反轉以外。在本實施例中，第二電極層150配置在該中間電極層140以下，該中間電極層則配置在該切換層130以下。於是，第一電極層120係在該切換層130的頂部上。在本實施例中，第二電極層150因此被形 成當作底部電極。
圖3顯示根據本發明實施例之被整合在半導體基板上的電阻切換裝置。
參考圖3，一電阻切換裝置係被配置在基板100上。該電阻切換裝置被配置在形成於基板100上的金屬化層內。在各類整合方案中，在該金屬化層內之電阻切換裝置的位置係為不同。舉個例子，在一項實施例中，該電阻切換裝置可被形成在第一與第二金屬層上。
如圖3所示，在一或多項實施例中，複數條金屬線25的至少其中一條與複數個通道15的至少其中一個係配置在基板100上的第一絕緣層10內。基板100包含矽塊基板或矽絕緣體基板。在各項實施例中，基板100包含矽、鍺、矽鍺、鎵氮、或其他半導體材料。在一或多項實施例中，基板100包含任何其他適當的半導體，例如，在其內，譬如電晶體或二極體的存取裝置可被製造。在仍其他實施例中，基板100包含一塑膠材料。
在各項實施例中，如以上所說明，該電阻切換裝置包含第一電極層120、切換層130、中間電極層140、第二電極層150。第一電極層120可被耦合到配置在第二絕緣層20內之複數條金屬線25的金屬線。第二絕緣層20係與第一絕緣層10相同材料，或者不同介電材料。
第一電極層120包含阻障物層110與配置在該阻障物層110內的充填材料115。阻障物層110與充填材料115一起形成第一電極層120。在一項實施例中，鎢(W)可被使用當作充填材料115。在另一實施例中，鉭(Ta)可使用當作充填材料115。在另一實施例 中，充填材料115包含絕緣材料，譬如二氧化矽或氮化矽。在仍另一實施例中，該充填材料包含如在圖2之反轉單元結構中的中間電極材料。
阻障物層110係被設計以避免來自複數條金屬線25之底層金屬線之金屬原子的內擴散。更者，阻障物層110可經組態以促進與第三絕緣層30的黏著。在一項實施例中，阻障物層110包含氮化鉭，以避免銅從複數條金屬線25的底層金屬線擴散。在一替代實施例中，阻障物層110包含氮化鈦。在其他實施例中，阻障物層110包含釕、氮化鎢、與在半導體工業中使用當作阻障物的其他適當材料。
在一項實施例中，第一電極層120可被嵌埋於第三絕緣層30內。在一項實施例中，切換層130、中間電極層140與第二電極層150可被形成在第四絕緣層40內。在一些實施例中，第四絕緣層40包含複數層並且包括由層間介電層所分開的複數個蝕刻停止襯墊。在替代實施例中，切換層130、中間電極層140與第二電極層150可被沈積當作毯覆層，而且在圖案化該毯覆層以後，第四絕緣層40可被沈積。
在各項實施例中，中間電極層140包含一元素，譬如碲或硒。在進一步實施例中，中間電極層140包含碲與鈦。在一項實施例中，碲與鈦的化學計量會被維持，以相較於中間電極層140之厚度，避免碲化鈦晶體形成。在其他實施例中，碲與鈦的化學計量會被維持，以避免非常小於中間電極層140之厚度的碲化鈦晶體形成。在仍另一甚至更多的具體實施例中，碲與鈦的化學計量會被維持，以得到一非晶碲化鈦層。尤其，在一項實施例中，在中間電極層140中碲的原子百分率是在25%至67%之間，且在另一實施例中，20% 至70%之間。
進一步顯示，為了進一步提高該反應元素(譬如碲)的反應性，中間電極層140係以非晶狀態來形成。缺乏長範圍的順序會致使碲與切換層130有效地互動，並且將形成在相同基板100上之不同裝置11之間的變化最小化。
此外，中間電極層140的厚度會被控制。例如，在一或多項實施例中，中間電極層140的厚度小於100nm。在一或多項實施例中，中間電極層140的厚度大約2nm至大約30nm。有利地，這亦有助於將第二電極層150中的缺陷最小化。
圖4顯示根據本發明實施例之被整合在半導體基板上的電阻切換裝置。
圖4顯示根據本發明實施例之以反串聯耦合的兩個電阻切換裝置。在一項實施例中，一電阻切換裝置11係以反串聯耦合到另一電阻切換裝置12。於是，在操作期間內，該兩個電阻切換裝置的其中一個總是呈反向偏壓。
然而，在另一實施例中，該兩個電阻切換裝置可被串聯耦合。在仍另一實施例中，該兩個電阻切換裝置可被並聯或反並聯地耦合。在進一步的實施例中，該兩個電阻切換裝置的其中一個係為在電流-電壓特徵中不具有磁滯的存取裝置。
在圖4所示的實施例中，第一電極層120、切換層130、中間電極層140與第二電極層150係如在先前實施例中地被堆疊。再者，本實施例包括第二切換層180、第二中間電極層170與第三電極層160。第三電極層160係形成在第二中間電極層170下面，其係在第二切換層180以下。
圖5顯示根據本發明實施例並聯耦合的兩個電阻切換裝置。
在一項實施例中，第一電極層120與第三電極層160可被形成並且耦合到複數條金屬線25的一公用金屬線。中間電極層140與第二中間電極層170可各自被形成在第一電極層120與第三電極層160上。公用第二電極層150可被形成在第一電極層120與第三電極層160上。
在一或多項實施例中，在圖4與5中，切換層130與第二切換層180包含一金屬氧化物，譬如氧化釓、氧化鉿、氧化鋁、氧化鋯與其組合。再者，中間電極層140與第二中間電極層170包含一反應元素，譬如碲或硒。在進一步實施例中，中間電極層140與第二中間電極層170包含碲與鈦。在各項實施例中，在中間電極層140與第二中間電極層170中碲的原子百分率係在25%至67%之間，且在一項實施例中大約33%至大約65%之間。
在一或多項實施例中，中間電極層140與第二中間電極層170係呈非晶狀態。在各項實施例中，在一或多項實施例中，中間電極層140與第二中間電極層170的厚度小於100nm。在一或多項實施例中，中間電極層140與第二中間電極層170的厚度大約2nm至大約30nm。
圖6，其包括圖6A-6F，顯示根據本發明實施例之在各項製造階段內之電阻切換裝置的截面圖。
參考圖6A，基板100係使用習知方法來處理。例如，活性區域可形成在基板100內。該等活性區域包含裝置區域，譬如電晶體、二極體與其他裝置。在形成活性區域以後，金屬化層會形成 在基板100以上。例如，如圖6A所示，複數個通道15與複數條金屬線25可被形成。
在各項實施例中，底部電極將形成在第三介電層30內，其包含氮化矽、氧化矽與其他，在一種情形中，其係並且大約10nm至大約1000nm以及大約30nm至大約50nm。在一或多項實施例中，第三介電層30可使用化學蒸汽沈積製程或電漿增強化學蒸汽沈積製程來沈積。第三介電層30可使用物理蒸汽沈積(PVD)來沈積，雖然在不同實施例中，其他沈積技術可被使用。如在圖6A中所示，開口31形成在第三絕緣層內，其係形成在基板100上。
參考圖6B，阻障物層110係沈積在開口31內。在各項實施例中，阻障物層110可使用濺鍍、蒸汽沈積製程(譬如物理蒸汽沈積、化學蒸汽沈積)與其他適當製程來沈積。阻障物層110包含惰性材料，其係亦為一擴散阻障材料，譬如氮化鈦、氮化鉭與其他。
接著，充填材料115係沈積在開口31內。在各項實施例中，該充填材料115可使用多重製程來沈積。例如，一薄層的充填材料115首先使用物理蒸汽陳積(PVD)製程來沈積，以確保與阻障物層110的良好黏著。接著，化學蒸汽沈積製程可被使用來以充填材料115充填開口31。在一項實施例中，充填材料115包含惰性材料，譬如鎢或鉭。充填材料115可根據需要被平面化，而且在第三絕緣層之頂表面上的任何剩餘阻障物層110例如使用溼式蝕刻來移除。
參考圖6C，第四絕緣層40係沈積在第三絕緣層30上。第四絕緣層40係被圖案化，以形成一開口用於切換層130，該切換層可被沈積在該開口內。在各項實施例中，該切換層130包含一金屬氧化物，譬如氧化釓、氧化鉿、氧化鋯。在替代實施例中，切換層130 包含NiOx、TiOx、Ta2O5、CuOx、WOx、CoO、SrZrO3、(Ba,Sr)TiO3、SrTiO3、SiO2。在一項實施例中，切換層130包含過渡金屬氧化物，譬如氧化鉿、氧化鋯、氧化鈦、氧化鎢或其他。在一替代實施例中，切換層130包含一稀土金屬氧化物，譬如氧化釓、氧化釔、氧化鉺、氧化鋱、氧化鐿。在另一實施例中，切換層130包含金屬氧化物，譬如氧化鋁。切換層130可使用原子層沈積製程、化學蒸汽沈積、物理蒸汽沈積、高密度電漿製程與其他適當沈積製程來沈積。在一些實施例中，切換層130係以複數個步驟來形成，例如形成一層元素金屬的沈積製程，接著將該元素金屬氧化成金屬氧化物的氧化步驟。在各項實施例中，切換層130具有大約1nm至大約20nm的厚度。
參考圖6D，中間電極層140係形成在切換層130上。在各項實施例中，中間電極層140包括反應元素，譬如碲與/或硒。在一項實施例中，碲可被選擇在硒上。
在一或多項實施例中，中間電極層140包含一反應元素(碲)以及來自現代週期表之第IV族(Ti、Hf、Zr)的金屬。在一項實施例中，反應元素與第4族金屬可使用分開的目標材料來共同濺鍍，例如包含反應元素的第一目標與包含第4族金屬的第二目標。在一項實施例中，該共同濺鍍可在沈積期間內產生一包含反應元素與第4族金屬的非晶層，以避免分開的退火製程，以形成非晶層。在進一步實施例中，包含反應元素與第4族金屬的公用目標材料可被使用當作用於該濺鍍製程的來源。因此，在本實施例中，濺鍍製程將中間電極層140沈積，其包含來自公用目標的反應元素(碲)與來自第Ⅳ族(Ti、Hf、Zr)的金屬。在另一實施例中，反應元素與第4族金屬使用蒸汽沈積製程來沈積，譬如化學蒸汽沈積、高密度電漿 化學蒸汽沈積、電化學沈積與其他種類的物理蒸汽沈積(譬如分子束磊晶)。
在進一步實施例中，譬如鉿、鋯與/或其他過渡或稀土金屬的元素亦可被添加到中間電極層140，以增加非晶相的穩定性。在各項實施例中，這些元素添加可藉由分開元素目標的共同濺鍍、使用包含複數個元素的目標、或者藉由進一步連續交替層濺鍍接著退火來得到，以誘發固相非晶化。
在一項實施例中，中間電極層140使用原子層沈積製程來沈積。反應元素(RE)薄層可被沈積，接著第4族金屬(G4)薄層。在各項實施例中，反應元素薄層與第4族金屬薄層係為純元素層、或合金、其化合物。例如，0.1nm反應元素(RE)層可被沈積，接著0.1nm第4族金屬層。該製程可重複許多(n)次，以形成超晶格堆疊，其包含(RE-G4)n。在後續的處理期間內，例如在後續的退火製程內，反應元素(RE)薄層可混用第4族金屬(G4)薄層。
在一或多項實施例中，中間電極層140係以不具有長範圍順續的非晶狀態來沈積。中間電極層140之非晶狀態的使用讓電性特徵在裝置與裝置之間更均勻。非晶狀態的反應度可促使與切換層130互動，其係在該裝置的操作期間內產生槓桿作用。在各項實施例中，中間電極層140具有小於大約100nm的厚度，而且在一項實施例中，大約2nm至大約30nm。在各項實施例中，中間電極層140大約2nm至大約100nm。
在各項實施例中，中間電極層140與切換層130不包括電化學活性金屬，譬如銅、銀、金、鋅。
接著參考圖6E，第二電極層150形成在中間電極層140 上。在各項實施例中，第二電極層150包含惰性材料。在一或多項實施例中，第二電極層150不包括電化學活性金屬，譬如銅、銀、金、鋅。在一項實施例中，第二電極層150包含金屬氮化物。在一項實施例中，第二電極層150包含氮化鈦。在各項實施例中，第二電極層150對中間電極層140的反應元素(碲或硒)是惰性的。後續的處理可沿行習知的處理。不過，在各項實施例中，後續的處理係在低溫施行，例如，在400℃以下，以避免中間電極層140的結晶化。
圖6F顯示一替代實施例，其中在處理期間內，該中間電極層140會與切換層130互動。例如，在一項實施例中，在中間電極層140中的碲原子會與切換層130互動，以修改先前沈積的切換層130。誠如所指示地，碲原子142與任選第4族元素可被合併在中間電極層140與切換層130之間的介面上。更者，碲原子142與任選第4族元素可被合併入切換層130內。在另一實施例中，中間電極層140不會完全分離，例如，以當作圖6E與6F之組合。中間電極層140可從切換層130拉出氧原子，且從切換層拉出的氧原子數量可取決於中間電極層140的化學計量與/或微型結構。
圖7，其包括圖7A-7D，顯示根據本發明替代實施例之在中間電極層形成期間內之電阻切換裝置的截面圖。
在一項實施例中，中間電極層係以複數層形成。舉個例子，在圖7A所示的一項實施例中，第一中間層138可被沈積，接著第二中間層139。第一中間層138包含反應元素(碲或硒)，而第二中間層139包含第4族金屬(鈦、鋯、鉿)。第一中間層138與第二中間層139可在處理期間內混用。或者，只有一部份的第一與第二中間層138與139可混用。在進一步實施例中，第一中間層138與第二中 間層139可混用並且在例如小於400℃之退火製程以後的後續退火步驟內形成一非晶層。在一項實施例中，鈦與碲層可被連續沈積。鈦與碲層的連續沈積，接著熱退火，可誘發固態非晶化，以造成非晶TixTe1-x層。後來的處理可如圖6所說明地接著。
在替代實施例中，第一中間層138與第二中間層139可連續地沈積，以形成如圖7B所示的層堆疊。第一中間層138與第二中間層139的厚度可藉由沈積功率密度與時間來改變。在一或多項實施例中，第一中間層138與第二中間層139可交替地沈積許多週期，直到達到希望的總厚度。
在一或多項實施例中，最終的疊層結構隨後會被退火，以形成一混用薄膜，因而形成中間電極層140。中間電極層140的成分因此可藉由改變各個別層的厚度來改變，亦即，第一中間層138與第二中間層139的厚度。在一項實施例中，第一中間層138包含純碲層，且第二中間層139包含純鈦層。在一項實施例中，可將鈦與碲的厚度改變，以得到大約30%至大約70%的鈦成分。
舉個實例，在一項實施例中，第一中間層138與第二中間層139係以電漿蒸汽沈積(PVD)製程來沈積。例如包含碲的第一中間層138可使用範圍0.09W/cm2至0.26W/cm2的功率來沈積。在一項實施例中，第一中間層138的厚度是在0.5nm至5nm的範圍中。舉另一實例，第二中間層139，其包含鈦，可使用範圍0.37W/cm2至0.9W/cm2的PVD功率來沈積。在一項實施例中，第二中間層139的厚度是在1nm至5nm的範圍中。在一或多項實施例中，因此所形成之中間電極層140的最終厚度是在1.5nm至50nm的範圍中，而且在一項實施例中，大約2nm至大約30nm，而且在各項實施例中小於100nm。
在各項實施例中，退火溫度的範圍是在100℃至600℃，而且在一項實施例中，大約200℃至大約300℃。在各項實施例中，退火時間的範圍是1分鐘至60分鐘，而且在一項實施例中，大約1分鐘至大約20分鐘。在各項實施例中，退火環境可以是真空、氮、與/或氬。
在替代實施例中，如圖7C所示，包含反應元素與第4族金屬的第一中間層138可被沈積。第一中間層138可受到非晶化製程135。例如，在一項實施例中，第一中間層138可受到高劑量惰性物植入(譬如氬)，以將第一中間層138非晶化。這有助於分解在沈積製程內所形成的任何多晶材料。
在進一步實施例中，第一中間層138可被沈積，其具有一單一元素，例如，第4族金屬層可被沈積。反應元素可被植入到第4族金屬層內。或者，第一中間層138可被沈積，以當作一反應元素層，且第4族金屬可被植入到第一中間層138內。有利地，該植入製程可將先前沈積的第一中間層138非晶化，其係為多晶形。
圖7D顯示一進一步實施例，其中一擴散阻障物層係根據本發明實施例而被沈積在中間電極層上。在本實施例中，額外的擴散阻障物層141係被沈積在中間電極層140上以及中間電極層140與第二電極層150之間。擴散阻障物層141有助於避免反應元素(譬如碲)從中間電極層140擴散以及也避免金屬(譬如銅、銀、金、鋅與其他)從其他金屬線與其他來源擴散。在一些實施例中，第二電極層150不能避免此等污染原子的遷移。在此等實施例中，額外的擴散阻障物層141可被沈積。在各項實施例中，該擴散阻障物層141包含一金屬氮化物，例如，一氮化鈦層可被使用當作擴散阻障物層141。
圖8，其包括圖8A-8C，顯示根據本發明實施例之在各項製造階段期間內之電阻切換裝置的截面圖。
本發明的各項實施例包括在圖1-7所示結構中的變化。例如，在本實施例中，切換層與底部電極係被形成在相同通道孔內。如圖8A所示，第一電極層120可被形成以部分充填該開口。接著，如在圖8B中所示，切換層130會被沈積，其係為一金屬氧化物層。隨後的處理可持續，如圖8C所示，連帶形成中間電極層140與第二電極層150。
圖9，其包括圖9A-9C，顯示根據本發明實施例之在各項製造階段期間內之電阻切換裝置的截面圖。
圖9顯示根據本發明實施例之一種形成電阻切換裝置堆疊的方法。在各項實施例中，電阻切換裝置堆疊可被形成，以對公用電極產生槓桿作用。例如，如圖9A所示，如在先前實施例中，切換層130與中間電極層140可被形成在第一電極層120上。
參考圖9B，第二電極層150形成在中間電極層140上。第二中間層170與第二切換層180可形成在第四絕緣層40內的第二電極層150上。在一些實施例中，第四絕緣層40包含複數層絕緣層。第三電極層160可被形成在第五絕緣層45內的第二切換層180上(圖9C)。
在一項實施例中，第二電極層150係為氮化鈦(TiN)層。在另一項實施例中，第二電極層150包含三層堆疊，其包含TiN/W/TiN。在一項實施例中，第三電極層160包含鎢。
圖10，其包括圖10A與10B，顯示根據本發明實施例的交叉點裝置陣列。圖10A顯示一頂部圖，且圖10B顯示一截面圖。
圖10顯示一交叉點裝置陣列，例如，以當作一堆疊陣列。在該陣列中的各單元包括兩端點存取裝置210與記憶體裝置220(也見圖10B)。在各項實施例中，記憶體裝置220包含一快閃記憶體、相位改變記憶體、電阻記憶體、磁性記憶體、鐵電記憶體或其他。
在一或多項實施例中，該交叉點裝置陣列係為記憶體陣列。在替代實施例中，此類陣列亦可被使用來形成邏輯裝置。在交叉點裝置陣列中的各記憶體裝置220係耦合於第一複數條線(例如，第一、第二與第三垂直線201、202與203)與第二複數條線(例如，第一、第二與第三水平線211、212與213)之間。在一項實施例中，第一與第二複數條線彼此垂直。第一複數條線係為直接在第二複數條線上方或下方的金屬層。
各記憶體裝置220可被耦合於在第一金屬層中第一複數條線的一條線與在垂直於第一金屬層上面或下面之金屬層中之第二複數條線的一條線之間。例如，該存取裝置210的其中一個與該記憶體裝置220的其中一個係被耦合於第一垂直線201與第一水平線211之間。
在各項實施例中，如在本發明之各項實施例中所說明地，記憶體裝置220包含具有一氧化物切換層與一中間電極層的一電阻切換裝置。在一項實施例中，如在本發明之各項實施例中所說明地，存取裝置210包含具有一氧化物切換層與一中間電極層的一電阻切換裝置。在各項實施例中，記憶體裝置220與/或存取裝置210使用在各項實施例中所說明的電阻切換裝置來實施。
圖11，其包括圖11A與11B，顯示實施本發明實施例的 各個記憶體單元陣列。
記憶體單元陣列500可使用實施以上所說明各項實施例的記憶體裝置來形成。如在各項實施例中所說明，可形成記憶體裝置220。在圖11A所示的一項實施例中，記憶體單元陣列500可從包含以電晶體為基礎的存取裝置520與記憶體裝置220的記憶體單元510來形成。
存取裝置520可被耦合於記憶體裝置220與藉由位元線驅動器540所驅動的位元線(BL)之間。該存取裝置可藉由經過字元線的字元線驅動器530所啟動。記憶體裝置220可被耦合到一選擇線，其係被進一步耦合到一選擇線驅動器550。
圖11B顯示一對應的記憶體陣列，其中記憶體單元510以列與行來排列，其係並且耦合到複數條字元線(例如，WL1、WL2)、複數條位元線(例如，BL1、BL2、BL3)與複數條選擇線(例如，SL1、SL2)。
圖12顯示一種使用本發明實施例的系統。
在各項實施例中所說明的裝置陣列可被使用來在一或多項實施例中形成不同種類的記憶體。在一或多項實施例中，在本發明所說明的實施例係為例如在晶片系統架構內的獨立記憶體或嵌埋記憶體。
本發明的實施例係為一系統的部分，其包括處理器610、週邊裝置(PER)620、系統控制單元630、系統匯流排640、隨機存取記憶體(RAM)650、唯讀記憶體(ROM)660、一次可程式記憶體(OTP)670、以及輸入/輸出(I/O)裝置680。
該系統的各類組件可經由系統匯流排640來溝通。譬 如PER 620的週邊裝置包括許多不同種類的裝置，包括顯示器、鍵盤、滑鼠、感應器、照相機與其他。I/O裝置(譬如I/O 680)包括發射器與接收器，以用來接收有線或無線通訊。
在各項實施例中，PER620、RAM650、ROM660、OTP670、與/或I/O680可包括一記憶體單元，如在本發明各項實施例中所說明。再者，處理器610、系統控制單元630亦包括電阻切換裝置，例如，以當作嵌埋記憶體，如在本發明各項實施例中所說明。
雖然本發明已經參考例示性實施例來說明，但是本說明不打算以限制的意義來詮釋。當熟習該技術者參考該說明時，該例示性實施例的各類修改與組合以及本發明的其他實施例將明顯可見。舉個例子，在圖1-9中所說明的實施例可在替代實施例中彼此結合。因此，附加申請專利範圍意圖包含任何此類的修改或實施例。
雖然本發明與它的優點已經被詳細說明，但是應該理解的是，各類改變、替代與變更可在不背離附加申請專利範圍所定義的本發明精神與範圍之下在本文中進行。例如，那些熟習該項技術者將輕易明瞭，在本文中所說明的許多特徵、功能、製程與材料可以改變，同時又仍然位於本發明的範圍內。
更者，本申請案的範圍不打算限制於在該說明書中所說明之製程、機械、製造、物質組成成分、構件、方法與步驟的特定實施例。一般技藝人士將從本發明的揭露輕易理解到，實質施行與本文中所說明之對應實施例相同功能或得到相同結果的製程、機械、製造、物質成份、構件、方法或步驟(目前存在或後來被研發)，其係可根據本發明來應用。於是，附加申請專利範圍打算包括在它們的範圍內，譬如製程、機械、製造、物質成份、構件、方法或步 驟。

Claims (42)

  1. 一種電阻切換裝置，包含：一第一電極，耦合到一第一電位節點，第一電極配置在一基板上；一切換層，配置在第一電極上；一導電非晶層，配置在該切換層上；以及一第二電極，配置在該導電非晶層上並且耦合到一第二電位節點。
  2. 如申請專利範圍第1項之裝置，其中該導電非晶層包含碲以及一Ⅳ族元素，其中該Ⅳ族元素包含鈦、鋯與/或鉿。
  3. 如申請專利範圍第2項之裝置，其中在該導電非晶層中之該Ⅳ族元素原子的數目對該碲原子的數目的該比率是在大約0.5：1至3：1之間。
  4. 如申請專利範圍第2項之裝置，其中在該導電非晶層中之該Ⅳ族元素原子的數目對該碲原子的數目的該比率是在大約0.5：1至2：1之間。
  5. 如申請專利範圍第2項之裝置，其中在該導電非晶層中之該Ⅳ族元素原子的數目對該碲原子的數目的該比率是在大約0.55：1至1.5：1之間。
  6. 如申請專利範圍第2項之裝置，其中該切換層包含氧化釓、氧化鋁、氧化鉿、氧化鋯、氧化矽或其混合物。
  7. 如申請專利範圍第1項之裝置，其中該導電非晶層包含小於0.01%的銅與銀，其中第二電極包含小於5%的銅與銀，其中該切換層包含小於0.01%的銅與銀。
  8. 如申請專利範圍第1項之裝置，其中第一電極包含鎢與/或鉭且其中第二電極包含氮化鉭。
  9. 如申請專利範圍第1項之裝置，其中第二電極包含對銅、銀、金、鋅與碲的一擴散阻障層。
  10. 如申請專利範圍第9項之裝置，進一步包含配置在第二電極上並且與之接觸的一第三電極。
  11. 如申請專利範圍第1項之裝置，其中該導電非晶層包含硒與一Ⅳ族元素。
  12. 一種電阻切換裝置，包含：一第一電極，耦合到一第一電位節點，第一電極配置在一基板上；一氧化物切換層，配置在第一電極上，其中該氧化物切換層包含小於0.01%的銅與銀；一第二電極，配置在該氧化物切換層上並且耦合到一第二電位節點；以及一介面，在該氧化物切換層與第二電極之間，其中該介面包含碲，其中第二電極包含小於5%的銅與銀。
  13. 如申請專利範圍第12項之裝置，其中第二電極包含對碲的一擴散阻障層。
  14. 如申請專利範圍第12項之裝置，其中第一電極包含鎢與/或鉭，且其中該氧化物切換層包含氧化釓、氧化鋁、氧化鉿、氧化鋯、氧化矽或其混合物。
  15. 如申請專利範圍第12項之裝置，其中第二電極包含氮化鉭。
  16. 如申請專利範圍第15項之裝置，其中第二電極包含在該介面上的 一鉭層。
  17. 如申請專利範圍第12項之裝置，其中第二電極包含碲。
  18. 一種金屬氧化物電阻切換裝置，包含：一第一電極，耦合到一第一電位節點；一金屬氧化物層，配置在第一電極上；一碲層，配置在該金屬氧化物層上並且與之接觸，其中該碲層包含小於0.01%的銅與銀；以及一第二電極，配置在該碲層上並且與之接觸，第二電極耦合到一第二電位節點，其中第二電極包含小於5%的銅與銀。
  19. 如申請專利範圍第18項之裝置，其中該碲層包含鈦、鋯與/或鉿。
  20. 如申請專利範圍第18項之裝置，其中在該碲層中碲總數的原子百分率係為25%至70%。
  21. 如申請專利範圍第18項之裝置，進一步包含配置在第二電極上並且與之接觸的一第三電極。
  22. 如申請專利範圍第18項之裝置，其中該碲層係為非晶。
  23. 如申請專利範圍第18項之裝置，其中第二電極係為對銅與銀的一擴散阻障層。
  24. 一種形成一電阻切換裝置的方法，該方法包含：形成一第一絕緣層在一基板上；形成一第一電極在第一絕緣層中；形成一金屬氧化物層於第一電極上；形成在該金屬氧化物層上並且與之接觸的一碲層，其中該碲層包含小於0.01%的銅與銀；以及形成配置在該碲層上並且與之接觸的一第二電極，第二電極係 耦合到一第二電位節點。
  25. 如申請專利範圍第24項之方法，其中第二電極包含小於5%的銅與銀，且其中第二電極係為對銅與銀的一擴散阻障層。
  26. 如申請專利範圍第24項之方法，進一步包含形成一第三電極於第二電極上。
  27. 如申請專利範圍第24項之方法，其中該碲層包含鈦、鋯與/或鉿。
  28. 如申請專利範圍第24項之方法，其中在該碲層中碲總數的原子百分率係為25%至70%。
  29. 如申請專利範圍第24項之方法，其中形成一碲層包含共濺鍍碲與一Ⅳ族元素，其中該Ⅳ族元素包含鈦、鋯或鉿。
  30. 如申請專利範圍第29項之方法，其中該共濺鍍使用該碲與該Ⅳ族元素的不同來源。
  31. 如申請專利範圍第24項之方法，其中形成一碲層包含使用該碲與一Ⅳ族元素之共同來源的濺鍍。
  32. 如申請專利範圍第24項之方法，其中形成一碲層包含沈積一非晶層。
  33. 如申請專利範圍第24項之方法，其中形成一碲層包含沈積一結晶層並且使用植入將該結晶層非晶化。
  34. 如申請專利範圍第24項之方法，其中形成一碲層包含沈積包含碲的一層與包含一Ⅳ族元素的一層。
  35. 如申請專利範圍第34項之方法，進一步包含將該碲層退火，以形成包含碲與該Ⅳ族元素的一非晶層。
  36. 一種記憶體單元，包含：一存取裝置，具有耦合到一第一電位節點的一第一端與一第 二端，該存取裝置配置在一基板中或上；以及一電阻切換記憶體裝置，該電阻切換記憶體裝置包含一第一電極，耦合到第一端，第一電極配置在該基板上；一切換層，配置在第一電極上，該切換層包含小於0.01%的銅與銀；一第一導電層，配置在該切換層上，第一導電層包含碲並且包含小於0.01%的銅與銀；以及一第二電極，配置在第一導電層上並且耦合到一第二電位節點，其中第二電極包含小於5%的銅與銀。
  37. 如申請專利範圍第36項之記憶體單元，其中該存取裝置包含一電晶體。
  38. 如申請專利範圍第36項之記憶體單元，其中該存取裝置包含一電阻切換裝置，該電阻切換裝置包含一底部電極，配置在該基板上；一金屬氧化物層，配置在該底部電極上，該金屬氧化物層包含小於0.01%的銅與銀；一第二導電層，配置在該金屬氧化物層上，第二導電層包含碲並且包含小於0.01%的銅與銀；以及一頂部電極，配置在第二導電層上，其中該頂部電極包含小於5%的銅與銀。
  39. 如申請專利範圍第38項之記憶體單元，其中第一導電層係為一非晶層，且其中第二導電層係為一非晶層。
  40. 如申請專利範圍第36項之記憶體單元，其中第一導電層包含鈦、 鋯或鉿。
  41. 如申請專利範圍第36項之記憶體單元，其中該切換層包含氧化釓、氧化鋁、氧化鉿、氧化鋯、氧化矽或其混合物。
  42. 如申請專利範圍第36項之記憶體單元，其中第二電極係為對銅與銀的一擴散阻障層。
TW102148936A 2013-03-03 2013-12-30 具有切換層及中間電極層之電阻切換裝置及其形成方法 TWI619242B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361771930P 2013-03-03 2013-03-03
US61/771,930 2013-03-03
US13/829,941 2013-03-14
US13/829,941 US9252359B2 (en) 2013-03-03 2013-03-14 Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof

Publications (2)

Publication Number Publication Date
TW201445718A TW201445718A (zh) 2014-12-01
TWI619242B true TWI619242B (zh) 2018-03-21

Family

ID=51420519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148936A TWI619242B (zh) 2013-03-03 2013-12-30 具有切換層及中間電極層之電阻切換裝置及其形成方法

Country Status (5)

Country Link
US (2) US9252359B2 (zh)
JP (2) JP6433439B2 (zh)
CN (1) CN104969374B (zh)
TW (1) TWI619242B (zh)
WO (1) WO2014137485A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3022392B1 (fr) 2014-06-12 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de memoire vive resistive
TWI696997B (zh) 2014-10-07 2020-06-21 美商愛德斯托科技公司 具有導電性帽層的記憶體元件及其方法
KR20160049299A (ko) * 2014-10-27 2016-05-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9634245B2 (en) * 2015-01-09 2017-04-25 Micron Technology, Inc. Structures incorporating and methods of forming metal lines including carbon
US9680092B2 (en) * 2015-08-27 2017-06-13 Intermolecular, Inc. Current selectors formed using single stack structures
TWI625874B (zh) * 2015-11-05 2018-06-01 華邦電子股份有限公司 導電橋接式隨機存取記憶體
TWI752001B (zh) * 2015-12-25 2022-01-11 日商三菱瓦斯化學股份有限公司 化合物、樹脂、組成物、阻劑圖型之形成方法、及電路圖型之形成方法
US10580644B2 (en) * 2016-07-11 2020-03-03 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
WO2018066320A1 (ja) * 2016-10-04 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
WO2018089936A1 (en) * 2016-11-14 2018-05-17 Rambus Inc. Rram process intergration scheme and cell structure with reduced masking operations
TWI612701B (zh) 2017-01-25 2018-01-21 華邦電子股份有限公司 導電橋接式隨機存取記憶體及其製造方法
US10446746B1 (en) * 2018-05-01 2019-10-15 International Business Machines Corporation ReRAM structure formed by a single process
US10546812B1 (en) 2018-07-13 2020-01-28 International Business Machines Corporation Liner-free and partial liner-free contact/via structures
WO2020189654A1 (en) 2019-03-18 2020-09-24 Ricoh Company, Ltd. Three-dimensional object forming apparatus, three-dimensional object forming method, and program
CN111725397A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种相变材料结构、存储器单元及其制作方法
RU2723073C1 (ru) * 2020-01-21 2020-06-08 Федеральное государственное бюджетное учреждение науки Институт физики твердого тела Российской академии наук (ИФТТ РАН) Структура с резистивным переключением
US11594678B2 (en) 2020-03-03 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in programmable metallization cell
US20220367493A1 (en) 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Interface film to mitigate size effect of memory device
KR102602935B1 (ko) * 2021-08-13 2023-11-15 한양대학교 산학협력단 카본 옥시나이트라이드를 가지는 저항변화 메모리 및 이의 제조방법
TWI803417B (zh) * 2022-08-23 2023-05-21 國立中山大學 記憶體元件、記憶體陣列及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025164A1 (en) * 2009-10-28 2012-02-02 Intermolecular, Inc. Variable resistance memory with a select device

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480843A (en) 1967-04-18 1969-11-25 Gen Electric Thin-film storage diode with tellurium counterelectrode
US5798903A (en) 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
US6063692A (en) 1998-12-14 2000-05-16 Texas Instruments Incorporated Oxidation barrier composed of a silicide alloy for a thin film and method of construction
US7728322B2 (en) 2000-02-11 2010-06-01 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7385219B2 (en) 2000-02-11 2008-06-10 A{umlaut over (x)}on Technologies Corporation Optimized solid electrolyte for programmable metallization cell devices and structures
JP4808966B2 (ja) 2002-09-19 2011-11-02 シャープ株式会社 抵抗変化機能体並びにそれを備えたメモリおよび電子機器
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
JP2006114834A (ja) 2004-10-18 2006-04-27 Toshiba Corp 半導体装置
DE102004052611A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
DE102005005938B4 (de) 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
CN101233625A (zh) * 2005-06-07 2008-07-30 美光科技公司 具有切换玻璃层的存储器装置
CN100593837C (zh) 2005-07-29 2010-03-10 独立行政法人科学技术振兴机构 微通道板、气体比例计数管以及摄像装置
US7525117B2 (en) * 2005-08-09 2009-04-28 Ovonyx, Inc. Chalcogenide devices and materials having reduced germanium or telluruim content
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
JP5145217B2 (ja) 2006-05-31 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
US20080073751A1 (en) 2006-09-21 2008-03-27 Rainer Bruchhaus Memory cell and method of manufacturing thereof
US20090166601A1 (en) 2008-01-02 2009-07-02 Ovonyx, Inc. Non-volatile programmable variable resistance element
US8343813B2 (en) 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US8183553B2 (en) 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
TW201011909A (en) 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
US20100059729A1 (en) 2008-09-09 2010-03-11 Ovonyx, Inc. Apparatus and method for memory
KR20100062570A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
JP2010177393A (ja) 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
JP5446393B2 (ja) 2009-04-02 2014-03-19 ソニー株式会社 記憶素子とその製造方法および半導体記憶装置
US20120119332A1 (en) 2009-06-12 2012-05-17 Petar Branko Atanackovic Process for producing a semiconductor-on-sapphire article
US8610102B2 (en) 2009-06-18 2013-12-17 Panasonic Corporation Nonvolatile memory device and manufacturing method thereof
US8134139B2 (en) 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
US8558212B2 (en) * 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
JP2012089643A (ja) * 2010-10-19 2012-05-10 Sony Corp 記憶装置の製造方法、並びに記憶素子および記憶装置
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
JP2012199336A (ja) 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置
US8962460B2 (en) 2011-04-26 2015-02-24 Micron Technology, Inc. Methods of selectively forming metal-doped chalcogenide materials, methods of selectively doping chalcogenide materials, and methods of forming semiconductor device structures including same
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
CN103907192A (zh) 2011-09-13 2014-07-02 爱德斯托科技有限公司 具有合金化电极的电阻切换器件及其形成方法
US8878152B2 (en) 2012-02-29 2014-11-04 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
JP6050015B2 (ja) 2012-03-30 2016-12-21 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US8847187B2 (en) 2012-12-03 2014-09-30 Intermolecular, Inc. Method of forming anneal-resistant embedded resistor for non-volatile memory application
US8907313B2 (en) 2012-12-18 2014-12-09 Intermolecular, Inc. Controlling ReRam forming voltage with doping
TWI696997B (zh) 2014-10-07 2020-06-21 美商愛德斯托科技公司 具有導電性帽層的記憶體元件及其方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025164A1 (en) * 2009-10-28 2012-02-02 Intermolecular, Inc. Variable resistance memory with a select device

Also Published As

Publication number Publication date
JP2019050403A (ja) 2019-03-28
US20160118585A1 (en) 2016-04-28
US9818939B2 (en) 2017-11-14
CN104969374B (zh) 2018-07-24
CN104969374A (zh) 2015-10-07
TW201445718A (zh) 2014-12-01
JP6708722B2 (ja) 2020-06-10
JP6433439B2 (ja) 2018-12-05
WO2014137485A1 (en) 2014-09-12
US20140246641A1 (en) 2014-09-04
JP2016512390A (ja) 2016-04-25
US9252359B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
TWI619242B (zh) 具有切換層及中間電極層之電阻切換裝置及其形成方法
US8168538B2 (en) Buried silicide structure and method for making
US9437658B2 (en) Fully isolated selector for memory device
TWI331793B (en) Method of manufacturing a pipe shaped phase change memory
US7888165B2 (en) Methods of forming a phase change material
US7820996B2 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
TWI497706B (zh) 具有自動對準底電極和二極體存取裝置之蕈狀記憶胞
TWI491023B (zh) 記憶體元件，製造其之方法，及記憶體裝置
US8415651B2 (en) Phase change memory cell having top and bottom sidewall contacts
US8395935B2 (en) Cross-point self-aligned reduced cell size phase change memory
US9236568B2 (en) Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
CN102308017A (zh) 使用气体团簇离子束形成存储器单元的方法
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
US20170104031A1 (en) Selector Elements
US8866118B2 (en) Morphology control of ultra-thin MeOx layer
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
US20240023466A1 (en) Forming-free random-access memory (rram) devices
US20220320430A1 (en) Resistive random-access memory devices with engineered electronic defects and methods for making the same
WO2023245205A1 (en) Resistive random-access memory devices with metal-nitride compound electrodes