CN110571331B - 抗应力的超晶格相变存储单元、其制备方法与相变存储器 - Google Patents

抗应力的超晶格相变存储单元、其制备方法与相变存储器 Download PDF

Info

Publication number
CN110571331B
CN110571331B CN201910816480.1A CN201910816480A CN110571331B CN 110571331 B CN110571331 B CN 110571331B CN 201910816480 A CN201910816480 A CN 201910816480A CN 110571331 B CN110571331 B CN 110571331B
Authority
CN
China
Prior art keywords
layer
phase change
superlattice
insulating layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910816480.1A
Other languages
English (en)
Other versions
CN110571331A (zh
Inventor
程晓敏
冯金龙
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910816480.1A priority Critical patent/CN110571331B/zh
Publication of CN110571331A publication Critical patent/CN110571331A/zh
Application granted granted Critical
Publication of CN110571331B publication Critical patent/CN110571331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种抗应力的超晶格相变存储单元、其制备方法与相变存储器,包括柔性衬底层以及依次沉积在柔性衬底层上的第一绝缘层、下电极层和第二绝缘层,第二绝缘层的内部开设有通孔且通孔与下电极层相接触;在通孔的侧壁上形成有环状碳纳米管层;超晶格薄膜形成于环状碳纳米管层的内部且与环状碳纳米管层之间通过第三绝缘材料层隔离;超晶格薄膜包括交替生长的具有范德华间隙的第一、第二相变层;上电极形成于第四绝缘层的表面并通过第四绝缘层的通孔与超晶格薄膜接触;本发明在具有范德华间隙的超晶格薄膜材料外围包裹碳纳米管,可以防止超晶格薄膜在应力弛豫的过程中发生断裂,极大地提高了相变存储器件抗应力的能力。

Description

抗应力的超晶格相变存储单元、其制备方法与相变存储器
技术领域
本发明属于微电子器件技术领域,更具体地,涉及一种抗应力的超晶格相变存储单元、制备方法与相变存储器。
背景技术
目前,柔性可穿戴设备的发展方兴未艾,如手持终端手机上所使用的柔性屏已经开始进入全面商业化的阶段。以可折叠屏手机为例,除了屏幕真正实现了可弯曲折叠之外,除去屏幕外的其它零部件仍然是不可弯折的,需要以活动的机械构件替代;而多种电子设备均要使用的关键部件—存储器,则需要避开活动的机械构件部分,只能分布于活动的机械构件两侧的刚性外壳内;这种除去屏幕外的其它零部件尤其是存储器的不可弯折性严重限制了柔性可穿戴设备的进一步发展。因此发展具有一定的弹性的、抗应力的新型存储器件对下一代可穿戴柔性设备的发展具有重要意义。
相变存储器(PCRAM)被认为是最有潜力的下一代半导体存储技术之一。超晶格相变存储材料由于其可以通过施加电或者光脉冲快速的在低阻态和高阻态之间实现可逆的变换而备受人们关注,其高阻态转变为低阻态的过程称为SET过程,逆过程称为RESET过程。而且与传统的相变存储材料相比,其在SET速度、RESET功耗以及循环擦写稳定性等方面具有更加优异的表现。
超晶格材料是两种不同组元以几个纳米到十几个纳米的薄层交替生长并保持严格周期性的多层膜,事实上是特定形式的层状精细复合材料,其交替生长的结构也决定了其更好的性能可塑性,但是目前常用的超晶格材料不具备一定的抗应力特性和足够的柔韧性,采用超晶格相变材料的相变存储器依然无法被应用于柔性可穿戴设备中。
发明内容
针对现有技术的至少一个缺陷或改进需求,本发明提供了一种抗应力的超晶格相变存储单元、其制备方法与相变存储器,其目的在于提高相变存储器件的柔韧性和抗应力效果,使其能够应用于柔性可穿戴设备。
为实现上述目的,按照本发明的第一个方面,提供了一种抗应力的超晶格相变存储单元,包括:
柔性衬底层,以及依次沉积在所述柔性衬底层上的第一绝缘层、下电极层和第二绝缘层,所述第二绝缘层的内部开设有通孔且所述通孔贯穿第二绝缘层并与所述下电极层相接触;在该通孔的侧壁上形成有环状碳纳米管层;
超晶格薄膜,所述超晶格薄膜形成于所述环状碳纳米管层的内部且与该环状碳纳米管层之间通过第三绝缘层隔离;该超晶格薄膜包括交替生长的具有范德华间隙的第一相变层和第二相变层;
上电极,所述上电极形成于第四绝缘层的表面,该上电极通过第四绝缘层上的通孔与超晶格薄膜相接触,且与环状碳纳米管层之间通过第四绝缘层隔离。
优选,上述超晶格相变存储单元,其柔性衬底层为聚乙烯、聚丙烯、聚苯乙烯、聚对苯二甲酸乙二醇酯、聚对萘二甲酸乙二醇酯、聚酰亚胺及铁、铝、铜、金、银、铂金属箔片中的任意一种。
优选,上述超晶格相变存储单元,其环状碳纳米管层与下电极层的接触面之间还设有催化诱导层,所述催化诱导层的材料为Fe。
优选,上述超晶格相变存储单元,其环状碳纳米管层的原子层数为1-20,直径为10-50nm。
优选,上述超晶格相变存储单元,其超晶格薄膜的超晶格周期数为5-100;
单个超晶格周期内的第一相变层和第二相变层的沉积厚度之比为1:10~10:1,沉积厚度之和为2-10nm,晶格失配率在0.1%至10%之间。
优选,上述超晶格相变存储单元,其第一相变层和第二相变层的相变材料为具有范德华间隙的Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中化学式不同的任意两种;
掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
优选,上述超晶格相变存储单元,其第一相变层和第二相变层为Sb2Te3、Bi2Te3、Ge2Sb2Te5、Ge1Sb2Te4中的任意不同的两种。
优选,上述超晶格相变存储单元,其第一、第二、第三、第四绝缘层的材料为具有范德华间隙的绝缘材料,具体可为六方氮化硼;
所述上电极、下电极层的材料选自Al、W、Ag、Cu、Au、Pt、Ti3W7中的任意一种。
按照本发明的第二个方面,还提供了一种抗应力的超晶格相变存储单元的制备方法,包括以下步骤:
提供一柔性衬底层,在所述柔性衬底层上依次沉积第一绝缘层、下电极层和第二绝缘层;
在所述第二绝缘层的内部开设第一通孔,所述第一通孔贯穿第二绝缘层并与所述下电极层相接触;
在所述第一通孔内诱导生长碳纳米管,形成环状碳纳米管层;
在所述环状碳纳米管层的内部填充第三绝缘层,并在所述第三绝缘层的内部开设轴心与第一通孔重合的第二通孔;所述第二通孔贯穿第三绝缘层并与下电极层相接触;
在所述第二通孔的内部交替生长具有范德华间隙的第一相变层和第二相变层,形成超晶格薄膜;
在第二绝缘层的表面沉积第四绝缘层,去除位于所述超晶格薄膜表面的第四绝缘层;
形成覆盖超晶格薄膜和第四绝缘层的上电极层。
优选,上述制备方法中,形成环状碳纳米管层的方法包括:
在所述通孔的底面形成催化诱导层,刻蚀所述催化诱导层以使其沿第一通孔的内壁形成环状结构;所述催化诱导层的材料为Fe;
在环状结构的催化诱导层上生长碳纳米管,以形成环状碳纳米管层。
优选,上述制备方法中,所述环状碳纳米管层的原子层数为1-20,直径为10-50nm。
优选,上述制备方法中,所述超晶格薄膜的超晶格周期数为5-100;
单个超晶格周期内的第一相变层和第二相变层的沉积厚度之比为1:10~10:1,沉积厚度之和为2-10nm,晶格失配率在0.1%至10%之间。
优选,上述制备方法中,所述第一相变层和第二相变层的相变材料为具有范德华间隙的Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中化学式不同的任意两种;
掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
优选,上述制备方法中,所述第一相变层和第二相变层为Sb2Te3、Bi2Te3、Ge2Sb2Te5、Ge1Sb2Te4中的任意不同的两种。
优选,上述制备方法中,所述第一、第二、第三、第四绝缘层的材料为具有范德华间隙的绝缘材料,具体可为六方氮化硼;
所述上电极、下电极层的材料选自Al、W、Ag、Cu、Au、Pt、Ti3W7中的任意一种。
按照本发明的第三个方面,还提供了一种相变存储器,包括上述任一项所述的抗应力的超晶格相变存储单元。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,能够取得下列有益效果:
(1)本发明提供的抗应力的超晶格相变存储单元、其制备方法与相变存储器,构成超晶格薄膜的第一相变层和第二相变层均为具有范德华间隙的相变材料,它们在受到应力作用时其材料的晶格常数会相应的增大或者减小,而范德华间隙可以对应力进行弛豫,从而能够在较大的应力作用后仍能恢复原状;同时,包裹在超晶格薄膜外侧的环状碳纳米管层具有极强的柔韧性,可以极好地支撑和保护超晶格薄膜,防止超晶格薄膜在应力弛豫的过程中发生断裂;该超晶格相变存储单元极大地提高了相变存储器件抗应力的能力,具有成为下一代抗应力的柔性存储器件的潜力;
(2)本发明提供的抗应力的超晶格相变存储单元、其制备方法与相变存储器,各绝缘层的材料为具有范德华间隙的层状二维绝缘材料,同样可以起到应力弛豫的作用,从而进一步提高超晶格相变存储器件的抗应力效果;
(3)本发明提供的抗应力的超晶格相变存储单元、其制备方法与相变存储器,其衬底层为柔性材料,弯折后不易损坏,具有抗拉伸及弯折的作用,从而进一步提高超晶格相变存储器件的抗弯折效果;
(4)本发明提供的抗应力的超晶格相变存储单元、其制备方法与相变存储器,所使用的制备工艺与现有的CMOS加工工艺兼容,工艺成熟,过程简便易行。
附图说明
图1是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之一;
图2是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之二;
图3是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之三;
图4是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之四;
图5是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之五;
图6是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之六;
图7是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之七;
图8是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之八;
图9是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之九;
图10是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之十;
图11是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之十一;
图12是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的阶段横截面示意图之十二;
在所有附图中,同样的附图标记表示相同的技术特征,具体为:1-柔性衬底,2-第一绝缘层;3-下电极层;4-第二绝缘层;5-催化诱导层;6-环形碳纳米管层;7-第三绝缘层;8-第四绝缘层;9-上电极层;10-第一相变层;11-第二相变层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例所提供的一种抗应力的超晶格相变存储单元,包括柔性衬底层、下电极层、绝缘层、环状碳纳米管层、超晶格薄膜和上电极;
其中,第一绝缘层、下电极层和第二绝缘层依次沉积在柔性衬底层上,第二绝缘层的内部开设有通孔并且该通孔贯穿第二绝缘层并与下电极层相接触;在该通孔的侧壁上形成有环状碳纳米管层;通孔的形状不作限制,其横截面可以是圆形、方形或其他规则多边形;本实施例优选为圆形;
超晶格薄膜形成于环状碳纳米管层的内部且与该环状碳纳米管层之间通过第三绝缘材料层隔离;该超晶格薄膜包括交替生长的第一相变层和第二相变层;第一相变层和第二相变层均为具有范德华间隙的材料;
上电极形成于第四绝缘层的表面,该上电极通过第四绝缘材料层上的通孔与超晶格薄膜相接触,且与环状碳纳米管层之间通过第四绝缘材料隔离。
本实施例中,构成超晶格薄膜的第一相变层和第二相变层均为具有范德华间隙的相变材料,它们在受到应力作用时其材料的晶格常数会相应的增大或者减小,而范德华间隙可以对应力进行弛豫;同时,包裹在超晶格薄膜外侧的环状碳纳米管层具有极强的柔韧性,可以极好地支撑和保护超晶格薄膜,防止超晶格薄膜在应力弛豫的过程中发生断裂;本实施例提供的超晶格相变存储单元极大地提高了相变存储器件抗应力的能力,具有成为下一代抗应力的柔性存储器件的潜力。
作为本实施例的一个优选,环状碳纳米管层与下电极层的接触面之间还设有催化诱导层,该催化诱导层的材料为铁,主要用于诱导碳纳米管的定向生长;在生长环状碳纳米管层之前,先在下电极层表面形成环状结构的催化诱导层,然后在该催化诱导层上生长碳纳米管,得到的碳纳米管层的截面结构为与催化诱导层相同的环状结构。
超晶格薄膜的超晶格结构为[AmBn]z,其中,A代表第一相变层的相变材料,B代表第二相变层的相变材料;m、n分别代表第一相变层、第二相变层的厚度,单位默认为纳米,z为超晶格的周期数;1/10<m/n<10/1,且2<m+n<10,5<z<100,m、n为实数,z为整数。优选地,两种相变材料A、B之间的晶格常数失配率不宜过大,以保证两种晶格之间较易形成超晶格结构。更优选地,两种相变材料之间的晶格失配率应该在0.1%至10%之间。
两种相变材料A、B为具有范德华间隙的化合物以及该化合物经元素掺杂后的材料中化学式不同的任意两种;其中,化合物材料包括Sb-Te二元合金,Bi-Te二元合金,In-Se二元合金,以及Ge-Sb-Te三元合金,Ge-Bi-Te三元合金,Ge-Sb-Bi-Te四元合金;进一步优选为Sb2Te3、Bi2Te3、Ge2Sb2Te5、Ge1Sb2Te4中的任意不同的两种。掺杂的元素可以是C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种;适量掺杂可以提高超晶格相变单元循环擦写的稳定性、SET速度,降低RESET功耗。
上电极、下电极层的材料选自Al、W、Ag、Cu、Au、Pt、Ti3W7中的任意一种;绝缘材料选用具有范德华间隙的绝缘材料;本实施例优选采用六方氮化硼,因为六方氮化硼是具有范德华间隙的层状绝缘材料,可以起到应力弛豫的作用,同样具有一定的抗应力效果。
本实施例还提供了一种上述抗应力的超晶格相变存储单元的制备方法,包括以下步骤:
S1:提供一柔性衬底层,在该柔性衬底层上依次沉积第一绝缘层、下电极层和第二绝缘层;第一、二绝缘层的材料为具有范德华间隙的六方氮化硼;
S2:在第二绝缘层的内部开设第一通孔,该第一通孔贯穿第二绝缘层并与下电极层相接触;第一通孔的形状不作限制,其横截面可以是圆形、方形或其他规则多边形;本实施例优选为圆形;
S3:在第一通孔的底面形成催化诱导层,刻蚀所述催化诱导层以使其沿第一通孔的内壁形成环状结构;在环状结构的催化诱导层上生长碳纳米管,以形成沿催化诱导层定向生长的环状碳纳米管层;
S4:在环状碳纳米管层的内部填充第三绝缘层,并在第三绝缘层的内部开设轴心与第一通孔重合的第二通孔;第二通孔贯穿第三绝缘层并与下电极层相接触;第三绝缘层的材料同样选用具有范德华间隙的六方氮化硼;第二通孔的横截面形状优选为与第一通孔相同的圆形;
S5:在第二通孔的内部交替生长具有范德华间隙的第一相变层和第二相变层,形成超晶格薄膜;第三绝缘层的作用是将具有导电性的环状碳纳米管层与超晶格薄膜分隔开;
S6:在第二绝缘层的表面沉积第四绝缘层,去除位于超晶格薄膜表面的第四绝缘层;
S7:形成覆盖超晶格薄膜和第四绝缘层的上电极层;超晶格薄膜直接与上电极层接触,环状碳纳米管层与上电极层之间通过第四绝缘层隔离开,由于环状碳纳米管层已经通过催化诱导层与下电极层直接接触,若再与上电极层接触将导致上电极层与下电极层之间短路,因此通过第四绝缘层将两者隔离。
本实施例中,碳纳米管的生长方法可采用电弧放电法、激光烧蚀法、化学气相沉积法(碳氢气体热解法)、固相热解法、辉光放电法、气体燃烧法或聚合反应合成法,本实施例优选采用化学气相沉积法;环状碳纳米管层的厚度影响其柔韧性和抗拉强度,本实施例中,环状碳纳米管层的厚度为1-20个原子层数,进一步优选为10个原子层的厚度。
超晶格薄膜的第一相变层和第二相变层的沉积方法可采用磁控溅射法、原子层沉积法、分子束外延法、脉冲激光沉积法、物理气相沉积、化学气相沉积方法、热蒸发法或电化学生长方法中的任意一种。
下面结合实施例和附图对本发明提供的抗应力的超晶格相变存储单元的结构和制备过程进行详细说明。
图1-12是本发明实施例提供的抗应力的超晶格相变存储单元的制备过程的分阶段示意图;在本实施例中,第一相变层的相变材料A为Sb2Te3,第二相变层的相变材料B为Bi2Te3,m/n为2/2,z为12,环状碳纳米管层的管壁厚度为10个原子层厚度;具体实施方法如下:
(1)参见图1,首先选取Al金属箔作为柔性衬底1,将Al金属箔切割成1cm×1cm大小放入烧杯中,注入适量丙酮,超声清洗10分钟;清洗完毕后采用无水乙醇清洗10分钟,再使用去离子水清洗10分钟,并用氮气枪吹干;清洗可以去除柔性衬底表面的杂质,有利于提高器件的稳定性。然后用化学气相沉积的方法在柔性衬底1上沉积六方氮化硼作为第一绝缘层2,随后在第一绝缘层2上利用磁控溅射的方法沉积Al下电极层3。
(2)参见图2,取步骤(1)中已经形成Al电极层3的衬底一片,利用化学气相沉积的方法在Al下电极层3上生长一层六方氮化硼作为第二绝缘层4。
(3)参见图3所示,利用光刻加刻蚀的工艺在第二绝缘层4内部刻蚀第一通孔,该第一通孔贯穿第二绝缘层4与下电极层3相接触,本实施例中,第一通孔的直径为30nm。
(4)参见图4所示,在第一通孔底部的下电极层3表面沉积一层诱导碳纳米管生长的Fe催化诱导层5。
(5)参见图5所示,利用光刻加刻蚀的工艺在Fe催化诱导层5中刻蚀圆孔,使得Fe催化诱导层5形成环状结构。该环状结构的外径与步骤(3)中形成的第一通孔的外径一致,均为30nm,内径为23nm,内外径的差值的一半(3.5nm)即为环状结构的Fe催化诱导层5的厚度。
(6)参见图6所示,利用化学气相沉积的方法以环乙烷为碳源在步骤(5)中形成的环状结构的Fe催化诱导层5表面生长碳纳米管,当碳纳米管的高度达到第二绝缘层4的高度时,停止通入环乙烷气体,使碳纳米管的生长停止,得到环状碳纳米管层6;在Fe催化诱导层5的定向作用下,该环状碳纳米管层6的厚度与Fe催化诱导层5的厚度保持一致,为3.5nm。
(7)参见图7所示,在步骤(6)中已经形成的环状碳纳米管层6内部填充第三绝缘层7,第三绝缘层7的作用为将具有导电性的碳纳米管与超晶格相变存储材料分隔开。
(8)参见图8所示,通过光刻加刻蚀的工艺在步骤(7)中形成的第三绝缘层7内部刻蚀出第二通孔,该第二通孔与第一通孔的轴心重合,其直径为17nm。
(9)参见图9所示,利用化学气相沉积的方法在第二通孔内交替沉积第一相变层10、第二相变层11,通入生长第一相变层10、第二相变层11所需气源Sb2Te3、Bi2Te3的时间与这两层相变层的厚度成线性关系,在对应的相变层厚度达到要求时停止气源的通入。第一相变层10和第二相变层11交替生长,直至形成z层(A+B)的超晶格薄膜结构。
(10)参见图10所示,在步骤(9)中所形成结构的表面沉积第四绝缘层8,该第四绝缘层8的作用是将环状碳纳米管层6与后续所要形成的上电极层9隔离开。
(11)参见图11所示,利用光刻加刻蚀的工艺将超晶格薄膜结构表面的第四绝缘层8刻蚀掉,刻蚀部分的直径大小应保证其能暴露出超晶格薄膜但又不会暴露出环状碳纳米管层6。
(12)参见图12所示,在步骤(11)中所形成的结构的表面沉积上电极层9,上电极层9落入步骤(11)所刻蚀形成的孔内与超晶格薄膜形成良好接触,制得抗应力的超晶格相变存储单元,
本实施例还提供了一种相变存储器,该包括由多个上述抗应力的超晶格相变存储单元组成的存储阵列,还包括控制电路、地址译码器、字线译码器、位线译码器和其它外围电路;其中,字线译码器与沿着存储阵列的行方向排列的多条字线电连接;位线译码器与沿着存储阵列的列方向排列的多条位线电连接;地址译码器通过总线与字线译码器、位线译码器相连,将给定的输入地址由总线提供给字线译码器和位线译码器;控制电路可采用通用处理器或本领域常用的逻辑电路实现;其它外围电路包括但不限于电源电路、感测电路等。
本发明提供的抗应力的超晶格相变存储单元、其制备方法与相变存储器,构成超晶格薄膜的第一相变层和第二相变层均为具有范德华间隙的相变材料,它们在受到应力作用时其材料的晶格常数会相应的增大或者减小,而范德华间隙可以对应力进行弛豫,从而能够在较大的应力作用后仍能恢复原状;同时,包裹在超晶格薄膜外侧的环状碳纳米管层具有极强的柔韧性,可以极好地支撑和保护超晶格薄膜,防止超晶格薄膜在应力弛豫的过程中发生断裂;该超晶格相变单元所用衬底层为柔性材料,弯折后不易损坏,具有抗拉伸及弯折的作用,从而进一步提高超晶格相变存储器件的抗弯折效果;该超晶格相变存储单元极大地提高了相变存储器件抗应力的能力,完全具有成为下一代抗应力的柔性存储器件的潜力,为下一代柔性可穿戴设备提供关键的存储解决方案。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种抗应力的超晶格相变存储单元,其特征在于,包括:
柔性衬底层,以及依次沉积在所述柔性衬底层上的第一绝缘层、下电极层和第二绝缘层,所述第二绝缘层的内部开设有通孔且所述通孔贯穿第二绝缘层并与所述下电极层相接触;在该通孔的侧壁上形成有环状碳纳米管层;
超晶格薄膜,所述超晶格薄膜形成于所述环状碳纳米管层的内部且与该环状碳纳米管层之间通过第三绝缘层隔离;该超晶格薄膜包括交替生长的具有范德华间隙的第一相变层和第二相变层;
上电极,所述上电极形成于第四绝缘层的表面,该上电极通过第四绝缘层上的通孔与超晶格薄膜相接触,且与环状碳纳米管层之间通过第四绝缘层隔离。
2.如权利要求1所述的超晶格相变存储单元,其特征在于,所述柔性衬底层为聚乙烯、聚丙烯、聚苯乙烯、聚对苯二甲酸乙二醇酯、聚对萘二甲酸乙二醇酯、聚酰亚胺及铁、铝、铜、金、银、铂金属箔片中的任意一种。
3.如权利要求1所述的超晶格相变存储单元,其特征在于,所述环状碳纳米管层与下电极层的接触面之间还设有催化诱导层;该环状碳纳米管层的原子层数为1-20。
4.如权利要求1-3任一项所述的超晶格相变存储单元,其特征在于,所述第一相变层和第二相变层的相变材料为具有范德华间隙的Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中化学式不同的任意两种;
掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
5.如权利要求4所述的超晶格相变存储单元,其特征在于,所述第一相变层和第二相变层的相变材料为Sb2Te3、Bi2Te3、Ge2Sb2Te5、Ge1Sb2Te4中的任意不同的两种。
6.如权利要求1-3任一项所述的超晶格相变存储单元,其特征在于,所述第一、第二、第三、第四绝缘层的材料为具有范德华间隙的六方氮化硼;
所述上电极、下电极层的材料选自Al、W、Ag、Cu、Au、Pt、Ti3W7中的任意一种。
7.一种抗应力的超晶格相变存储单元的制备方法,其特征在于,包括以下步骤:
提供一柔性衬底层,在所述柔性衬底层上依次沉积第一绝缘层、下电极层和第二绝缘层;
在所述第二绝缘层的内部开设第一通孔,所述第一通孔贯穿第二绝缘层并与所述下电极层相接触;
在所述第一通孔的侧壁上诱导生长碳纳米管,形成环状碳纳米管层;
在所述环状碳纳米管层的内部填充第三绝缘层,并在所述第三绝缘层的内部开设轴心与第一通孔重合的第二通孔;所述第二通孔贯穿第三绝缘层并与下电极层相接触;
在所述第二通孔的内部交替生长具有范德华间隙的第一相变层和第二相变层,形成超晶格薄膜;
在第二绝缘层的表面沉积第四绝缘层,去除位于所述超晶格薄膜表面的第四绝缘层;
形成覆盖超晶格薄膜和第四绝缘层的上电极层。
8.如权利要求7所述的制备方法,其特征在于,形成环状碳纳米管层的方法包括:
在所述第一通孔的底面形成催化诱导层,刻蚀所述催化诱导层以使其沿第一通孔的内壁形成环状结构;
在环状结构的催化诱导层上生长碳纳米管,以形成环状碳纳米管层。
9.如权利要求7或8所述的制备方法,其特征在于,所述环状碳纳米管层的原子层数为1-20。
10.一种相变存储器,其特征在于,包括权利要求1-6任一项所述的抗应力的超晶格相变存储单元。
CN201910816480.1A 2019-08-30 2019-08-30 抗应力的超晶格相变存储单元、其制备方法与相变存储器 Active CN110571331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910816480.1A CN110571331B (zh) 2019-08-30 2019-08-30 抗应力的超晶格相变存储单元、其制备方法与相变存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910816480.1A CN110571331B (zh) 2019-08-30 2019-08-30 抗应力的超晶格相变存储单元、其制备方法与相变存储器

Publications (2)

Publication Number Publication Date
CN110571331A CN110571331A (zh) 2019-12-13
CN110571331B true CN110571331B (zh) 2021-01-01

Family

ID=68777056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910816480.1A Active CN110571331B (zh) 2019-08-30 2019-08-30 抗应力的超晶格相变存储单元、其制备方法与相变存储器

Country Status (1)

Country Link
CN (1) CN110571331B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403600B (zh) * 2020-03-27 2022-02-15 华中科技大学 一种大规模集成神经网络系统及其权重控制方法
CN112687359B (zh) * 2020-12-25 2024-02-09 华中科技大学 纳米电流通道层中绝缘绝热材料与纳米晶粒金属材料的筛选与匹配方法
CN112701221B (zh) * 2020-12-25 2022-09-13 华中科技大学 一种基于纳米电流通道的相变存储器
CN113072915B (zh) * 2021-03-24 2022-03-11 华中科技大学 基于氧掺杂的Sb2Te3相变材料、相变存储器及制备方法
FR3135161A1 (fr) * 2022-04-28 2023-11-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un matériau à changement de phase

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752497A (zh) * 2009-12-15 2010-06-23 中国科学院上海微系统与信息技术研究所 低功耗高稳定性的相变存储单元及制备方法
WO2010101055A1 (ja) * 2009-03-04 2010-09-10 独立行政法人産業技術総合研究所 固体メモリ
CN102376877A (zh) * 2010-08-05 2012-03-14 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN109935685A (zh) * 2019-01-31 2019-06-25 华中科技大学 一种调控材料中空位缺陷的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302295A1 (en) * 2003-08-25 2009-12-10 Peter Schwartz Structures & Methods for Combining Carbon Nanotube Array and Organic Materials as a Variable Gap Interposer for Removing Heat from Solid-State Devices
SG185902A1 (en) * 2011-05-19 2012-12-28 Agency Science Tech & Res A phase-change memory and a method of programming the same
KR20140115798A (ko) * 2013-03-22 2014-10-01 인텔렉추얼디스커버리 주식회사 상변화 메모리 소자 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101055A1 (ja) * 2009-03-04 2010-09-10 独立行政法人産業技術総合研究所 固体メモリ
JP2010206017A (ja) * 2009-03-04 2010-09-16 National Institute Of Advanced Industrial Science & Technology 固体メモリ
CN101752497A (zh) * 2009-12-15 2010-06-23 中国科学院上海微系统与信息技术研究所 低功耗高稳定性的相变存储单元及制备方法
CN102376877A (zh) * 2010-08-05 2012-03-14 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN109935685A (zh) * 2019-01-31 2019-06-25 华中科技大学 一种调控材料中空位缺陷的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Superlattice-like GeTe/Sb thin film for ultra-high speed phase change memory applications";Yifeng Hu et al.;《JOURNAL OF NON-CRYSTALLINE SOLIDS》;20161207;第457卷;141-144 *
"纳米尺度相变存储器小型化研究进展";周亚玲 等;《微纳电子技术》;20151215;第52卷(第12期);749-756 *

Also Published As

Publication number Publication date
CN110571331A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN110571331B (zh) 抗应力的超晶格相变存储单元、其制备方法与相变存储器
US8212231B2 (en) Resistive memory device with an air gap
US9748421B2 (en) Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
JP2011508980A5 (zh)
CN110556476A (zh) 二维材料改良的超晶格相变薄膜、相变存储器及制备方法
TW201800602A (zh) 含氮之相關電子材料元件之製造
CN107039236B (zh) 形成纳米结构的方法、半导体器件制造方法和半导体器件
JP2011520249A (ja) 不揮発性メモリに使用されるカーボンナノチューブ膜をエッチングする方法
JP2011508979A (ja) 底部導体の上に形成された選択的に製造されたカーボンナノチューブ可逆抵抗切替素子を使用するメモリセルおよびそれを製造する方法
JP2011102231A (ja) 触媒合金を利用したグラフェンの製造方法
JP2012121786A (ja) グラフェン構造物及びその製造方法
KR20130058407A (ko) 그래핀 볼 구조체 및 그 제조방법
JP2007036256A (ja) 金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置
WO2015180135A1 (en) Heat dissipation structure and synthesizing method thereof
CN110931635A (zh) 低密度变化的超晶格相变薄膜、相变存储器及其制备方法
KR101924687B1 (ko) 반도체 소자 및 이의 제조 방법
KR101094658B1 (ko) 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자
CN102011089B (zh) 制备纳米晶电阻转换材料的方法
CN101901869A (zh) 基于石墨烯氧化物的电阻型存储器的制备方法
KR20140085113A (ko) 그래핀 전사 방법 및 이를 이용한 소자의 제조방법
CN110534645A (zh) 一种阈值电压可调的三端超晶格存算一体器及其制备方法
CN113078260B (zh) 一种基于二维电子气的互补型忆阻器及其制备方法
US9595401B1 (en) Method of fabricating graphene nano-mesh
KR101984696B1 (ko) 나노와이어-그래핀 구조체, 이를 포함한 소자 및 그 제조 방법
JP6158016B2 (ja) クロスポイント型メモリおよび作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant