CN113078260B - 一种基于二维电子气的互补型忆阻器及其制备方法 - Google Patents
一种基于二维电子气的互补型忆阻器及其制备方法 Download PDFInfo
- Publication number
- CN113078260B CN113078260B CN202110245476.1A CN202110245476A CN113078260B CN 113078260 B CN113078260 B CN 113078260B CN 202110245476 A CN202110245476 A CN 202110245476A CN 113078260 B CN113078260 B CN 113078260B
- Authority
- CN
- China
- Prior art keywords
- layer
- heterojunction
- electron gas
- dimensional electron
- memristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005533 two-dimensional electron gas Effects 0.000 title claims abstract description 43
- 230000000295 complement effect Effects 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 230000008859 change Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 230000035772 mutation Effects 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 238000002207 thermal evaporation Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 230000033001 locomotion Effects 0.000 claims description 3
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910010413 TiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000000233 ultraviolet lithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于二维电子气的互补型忆阻器及其制备方法，属于集成微电子器件技术领域。本发明通过对上下电极进行改进，利用异质结产生的二维电子气作为电极，由于二维电子气的局域传导特性，导致器件上下双极性忆阻器导电丝定向生长，从而可以提高互补型忆阻器的高低阻态和操作电压(Set和Reset电压)的一致性。由于该互补型忆阻器结构阻变开关层采用的是突变异质结一部分，所以器件本身电阻很大，这导致器件操作电流小，具有低功耗的特征。
Description
技术领域
本发明属于集成微电子器件技术领域，更具体地，涉及一种基于二维电子气的互补型忆阻器及其制备方法。
背景技术
随着数码电子产品的不断普及，非易失存储器在现代人的生活中逐渐成为不可或缺的一部分。因而，对数据进行有效的采集、存储以及处理提出了更高的要求，打破传统存储器固有的缺陷和尺寸极限是现代存储器研究的焦点。忆阻器具有速度快、高密度存储和低功耗的特点，被认为是取代现有传统存储器的有力竞争者之一。忆阻器结构简单，在器件小型化上具有巨大的优势，集成上可以采用高集成度的十字交叉阵列结构。虽然可以实现超高密度存储，但是单元阵列之间存在着严重的串扰电流。
为了解决十字交叉结构中阵列之间的串扰问题，互补型忆阻器结构被看作是有效的途径之一。互补型忆阻器与传统忆阻器相比，通常采用两个双极性忆阻器背靠背串联成一个存储单元，因此其基本构成是一个五层的结构。在外加电压激励下，互补型忆阻器可以在高低阻态之间的转变获得四个状态。在初始态时，因为组成两个双极性的电阻都处于高阻态，整个器件必然处于高阻态。当施加一个合适的外加电压，使得其中一个双极性忆阻器转变为低阻态另一个处于高阻态，特别的，当互补型忆阻器上面一个双极性忆阻器呈低阻，而下面的双极性忆阻器呈高阻时定义为“1”态，反之则定义为“0”态。当施加合适的激励电压使得两个双极性忆阻器都呈现低阻时，定义为“ON”态。由于器件的“1”和“0”态都呈现高阻态，所以在十字交叉阵列中可以抑制读取过程中的串扰电流。
此外，由于互补忆阻器没有附加其他的整流器件，因此其在理论上仍然可以达到最小单元面积，保持高密度存储。虽然互补型忆阻器有这样的优点，但是还存在着一些问题，比如互补忆阻器的操作电流过大，因此会产生很大的功耗，此外，互补忆阻器的高低阻和操作电压(Set和Reset电压)一致性比较差。这是因为单个忆阻器本身的一致性就比较差，串联后放大了这种缺陷。因此，如何提高互补型忆阻器的性能具有很重要的意义。
发明内容
针对现有技术的缺陷和改进需求，本发明的目的在于提供一种基于二维电子气的互补型忆阻器及其制备方法，其利用异质结产生的二维电子气作为电极，将部分异质结作为阻变开关层，使得导电丝生长具有导向性，最终能提高互补型忆阻器的性能。
为实现上述目的，本发明提供了一种基于二维电子气的互补型忆阻器，利用半导体突变异质结界面产生的二维电子气作为上、下电极，异质结的一部分作为阻变开关层。
进一步的，其为五层对称通孔结构，分别为第一层、第二层、隔离层、第三层和第四层，其中，第一层和第二层相互贴合形成第一突变异质结界面，第一层和第二层相互贴合形成的突变异质结界面产生的二维电子气作为下电极，隔离层用于隔离上、下电极，第三层和第四层相互贴合形成的第二突变异质结界面产生的二维电子气作为上电极，隔离层设置有通孔，通孔内设置有中间电极。
进一步的，上、下电极关于隔离层对称，且第一层和第四层的材料相同、厚度相同，第二层和第三层的材料相同、厚度相同。
进一步的，半导体突变异质结为氧化物异质结。
进一步的，氧化物异质结中第一层选用的材料和第二层选用的材料均可从以下材料中进行选取：二元氧化物、三元氧化物、二元氧化物或三元氧化物对应的掺杂氧化物，且第一层材料和第二层材料满足形成突变异质结的条件。
进一步的，氧化物异质结中第一层选用的材料和第二层选用的材料均可从以下材料中进行选取：TiO2、FeSrO4、Al2O3、HfO2和Ta2O5。
进一步的，氧化物异质结的厚度为10nm～20nm。
进一步的，所述隔离层材质为SiO2。
进一步的，所述中间电极的材质为Cu、Ag、Cu的合金化合物或Ag的合金化合物，厚度为20nm～100nm。
按照本发明的第二个方面，还提供一种制备如上所述忆阻器的方法，其包括如下步骤：
(1)采用原子层沉积法、磁控溅射法、热蒸发法中的一种或者多种方法在衬底上制备第一突变异质结，以第一突变异质结界面产生的二维电子气作为下电极，
(2)在第一突变异质结上制备隔离层，在隔离层中刻蚀获得通孔，
(3)在通孔中制备中间电极，
(4)在隔离层上采用原子层沉积法、磁控溅射法、热蒸发法中的一种或者多种方法制备第二突变异质结，以第二突变异质结界面产生的二维电子气作为上电极。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
由于上下电极采用的都为突变异质结产生的二维电子气，由于电子运动局域在一定的方向上，从而导致导电丝的生长具有导向性，导致器件高低阻态和操作电压(Set和Reset电压)的一致性得到提高。由于上下双极性忆阻器阻变开关层皆为异质结的一部分，从而使得器件整体电阻有一定的提升，这相当于外接串联电阻的作用，因此可以降低操作电流，减小器件功耗，在一定程度上也起到了保护作用。总体而言，本发明的忆阻器由于在结构和电极上的创新，获得了更好的综合性能。
附图说明
图1是本发明实施例中在衬底上制备热生长SiO2层的结构示意图；
图2是本发明实施例中在衬底上制备生长异质结的示意图，其中，其制备的为TiO2层；
图3是本发明实施例中在在衬底上制备生长异质结的示意图，其中，其制备的为Al2O3层；
图4是本发明实施例中在生长好的异质结衬底上制备隔离层的示意图，其中，隔离层为SiO2绝缘层；
图5是本发明实施例中在隔离层中刻蚀获得通孔的示意图；
图6是本发明实施例中在通孔中制备获得中间电极的结构示意图，其中，中间电极为Cu；
图7是本发明实施例中在图6制备获得的中间样品上制备生长异质结的示意图，其中，其制备的为Al2O3层；
图8是本发明实施例中在图7制备获得的中间样品上制备生长异质结的示意图，其中，其制备的为TiO2层。
其中，相同的附图标记自始至终表示相同的结构和元件，具体的：
1-Si衬底，2-热生长SiO2层，3-第一异质结中的TiO2层，4-第一异质结中的Al2O3层，5-隔离层SiO2层，6-中间电极Cu，7-第二异质结中的Al2O3层，8-第二异质结中的TiO2层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在场效应晶体管中，利用异质结产生的二维电子气，可实现超高速、超高频的特性。在突变异质结界面处，由于导带底能量突变，在界面附近出现“尖峰”和“凹口”，即分别对应电子的势垒和势阱。当势阱深度足够大时，电子只能在势阱中沿着平面运动，从而局限了电子的运动。在忆阻器中，由于导电丝的通断导致的器件在高低阻态之间转变，若能控制导电丝的生长，则可以有效的提高开关一致性。因此，若在互补型忆阻器中结合异质结界面产生的二维电子气，可以在一定程度上控制导电丝的生长，降低导电丝生长的随机性，提高器件的开关一致性。而且，由于二维电子气的电阻较大，又可降低操作电流，对器件起到一定的保护作用。基于以上设计构思，开发设计了本发明中的基于二维电子气的互补型忆阻器。本发明中忆阻器是基于氧化物界面产生二维电子气作为忆阻器电极的，结构设计上，其是一种限制导电丝随机生长的互补型忆阻器。
本发明提供了一种基于二维电子气的互补型忆阻器，利用半导体突变异质结界面产生的二维电子气作为上、下电极，异质结的一部分作为阻变开关层。该忆阻器为五层对称通孔结构，分别为第一层、第二层、隔离层、第三层和第四层，其中，第一层和第二层相互贴合形成突变异质结界面，第一层和第二层相互贴合形成的第一突变异质结界面产生的二维电子气作为下电极，隔离层用于隔离上、下电极，第三层和第四层相互贴合形成的第二突变异质结界面产生的二维电子气作为上电极，隔离层设置有通孔，通孔内设置有中间电极。上、下电极关于隔离层对称，且第一层和第四层的材料相同、厚度相同，第二层和第三层的材料相同、厚度相同。
在本发明的一个实施例中，半导体突变异质结为氧化物异质结。氧化物异质结中第一层选用的材料和第二层选用的材料均可从以下材料中进行选取：二元氧化物、三元氧化物、二元氧化物或三元氧化物对应的掺杂氧化物，且第一层材料和第二层材料满足形成突变异质结的条件。作为优选的，氧化物异质结中第一层选用的材料和第二层选用的材料均可从以下材料中进行选取：TiO2、FeSrO4、Al2O3、HfO2和Ta2O5。氧化物异质结的厚度为10nm～20nm。
在本发明的又一个实施例中，隔离层材质为SiO2。所述中间电极的材质为铜，厚度为20nm～100nm。
本发明还提供一种制备如上所述忆阻器的方法，其包括如下步骤：
(1)采用原子层沉积法、磁控溅射法、热蒸发法中的一种或者多种方法在衬底上制备第一突变异质结，以第一突变异质结界面产生的二维电子气作为下电极，
(2)在第一突变异质结上制备隔离层，在隔离层中刻蚀获得通孔，
(3)在通孔中制备中间电极，
(4)在隔离层上采用原子层沉积法、磁控溅射法、热蒸发法中的一种或者多种方法制备第二突变异质结，以第二突变异质结界面产生的二维电子气作为上电极。
本发明中，利用半导体突变异质结界面产生的二维电子气作为上下电极，异质结部分作为阻变开关层，构成对称的互补型忆阻器。在传统互补型忆阻器中，上下电极通常用良导体构成。与传统互补型忆阻器相比，利用异质结界面产生的二维电子气作为电极，由于二维电子气的局域传导特性，导致器件上下双极性忆阻器导电丝定向生长，从而可以提高互补型忆阻器的高低阻态和操作电压(set和reset电压)的一致性。由于该互补型忆阻器结构阻变开关层采用的是突变异质结一部分，所以器件本身电阻很大，这导致器件操作电流小，具有低功耗特征。
为了更详细的说明本发明方法，下面结合具体的实施例进一步说明。
实施例1
本实验例中制备的忆阻器单元结构选用通孔结构，所选用的异质结材料选用常规的能构成半导体突变异质结材料。在本实例中，选用TiO2和Al2O3的异质结，厚度分别为15nm和5nm。具体实施方法如下：
(1)图1是本发明实施例中在衬底上制备热生长SiO2层的结构示意图，如图1所示，选取厚度为500um、晶相为(100)的硅片1，该硅片表面通过热生长的方法形成了1um厚的SiO2薄膜层2。将硅片切成1×1cm大小放入盛有适量丙酮的烧杯中，超声清洗10分钟，功率为40W。清洗完后转移至盛有无水乙醇的烧杯中，再次超声清洗10分钟，最后利用去离子水冲洗硅片表面的无水乙醇，并用氮气枪吹干。
(2)图2是本发明实施例中在衬底上制备生长异质结的示意图，其中，其制备的为TiO2层，如图2所示，取步骤(1)中洗净的硅片作为衬底，在衬底上利用原子层沉积法(ALD)生长异质结。先生长15nm的TiO2层3，温度为250℃，源为TTIP(Ti{OCH(CH3)2}4)和H2O，其中TTIP源温度设为70℃。
(3)图3是本发明实施例中在在衬底上制备生长异质结的示意图，其中，其制备的为Al2O3层，如图3所示，在步骤(2)后继续生长5nm的Al2O3层4，温度也设定为250℃，源为TMA(Al(CH3)3)和水。
(4)图4是本发明实施例中在生长好的异质结衬底上制备隔离层的示意图，其中，隔离层为SiO2绝缘层，如图4所示，取步骤(3)中生长好的异质结衬底，在其表面利用PECVD的方法生长一层SiO2绝缘层5，厚度为50nm，作为隔离层。
(5)图5是本发明实施例中在隔离层中刻蚀获得通孔的示意图，如图5所示，利用紫外光刻在步骤(4)的样品上光刻制备图形，其中，光刻工艺步骤分别为：匀胶、前烘、前曝、后烘、后爆、显影；然后再用ICP刻蚀，形成通孔，其贯穿SiO2层5，与Al2O3层4接触。通孔直径为1um。然后将样品放入适量丙酮的烧杯中，浸泡半个小时。清洗完后转移至盛有无水乙醇的烧杯中，再次浸泡十分钟，最后利用去离子水冲洗硅片表面的无水乙醇，并用氮气枪吹干。
(6)利用光刻对步骤(5)获得的样品上进行二次光刻，其光刻工艺同上。
(7)图6是本发明实施例中在通孔中制备获得中间电极的结构示意图，如图6所示，利用磁控溅射对步骤(6)获得的样品生长50nm的Cu层6，溅射靶采用Cu，直流溅射。
(8)将步骤(7)获得的样品进行剥离，具体操作为：先放置盛有适量丙酮的烧杯中静置30分钟，然后再放入盛有适量的无水乙醇中静置10分钟，最后用去离子水洗净表面的有机物，并用氮气吹干。
(9)图7是本发明实施例中在图6制备获得的中间样品上制备生长异质结的示意图，如图7所示，利用ALD对步骤(8)获得的样品生长5nm的Al2O3层7，方法同步骤(3)。
(9)图8是本发明实施例中在图7制备获得的中间样品上制备生长异质结的示意图，如图8所示，利用ALD对步骤(9)获得的样品生长15nm的TiO2层8，方法同步骤(2)。
在第一异质结中的TiO2层3与第二异质结中的Al2O3层4的界面、在第二异质结中的Al2O3层7与第二异质结中的TiO2层8界面均施加电信号实现阻变开关操作。与传统的互补型忆阻器相比，由于第一异质结中的TiO2层3与第二异质结中的Al2O3层4的界面、第二异质结中的Al2O3层7与第二异质结中的TiO2层8界面之间产生二维电子气，将电子局限在一定的区域，因此导电丝生长具有方向性，反映在高低阻态和操作电压上(Set和Reset电压)具有很好的一致性。同时，由于第一异质结中的TiO2层3与第二异质结中的Al2O3层4的界面、第二异质结中的Al2O3层7与第二异质结中的TiO2层8界面之间产生二维电子气的电阻比较大，因此可以起到串联电阻的作用，降低操作电流，对器件起到保护作用和降低功耗的作用。因此基于二维电子气的互补型忆阻器具有更优异的性能。
本发明中，氧化物异质结中第一层选用的材料和第二层选用的材料均可从以下材料中进行选取：二元氧化物、三元氧化物、二元氧化物或三元氧化物对应的掺杂氧化物，且第一层材料和第二层材料满足形成突变异质结的条件，满足形成突变异质结的条件是指异质结界面的物理厚度在若干个原子层内。氧化物异质结的厚度为10nm～20nm，即为氧化物异质结中第一层厚度和第二层厚度之和为10nm～20nm，这样设置的巧妙之处在于使得界面产生的二维电子气更好地引导金属导电丝生长，器件一致性提高更加明显。中间电极的材质为Cu、Ag、Cu的合金化合物或Ag的合金化合物，其作用是为了形成金属导电丝。中间电极的厚度为20nm～100nm，这样的厚度设计，其原因是因为太薄不利于器件形成金属导电丝，太厚就增大了器件的体积，不利于器件的集成。
本发明所述的基于二维电子气的互补型忆阻器制备工艺与现有的CMOS工艺兼容，操作简单。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种基于二维电子气的互补型忆阻器，其特征在于，利用半导体突变异质结界面产生的二维电子气作为上、下电极，异质结的一部分作为阻变开关层，电子运动局域在一定的方向上，从而导致导电丝的生长具有导向性，使得器件高低阻态和操作电压的一致性得到提高，上下双极性忆阻器阻变开关层皆为异质结的一部分，从而使得器件整体电阻提升，
其为五层对称通孔结构，分别为第一层、第二层、隔离层、第三层和第四层，其中，第一层和第二层相互贴合形成第一突变异质结界面，第一层和第二层相互贴合形成的突变异质结界面产生的二维电子气作为下电极，隔离层用于隔离上、下电极，第三层和第四层相互贴合形成的第二突变异质结界面产生的二维电子气作为上电极，隔离层设置有通孔，通孔内设置有中间电极，
上、下电极关于隔离层对称，且第一层和第四层的材料相同、厚度相同，第二层和第三层的材料相同、厚度相同，
所述隔离层材质为SiO2，所述中间电极的材质为Cu、Ag、Cu的合金化合物或Ag的合金化合物，厚度为20nm～100nm。
2.如权利要求1所述的一种基于二维电子气的互补型忆阻器，其特征在于，半导体突变异质结为氧化物异质结。
3.如权利要求2所述的一种基于二维电子气的互补型忆阻器，其特征在于，氧化物异质结中第一层选用的材料和第二层选用的材料均可从以下材料中进行选取：二元氧化物、三元氧化物、二元氧化物或三元氧化物对应的掺杂氧化物，且第一层材料和第二层材料满足形成突变异质结的条件。
4.如权利要求3所述的一种基于二维电子气的互补型忆阻器，其特征在于，氧化物异质结中第一层选用的材料和第二层选用的材料均可从以下材料中进行选取：TiO2、FeSrO4、Al2O3、HfO2和Ta2O5。
5.如权利要求4所述的一种基于二维电子气的互补型忆阻器，其特征在于，氧化物异质结的厚度为10nm～20nm。
6.制备如权利要求1-5之一所述忆阻器的方法，其特征在于，其包括如下步骤：
(1)采用原子层沉积法、磁控溅射法、热蒸发法中的一种或者多种方法在衬底上制备第一突变异质结，以第一突变异质结界面产生的二维电子气作为下电极，
(2)在第一突变异质结上制备隔离层，在隔离层中刻蚀获得通孔，
(3)在通孔中制备中间电极，
(4)在隔离层上采用原子层沉积法、磁控溅射法、热蒸发法中的一种或者多种方法制备第二突变异质结，以第二突变异质结界面产生的二维电子气作为上电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245476.1A CN113078260B (zh) | 2021-03-05 | 2021-03-05 | 一种基于二维电子气的互补型忆阻器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245476.1A CN113078260B (zh) | 2021-03-05 | 2021-03-05 | 一种基于二维电子气的互补型忆阻器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078260A CN113078260A (zh) | 2021-07-06 |
| CN113078260B true CN113078260B (zh) | 2023-04-18 |
Family
ID=76612072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110245476.1A Active CN113078260B (zh) | 2021-03-05 | 2021-03-05 | 一种基于二维电子气的互补型忆阻器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078260B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113793899B (zh) * | 2021-08-20 | 2023-07-04 | 华中科技大学 | 一种基于调控导电丝生长的选择器性能优化方法及应用 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110101983A (ko) * | 2010-03-10 | 2011-09-16 | 삼성전자주식회사 | 바이폴라 메모리셀 및 이를 포함하는 메모리소자 |
| KR101450093B1 (ko) * | 2013-10-22 | 2014-10-15 | 한국과학기술연구원 | 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법 |
| CN106299111B (zh) * | 2015-06-23 | 2019-02-05 | 北京有色金属研究总院 | 一种免电激活互补阻变存储器及其制备方法 |
| CN108847443B (zh) * | 2018-06-06 | 2020-08-11 | 华南师范大学 | 一种互补型阻变存储器及其制备方法 |
-
2021
- 2021-03-05 CN CN202110245476.1A patent/CN113078260B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113078260A (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110518117B (zh) | 一种二维材料异质结的忆阻器及其制备方法 | |
| CN100550462C (zh) | 具有l型电极的电阻式随机存取存储器单元 | |
| US8158963B2 (en) | Programmable resistive RAM and manufacturing method | |
| CN100562985C (zh) | 制造存储单元的自对准空洞及底电极的方法 | |
| CN101097989B (zh) | 具有存储材料绝缘的存储单元及其制造方法 | |
| CN101419940B (zh) | 制造存储单元组合的方法与存储单元组合 | |
| CN100524610C (zh) | 用于在集成电路上制造窄结构的方法 | |
| US7932101B2 (en) | Thermally contained/insulated phase change memory device and method | |
| CN100544016C (zh) | 具有绝热衬垫的薄膜保险丝相变化单元及其制造方法 | |
| CN101083298B (zh) | 具有缩减活性面积及接触面积的电阻式随机存取存储单元 | |
| CN111029459B (zh) | 一种界面型原子忆阻器及其制备方法 | |
| US20070015348A1 (en) | Crosspoint resistor memory device with back-to-back Schottky diodes | |
| CN101013738A (zh) | 相变化存储器的垂直侧壁有效引脚结构及其制造方法 | |
| CN101958399B (zh) | 相变存储装置及其制造方法 | |
| US8445887B2 (en) | Nonvolatile programmable switch device using phase-change memory device and method of manufacturing the same | |
| TW201203639A (en) | A memory cell that includes a sidewall collar for pillar isolation and methods of forming the same | |
| TW201042731A (en) | Buried silicide structure and method for making | |
| TW200810086A (en) | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride | |
| TW201244075A (en) | Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory | |
| WO2012126186A1 (zh) | 一种阻变存储器及其制备方法 | |
| CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
| CN101257086A (zh) | 具有环形顶终端底电极的存储装置及其制作方法 | |
| CN113078260B (zh) | 一种基于二维电子气的互补型忆阻器及其制备方法 | |
| CN113078262B (zh) | 一种具有类超晶格材料功能层的忆阻器及其制备方法 | |
| TW201015713A (en) | Dielectric-sandwiched pillar memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |