DE102006004412B3 - Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen - Google Patents

Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen Download PDF

Info

Publication number
DE102006004412B3
DE102006004412B3 DE102006004412A DE102006004412A DE102006004412B3 DE 102006004412 B3 DE102006004412 B3 DE 102006004412B3 DE 102006004412 A DE102006004412 A DE 102006004412A DE 102006004412 A DE102006004412 A DE 102006004412A DE 102006004412 B3 DE102006004412 B3 DE 102006004412B3
Authority
DE
Germany
Prior art keywords
etch stop
contact
stop layer
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006004412A
Other languages
English (en)
Inventor
Carsten Peters
Heike Salze
Ralf Richter
Matthias Schaller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovative Foundry Technologies Bv Nl
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006004412A priority Critical patent/DE102006004412B3/de
Priority to US11/538,111 priority patent/US7416973B2/en
Application granted granted Critical
Publication of DE102006004412B3 publication Critical patent/DE102006004412B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durch Bereitstellen einer zusätzlichen Ätzstoppschicht auf Siliziumdioxidbasis kann ein entsprechender Ätzprozess zur Herstellung von Kontaktöffnungen für die direkte Verbindung von Polysiliziumleitungen und aktiven Gebieten in einer äußerst zuverlässigen Weise gesteuert werden. In einem weiteren Aspekt wird die Ätzselektivität der Kontaktstruktur mittels der Modifizierung des Ätzverhaltens des freiliegenden Bereichs der Kontaktätzstoppschicht erhöht.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiterfertigung und betrifft insbesondere die Herstellung einer Verbindungsstruktur mit einem Kontaktpfropfen zur direkten Verbindung einer Gateleitung mit einem Drain/Source-Gebiet eines Transistors.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente, etwa moderne integrierte Schaltungen enthalten typischerweise eine große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände, und dergleichen, die für gewöhnlich in einer im Wesentlichen ebenen Konfiguration auf einem geeigneten Substrat ausgebildet sind, das darauf eine kristalline Halbleiterschicht aufweist. Auf Grund der großen Anzahl an Schaltungselementen und der erforderlichen komplexen Anordnung moderner integrierter Schaltungen können die elektrischen Verbindungen der einzelnen Schaltungselemente im Allgemeinen nicht in der gleichen Ebene verwirklicht werden, in der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche „Verdrahtungs"-Schichten erforderlich, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen metallenthaltende Leitungen, die die elektrische Verbindung innerhalb der Ebene herstellen, und enthalten ferner mehrere Zwischenebenenverbindungen, die auch als „Kontaktdurchführung" bezeichnet werden, die mit einem geeigneten Metall gefüllt sind und die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten herstellen.
  • Um die Verbindung der Schaltungselemente mit den Metallisierungsschichten einzurichten, wird eine geeignete vertikale Kontaktstruktur vorgesehen, die ein entsprechendes Kontaktgebiet eines Schaltungselements, etwa eine Gateelektrode und die Drain/Source-Gebiete der Transistoren, mit einer entsprechenden Metallleitung in der ersten Metallisierungsschicht verbindet. Die Kontaktpfropfen und Gebiete der Kontaktstruktur werden in einem Zwischenschichtdielektrikumsmaterial hergestellt, das die Schaltungselemente umgibt und passiviert. In einigen Schaltungskonfigurationen kann eine Verbindung einzelner Bereiche eines Schaltungselements mit anderen einzelnen Bereichen des gleichen oder anderer Schaltungselemente, etwa eine Verbindung von einer Gateelektrode oder einer Polysiliziumleitung zu einem aktiven Halbleitergebiet, etwa einem Drain/Source-Gebiet mittels der Kontaktstruktur auf der Grundlage entsprechender Kontaktgebiete eingerichtet werden. Ein Beispiel in dieser Hinsicht ist das Verdrahtungsschema gewisser Speicherbauelemente, in denen entsprechende Kontaktgräben, die häufig als CAREC-Kontakte bezeichnet werden, die Gateelektrode oder Polysiliziumleitungen mit einem Drain/Source-Gebiet verbinden.
  • Während der Herstellung entsprechender Kontaktgebiete, die direkt mit einzelnen Kontaktgebieten von Schaltungselementen verbunden sind, können jedoch eine Reihe von Problemen auftreten, insbesondere bei sehr modernen Halbleiterbauelementen mit kritischen Strukturgrößen von 100 nm und weniger. Mit Bezug zu den 1a bis 1d wird ein typischer Prozessablauf zur Herstellung entsprechender Kontaktgebiete zur direkten Verbindung von Polysiliziumleitungen oder Gateelektroden mit entsprechenden aktiven Halbleitergebieten, d. h. Drain/Source-Gebieten, nunmehr detaillierter beschrieben, um die darin auftretenden Probleme deutlicher darzustellen.
  • 1a zeigt schematisch ein Halbleiterbauelement 100, das eine beliebige geeignete Schaltung repräsentieren kann, in der ein direktes Kontaktgebiet, ein sogenannter CAREC-Kontakt, gebildet wird, um benachbarte Schaltungsgebiete zu verbinden. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das ein beliebiges geeignetes Substrat repräsentieren kann, etwa ein Siliziumvollsubstrat, ein SOI- (Silizium-auf-Isolator-) Substrat, und dergleichen. Das Substrat 101 weist darauf ausgebildet eine im Wesentlichen kristalline Halbleiterschicht 102 auf, auf und in der entsprechende Schaltungselemente ausgebildet sind, wovon eines als Element 120 bezeichnet ist. Eine Grabenisolation 103 ist in der Halbleiterschicht 102 gebildet, um damit ein aktives Halbleitergebiet 111 zu definieren, das als ein dotiertes Halbleitergebiet zu verstehen ist, in welchem zumindest ein Bereich im Wesentlichen in der gleichen Weise wie ein Draingebiet oder ein Sourcegebiet eines Feldeffekttransistor des Bauelements 100 ausgebildet ist. Folglich kann das aktive Gebiet 111 implantierte Bereiche 107, 107e aufweisen, die der Einfachheit halber als Drain/Source-Gebiete 107 mit entsprechenden Erweiterungsgebieten 107e bezeichnet werden. Des weiteren umfasst das Bauelement 100 eine Polysiliziumleitung 104, die über dem aktiven Gebiet 111 ausgebildet ist und die durch eine Isolationsschicht 104 getrennt sein kann, wobei die Polysiliziumleitung 104 im Wesentlichen entsprechend den Entwurfskriterien aufgebaut ist, die auch für die Herstellung von Gateelektrodenstrukturen in dem Bauelement angewendet werden. An Seitenwänden der Polysiliziumleitung 104 sind entsprechende Seitenwandabstandshalter 106 ausgebildet, die typischerweise aus Siliziumnitrid aufgebaut sind. Entsprechende Metallsilizidgebiete 108 können auf der Oberseite der Polysiliziumleitung 104 und in dem Drain/Source-Gebiet 107 gebildet sein, und eine Kontaktätzstoppschicht 109, die typischerweise aus Siliziumnitrid aufgebaut ist, kann auf dem aktiven Gebiet 111 und der Polysiliziumleitung 104 einschließlich der Seitenwandabstandshalter 106 gebildet sein. Schließlich ist ein dielektrisches Zwischenschichtmaterial 110 über dem Schaltungselement 120 ausgebildet, das durch die Polysiliziumleitung 104 und das aktive Gebiet 111 repräsentiert ist, um damit das Schaltungselement 120 einzuschließen und zu passivieren.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Die Isolationsschicht 105 und die Polysiliziumleitung 104 werden auf der Grundlage gut etablierter Oxidations-, Abscheide-, Photolithographie- und Ätzverfahren hergestellt, wobei laterale Abmessungen der Polysiliziumleitung 104 entsprechend den Bauteilerfordernissen ausgebildet werden, wobei in modernen Bauelementen die laterale Abmessung ungefähr 100 nm oder deutlich weniger betragen kann. Danach werden die Seitenwandabstandshalter 106 durch gut etablierte Abscheide- und anisotrope Ätzverfahren hergestellt, wobei vor und nach der Herstellung des Seitenwandabstandshalters 106, der aus mehreren Abstandselementen aufgebaut sein kann, geeignete Implantationsprozesse ausgeführt werden, um das Source/Drain-Gebiet 107 mit dem Erweiterungsgebiet 107e zu bilden. Danach werden die Metallsilizidgebiete 108 beispielsweise durch Abscheiden eines geeigneten hochschmelzenden Metalls und dem Ingangsetzen eines Silizidierungsprozesses auf der Grundlage einer geeigneten Wärmebehandlung hergestellt. Nach dem Entfernen von überschüssigem Material wird die Kontaktätzstoppschicht 109 auf der Grundlage gut etablierter plasmaunterstützter CVD (chemische Dampfabscheide-) Verfahren hergestellt, woran sich das Abscheiden des dielektrischen Zwischenschichtmaterials 110 anschließt, das typischerweise aus Siliziumdioxid aufgebaut ist. Nach einem Einebnungsprozess, etwa einem CMP-Prozess, und dergleichen, um eine im Wesentlichen ebene Oberfläche des dielektrischen Zwischenschichtmaterials 110 bereitzustellen, wird ein geeigneter Photolithographieprozess auf der Grundlage einer entsprechenden Photolithographiemaske ausgeführt, um eine Lackmaske (nicht gezeigt) zu bilden, die entsprechende Öffnungen aufweist, die jeweiligen Kontaktöffnungen entsprechen, die über der Polysiliziumleitung 104 und dem Drain/Source-Gebiet 107 zu bilden sind, um damit eine direkte elektrische Verbindung dazwischen zu schaffen. Auf der Grundlage einer entsprechenden Lackmaske wird ein anisotroper Ätzprozess ausgeführt, der dann in und auf der Kontaktätzstoppschicht 109 auf Grund der hohen Ätzselektivität des entsprechenden Ätzrezepts dem Ätzen durch das Siliziumdioxidmaterial der Schicht 110 angehalten wird. Nachfolgend wird ein weiterer Ätzschritt ausgeführt, um die Kontaktätzstoppschicht 109 zu öffnen, um damit einen Kontakt zu der Polysiliziumleitung 104, d. h. zu dem entsprechenden darauf ausgebildeten Metallsilizidgebiet 108, und zu dem Drain/Source-Gebiet 107, d. h. zu dem entsprechenden darauf ausgebildeten Metallsilizidgebiet 108, herzustellen. Während des entsprechenden Ätzprozesses können die Seitenwandabstandshalter 106 zumindest an der Seite des Drain/Source-Gebiets 107 ebenso vollständig entfernt werden, da die Kontaktätzstoppschicht 109 und die Abstandshalter 106 aus dem gleichen Material aufgebaut sind und ein gewisses Maß an Überätzung erforderlich ist, um in zuverlässiger Weise die entsprechenden Metallsilizidgebiete 108 freizulegen. Folglich kann während dieser Überätzzeit die Ätzfront nach dem Entfernen des Seitenwandabstandshalters 106 auch das Erweiterungsgebiet 107e angreifen, so dass die Ätzfront in das Erweiterungsgebiet 107e zu einem gewissen Grade eindringen kann, wodurch möglicherweise ein Kurzschluss zu dem verbleibenden aktiven Gebiet 111 erzeugt wird, oder die Wahrscheinlichkeit für erhöhte Leckströme der sich ergebenden elektrischen Verbindung entsteht.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach dem Ende der oben beschriebenen Prozesssequenz. Des weiteren umfasst das Halbleiterbauelement 100 ein Kontaktgebiet 112, das mit einem leitenden Material, etwa Wolfram, gefüllt, ist, wobei an Seitenwandbereichen 112s und an Unterseitenbereichen 112b ein leitendes Barrierenmaterial, etwa Titan und dergleichen, vorgesehen sein kann. Da das Kontaktgebiet 112 mit den entsprechenden Metallsilizidgebieten 108 der Polysiliziumleitung 104 und des Drain/Source-Gebiets 107 verbunden ist, wird eine direkte elektrische Verbindung zwischen diesen beiden Bauteilbereichen erreicht. Wie zuvor angegeben ist, kann der Ätzprozess zur Herstellung einer entsprechenden Kontaktöffnung in dem dielektrischen Zwischenschichtmaterial 110 und der Kontaktätzstoppschicht 109 eine Vertiefung 113 in dem Erweiterungsgebiet 107e geschaffen haben, die sich in das aktive Gebiet 111 unter dem Erweiterungsgebiet erstrecken kann, das auch als Potentialtopf- bzw. Wannengebiet bezeichnet wird, wodurch möglicherweise ein Kurzschluss oder zumindest ein Stromweg für erhöhte Leckströme geschaffen werden kann. Nachfolgend wird das Kontaktgebiet 112 auf der Grundlage gut etablierter Rezepte hergestellt, die beispielsweise das Abscheiden der Barrieren schicht 114 gemäß gut etablierter CVD-, PVD- (physikalische Dampfabscheide-) Techniken enthalten, woran sich eine geeignete Einfülltechnik anschließt, etwa CVD auf der Grundlage geeigneter Vorstufenmaterialien. Danach wird überschüssiges Material der Barrierenschicht und des leitenden Materials, das das Kontaktgebiet 112 bildet, entfernt und eine weitere Passivierungsschicht kann abgeschieden werden.
  • Folglich kann das konventionelle Verfahren zu erhöhten Leckströmen oder sogar Kurzschlüssen zwischen Bereichen 113 des aktiven Gebiets 111, das invers dotiert ist in Bezug auf die Drain/Source-Gebiete 107 und die Erweiterungsgebiete 107e, führen, wodurch das Verhalten des Bauelements 100 deutlich negativ beeinflusst wird.
  • Die Patentschrift US 6 479 873 B1 offenbart einen selbst ausrichtenden Kontakt, der eine Gateelektrode mit einem Source/Draingebiet verbindet. Auf der Gateelektrode kann eine SiN-Schutzschicht 7 gebildet sein. Der Kontakt wird in einer dielektrischen Schicht gebildet, die auf einem Schichtstapel gebildet ist, der eine nicht dotierte Silikatglasschicht und eine darauf gebildete SiN-Ätzstoppschicht aufweist. Beim Ätzen des Kontaktloches kann sowohl die SiN-Ätzstoppschicht als auch die SiN-Schutzschicht als Ätzstopp dienen. Die Funktion der Silikatglasschicht ist nicht spezifiziert.
  • Die Patentschrift US 6 483 153 B1 bezieht sich auf die Herstellung lokaler Verbindungsleitungen, die eine Gateelektrode und ein Source/Draingebiet verbinden und in einer dielektrischen Zwischenschicht gebildet sind. Zum Ätzen eines Grabens für die Verbindungsleitungen in der Zwischenschicht werden übereinander angeordnete Ätzstoppschichten aus SiON und Polysilizium eingesetzt.
  • Die Patentschrift US 5 940 735 offenbart einen Kontakt, der Gate- mit Source- oder Drainanschlüssen elektrisch verbindet. Beim Ätzen der Kontaktöffnung wird eine zuvor abgeschiedene dielektrische Barrierenschicht, die auch als Ätzschutz fungieren kann, entfernt. Vor dem Abscheiden der Barrierenschicht kann ferner eine Wasserstoffgetterschicht, z. B. aus dotiertem Silikatglas, gebildet werden, die ebenfalls im Kontaktbereich wieder entfernt wird.
  • Die Patentschrift US 4 844 776 bezieht sich auf Kontakte, die auf einer TiN-Schicht gebildet werden, wobei die TiN-Schicht auch als Ätzstopp dienen kann. Entsprechend strukturiert, kann die TiN-Schicht auch als lokale Verbindungsleitung, die Source- und Drainanschiüsse von verschiedenen Transistoren verbinden kann, fungieren.
  • Angesichts der zuvor beschriebenen Situation besteht dennoch ein Bedarf für eine verbesserte Technik, die die Herstellung von Kontaktgebieten zur direkten Verbindung von Kontaktgebieten an Schaltungselementen innerhalb der Kontaktstruktur ermöglicht, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder deren Auswirkungen zumindest reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die die Herstellung von Kontaktstrukturen mit direkten Verbindungen zwischen benachbarten Gebieten von Schaltungselementen, etwa CAREC-Kontakte, ermöglicht, wobei eine erhöhte Zuverlässigkeit im Hinblick auf die mechanische Integrität sowie in Bezug auf Kurzschlüsse und Leckströme erreicht werden kann, während ein hohes Maß an Kompatibilität mit dem konventionellen Prozessablauf, wie er zuvor beschrieben ist, beibehalten wird. Zu diesem Zweck wird eine zusätzliche Ätzstoppschicht auf der Grundlage von Siliziumoxid selektiv auf einem Schaltungselement gebildet, um damit die Ätzselektivität während des Ätzprozesses zur Herstellung entsprechender Kontaktöffnungen in dem dielektrischen Zwischenschichtmaterial und in der Kontaktätzstoppschicht zu erhöhen. In einem weiteren Lösungsansatz wird die Ätzrate der Kontaktätzstoppschicht vor dem Strukturieren der Kontaktätzstoppschicht modifiziert, um die Wahrscheinlichkeit des Erzeugens von Ätzschäden in dem aktiven Halbleitergebiet zu verringern.
  • Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren gemäß den Ansprüchen 1 und 5 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements während der Herstellung eines Kontaktgebiets für die direkte Verbindung einer Polysiliziumleitung und eines Drain/Source-Gebiets während diverser Fertigungsphasen gemäß konventioneller Verfahren zeigen, die zu einer erhöhten Wahrscheinlichkeit für Leckströme oder Kurzschlüsse führen;
  • 2a bis 2c schematisch Querschnittsansichten eines Halbleiterbauelements mit einem Schaltungselement und einem Kontaktgebiet für eine direkte Verbindung gewisser Kontaktgebiete der Schaltungselemente während diverser Fertigungsphasen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen, in denen eine zusätzliche Ätzstoppschicht auf Siliziumdioxidbasis vor dem Abscheiden des dielektrischen Zwischenschichtmaterials gebildet wird; und
  • 3a bis 3d schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung eines Kontaktbereichs zeigen, wobei die Ätzrate der Kontaktätzstoppschicht vor dem Strukturieren der Kontaktätzstoppschicht gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung modifiziert wird.
  • Detaillierte Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung und die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik für die Herstellung von Kontaktgebieten, d. h. metallgefüllten Gebieten innerhalb einer dielektrischen Zwischenschicht für das elektrische Verbinden entsprechender Kontaktgebiete von Schaltungselementen, etwa von Feldeffekttransistoren, Polysiliziumleitungen, aktiven Gebieten und dergleichen in direkter Weise, d. h. ohne einen elektrischen Kontakt über die erste Metallisierungsschicht, wobei eine erhöhte Zuverlässigkeit während der Herstellung einer entsprechenden Kontaktöffnung in einigen anschaulichen Ausführungsformen auf Grund des Vorsehens einer zusätzlichen Ätzstoppschicht auf der Grundlage von Siliziumdioxid erreicht wird, um damit einen nachteiligen Ätzangriff auf freiliegende Siliziumbereiche während der Kontaktöffnungsätzung zu reduzieren. In anderen anschaulichen Ausführungsformen kann ein unerwünschter Abtrag von Material der Abstandshalter reduziert werden, indem die Ätzrate der Kontaktätzstoppschicht vor deren Entfernung modifiziert wird. Die vorliegende Erfindung ist äußerst vorteilhaft im Zusammenhang mit modernen integrierten Schaltungen mit Transistorelementen mit einer Gatelänge von 100 nm und deutlich weniger, da derartige Elemente äußerst eng gesetzte Prozessgrenzen im Hinblick auf die Tiefe der PN-Übergänge und dergleichen aufweisen, wodurch die Gefahr für Leckströme und Kurzschlüsse deutlich ansteigt, wie dies zuvor erläutert ist. Es sollte jedoch beachtet werden, dass die vorliegende Erfindung auch auf weniger kritische Anwendungen angewendet werden kann und die Erfindung sollte nicht auf spezielle Bauteilabmessungen eingeschränkt werden, sofern derartige Einschränkungen nicht explizit in der folgenden detaillierten Beschreibung sowie in den angefügten Patentansprüchen angegeben sind.
  • Mit Bezug zu den 2a bis 2c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • In 2a umfasst ein Halbleiterbauelement 200 ein Substrat 201 mit einer darüber ausgebildeten Halbleiterschicht 202, in und auf der ein Schaltungselement 220 gebildet ist. Das Schaltungselement 220 kann eine Leitung 204, in einigen anschaulichen Ausführungsformen in Form einer Gateelektrode, aufweisen, die von der Halbleiterschicht 202 durch eine Isolierschicht 205, etwa eine Gateisolationsschicht, getrennt ist. Ferner können entsprechende Abstandshalter 206 an Seitenwänden der Leitung 204 gebildet sein. Aktive Gebiete, etwa Drain/Source-Gebiete 207, die entsprechende Erweiterungsgebiete 207e bei modernen Feldeffekttransistoren enthalten können, sind in der Halbleiterschicht 202 ausgebildet. Das Schaltungselement 220 kann in den aktiven Gebieten oder Drain/Source-Gebieten 207 und in der Leitung oder Gateelektrode 204 Metallsilizidgebiete 208 aufweisen. Anders als bei konventionellen Bauelementen ist eine Ätzstoppschicht 221 über dem Schaltungselement 220 ausgebildet, an die sich eine Kontaktätzstoppschicht 209 anschließt. In einer Ausführungsform ist die Ätzstoppschicht 221 über dem gesamten Bauelement 200 gebildet, wodurch auch andere Schaltungselemente (nicht gezeigt) abgedeckt werden, während in anderen Ausführungsformen die Schicht 221 selektiv in einem Bereich des Bauelements 200 gebildet ist, in welchem das Schaltungselement 220 angeordnet ist, während andere Schaltungselemente, etwa Transistorelemente mit hoher Schaltgeschwindigkeit, nicht von der Schicht 221 bedeckt sind. Beispielsweise kann in einigen Anwendungen eine Kontaktätzstoppschicht, etwa die Schicht 209, mit einer hohen intrinsischen Verspannung vorgesehen sein, um damit die Ladungsträgerbeweglichkeit in den entsprechenden Transistoren zu modifizieren. Somit kann es im Hinblick auf eine hohe Effizienz beim Übertragen der Ver spannung in das entsprechende Kanalgebiet vorteilhaft sein, die zusätzlich Atzstoppschicht in diesen Transistoren wegzulassen, während die Schaltungselemente der gleichen Art wie das Schaltungselement selektiv die zusätzliche Ätzstoppschicht 221 erhalten.
  • Die Ätzstoppschicht 221 kann aus einem beliebigen geeigneten Material auf Siliziumdioxidbasis hergestellt werden, das eine hohe Ätzselektivität in Bezug auf die Kontaktätzstoppschicht 209 aufweist, die in einer anschaulichen Ausführungsform aus Siliziumnitrid aufgebaut ist, wodurch ein hohes Maß an Prozesskompatibilität mit dem konventionellen Prozessablauf erreicht wird, wie er zuvor mit Bezug zu 1a und 1b beschrieben ist.
  • Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann gemäß gut etablierter Rezepte hergestellt werden, wobei ähnliche Prozesse verwendet werden können, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. Jedoch wird ein zusätzlicher Abscheideschritt nach Vollendung des Schaltungselements 220 ausgeführt, d. h. nach der Herstellung der Metallsilizidgebiete 208 in der Leitung 204 und in den aktiven Gebieten 207, wobei der Seitenwandabstandshalter 209 als eine Reaktionsmaske dient. Das Abscheiden der Ätzstoppschicht 221 kann auf der Grundlage etablierter Abscheideverfahren, etwa plasmaunterstützter CVD, und dergleichen bewerkstelligt werden. Wie zuvor beschrieben ist, wird in einigen anschaulichen Ausführungsformen die Schicht 221 so gebildet, dass diese das Schaltungselement 220 bedeckt, während andere Schaltungselemente (nicht gezeigt), etwa moderne Transistorbauelemente, die in Logikbereichen des Bauelements 200 vorgesehen sind, wenn beispielsweise eine moderne CPU betrachtet wird, freigelegt sind. Dazu kann die Schicht 221 nach dem Abscheiden selektiv mittels einer geeigneten Lackmaske auf der Grundlage gut etablierter Ätzrezepte entfernt werden. In anderen Ausführungsformen wird eine Lackmaske vor der Abscheidung gebildet, und der nachfolgende Abscheideprozess wird auf der Grundlage von Prozessparametern ausgeführt, die mit den Eigenschaften der Lackmaske verträglich sind. Nach dem Abscheiden wird die Lackmaske, die von dem siliziumbasierten Material bedeckt ist, entfernt, wobei das Schaltungselement 220 durch die Schicht 221 abgedeckt bleibt.
  • Nach dem Abscheiden der Schicht 221 wird die Kontaktätzstoppschicht 209 auf der Grundlage gut etablierter Abscheideverfahren, etwa plasmaunterstützter CVD, und dergleichen gebildet. In einigen anschaulichen Ausführungsformen wird die Kontaktätzstoppschicht 209 mit einer hohen intrinsischen Verspannung gebildet, die in der Reihe von ungefähr beispielsweise 1,5 GPa kompressiver Verspannung bis ungefähr 1,5 GPa Zugspannung oder höher liegen kann. Eine entsprechende hohe intrinsische Verspannung kann durch geeignetes Einstellen der Abscheideparameterwerte während eines plasmaunterstützten Abscheideprozesses in Bezug auf beispielsweise Druck, Temperatur, Ausmaß an Ionenbeschuss, und dergleichen erreicht werden.
  • 2b zeigt schematisch das Halbleiterbauelement 200 nach dem Ende der zuvor beschriebenen Prozesssequenz und in einem weiter fortgeschrittenen Herstellungsstadium. Hier umfasst das Bauelement 200 eine Kontaktöffnung 217 in einem dielektrischen Zwischenschichtmaterial 211, wobei auch die Kontaktätzstoppschicht 209 bereits geöffnet ist.
  • Die Öffnung 217 kann auf der Grundlage anisotroper Ätzprozesse hergestellt werden, wie sie zuvor mit Bezug zu dem Prozessablauf beschrieben sind. Auf Grund der hohen Ätzselektivität der Ätzstoppschicht 211 in Bezug auf die Kontaktätzstoppschicht 209 wird das Schaltungselement 220 im Gegensatz zum konventionellen Verfahren zuverlässig während des entsprechenden Ätzprozesses geschützt. Nachfolgend wird das Bauelement 200 einem weiteren Ätzprozess 224 zum Entfernen eines freiliegenden Bereichs der Ätzstoppschicht 221 unterzogen. Dazu können gut etablierte nasschemische Ätzrezepte oder Trockenätzrezepte ausgeführt werden, wie sie für Materialien auf Basis von Siliziumdioxid gut bekannt sind. Nach dem Entfernen des. freiliegenden Bereichs der Ätzstoppschicht 221 und optionalen Reinigungsprozessen kann die weitere Bearbeitung auf der Grundlage eines gut etablierten Prozesses fortgesetzt werden, der die Abscheidung eines Barrierenmaterials und das Einfüllen Kontaktmetalls beinhaltet.
  • 2c zeigt schematisch das Halbleiterbauelement 200 mit einem Kontaktgebiet 212 mit einer Barrierenschicht 214 und einem geeigneten Metall, etwa Wolfram. Folglich wird auf Grund des Vorsehens der Ätzstoppschicht 221 eine direkte elektrische Verbindung von der Leitung 204 zu dem aktiven Halbleitergebiet 207 geschaffen, ohne dass im Wesentlichen eine Gefahr der Ausbildung elektrischer Kurzschlüsse oder der Schaffung elektrischer Verbindungswege für erhöhte Leckströme besteht.
  • Somit wird eine verbesserte Technik bereitgestellt, die die Herstellung von Kontaktgebieten, etwa sogenannter CAREC-Kontakte, ermöglicht, die eine direkte elektrische Verbindung von Kontaktgebieten von Schaltungselementen innerhalb eines dielektrischen Zwischenschichtmaterials ohne Kontakt zu der ersten Metallisierungsschicht ergeben. Auf Grund des Vorsehens der zusätzlichen Ätzstoppschicht kann ein unerwünschter Materialabtrag von den Seitenwandabstandshaltern 206 unterdrückt werden, wodurch die Wahrscheinlichkeit für das Erzeugen von Leckstromwegen reduziert wird.
  • Mit Bezug zu den 3a bis 3d werden weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei ebenso eine hohe Kompatibilität mit dem konventionellen Prozessablauf beibehalten wird, wobei dennoch eine Verringerung von Leckströmen erreicht werden kann.
  • In 3a umfasst ein Halbleiterbauelement 300 ein Substrat 301 mit einer darauf ausgebildeten Halbleiterschicht 302, in und auf der ein Schaltungselement 320 gebildet ist. Das Schaltungselement 320, das in einer anschaulichen Ausführungsform einen Feldeffekttransistor repräsentiert, umfasst eine Leitung 304, die in einigen anschaulichen Ausführungsformen in Form einer Gateelektrode vorgesehen ist, die von der Halbleiterschicht 302 durch eine Isolierschicht 305, etwa eine Gateisolationsschicht, getrennt ist. Des weiteren sind entsprechende Abstandshalter 306 an den Seitenwänden der Leitung 304 gebildet. Aktive Gebiete, etwa Drain/Source-Gebiete 307, die entsprechende Erweiterungsgebiete 307e bei modernen Feldeffekttransistoren aufweisen können, sind in der Halbleiterschicht 302 ausgebildet. Das Schaltungselement 320 kann in den aktiven Gebieten oder Drain/Source-Gebieten 307 und in der Leitung oder Gateelektrode 304 Metallsilizidgebiete 308 aufweisen. Eine Kontaktätzstoppschicht 309 ist über dem Schaltungselement 320 gebildet und in einer anschaulichen Ausführungsform ist die Schicht 309 auf den Metallsilizidgebieten 308 angeordnet. Wie zuvor beschrieben ist, kann in Abhängigkeit von den Bauteilerfordernissen in einigen Ausführungsformen die Kontaktätzstoppschicht 309 mit einer hohen intrinsischen Verspannung vorgesehen sein, wodurch die Ladungsträgerbeweglichkeit in den entsprechenden Transistoren modifiziert wird. Somit kann es im Hinblick auf eine effiziente Übertragung der Verspannung in das entsprechende Kanalgebiet vorteilhaft sein, die Kontaktätzstoppschicht direkt auf dem Schaltungselement 320 zu bilden. Ein dielektrisches Zwi schenschichtmaterial 311 ist auf der Kontaktätzstoppschicht 309 ausgebildet und umfasst eine Kontaktöffnung 317, um das aktive Gebiet 307 und die Leitung 304 zu verbinden.
  • Das Halbleiterbauelement 300, wie es in 3a gezeigt ist, kann gemäß gut etablierter Prozessverfahren hergestellt werden, wie sie auch im Zusammenhang mit den Bauelementen 100 und 200 beschrieben sind, wobei jedoch die zusätzliche Ätzstoppschicht 221 (siehe 2a bis 2c) weggelassen werden kann.
  • 3b zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium, wobei das Bauelement 300 einer Behandlung 324 zum Modifizieren des Ätzverhaltens eines freiliegenden Bereichs 309a der Kontaktätzstoppschicht 309 unterzogen wird. Somit kann der freiliegende Bereich 309a eine deutlich höhere Ätzrate im Hinblick auf einen spezifizierten Ätzprozess aufweisen, der nachfolgend auszuführen ist, um den Bereich 309a für die Herstellung eines entsprechenden Kontaktgebiets zu entfernen. In einigen anschaulichen Ausführungsformen können die Kontaktätzstoppschicht 309 und die Seitenwandabstandshalter 306 aus ähnlichen Materialien, etwa Siliziumnitrid, und dergleichen aufgebaut sein, wobei in konventionellen Verfahren diese Komponenten eine ähnliche Ätzrate im Hinblick auf einen Ätzprozess zum Öffnen einer Kontaktätzstoppschicht aufweisen, wie dies zuvor beschrieben ist. Auf Grund der Behandlung 324 zeigt jedoch der Bereich 309a die höhere Ätzrate, wobei die modifizierte Ätzrate in einer selbstjustierten Weise erzeugt wird, ohne dass im Wesentlichen andere Eigenschaften des Bauelements 300 beeinflusst werden. Die Behandlung 324 umfasst in einer anschaulichen Ausführungsform einen Ionenbeschuss, um die Struktur des Bereichs 309a zu modifizieren, wodurch eine erhöhte Anzahl an Diffusionswegen für die nachfolgende Ätzumgebung geschaffen wird. In einer anschaulichen Ausführungsform wird der Ionenbeschuss durch Verwendung inerter Ionen, etwa Xenon, oder andere Edelgasionen ausgeführt. Die Ionen können mittels eines Ionenimplantationsprozesses unter Anwendung standardmäßiger Implantationsanlagen bereitgestellt werden, wobei geeignete Prozessparameterwerte auf der Grundlage von Simulation und/oder Experimenten ermittelt werden können. Beispielsweise kann eine Implantationsenergie für Xenon-Ionen in der Reihe von einigen keV bis mehreren hundert keV eingesetzt werden, um die Ionen in einer geeigneten Tiefe anzuordnen, ohne dass damit im Wesentlichen unerwünscht die Metallsilizidgebiete 308 beeinflusst werden. Somit kann durch Auswählen einer geeigneten Implantationsenergie mit einer Dosis, etwa 1013 bis 1016 pro cm2, die Struktur des Bereichs 309a effizient modifiziert werden, wobei tieferliegende Gebiete, etwa die Abstandshalter 306 im Wesentlichen nicht beeinflusst werden. Während der Behandlung 324 dient das dielektrische Zwischenschichtmaterial 311 als eine Maske, so dass der Prozess 324 selbstjustierend ist.
  • 3c zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, ist das Bauelement 300 einem Ätzprozess 325 zum Abtragen des Bereichs 309a unterzogen, wobei der Prozess 325 auf der Grundlage etablierter Rezepte ausgeführt werden kann, wie dies zuvor beschrieben ist. Während des Prozesses 325 besitzt der modifizierte Bereich 309a eine höhere Ätzrate im Vergleich zu dem Abstandshalter 306, selbst wenn der Abstandshalter 306 und die Schicht 309 anfänglich im Wesentlichen aus dem gleichen Material hergestellt sind. Folglich kann der Bereich 309a mit einer höheren Geschwindigkeit abgetragen werden, so dass die Metallsilizidbereiche 308 effizienter freigelegt werden, selbst wenn eine gewisse Ungleichförmigkeit über das Substrat 301 hinweg auftritt. Somit können die Metallsilizidgebiete 308 zuverlässiger in einer geringeren Ätzzeit freigelegt werden, die mittels Endpunkterkennung erfasst werden kann, während lediglich eine geringe Menge an Material des Abstandshalters 306 entfernt wird, wodurch in effizienter Weise die Gefahr zur Ausbildung von Leckstromwegen in dem Halbleiterbereich unter dem Abstandshalter 306 vermieden wird. Somit kann nach dem Endes Ätzprozesses 325 der Abstandshalter 306 in seiner Größe reduziert sein, der nunmehr als 306a bezeichnet ist, während dennoch das darunterliegende Halbleitergebiet bedeckt bleibt. Danach kann die weitere Bearbeitung auf der Grundlage etablierter Rezepte fortgesetzt werden, d. h. durch Bilden einer Barrierenschicht und das Einfüllen eines Kontaktmetalls.
  • 3d zeigt schematisch das Bauelement 300 nach dem Ende der oben beschriebenen Prozesssequenz. Somit umfasst das Bauelement ein metallgefülltes Kontaktgebiet 312, das von einer Barrierenschicht 314 eingeschlossen ist.
  • Es gilt also, das Bauelement kann mit reduzierten Leckstromwegen hergestellt werden, indem das Ätzverhalten eines Teils der Kontaktätzstoppschicht modifiziert wird, während konventionelle Prozessstrategien verwendbar sind. Die zusätzliche Behandlung kann über das gesamte Substrat hinweg ausgeführt werden, wodurch auch die Ätzrate in anderen Kontaktöffnungen verbessert wird. Somit kann die gesamte erhöhte Ätzrate Ätzungleichförmigkeiten während des Öffnens der Kontaktätzstoppschicht auf Grund der geringeren Ätzzeit reduzieren, wodurch auch die Einwirkung auf die Seitenwandabstandshalter in den Bauelementen, die CAREC-Kontakte erhalten, verringert wird, was deutlich zu einer geringen Wahrscheinlichkeit für das Schaffen von Leckstromwegen beiträgt.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung sind für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (10)

  1. Verfahren mit: selektives Bilden einer Ätzstoppschicht (221), die Siliziumdioxid umfasst, über einem Bereich eines Bauelements (200), in dem ein Schaltungselement (220) mit einer Leitung (204) und einem aktiven Halbleitergebiet (207) angeordnet ist, während andere Schaltungselemente freigelegt sind; Bilden einer Kontaktätzstoppschicht (209) auf der Ätzstoppschicht (221); Bilden eines dielektrischen Zwischenschichtmaterials (211) über dem Schaltungselement (220) und der Kontaktätzstoppschicht (209); Bilden einer Kontaktöffnung (217) in dem dielektrischen Zwischenschichtmaterial (211) mittels eines Ätzprozesses unter Anwendung der Kontaktätzstoppschicht (209) als einen Ätzstopp, wobei die Kontaktöffnung (217) die Leitung (204) und das aktive Halbleitergebiet (207) verbindet; Entfernen der Kontaktätzstoppschicht (209) in der Kontaktöffnung (207) unter Anwendung der Ätzstoppschicht (221) als einen Ätzstopp; Entfernen der Ätzstoppschicht (221) in der Kontaktöffnung (217); und Füllen der Kontaktöffnung (217) mit einem leitenden Material (212).
  2. Verfahren nach Anspruch 1, wobei die Kontaktätzstoppschicht (209) Siliziumnitrid umfasst.
  3. Verfahren nach Anspruch 2, wobei selektives Bilden der Ätzstoppschicht (221) umfasst: Abscheiden eines Ätzstoppmaterials über dem Schaltungselement, Bilden einer Maskenschicht zum Definieren einer Öffnung über dem Schaltungselement, Strukturieren des Ätzstoppmaterials auf der Grundlage der Maskenschicht und Entfernen der Maskenschicht.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Bilden mindestens eines Seitenwandabstandshalters (206) benachbart zu der Leitung (204) und Verwenden des mindestens einen Seitenwandabstandshalters zur Herstellung des aktiven Halbleitergebiets (207) durch Ionenimplantation vor dem Bilden der Ätzstoppschicht.
  5. Verfahren mit: Bilden einer Kontaktätzstoppschicht (309) über einem Schaltungselement (320), das eine Leitung (304) und ein aktives Halbleitergebiet (307) aufweist; Bilden eines dielektrischen Zwischenschichtmaterials (311) über dem Schaltungselement (320) und der Kontaktätzstoppschicht (309); Bilden einer Kontaktöffnung (317) in dem dielektrischen Zwischenschichtmaterial (311) mittels eines Ätzprozesses unter Anwendung der Kontaktätzstoppschicht (309) als einen Ätzstopp, wobei die Kontaktöffnung (317) die Leitung (304) und das aktive Halbleitergebiet (307) verbindet; Entfernen des freigelegten Bereichs der Kontaktätzstoppschicht (309) in der Kontaktöffnung (317); und Füllen der Kontaktöffnung (317) mit einem leitenden Material; dadurch gekennzeichnet, dass eine Ätzrate eines Bereichs der Kontaktätzstoppschicht (309), der in der Kontaktöffnung (317) freigelegt ist, modifiziert wird.
  6. Verfahren nach Anspruch 5, wobei der freiliegende Bereich der Kontaktätzstoppschicht durch eine Behandlung auf der Grundlage eines Ionenbeschusses (324) modifiziert wird.
  7. Verfahren nach Anspruch 6, wobei die Behandlung eine Ionenimplantation umfasst.
  8. Verfahren nach Anspruch 7, wobei die Ionenimplantation unter Anwendung einer inerten Ionengattung ausgeführt wird.
  9. Verfahren nach Anspruch 8, wobei die inerte Ionengattung Xenon-Ionen umfasst.
  10. Verfahren nach Anspruch 5, wobei das Schaltungselement (320) einen Feldeffekttransistor repräsentiert.
DE102006004412A 2006-01-31 2006-01-31 Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen Expired - Fee Related DE102006004412B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006004412A DE102006004412B3 (de) 2006-01-31 2006-01-31 Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen
US11/538,111 US7416973B2 (en) 2006-01-31 2006-10-03 Method of increasing the etch selectivity in a contact structure of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006004412A DE102006004412B3 (de) 2006-01-31 2006-01-31 Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE102006004412B3 true DE102006004412B3 (de) 2007-08-30

Family

ID=38320111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006004412A Expired - Fee Related DE102006004412B3 (de) 2006-01-31 2006-01-31 Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen

Country Status (2)

Country Link
US (1) US7416973B2 (de)
DE (1) DE102006004412B3 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004412B3 (de) * 2006-01-31 2007-08-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen
US7655984B2 (en) * 2007-06-12 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discontinuous CESL structure
US8823149B2 (en) 2012-12-11 2014-09-02 Globalfoundries Inc. Contact landing pads for a semiconductor device and methods of making same
US8956928B2 (en) 2012-11-30 2015-02-17 Globalfoundries Inc Contact structure for a semiconductor device and methods of making same
KR20140115798A (ko) * 2013-03-22 2014-10-01 인텔렉추얼디스커버리 주식회사 상변화 메모리 소자 및 이의 제조방법
US10388654B2 (en) 2018-01-11 2019-08-20 Globalfoundries Inc. Methods of forming a gate-to-source/drain contact structure
US11488857B2 (en) * 2019-10-31 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4844776A (en) * 1987-12-04 1989-07-04 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making folded extended window field effect transistor
EP0746017A2 (de) * 1995-05-29 1996-12-04 Sony Corporation Verfahren zum Herstellen eines Verbindungsloches
US5940735A (en) * 1997-08-25 1999-08-17 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorus implantation into PECVD nitride/oxynitride films
US6228761B1 (en) * 1999-10-14 2001-05-08 Advanced Micro Devices, Inc. Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6258683B1 (en) * 1999-08-19 2001-07-10 Advanced Micro Devices, Inc. Local interconnection arrangement with reduced junction leakage and method of forming same
US6479873B1 (en) * 1999-06-10 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with self-aligned contact structure
US6483153B1 (en) * 1999-10-14 2002-11-19 Advanced Micro Devices, Inc. Method to improve LDD corner control with an in-situ film for local interconnect processing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440863B1 (en) * 1998-09-04 2002-08-27 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned oxygen containing plasma etchable layer
US6395607B1 (en) * 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
DE102006004412B3 (de) * 2006-01-31 2007-08-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4844776A (en) * 1987-12-04 1989-07-04 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making folded extended window field effect transistor
EP0746017A2 (de) * 1995-05-29 1996-12-04 Sony Corporation Verfahren zum Herstellen eines Verbindungsloches
US5940735A (en) * 1997-08-25 1999-08-17 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorus implantation into PECVD nitride/oxynitride films
US6479873B1 (en) * 1999-06-10 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with self-aligned contact structure
US6258683B1 (en) * 1999-08-19 2001-07-10 Advanced Micro Devices, Inc. Local interconnection arrangement with reduced junction leakage and method of forming same
US6228761B1 (en) * 1999-10-14 2001-05-08 Advanced Micro Devices, Inc. Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6483153B1 (en) * 1999-10-14 2002-11-19 Advanced Micro Devices, Inc. Method to improve LDD corner control with an in-situ film for local interconnect processing

Also Published As

Publication number Publication date
US7416973B2 (en) 2008-08-26
US20070178685A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102010038745B4 (de) Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement
DE102010002451B4 (de) Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102006004412B3 (de) Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102014115955A1 (de) Struktur und Ausbildungsverfahren einer Demascene-Struktur
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102011004322A1 (de) Halbleiterbauelement mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE112008002270T5 (de) MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102009020348B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102020120002B4 (de) Wärmeableitung in halbleitervorrichtungen
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
DE102007063271B4 (de) Verfahren zur Herstellung eines dielektrischen Zwischenschichtmaterials mit unterschiedlichen Abtragsraten während eines CMP-Prozesses
DE102009043329B4 (de) Verspannungstechnologie in einer Kontaktebene von Halbleiterbauelementen mittels verspannter leitender Schichten und einem Isolierabstandshalter bei einem Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INNOVATIVE FOUNDRY TECHNOLOGIES B.V., NL

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US

R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee