DE102007037925B3 - Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels - Google Patents

Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels Download PDF

Info

Publication number
DE102007037925B3
DE102007037925B3 DE102007037925A DE102007037925A DE102007037925B3 DE 102007037925 B3 DE102007037925 B3 DE 102007037925B3 DE 102007037925 A DE102007037925 A DE 102007037925A DE 102007037925 A DE102007037925 A DE 102007037925A DE 102007037925 B3 DE102007037925 B3 DE 102007037925B3
Authority
DE
Germany
Prior art keywords
line contact
bit line
contact plug
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007037925A
Other languages
English (en)
Inventor
Yu-Chung Banciao Fang
Hong-Wen Lee
Kuo-Chung Sanchong Chen
Jen-Jui Bade Huang
Jing-Kae Rueifang Liou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Application granted granted Critical
Publication of DE102007037925B3 publication Critical patent/DE102007037925B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108), wobei das Verfahren umfasst: das Bereitstellen eines Substrates (100) einschließlich eines Transistors (101), der eine Gatestruktur (102) und einen Source-/Drain-Bereich (103) an beiden Seiten der Gatestruktur (102) umfasst; das Bilden einer leitfähigen Schicht (104), einer Bit-Leitung-Kontaktmaterialschicht (105) und einer Hartmaskenschicht (106); das Ausführen eines Ätzprozesses, wobei die leitfähige Schicht (104) als eine Ätzstoppschicht verwendet wird, um die Bit-Leitung-Kontaktmaterialschicht (105) und die Hartmaskenschicht (106) zu ätzen und den Bit-Leitung-Kontaktstöpsel (108) auf dem Source-/Drain-Bereich (103) zu bilden. Eine Transistorstruktur (200) umfasst eine Gatestruktur (221) und einen Source-/Drain-Bereich an beiden Seiten der Gatestruktur (221), eine leitfähige Schicht (230), die einen Teil der Gatestruktur (221) bedeckt und mit dem Source-/Drain-Bereich (222) verbunden ist, und einen Bit-Leitung-Kontaktstöpsel (240), der auf der leitfähigen Schicht (230) angeordnet und direkt damit verbunden ist.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels bzw. eines Bit-Leitung-Kontaktsteckers und einer Metall-Oxid-Hableiter-Struktur gemäß den Ansprüchen 1 und 11.
  • In einer Halbleiterfertigung erfordert ein einzelner Transistor mit einem angelegten Gate und Source- und Drain-Bereich normalerweise Kontaktstöpsel, um zwischen den Bauteilen die elektrischen Verbindungen zu bilden. In einem herkömmlichen Verfahren wird zuerst eine Bor-Phosphor-Silikat-Glas(BPSG)-Schicht auf dem Transistor gebildet, und die Positionen der Kontaktstöpsel werden dann durch eine Fotolackschicht definiert. Nachdem die BPSG-Schicht weggeätzt worden ist, wird in die Kontaktlöcher ein leitfähiges Material gefüllt, um die Herstellung des Bit-Leitung-Kontaktstöpsels abzuschließen.
  • US 6,171,954 B1 beschreibt ein Herstellungsverfahren für sich selbst ausrichtende Kontakte zwischen Gate-Elektroden. Diese Kontakte werden durch einen nacheinander aufgebrachter Polysilizium-Stöpsel und einen Metallstöpsel gebildet.
  • US 5,240,872 A zeigt ein Verfahren zur Bildung von Kontaktlöchern für eine Halbleitervorrichtung in sich selbst ausrichtender Weise. Dabei wird eine Struktur von drei Isolierungsfilmen und zwei leitenden Schichten aufgebaut.
  • US 5,527,738 A offenbart ein Verfahren zum Bilden eines Kontaktes in einer Halbleitervorrichtung, wobei ein Kontaktmaterial mit einem Gebiet eines ersten leitfähigen Films zwischen Mustern des zweiten leitfähigen Films in Kontakt ist, die von dem ersten leitfähigen Film isoliert sind und dicht beieinander liegen.
  • DE 19935852 A1 weist ein Verfahren zur Herstellung integrierter Halbleiterbauelemente aus. Dadurch, dass die Bildung der Kontakte zu den Source-/Draingebieten vorgenommen wird, wenn noch nicht alle Spacer erzeugt sind, werden in dem Speicherzellenfeld keine unnötigen Spacer erzeugt, wodurch Chipfläche eingespart wird.
  • Mit dem Trend zu schmaleren Leitungsbreiten verursacht ein unvermeidbarer Fluchtungsfehler bei dem Definieren der Kontaktstöpselpositionen versetzte bzw. nicht fluchtende Kontaktlöcher, den Ausfall der Bauteile und Schaden an der Isolierung der Gatestruktur. Daher wird ein neuartiges Verfahren benötigt, um Bit-Leitung-Kontaktstöpsel für Muster mit schmaleren Leitungsbreiten zu bilden.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels zur Verfügung zu stellen, in dem eine leitfähige Schicht als Ätzstoppschicht so gebildet wird, dass die Bit-Leitungs-Kontaktmaterialschicht direkt geätzt wird, um die Position der Kontaktstöpsel zu definieren.
  • Dies wird durch ein Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels gemäß Anspruch 1 erreicht. Die abhängigen Ansprüche beziehen sich auf entsprechende Weiterentwicklungen und Verbesserungen.
  • Wie aus der unten aufgeführten detaillierten Beschreibung deutlicher zu ersehen sein wird, umfasst das beanspruchte Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels das Bilden einer leitfähigen Schicht als eine Ätzstoppschicht, so dass das Bit-Leitung-Kontaktmaterialschicht direkt geätzt werden kann, um die Position der Kontaktstöpsel zu bestimmen.
  • Außerdem ist es Aufgabe der vorliegende Erfindung, eine Metall-Oxid-Halbleiter(MOS)-Struktur zur Verfügung zu stellen, in der die leitfähige Schicht als eine Ätzstoppschicht wie auch als eine Schutzschicht wirkt, um die Isolierung der Gatestruktur vor Beschädigung zu schützen.
  • Dies wird durch eine Metall-Oxid-Halbleiter(MOS)-Struktur gemäß Anspruch 11 erreicht. Die abhängigen Ansprüche beziehen sich auf entsprechende Weiterentwicklungen und Verbesserungen.
  • Wie aus der unten aufgeführten detaillierten Beschreibung deutlicher zu ersehen sein wird, umfasst die beanspruchte Metall-Oxid-Halbleiter(MOS)-Struktur eine leitfähige Schicht, die als eine Ätzstoppschicht wie auch als eine Schutzschicht dient, um die Isolierung der Gatestruktur vor Beschädigung zu schützen.
  • Im folgenden wird die Erfindung weiter beispielhaft dargestellt, wobei auf die begleitenden Zeichnungen Bezug genommen wird.
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Dabei zeigt/zeigen:
  • 1a bis 1f ein bevorzugtes Ausführungsbeispiel des Verfahrens zum Bilden eines Bit-Leitung-Kontaktstöpsels gemäß der vorliegenden Erfindung; und
  • 2 eine Transistorstruktur.
  • Die vorliegende Erfindung stellt ein Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels und einer MOS-Struktur zur Verfügung. Die vorliegende Erfindung bildet zuerst auf der MOS-Struktur ein leitfähiges Material als eine Ätzstoppschicht, um die Beschädigung der Isolierung der Gatestruktur aufgrund eines Fluchtungsfehlers während des nachfolgenden Ätzarbeitsschrittes zu verhindern. Außerdem wird kein Kontaktfenster gebildet, sondern stattdessen wird die Position des Kontaktstöpsels durch direktes Ätzen der Bit-Leitung-Kontaktmaterialschicht definiert. Entsprechend ist die vorliegende Erfindung für die Halbleiterfertigung kleinerer, kritischer Dimensionen geeignet.
  • 1a bis 1f stellen ein bevorzugtes Ausführungsbeispiel des Verfahrens zum Bilden eines Bit-Leitung-Kontaktstöpsels gemäß der vorliegenden Erfindung dar. Wie in 1a gezeigt, wird zuerst der Transistor 101, der eine herkömmliche Gatestruktur 102 und einen an beiden Seiten der Gatestruktur 102 angrenzenden Source-/Drain-Bereich 103 in dem Substrat 100 umfasst, auf dem Substrat 100 gebildet. Das Substrat 100 kann ein Halbleitermaterial wie Silizium (Si) umfassen. Für den Transistor 101 kann jedes geeignete Verfahren verwendet werden, um auf dem Substrat 100 gebildet zu werden.
  • Dann wird, wie in 1b gezeigt, eine leitfähige Schicht 104, eine Bit-Leitung-Kontaktmaterialschicht 105 und eine Hartmaskenschicht 106 auf dem Substrat 100 gebildet. Die leitfähige Schicht 104 umfasst vorzugsweise ein metallenes Material, wie Titannitrid, Titan oder eine Kombinationen davon, das eine Dicke von 10 bis 40 nm aufweist. Die leitfähige Schicht 104 kann durch physikalische Gasphasenabscheidung (PVD) gebildet werden. Die Bit-Leitung-Kontaktmaterialschicht 105 umfasst vorzugsweise ein metallenes Material, wie Wolfram (W), das durch chemische Gasphasenabscheidung (CVD) gebildet wird, um eine Dicke von 350 bis 500 nm aufzuweisen. Die Hartmaskenschicht 106 umfasst gewöhnlich ein Oxid, wie Siliziumoxid. Die Hartmaskenschicht 106 kann durch CVD mit einer Dicke von 500 bis 700 nm gebildet wird.
  • Später wird, wie in 1c gezeigt, ein erster Ätzprozess durchgeführt. Der Bit-Leitung-Kontaktstöpsel 108 wird durch den Fotolack (Photoresist) 107 definiert, wobei die leitfähige Schicht 104 als eine Ätzstoppschicht und die Mischung von CxFy/CHxFy als ein Ätzmittel verwendet wird, um die Hartmaskenschicht 106 zu ätzen, und die Mischung von HBr/Cl2/NF3 als ein Ätzmittel verwendet wird, um die Bit-Leitung-Kontaktmaterialschicht 105 zu ätzen, um den Bit-Leitung-Kontaktstöpsel 108 auf dem Source-/Drain-Bereich 103 zu bilden.
  • Die vorliegende Erfindung bildet zuerst das leitfähige Material 104 als eine Ätzstoppschicht auf dem Transistor 101. Dadurch wird die Isolierung der Gatestruktur selbst dann nicht beeinträchtigt, wenn während der folgenden Ätzarbeitsschritte irgendein Fluchtungsfehler bzw. Ausrichtungsfehler auftritt. Außerdem wird in der vorliegenden Erfindung kein Kontaktfenster gebildet, sondern stattdessen wird die Position des Kon taktstöpsels 108 durch direktes Ätzen der Bit-Leitung-Kontaktmaterialschicht 105 definiert. In dem herkömmlichen Verfahren zum Bilden der Kontaktfenster führen hohe Seitenverhältnisse zu problematischen Ätzprofilen, Schwierigkeiten der Qualitätssteuerung, unzureichender Kontaktfläche und Ätzrückständen. In der vorliegenden Erfindung werden jedoch keine Kontaktlöcher mit einem hohen Seitenverhältnis gebildet, da die vorliegende Erfindung die Position des Kontaktstöpsels durch direktes Ätzen der Bit-Leitung-Kontaktmaterialschicht definiert. Das Verfahren ist daher besonders für die Halbleiterfertigung kleinerer und kleinerer, kritischer Dimensionen geeignet.
  • Um nach dem ersten Ätzprozess die elektrische Verbindung zwischen dem Bit-Leitung-Kontaktstöpsel 108 und anderen Bit-Leitung-Kontaktstöpseln (nicht gezeigt) herzustellen, umfasst die vorliegende Erfindung ferner das Bilden der Oxidschutzschicht 109 mit einer Dicke von ungefähr 20 bis 30 nm, um die Seitenwände des Bit-Leitung-Kontaktstöpsels 108 zu bedecken, wie in 1d gezeigt. Der erfindungsgemäße Schritt des Bildens der Oxidschutzschicht 109 umfasst erstens das gleichmäßige Auftragen einer Oxidschicht, nach dem Ablösen der Fotolackschicht 107 durch, zum Beispiel, Veraschung. Die Oxidschicht 109 auf der leitfähigen Schicht 104 kann im erfindungsgemäßen Verfahren später durch einen Arbeitsschritt des anisotropen Trockenätzens entfernt werden, oder es kann die Oxidschutzschicht 10 9 auf dem Bit-Leitung-Kontaktstöpsel 108 bestehen bleiben, so das die erfindungsgemäße MOS Struktur entsteht. Während des Arbeitsschrittes des anisotropen Trockenätzens kann die Schulter der Hartmaske 106 durch das Ätzen abgerundet werden, wie in 1d gezeigt. Dann wird ein zweiter Ätzprozess ausgeführt, um die freiliegende, leitfähige Schicht 104 zu entfernen. Der zweite Ätzprozess ist vorzugsweise ein nasser Säureätzprozess zum selektiven Entfernen des Metalls, wie zum Beispiel die Verwendung des AMP-Ätzmittels, um die leitfähige Schicht 104 kom plett zu entfernen. Nachdem die Hartmaske 106 entfernt worden ist, wird eine dielektrische Schicht 110 gebildet, die die Gatestruktur 102 und den Bit-Leitung-Kontaktstöpsel 108 vollständig bedeckt, wie in 1e gezeigt. Vorzugsweise wird die dielektrische Schicht 110 unter Verwendung eines chemischmechanischen Planarisierungs(CMP)-Prozesses planarisiert. Die dielektrische Schicht 110 kann ein dotiertes Silikatglas, wie ein Bor-Phosphor-Silikat-Glas(BPSG), umfassen. Die Dicke der dielektrischen Schicht 110 hängt von der des Bit-Leitung-Kontaktstöpsels 108 und der gesamten Dicke der Metallschicht ab.
  • Später wird ein freiliegender bzw. ausgenommener Bereich 111 des Bit-Leitung-Kontaktstöpsels 108 durch einen Fotolack definiert, um die dielektrische Schicht 110 durch Ätzen selektiv zu entfernen, wie in 1f gezeigt. Ein geeignetes leitfähiges Material, wie Wolfram, kann den freiliegenden Bereich 111 auffüllen, um die elektrische Verbindung zwischen dem Bit-Leitung-Kontaktstöpsel 108 und anderen Bit-Leitung Kontaktstöpseln (nicht gezeigt) herzustellen.
  • 2 zeigt eine andere Transistorstruktur. Die Transistorstruktur 200 umfasst ein Substrat 210, eine Metalloxid-Halbleiter(MOS)-Struktur 220, eine metallene, leitfähige Schicht 230, einen Bit-Leitung-Kontaktstöpsel 240 und eine dielektrische Schicht 250.
  • Das Substrat 210 kann ein Halbleitermaterial wie Silizium umfassen. Um auf dem Substrat 210 gebildet zu werden, kann für die Metalloxid-Halbleiter-Struktur 220 jedes geeignete Verfahren verwendet werden.
  • Die MOS-Struktur 220 umfasst gewöhnlich eine Gatestruktur 221 und einen Source-/Drain-Bereich 222. Der Source-/Drain-Bereich 222 ist an beide Seiten der Gatestruktur 221 angrenzend in dem Substrat angeordnet.
  • Die metallene, leitfähige Schicht 230 bedeckt einen Teil der Gatestruktur 221 und erstreckt sich zu dem Source-/Drain-Bereich 222. Die metallene, leitfähige Schicht 230 kann ein metallenes Material wie Titannitrid, Titan oder eine Kombination davon mit einer Dicke von 10 bis 40 nm umfassen. Die metallene, leitfähige Schicht 230 verbindet den Source-/Drain-Bereich 222 elektrisch, und schützt auch einen Teil der Gatestruktur 221 vor Beschädigung durch Ätzen.
  • Der Bit-Leitung-Kontaktstöpsel 240 ist auf der metallenen, leitfähigen Schicht 230 angeordnet und berührt direkt die metallene, leitfähige Schicht 230. Der Bit-Leitung-Kontaktstöpsel 240 kann ein metallenes Material, wie Wolfram, als elektrische Verbindung des Source-/Drain-Bereiches 222 mit einer Dicke von 350 bis 500 nm umfassen.
  • Die dielektrische Schicht 250 füllt den Raum zwischen dem Bit-Leitung-Kontaktstöpsel 240 und einem anderen, angrenzenden Bit-Leitung-Kontaktstöpsel (nicht gezeigt) auf, um die Isolierung des Bit-Leitung-Kontaktstöpsels 240 sicherzustellen. Vorzugsweise umfasst die dielektrische Schicht 250 ein dotiertes Silikatglas, wie BPSG. Die Dicke der dielektrischen Schicht 250 hängt von der des Bit-Leitung-Kontaktstöpsels 240 ab.
    • 100
    Substrat
    101
    Transistor
    102
    Gatestruktur
    103
    Source-/Drain-Bereich
    104
    leitfähige Schicht
    105
    Bit-Leitung-Kontaktmaterialschicht
    106
    Hartmaskenschicht
    107
    Fotolack
    108
    Bit-Leitung-Kontaktstöpsel
    109
    Oxidschutzschicht
    110
    dielektrische Schicht
    111
    freiliegender Bereich
    200
    Transistorstruktur
    210
    Substrat
    220
    Metall-Oxid-Halbleiter(MOS)-Struktur
    221
    Gatestruktur
    222
    Source-/Drain-Bereich
    230
    leitfähige Schicht
    240
    Bit-Leitung-Kontaktstöpsel
    250
    dielektrische Schicht

Claims (19)

  1. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) mit den Schritten: Bereitstellen eines Substrats (100) mit einem Transistor (101), der eine Gatestruktur (102) und in dem Substrat (100) einen an beide Seiten der Gatestruktur (102) angrenzenden Source-/Drain-Bereich (103) umfasst; Ausbilden einer leitfähigen Schicht (104) auf dem Substrat (100); Ausbilden einer Bit-Leitung-Kontaktmaterialschicht (105) auf der leitfähigen Schicht (104); Ausbilden einer Hartmaskenschicht (106) auf der Bit-Leitung-Kontaktmaterialschicht (105); Verwenden der leitfähigen Schicht (104) als eine Ätzstoppschicht, um einen ersten Ätzprozess durchzuführen, um die Hartmaskenschicht (106) und die Bit-Leitung-Kontaktmaterialschicht (105) zu ätzen, um den Bit-Leitung-Kontaktstöpsel (108) auf dem Source-/Drain-Bereich (103) zu bilden; Ausbilden einer Oxidschutzschicht (109) nach dem ersten Ätzprozess, um Seitenwände des Bit-Leitung-Kontaktstöpsels (108) zu bedecken; Durchführen eines zweiten Ätzprozesses, um freiliegende Bereiche der leitfähigen Schicht (104) zu entfernen; und Entfernen der Hartmaskenschicht (106)
  2. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß Anspruch 1, dadurch gekennzeichnet, dass das Substrat (100) ein Halbleitersubstrat ist.
  3. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die leitfähige Schicht (104) aus der Gruppe ausgewählt ist, die aus Titannitrid, Titan oder einer Kombination davon besteht.
  4. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Bit-Leitung-Kontaktmaterialschicht (105) Wolfram umfasst.
  5. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine Dicke der Bit-Leitung-Kontaktmaterialschicht (105) zwischen 350 nm bis 500 nm liegt.
  6. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Hartmaskenschicht (106) Oxid umfasst.
  7. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß Anspruch 1, gekennzeichnet durch: das Ausbilden einer dielektrische Schicht (110), um die Gatestruktur (102) und den Bit-Leitung-Kontaktstöpsel (108) vollständig zu bedecken; und das selektive Entfernen der dielektrischen Schicht (110), um den Bit-Leitung-Kontaktstöpsel (108) freizulegen.
  8. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß Anspruch 7, dadurch gekennzeichnet, dass der zweite Ätzprozess ein Nassätzprozess ist.
  9. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß Anspruch 7 oder 8, dadurch gekennzeichnet, dass die dielektrische Schicht (110) dotiertes Silikatglas umfasst.
  10. Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels (108) gemäß Anspruch 7, dadurch gekennzeichnet, dass die dielektrische Schicht (110) Bor-Phosphor-Silikat-Glas umfasst.
  11. Metall-Oxid-Halbleiter-Struktur (200) (MOS) aufweisend: ein Substrat (210) einen Metall-Oxid-Halbleiter (220) auf dem Substrat (210), wobei der Metall-Oxid-Halbleiter (220) eine Gatestruktur (221) und in dem Substrat (210) einen an beide Seiten der Gatestruktur (221) angrenzenden Source-/Drain-Bereich (222) umfasst; eine metallene, leitfähige Schicht (230) auf dem Substrat (210), wobei die metallene, leitfähige Schicht (230) einen Teil der Gatestruktur (221) bedeckt und sich zu dem Source-/Drain-Bereich (222) erstreckt und mit dem Source-/Drain-Bereich (222) elektrisch verbunden ist; einen Bit-Leitung-Kontaktstöpsel (240) auf der metallenen, leitfähigen Schicht (230), wobei der Bit-Leitung-Kontaktstöpsel (240) direkt mit der metallenen, leitfähigen Schicht (230) in Kontakt ist; eine dielektrische Schicht (250) zwischen dem Bit-Leitung-Kontaktstöpsel (240) und einem anderen Bit-Leitung-Kontaktstöpsel (240); und eine Oxidschutzschicht (109), die auf einem Teil einer oberen Fläche der metallenen, leitfähigen Schicht (230) gebildet ist und die Seitenwände des Bit-Leitung-Kontaktstöpsels (108) bedeckt.
  12. MOS-Struktur (200) gemäß Anspruch 11, dadurch gekennzeichnet, dass das Substrat (210) ein Halbleitersubstrat ist.
  13. MOS-Struktur (200) gemäß einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, dass die metallene, leitfähige Schicht (230) Titannitrid umfasst.
  14. MOS-Struktur (200) gemäß einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die metallene, leitfähige Schicht (230) Titan umfasst.
  15. MOS-Struktur (200) gemäß einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass der Bit-Leitung-Kontaktstöpsel (240) ein Metall umfasst.
  16. MOS-Struktur (200) gemäß Anspruch 15, dadurch gekennzeichnet, dass das Metall Wolfram ist.
  17. MOS-Struktur (200) gemäß einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die dielektrische Schicht (250) dotiertes Silikatglas umfasst.
  18. MOS-Struktur (200) gemäß Anspruch 11, dadurch gekennzeichnet, dass die dielektrische Schicht (250) Bor-Phosphor-Silikat-Glas umfasst.
  19. MOS-Struktur (200) gemäß einem der Ansprüche 11–18, dadurch gekennzeichnet, dass die Oxidschutzschicht (109) eine Dicke von ungefähr 20–30 nm aufweist.
DE102007037925A 2007-04-27 2007-08-10 Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels Active DE102007037925B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096114888A TWI355042B (en) 2007-04-27 2007-04-27 Method for forming bit-line contact plug and trans
TW096114888 2007-04-27

Publications (1)

Publication Number Publication Date
DE102007037925B3 true DE102007037925B3 (de) 2008-10-09

Family

ID=39736466

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007037925A Active DE102007037925B3 (de) 2007-04-27 2007-08-10 Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels

Country Status (4)

Country Link
US (1) US7713855B2 (de)
JP (1) JP4891864B2 (de)
DE (1) DE102007037925B3 (de)
TW (1) TWI355042B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839817B (zh) * 2012-11-23 2016-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US8987846B2 (en) 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device
US9412659B1 (en) * 2015-01-29 2016-08-09 Globalfoundries Inc. Semiconductor structure having source/drain gouging immunity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5527738A (en) * 1993-10-21 1996-06-18 Hyundai Electronics Industries Co., Ltd. Method for forming contacts in semiconductor devices
US6171954B1 (en) * 1998-06-12 2001-01-09 United Microelectronics Corp. Method of manufacturing self-aligned contact
DE19935852A1 (de) * 1999-07-29 2001-02-01 Infineon Technologies Ag Verfahren zur Herstellung integrierter Halbleiterbauelemente

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
JPS6293958A (ja) * 1985-10-21 1987-04-30 Hitachi Ltd 半導体装置
JP2720480B2 (ja) * 1988-10-20 1998-03-04 ヤマハ株式会社 多層配線形成法
KR0155886B1 (ko) * 1995-09-19 1998-10-15 김광호 고집적 dram 셀의 제조방법
JPH10173051A (ja) * 1996-12-12 1998-06-26 Sony Corp 配線形成方法
JPH10242269A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置の製造方法
US6136691A (en) 1998-05-26 2000-10-24 Taiwan Semiconductor Manufacturing Corporation In situ plasma clean for tungsten etching back
TW487910B (en) * 2000-12-18 2002-05-21 United Microelectronics Corp Manufacturing method of embedded DRAM
KR100363328B1 (ko) * 2001-01-11 2002-12-05 삼성전자 주식회사 콘택 패드를 갖는 반도체 소자의 제조방법
JP2003243621A (ja) * 2002-02-15 2003-08-29 Fujitsu Ltd 半導体装置及びその製造方法
KR100475084B1 (ko) * 2002-08-02 2005-03-10 삼성전자주식회사 Ｄｒａｍ 반도체 소자 및 그 제조방법
KR100557626B1 (ko) * 2003-12-23 2006-03-10 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5527738A (en) * 1993-10-21 1996-06-18 Hyundai Electronics Industries Co., Ltd. Method for forming contacts in semiconductor devices
US6171954B1 (en) * 1998-06-12 2001-01-09 United Microelectronics Corp. Method of manufacturing self-aligned contact
DE19935852A1 (de) * 1999-07-29 2001-02-01 Infineon Technologies Ag Verfahren zur Herstellung integrierter Halbleiterbauelemente

Also Published As

Publication number Publication date
US20080268640A1 (en) 2008-10-30
JP4891864B2 (ja) 2012-03-07
JP2008277722A (ja) 2008-11-13
US7713855B2 (en) 2010-05-11
TWI355042B (en) 2011-12-21
TW200843031A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE69737783T2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauteils
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE102010028460B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE102015120483A1 (de) Selbstausgerichteter bottom-up-gate-kontakt und top-down-source-drain-kontaktstruktur in der vormetallisierungs-dielektrikumsschicht oder zwischenlevel-dielektrikumsschicht einer integrierten schaltung
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE112006003206T5 (de) Verfahren zur Herstellung eines Kontakts in einer Halbleiteranordnung
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007052051A1 (de) Verspannungsübertragung durch sequenzielles Vorsehen eines stark verspannten Ätzstoppmaterials und eines Zwischenschichtdielektrikums in einem Kontaktschichtstapel eines Halbleiterbauelements
DE19919939B4 (de) Verfahren zur Bildung von elektrisch leitenden Leitungen in integrierten Speicherschaltungen unter Verwendung von selbstjustierenden Silicid-Sperrschichten
DE10347428B4 (de) Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich
DE102006004412B3 (de) Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen
DE102009006881B4 (de) Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
DE102004031741B4 (de) Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld

Legal Events

Date Code Title Description
8364 No opposition during term of opposition