CN109980013A - 一种FinFET及其制备方法 - Google Patents
一种FinFET及其制备方法 Download PDFInfo
- Publication number
- CN109980013A CN109980013A CN201910159884.8A CN201910159884A CN109980013A CN 109980013 A CN109980013 A CN 109980013A CN 201910159884 A CN201910159884 A CN 201910159884A CN 109980013 A CN109980013 A CN 109980013A
- Authority
- CN
- China
- Prior art keywords
- layer
- finfet
- substrate
- source
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 111
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 44
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 29
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 14
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 11
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910017083 AlN Inorganic materials 0.000 claims description 8
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910002113 barium titanate Inorganic materials 0.000 claims description 8
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 8
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 230000005621 ferroelectricity Effects 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 17
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 230000008859 change Effects 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 206010054949 Metaplasia Diseases 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- DUPIXUINLCPYLU-UHFFFAOYSA-N barium lead Chemical compound [Ba].[Pb] DUPIXUINLCPYLU-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015689 metaplastic ossification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明提供一种FinFET及制备方法，包括在硅基板中掺杂P型离子；基底刻蚀，形成相互连接的源漏凸起；在基底上表面、源、漏极凸起连接处两侧形成二氧化硅层；在横跨于源、漏极凸起连接处沉积高介电层、压电材料层、氮化钛层；对源漏凸起进行掺杂并退火；在氮化钛层上形成铁电材料层并退火；铁电材料层上沉积氮化钽层。本发明旨在基于FinFET，在栅极中引入铁电材料和压电材料，并与现有的FinFET制程进行整合，利用铁电材料的负电容效应和压电材料的电致伸缩效应来共同实现电压放大的功能。降低器件的工作电压，降低亚阈值摆幅，提高器件的开/关速度，进一步降低工作功耗，并有效地抑制短沟道效应、减小功耗、降低成本。
Description
技术领域
本发明涉及半导体器件设计制造领域，特别是涉及一种FinFET及其制备方法。
背景技术
在传统的集成电路中，很大一部分工作热量来源于器件的开-关两个状态的切换过程。在相同的工作频率下，开关速度越快，使用功耗越小。而体现这开关速度的一个重要参数是亚阈值摆幅，亚阈值摆幅数值越小，功耗越低。目前常规的场效应晶体管在室温下至少需要60mV的栅压变化才能产生一个数量级的电流变化，也即亚阈值摆幅不小于60mV/decade(一个数量级)。
目前通过对栅氧化层结构和厚度组成、通道结构和材料的调整来降低亚阈值摆幅值，从而降低器件功耗。但这些方式都无法使得亚阈值摆幅小于60mV/decade(一个数量级)。
亚阈值摆幅SS满足以下方程：
其中，为栅源电压的变化，为硅表面电势的变化，Id为源漏电流，为源漏电流变化数量级,Cins为氧化层电容，通常为正值。一般说来，SS的极限值约为60mV/decade。但为使SS小于60mV/decade，可以通过将Cs变成负值的方式来得到。
因此，提供一种新的基于负电容的超陡亚阈值摆幅的FinFET及其的制备方法成为本领域亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FinFET及其制备方法，用于解决现有技术中器件中高工作电压、高亚阈值摆幅、器件的开-关速度低以及高功耗的问题。
为实现上述目的及其他相关目的，本发明提供一种FinFET，所述FinFET至少包括：基底；位于所述基底上纵向相互连接的源、漏极凸起；分别位于所述基底上表面、所述源、漏极凸起连接处两侧的二氧化硅层；位于所述二氧化硅层上且横跨于所述源、漏极凸起连接处的栅极；所述栅极包括：由下而上依次层叠的高介电层、压电材料层、氮化钛层、铁电材料层和氮化钽层。
优选地，所述基底为P型基底。
优选地，所述高介电层包括HfO2、ZrO2、Ta2O5、TiO2中的任意一种。
优选地，所述压电材料层为电致伸缩材料，包括氮化铝/氮化镓、钛酸铅、钛酸钡、铌酸铅中的任意一种。
优选地，所述铁电材料层包括HfO2、HfAlO2、HfZrO2中的任意一种。
一种FinFET的制备方法，该方法至少包括以下步骤：步骤一、提供硅基板，在所述硅基板中掺杂P型离子，形成基底；步骤二、对所述基底刻蚀，形成纵向相互连接的源、漏极凸起；步骤三、在所述基底上表面、所述源、漏极凸起连接处的两侧形成二氧化硅层；步骤四、在所述二氧化硅层上且横跨于所述源、漏极凸起连接处依次沉积高介电层、压电材料层、氮化钛层；步骤五、对所述源、漏极凸起进行掺杂并退火；步骤六、在所述氮化钛层上形成铁电材料层并退火；步骤七、在退火后的所述铁电材料层沉积氮化钽层。
优选地，步骤三中形成所述二氧化硅层和的方法为原位氧化生长法。
优选地，步骤四中形成所述高介电层的方法为原子沉积法。
优选地，所述高介电层包括HfO2、ZrO2、Ta2O5、TiO2中的任意一种。
优选地，步骤四中形成所述压电材料层的方法为原子沉积法。
优选地，步骤四中形成所述氮化钛层的方法为物理气相沉积法或原子沉积法。
优选地，步骤四中所述压电材料层为电致伸缩材料，包括氮化铝/氮化镓、钛酸铅、钛酸钡、铌酸铅中的任意一种。
优选地，步骤六中形成所述铁电材料层的方法为原子沉积法。
优选地，步骤七中形成所述氮化钽层的方法为物理气相沉积法。
如上所述，本发明的FinFET及其制备方法，具有以下有益效果：本发明旨在基于FinFET，在栅极中引入铁电材料和压电材料，并与现有的FinFET制程进行整合，利用铁电材料的负电容效应和压电材料的电致伸缩效应来共同实现电压放大的功能。降低器件的工作电压，降低亚阈值摆幅，提高器件的开-关速度，进一步降低工作功耗，并有效地抑制短沟道效应、减小功耗、降低成本。
附图说明
图1显示为本发明的FinFET的横截面结构示意图；
图2显示为本发明的FinFET的制备方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
图1显示为本发明的FinFET的横截面结构示意图。所述FinFET在本实施例中包括：基底01；进一步地，所述基底在本实施例中为P型基底，也就是说所述P型基底的形成是通过在硅材料板中注入P型离子，从而形成如图1所示的P型基底01。
该FinFET还包括位于所述基底上纵向相互连接的源、漏极凸起02；；图1显示的是该FinFET的横截面结构示意图，因此，所述源、漏极凸起02只能在图1中看到其横截面的凸起。该FinFET还包括如图1所示的分别位于所述基底上表面、所述源、漏极凸起连接处两侧的二氧化硅层03；本发明的所述FinFET还包括位于所述二氧化硅层03上且横跨于所述源、漏极凸起02连接处的栅极；如图1所示，所述栅极在本发明中至少包括：由下而上依次层叠的高介电层04、压电材料层05、氮化钛层06、铁电材料层07和氮化钽层08。也就是说，如图1所示，在所述二氧化硅层03的上表面以及所述源、漏极凸起连接处的侧壁以及顶部是高介电层04，在所述高介电层04的外表面是压电材料层05，在所述压电材料层05的外表面是氮化钛层06，在所述氮化钛层06的外表面表面是铁电材料层07，在所述铁电材料层07的外表面是氮化钽层08，所述氮化钽层08构成所述层叠结构的顶层。所述由下而上依次层叠的高介电层、压电材料层、氮化钛层、铁电材料层和氮化钽层构成了所述FinFET的栅极，该栅极如图1所示，为形状类似鳍式的凸起结构。
进一步地，所述高介电层04材料包括HfO2、ZrO2、Ta2O5、TiO2中的任意一种。更进一步地，本实施例中的所述压电材料层05为电致伸缩材料，压电材料具有电致伸缩效应，在电场的作用下，材料产生应力被压缩，从而改变材料内部的导带结构，增强电荷密度，从而起到电压放大的作用。本实施例中所述压电材料层05包括氮化铝/氮化镓、钛酸铅、钛酸钡、铌酸铅中的任意一种。本实施例中的所述铁电材料层07具有负电容效应，在电场的作用下，材料的极化方向会发生反转，从而有着电压放大的作用。因此，本实施例优选地，所述铁电材料层07包括HfO2、HfAlO2、HfZrO2中的任意一种。
本发明通过铁电材料和压电材料的对电压的综合放大作用，可以有效地降低工作电压，同时将器件的亚阈值摆幅降低到60mV/decade以下，降低器件使用功耗。
本发明还包括所述FinFET的制备方法，参考图2，图2显示为本发明的FinFET的制备方法流程图。该方法至少包括以下步骤：
步骤一、提供硅基板，在所述硅基板中掺杂P型离子，形成基底01；也就是说所述P型基底的形成是通过在硅材料板中注入P型离子，从而形成如图1所示的P型基底01。
步骤二、对所述基底刻蚀，形成纵向相互连接的源、漏极凸起；由于图1显示的是FinFET的横截面结构示意图，因此，所述源、漏极凸起只能在图1中以截面的形式呈现。所述源漏极凸起作为FinFET的源极和漏极；
步骤三、在所述基底01上表面、所述源极漏极凸起连接处的两侧形成二氧化硅层03；本实施例中优选地，步骤三中形成所述二氧化硅层03的方法为采用原位氧化生长法的方法形成。
步骤四、在所述二氧化硅层上且横跨于所述源、漏极凸起连接处依次沉积高介电层、压电材料层、氮化钛层。也就是说，所述二氧化硅层03位于所述基底01上表面、所述源漏极凸起连接处的两侧，在所述二氧化硅层03的上表面以及横跨于所述源、漏极凸起连接处形成高介电层04，进一步地，步骤四中高介电层04包括HfO2、ZrO2、Ta2O5、TiO2中的任意一种。本实施例的制备方法中所述高介电层04优选为HfO2。更进一步地，步骤四中形成所述高介电层的方法为原子沉积法。
在所述高介电层04的上表面形成压电材料层05，本实施例中所述压电材料层05为电致伸缩材料，压电材料具有电致伸缩效应，在电场的作用下，材料产生应力被压缩，从而改变材料内部的导带结构，增强电荷密度，从而起到电压放大的作用。本发明的制备方法中，步骤四的所述压电材料层为电致伸缩材料，包括氮化铝/氮化镓、钛酸铅、钛酸钡、铌酸铅中的任意一种。本实施例的步骤四中所述压电材料层05为氮化铝/氮化镓或钛酸铅。
进一步地，步骤四中形成所述压电材料层05的方法为原子沉积法(ALD)。在所述压电材料层05的上表面形成氮化钛层06，本发明的步骤四中形成所述氮化钛层的方法为物理气相沉积法或原子沉积法。更进一步地，本实施例的步骤四中形成所述氮化钛层06的方法为物理气相沉积法。
步骤五、对所述源、漏极凸起进行掺杂并退火。也就是说，所述源、漏极凸起经过掺杂并在掺杂之后进行快速退火(RTA)之后形成所述FinFET的源极和漏极。
步骤六、在所述氮化钛层06上形成铁电材料层07并退火。也就是说，先在所述氮化钛层06的上表面形成铁电材料层07，之后对所述铁电材料层07进行快速退火。优选地该步骤中形成所述铁电材料层07的方法为原子沉积法(ALD)。本实施例中的所述铁电材料层07具有负电容效应，在电场的作用下，材料的极化方向会发生反转，从而有着电压放大的作用。因此，本实施例优选地，所述铁电材料层07为HfO2。步骤七、在退火后的所述铁电材料层上沉积氮化钽层。在所述铁电材料层07的上表面形成的氮化钽层08为顶层。该步骤中形成所述氮化钽层08的方法为物理气相沉积法。
以上制备方法通过铁电材料和压电材料对电压的综合放大作用，可以有效地降低工作电压，同时将器件的亚阈值摆幅降低到60mV/decade以下，降低器件使用功耗。
本发明还给出另一实施例关于所述FinFET的制备方法，具体包括以下步骤：
参考图2，图2显示为本发明的FinFET的制备方法流程图。该方法至少包括以下步骤：
步骤一、提供硅基板，在所述硅基板中掺杂P型离子，形成基底01；也就是说所述P型基底的形成是通过在硅材料板中注入P型离子，从而形成如图1所示的P型基底01。
步骤二、对所述基底刻蚀，形成纵向相互连接的源、漏极凸起；由于图1显示的是FinFET的横截面结构示意图，因此，所述源、漏极凸起只能在图1中以截面的形式呈现。所述源漏极凸起作为FinFET的源极和漏极；
步骤三、在所述基底01上表面、所述源极和漏极凸起连接处的两侧依次形成二氧化硅层03；本实施例中优选地，步骤三中形成所述二氧化硅层03的方法为采用原位氧化生长法的方法形成。
步骤四、在所述二氧化硅层上且横跨于所述源、漏极凸起连接处依次沉积高介电层、压电材料层、氮化钛层。也就是说，所述二氧化硅层03位于所述基底01上表面、所述源极漏极0凸起连接处的两侧，在所述二氧化硅层03的上表面以及横跨于所述源、漏极凸起连接处形成高介电层04，进一步地，步骤四中高介电层04包括HfO2、ZrO2、Ta2O5、TiO2中的任意一种。本实施例的该步骤中高介电层04为ZrO2或Ta2O5。更进一步地，步骤四中形成所述高介电层的方法为原子沉积法。
在所述高介电层04的上表面形成压电材料层05，本实施例中所述压电材料层05为电致伸缩材料，压电材料具有电致伸缩效应，在电场的作用下，材料产生应力被压缩，从而改变材料内部的导带结构，增强电荷密度，从而起到电压放大的作用。本发明的制备方法中，步骤四的所述压电材料层为电致伸缩材料，包括氮化铝/氮化镓、钛酸铅、钛酸钡、铌酸铅中的任意一种。本实施例的步骤四中所述压电材料层05为钛酸钡或铌酸铅。
进一步地，步骤四中形成所述压电材料层05的方法为原子沉积法(ALD)。在所述压电材料层05的上表面形成氮化钛层06，本发明的步骤四中形成所述氮化钛层的方法为物理气相沉积法或原子沉积法。更进一步地，本实施例的步骤四中形成所述氮化钛层06的方法为原子沉积法(ALD)，该步骤采用原子沉积法(ALD)形成氮化钛层06使其致密度高，缺陷少，不过相比于其他沉积技术也具有工艺成本偏高，耗时长等缺点。
步骤五、对所述源、漏极凸起进行掺杂并退火。也就是说，所述源、漏极凸起经过掺杂并在掺杂之后进行快速退火(RTA)之后形成所述FinFET的源极和漏极。
步骤六、在所述氮化钛层06上形成铁电材料层07并退火。也就是说，先在所述氮化钛层06的上表面形成铁电材料层07，之后对所述铁电材料层07进行快速退火。优选地该步骤中形成所述铁电材料层07的方法为原子沉积法(ALD)。本实施例中的所述铁电材料层07具有负电容效应，在电场的作用下，材料的极化方向会发生反转，从而有着电压放大的作用。本实施例优选地，所述铁电材料层07为HfAlO2或HfZrO2。
步骤七、在退火后的所述铁电材料层上沉积氮化钽层。在所述铁电材料层07的上表面形成氮化钽层08，所述氮化钽层08为顶层。该步骤中形成所述氮化钽层08的方法为物理气相沉积法。
以上制备所述FinFET的制备方法通过铁电材料和压电材料对电压的综合放大作用，可以有效地降低工作电压，同时将器件的亚阈值摆幅降低到60mV/decade以下，降低器件使用功耗。
综上所述，本发明旨在基于FinFET，在栅极中引入铁电材料和压电材料，并与现有的FinFET制程进行整合，利用铁电材料的负电容效应和压电材料的电致伸缩效应来共同实现电压放大的功能。降低器件的工作电压，降低亚阈值摆幅，提高器件的开/关速度，进一步降低工作功耗，并有效地抑制短沟道效应、减小功耗、降低成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种FinFET，其特征在于，所述FinFET至少包括：
基底；
位于所述基底上纵向相互连接的源、漏极凸起；分别位于所述基底上表面、所述源、漏极凸起连接处两侧的二氧化硅层；
位于所述二氧化硅层上且横跨于所述源、漏极凸起连接处的栅极；所述栅极包括：由下而上依次层叠的高介电层、压电材料层、氮化钛层、铁电材料层和氮化钽层。
2.根据权利要求1所述的FinFET，其特征在于：所述基底为P型基底。
3.根据权利要求1所述的FinFET，其特征在于：所述高介电层包括HfO2、ZrO2、Ta2O5、TiO2中的任意一种。
4.根据权利要求1所述的FinFET，其特征在于：所述压电材料层为电致伸缩材料，包括氮化铝/氮化镓、钛酸铅、钛酸钡、铌酸铅中的任意一种。
5.根据权利要求1所述的FinFET，其特征在于：所述铁电材料层包括HfO2、HfAlO2、HfZrO2中的任意一种。
6.根据权利要求1所述的FinFET的制备方法，其特征在于：该方法至少包括以下步骤：
步骤一、提供硅基板，在所述硅基板中掺杂P型离子，形成基底；
步骤二、对所述基底刻蚀，形成纵向相互连接的源、漏极凸起；
步骤三、在所述基底上表面、所述源、漏极凸起连接处的两侧形成二氧化硅层；
步骤四、在所述二氧化硅层上且横跨于所述源、漏极凸起连接处依次沉积高介电层、压电材料层、氮化钛层；
步骤五、对所述源、漏极凸起进行掺杂并退火；
步骤六、在所述氮化钛层上形成铁电材料层并退火；
步骤七、在退火后的所述铁电材料层上沉积氮化钽层。
7.根据权利要求7所述的FinFET的制备方法，其特征在于：步骤三中形成所述二氧化硅层的方法为原位氧化生长法。
8.根据权利要求7所述的FinFET的制备方法，其特征在于：步骤四中形成所述高介电层的方法为原子沉积法。
9.根据权利要求7所述的FinFET的制备方法，其特征在于：所述高介电层包括HfO2、ZrO2、Ta2O5、TiO2中的任意一种。
10.根据权利要求7所述的FinFET的制备方法，其特征在于：步骤四中形成所述压电材料层的方法为原子沉积法。
11.根据权利要求7所述的FinFET的制备方法，其特征在于：步骤四中形成所述氮化钛层的方法为物理气相沉积法或原子沉积法。
12.根据权利要求7所述的FinFET的制备方法，其特征在于：步骤四中所述压电材料层为电致伸缩材料，包括氮化铝/氮化镓、钛酸铅、钛酸钡、铌酸铅中的任意一种。
13.根据权利要求7所述的FinFET的制备方法，其特征在于：步骤六中形成所述铁电材料层的方法为原子沉积法。
14.根据权利要求7所述的FinFET的制备方法，其特征在于：步骤七中形成所述氮化钽层的方法为物理气相沉积法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910159884.8A CN109980013A (zh) | 2019-03-04 | 2019-03-04 | 一种FinFET及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910159884.8A CN109980013A (zh) | 2019-03-04 | 2019-03-04 | 一种FinFET及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109980013A true CN109980013A (zh) | 2019-07-05 |
Family
ID=67077803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910159884.8A Pending CN109980013A (zh) | 2019-03-04 | 2019-03-04 | 一种FinFET及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109980013A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916782A (zh) * | 2010-08-12 | 2010-12-15 | 复旦大学 | 使用铁电材料的凹陷沟道型晶体管及其制造方法 |
| US20110241091A1 (en) * | 2010-04-02 | 2011-10-06 | International Business Machines Corporation | Controlling ferroelectricity in dielectric films by process induced uniaxial strain |
| CN102403234A (zh) * | 2011-12-13 | 2012-04-04 | 复旦大学 | 利用自对准技术制备具有高k金属栅的鳍形场效应晶体管的方法 |
| CN103094326A (zh) * | 2011-11-05 | 2013-05-08 | 中国科学院微电子研究所 | 半导体器件 |
| CN106057873A (zh) * | 2015-04-14 | 2016-10-26 | 财团法人交大思源基金会 | 半导体元件 |
| TWI611515B (zh) * | 2016-11-15 | 2018-01-11 | National Taiwan Normal University | 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法 |
| CN107611033A (zh) * | 2017-08-25 | 2018-01-19 | 深圳大学 | 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法 |
| US20180374962A1 (en) * | 2017-06-22 | 2018-12-27 | The Penn State Research Foundation | Two-dimensional electrostrictive field effect transistor (2d-efet) |
| CN109244132A (zh) * | 2017-12-19 | 2019-01-18 | 北京纳米能源与系统研究所 | 基于磁致压电势的晶体管和磁传感器 |
-
2019
- 2019-03-04 CN CN201910159884.8A patent/CN109980013A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110241091A1 (en) * | 2010-04-02 | 2011-10-06 | International Business Machines Corporation | Controlling ferroelectricity in dielectric films by process induced uniaxial strain |
| CN101916782A (zh) * | 2010-08-12 | 2010-12-15 | 复旦大学 | 使用铁电材料的凹陷沟道型晶体管及其制造方法 |
| CN103094326A (zh) * | 2011-11-05 | 2013-05-08 | 中国科学院微电子研究所 | 半导体器件 |
| CN102403234A (zh) * | 2011-12-13 | 2012-04-04 | 复旦大学 | 利用自对准技术制备具有高k金属栅的鳍形场效应晶体管的方法 |
| CN106057873A (zh) * | 2015-04-14 | 2016-10-26 | 财团法人交大思源基金会 | 半导体元件 |
| TWI611515B (zh) * | 2016-11-15 | 2018-01-11 | National Taiwan Normal University | 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法 |
| US20180374962A1 (en) * | 2017-06-22 | 2018-12-27 | The Penn State Research Foundation | Two-dimensional electrostrictive field effect transistor (2d-efet) |
| CN107611033A (zh) * | 2017-08-25 | 2018-01-19 | 深圳大学 | 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法 |
| CN109244132A (zh) * | 2017-12-19 | 2019-01-18 | 北京纳米能源与系统研究所 | 基于磁致压电势的晶体管和磁传感器 |
Non-Patent Citations (4)
| Title |
|---|
| HONGJUAN WANG等: "Revised Analysis of Design Options and Minimum Subthreshold Swing in Piezoelectric FinFETs", 《IEEE ELECTRON DEVICE LETTERS》 * |
| 王飞 等: "《结构振动的主动控制》", 31 July 2016 * |
| 陈光 等: "《新材料概论》", 30 April 2013 * |
| 陈大明: "《先进陶瓷材料的注凝技术与应用》", 30 November 2011 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406805B2 (en) | Fin-FET | |
| CN104218085B (zh) | 半导体器件及其制造方法 | |
| US11701728B2 (en) | Logic switching device and method of manufacturing the same | |
| CN105322013B (zh) | 半导体元件及其形成方法 | |
| CN109244073B (zh) | 半导体器件结构及其制作方法 | |
| TWI654763B (zh) | 一種基於負電容的環閘場效電晶體及其製作方法 | |
| EP3996148A2 (en) | Semiconductor device and semiconductor apparatus including the same | |
| CN107104137A (zh) | 鳍状晶体管元件 | |
| CN103904019A (zh) | 具有v形区域的半导体器件 | |
| CN102956466B (zh) | 鳍状晶体管与其制作方法 | |
| US20240038891A1 (en) | Electronic device and method of manufacturing the same | |
| CN112349775A (zh) | 超陡亚阈值摆幅器件及其制备方法 | |
| CN110034181A (zh) | 一种铁/压电场效应管及其的制备方法 | |
| CN109980013A (zh) | 一种FinFET及其制备方法 | |
| US6911404B2 (en) | Transistor element having an anisotropic high-k gate dielectric | |
| US11069808B2 (en) | Negative capacitance field effect transistor and method for manufacturing the same | |
| CN109216192A (zh) | 半导体器件及其形成方法 | |
| JP2012080055A (ja) | 酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法 | |
| TWI584482B (zh) | 互補式金氧半場效電晶體結構、金氧半場效電晶體結構及其製作方法 | |
| TWI529803B (zh) | 半導體製程 | |
| TW201338163A (zh) | 鰭狀場效電晶體及其製程 | |
| TW201330264A (zh) | 鰭狀場效電晶體結構及其製作方法 | |
| US11257950B2 (en) | Semiconductor structure and manufacturing method for the semiconductor structure | |
| Zhang et al. | P-type negative capacitance FinFET with subthreshold characteristics and driving current improvement | |
| CN106653737A (zh) | 一种反熔丝结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190705 |
|
| RJ01 | Rejection of invention patent application after publication |