CN102403234A

CN102403234A - 利用自对准技术制备具有高k金属栅的鳍形场效应晶体管的方法

Info

Publication number: CN102403234A
Application number: CN2011104134393A
Authority: CN
Inventors: 李龙; 蒋玉龙; 茹国平; 屈新萍; 李炳宗; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2011-12-13
Filing date: 2011-12-13
Publication date: 2012-04-04
Anticipated expiration: 2031-12-13
Also published as: CN102403234B

Abstract

本发明属于微电子技术领域，具体为一种利用自对准技术制备具有高K金属栅的鳍形场效应晶体管的方法。本发明方法首先在Si片上淀积氮化硅/氧化硅/氮化硅叠层掩膜，然后在制作过程中利用氮化硅形成侧墙，实现FINFET源漏栅的电隔离，在制备过程中只采用1次关键光刻技术，利用自对准技术制备FINFET。本发明适用于业界流行的后栅工艺流程（gate-last），适合于大规模生产。

Description

利用自对准技术制备具有高K金属栅的鳍形场效应晶体管的方法

技术领域

本发明属于微电子技术领域，具体涉及一种利用自对准技术制备具有高K（HIGH-K）金属栅的鳍形场效应晶体管（FINFET）的方法。

背景技术

在摩尔定律和等比例缩小的原则下，当今集成电路器件尺寸越来越小，当今主流的器件尺寸是平面32nm，而英特尔宣布下一代22nm将采用三栅（TRI-GATE）结构，TRI-GATE晶体管其实质就是FINFET晶体管，与以往的平面晶体管不同，FINFET是3D晶体管，相当于平面晶体管形成的反型层立起来，FINFET工作在全耗尽模式(Full-depleted mode)下，即由栅包围的FIN工作状态将FIN体内的载流子全部耗尽；由于FIN是立体的，其栅宽是FIN的2倍FIN的高度加上FIN的宽度(W=2H_si+W_si)，相对同样尺寸的平面晶体管可以缩小栅的宽度，从而进一步缩小了晶体管的面积；FINFET相对平面晶体管，减小了亚阈值的漏电流，从而降低了晶体管的功耗；由于FINFET有以上这些优点，所以现在对于FINFET的工艺制备研究非常重要。

在制备FINFET的过程中，成本相对平面晶体管不能增加太多，否则不适合工业界大规模生产。所以在制备FINFET的过程中，减少光刻，利用自对准工艺，精简工艺步骤都是十分必要的。

发明内容

本发明的目的在于提出一种工艺简便、成本较低的制备具有高介电常数栅介质层/金属栅(high-k metal gate，记为HKMG)的鳍形场效应晶体管（FINFET）的方法。

本发明提出的制备具有HKMG的FINFET的方法，是采用自对准技术（Self-aligned technology），具体的步骤为：

（1）首先对硅片进行高能离子注入（如果做NMOS，就进行硼的高能粒子注入），注入的高度由FIN的高度决定，其目的为了阻止源漏穿通的情况；再在硅衬底上淀积氮化硅、氧化硅、氮化硅三层叠层结构；淀积以后旋涂光刻胶（photoresist，PR），光刻胶使用正胶，利用正胶显影、曝光形成条形FIN图形；

（2）利用光刻胶掩膜，对FIN的隔离区进行刻蚀，然后CVD一层氧化硅，退火致密氧化硅。使用CMP，以氮化物出现作为终点探测标识，继续CMP，然后再以氮化物的消失作为终点探测标识，停止CMP，这时硅的表面全部为氧化硅覆盖；

（3）在氧化硅上旋涂光刻胶，利用掩膜板对源漏区曝光，保留栅区的光刻胶，刻蚀源漏FIN两侧的氧化硅，并且刻蚀FIN上的叠层，然后对FIN离子注入，退火修复，1000--1100℃下10-12秒快速退火（RTA），激活杂质离子；ALD淀积一层金属Ni（或Ti），高温反应，温度600~800℃反应60—90秒，在源漏FIN的表面生成硅化镍单一固相，腐蚀没有反应的Ni；

（4）大面积在Si片上CVD淀积氮化硅，以氧化物出现作为终点探测标识，停止CMP。此时源漏覆盖物为氮化硅，栅区的覆盖物为氧化硅，定时刻蚀（timing-etch）栅区的氧化硅，当栅区FIN上的氮化硅和隔离区的氧化硅齐平时，停止刻蚀。此时ALD淀积薄层氮化硅，定向刻蚀这层厚度的氮化硅，在源漏和栅区的交界处形成侧墙（side-wall），利用氮化硅做掩膜，刻蚀隔离区的氧化硅到一定深度；

（5）刻蚀栅区FIN上多余的氮化硅，进行高温退火，退火温度800--900℃，时间为60—90秒；，修复栅区FIN的晶格损伤，再ALD淀积高k材料，继续ALD淀积一层TiN，再大规模PVD淀积铝。以氮化硅作为终点探测标识，停止CMP。从而形成最终的FINFET。

本发明方法中，仅用一步关键光刻区分源漏栅区，在后续的工艺过程都是在形成的源漏栅区的图形基础上进行的，无额外的光刻步骤，具有工艺自对准的特点。

本发明方法中，步骤（1）中淀积三层叠层结构非常重要，其中第二层的氧化硅层厚度必须满足FINFET栅电极金属层平整化后仍留有足够厚的金属覆盖层；一般要求在20-200nm之间。这样最后形成的源漏区的金属硅化物和栅极区上的金属电极具备自对准电隔离的特点。

本发明方法中，步骤（3）源漏区的注入离子以后，高温退火的温度为1000--1100℃，时间为10~12秒。

本发明方法中，步骤（4）中在刻蚀栅区氧化硅到FIN顶的氮化硅时，可以稍微过刻蚀，过刻蚀不能超过FIN上的氮化硅的厚度，但不可以欠刻蚀。

本发明方法中，步骤（4）中在刻蚀栅区氧化硅到FIN顶的氮化硅完成时，再淀积一薄层氮化硅，形成台阶形状的覆盖即可。

本发明方法中，步骤（4）中在刻蚀氮化硅侧墙的形成过程中，刻蚀深度不要超过前一步淀积的氮化硅的厚度。

本发明方法中，步骤（5）栅区退火修复时，温度为800--900℃，时间为60—90秒；

本发明方法相对平面晶体管的工艺步骤，工艺步骤并没有很大难度，本发明具体工艺流程如下：

1、首先是清洁的硅衬底，并且进行高能离子注入，根据FIN的高度，调整注入离子的能量，将离子注入到硅衬底的一定位置的高度，形成高掺杂区；

2、然后在硅衬底上依次淀积氮化硅，氧化硅，氮化硅叠层，其中第二层的氧化硅层厚度必须满足FINFET栅电极金属层平整化后仍留有足够厚的金属覆盖层；

3、在淀积的硅衬底上旋涂光刻正胶，利用掩膜板曝光形成FIN的图形，用显影液洗去已经曝光的正胶；

4、利用FIN上光刻胶做掩膜，干法刻蚀掉隔离区的氮化硅，氧化硅，氮化硅，并刻蚀硅到一定的深度；

5、去除光刻胶，并且大规模HDPCVD氧化硅；

6、以氮化物的出现做终点探测标识，停止CMP；

7、更换CMP溶液，以氮化物的消失作为终点探测，停止CMP，此时衬底表面为氧化硅

8、在氧化硅上旋涂光刻胶，使用正胶，利用掩膜板进行曝光，此时源漏区的光刻胶被曝光，栅区的光刻胶保留，利用显影液去除已经曝光的光刻胶；

9、利用栅区的光刻胶做掩膜，刻蚀源漏区的氧化硅，达到可以需要隔离器件的位置；

10、利用栅区的光刻胶做掩膜，刻蚀掉源漏区FIN顶上的氮化硅；

11、利用栅区的光刻胶做掩膜，对源漏进行常规的离子45度角注入或者利用等离子掺杂设备（PLAD）进行注入，去除栅区的光刻胶；

12、将硅片高温退火，激活源漏区FIN里的杂质粒子；

13、在硅片的上ALD淀积一层金属Ni（或者Ti）；

14、高温反应，生成金属硅化镍，此时只在FIN的表面形成硅化物,腐蚀没有反应的Ni；

15、大规模在硅片上淀积一层氮化硅；

16、以氮化物的出现作为终点探测标识，停止CMP，换溶液继续CMP，这次以氮化物的消失作为终点探测标识，停止CMP，此时硅衬底的表面为氧化硅层；

17、使用定时刻蚀（timing-etch），刻蚀氧化硅，当隔离区的氧化硅和FIN上的氮化硅的齐平时，停止刻蚀；

18、使用ALD在硅片上淀积一薄层氮化硅；

19、定向刻蚀氮化硅，刻蚀深度不超过上一步ALD淀积的氮化硅的厚度；这时会在源漏区靠近栅区的两侧形成侧墙；利用氮化硅做掩膜，刻蚀隔离区的氧化硅，由于氮化硅的侧墙保护，会继续向下形成氧化硅的侧墙；

20、将硅片上栅区FIN上的氮化硅向下定向刻蚀完；

21、将硅片高温退火，修复栅区的FIN晶格损伤；使用ALD在硅片上淀积一层high-k材料；使用ALD在硅片上淀积一层TiN在栅区上；使用PVD在硅片上大规模淀积Al；

22、以氮化硅出现作为终点探测标识，停止CMP，此时FINFET完成。

附图说明

图1--图22为本发明方法流程示意图。有些图是一组图，其中，第一幅为俯视图，其余图为第一幅图中剖面线处的剖面图。例如，图1, 第一幅为俯视图，（a）为俯视图中剖面线a处的剖面图。

图22是最终的器件图，可以看出源漏栅的电隔离等。

图23为图1~图22中，各种图形代表的材料对应关系。

具体实施方式

下面通过具体工艺步骤（双NMOS）来进一步描述本发明。图1~图22即为每步工艺后的俯视图和其剖面图；图形为示意图，图形比例与实际不完全相符。每图都是一组图，其中，第一幅为俯视图，其余图为第一幅图中剖面线处的剖面图。具体操作步骤为：

1、标准的P型器件级衬底Si(100)片，电阻率6~10

Figure 2011104134393100002DEST_PATH_IMAGE001

，杂质浓度为1.2~2.4E15/

，经标准的RCA清洁工艺后，用浓度2%的HF稀释溶液去除硅表面的本征氧化层；用200keV浓度为1×10E18硼离子进行注入到Si片35nm~60nm的区间进行重掺杂，如图1所示，图1（a）为切面图，下同；

2、在得到的硅片上依次ALD淀积20nm厚的氮化硅，50nm厚氧化硅，10nm厚的氮化硅叠层，如图2所示；

3、在氮化硅表面旋涂光刻胶，使用正胶，前烘，刻形成FIN，使用显影液去除已经曝光的光刻胶，后烘，FIN上保留宽度为17nm的宽的光刻胶，如图3所示；

4、利用FIN上的光刻胶作为掩膜，使用干法刻蚀对氮化硅，氧化硅，氮化硅刻蚀，继续干法刻蚀衬底硅60nm的深度，如图4所示；

5、先使用丙酮洗去光刻胶，用去离子水清洗硅片，然后在硅片表面大规模HDPCVD（高密度等离子CVD）一层较厚氧化硅，然后在800℃下1分钟，致密氧化硅，如图5及其剖面图所示；

6、使用氧化硅抛光液抛光氧化硅，以氮化物的出现做终点探测标识，停止CMP，如图6所示；

7、再使用氧化硅和氮化硅抛光液，继续CMP，以氮化物的消失作为终点探测标识，停止CMP，此时硅的表面全是氧化硅，如图7所示；

8、在氧化硅上旋涂一层光刻胶，使用正胶，前烘，利用掩膜版进行光刻，曝光源漏区的光刻胶，后烘，用显影液去除源漏区曝光的光刻胶，保留栅区的光刻胶，如图8所示；

9、用栅区光刻胶做掩膜，干法刻蚀源漏区及隔离区的氧化硅，刻蚀隔离区的氧化硅的深度为105nm，这时FIN上叠层的氧化硅被刻蚀完，FIN加上叠层的氧化硅，露出隔离区的氧化硅的高度为55nm，如图9所示；

10、以栅区的光刻胶做掩膜，干法刻蚀源漏区FIN顶上的氮化硅，这时漏源的FIN硅表面全部露出，如图10所示；

11、以栅区的光刻胶做掩膜，对源漏区的FIN进行射束式离子45度注入或者使用等离子掺杂设备（PLAD）注入，如图11所示；

12、然后用丙酮去除光刻胶，用去离子水中清洗，烘干硅片，将硅片在1000℃高温中退火10~12s快速热退火（RTA），修复晶格损伤，激活硅里面的杂质粒子；取出硅片，大规模使用PVD淀积一层的20nm金属Ni，如图12所示；

13、在800℃高温中通入氩气，并且在FIN的表面形成硅化镍，并用HCl腐蚀没有反应的Ni，这时硅的其他部分没有Ni的存留，如图13所示；

14、大规模 CVD淀积氮化硅，厚度大于40nm时停止，然后在800℃下致密氮化硅，此时源漏被氮化硅覆盖，如图14所示；

15、使用氮化硅抛光液，以氧化物的出现作为终点探测标识，停止CMP，此时栅区为氧化硅覆盖，如图15所示；

16、定时刻蚀（timing-etch）栅区的氧化硅，当使栅区的氮化硅和隔离区的氧化硅平面齐平面，定时刻蚀的深度大约为50nm（即为初始淀积的氧化硅的厚度），定时刻蚀可以稍微过刻蚀，但不可以欠刻蚀，这时的漏源栅区的切面、FIN的切面以及隔离区的切面，如图16所示；

17、在硅片上ALD淀积一层6nm厚度氮化硅，由于源漏栅区有高度差，所以氮化硅会形成台阶覆盖，此时俯视图，FIN的剖面、隔离区的剖面，如图17所示；

18、定向刻蚀氮化硅，深度不超过6nm，在源漏区靠近栅区的两侧形成侧墙，而栅区FIN上和漏源区覆盖的氮化硅不会被过刻蚀，如图18所示；

19利用氮化硅做掩膜，干法刻蚀氧化硅，由于氮化硅的侧墙保护，会继续向下形成氧化硅的侧墙，如图19所示；

20、刻蚀栅区FIN上剩余的氮化硅，刻蚀深度20nm，这时栅区的FIN的硅表面全部露出，如图20所示；

21、将硅片在800℃中高温退火，时间为1分钟，修复栅区FIN的晶格损伤，并去除氧化表面；使用ALD在硅片上淀积一层high-k材料，厚度不超过5nm；使用ALD淀积一层TiN在栅区上，厚度20nm；使用PVD淀积金属Al在硅片的表面，厚度大于50nm，如图21所示；

22、使用抛光Al用的抛光液，以氮化硅的出现作为终点探测标志，停止CMP，至此FINFET完成，如图22所示。

Claims

1.一种利用自对准技术制备高介电常数栅介质层/金属栅的鳍形场效应晶体管的方法，记鳍形场效应晶体管为FINFET，其特征在于：首先在Si片上淀积氮化硅/氧化硅/氮化硅叠层掩膜，然后在制作过程中利用氮化硅形成侧墙，实现FINFET源漏栅的电隔离，具体步骤为：

（1）首先对硅片进行高能离子注入，注入的高度由FIN的高度决定；再在硅衬底上淀积氮化硅、氧化硅、氮化硅三层叠层结构；在淀积的三层叠层结构上旋涂光刻胶，光刻胶使用正胶，利用正胶显影、曝光形成条形FIN图形；

（2）利用光刻胶掩膜，对FIN的隔离区进行刻蚀，然后CVD一层氧化硅，退火致密氧化硅；使用CMP，以氮化物出现作为终点探测标识，继续CMP，然后再以氮化物的消失作为终点探测标识，停止CMP，这时硅的表面全部为氧化硅覆盖；

（3）在氧化硅上旋涂光刻胶，利用掩膜板对源漏区曝光，保留栅区的光刻胶，刻蚀源漏FIN两侧的氧化硅，并且刻蚀FIN上的叠层，然后对FIN离子注入，退火修复，退火温度为1000--1100℃，时间10~12秒快速热退火，激活杂质离子；ALD淀积一层金属Ni（或Ti），高温反应，反应温度为600~800℃，时间为60—90秒；，生成硅化镍（或硅化钛），腐蚀没有反应的Ni（或Ti）；

（4）在Si片上CVD淀积氮化硅，以氧化物作为终点探测标识，停止CMP；此时源漏覆盖物为氮化硅，栅区的覆盖物为氧化硅，定时刻蚀栅区的氧化硅，当栅区FIN上的氮化硅和隔离区的氧化硅齐平时，停止刻蚀，此时ALD淀积薄层氮化硅；定向刻蚀这层厚度的氮化硅，在源漏和栅区的交界处形成侧墙，利用氮化硅做掩膜，刻蚀隔离区的氧化硅到一定深度；

（5）刻蚀栅区FIN上的氮化硅，进行高温退火，退火温度为800-900℃，时间为60—90秒；，修复栅区FIN的晶格损伤，再ALD淀积高k材料，继续ALD淀积一层TiN，再PVD淀积铝；以氮化硅作为终点探测标识，停止CMP，形成最终的FINFET。

2.根据权利要求1所述的方法，其特征在于步骤（1）中淀积的三层叠层结构中，中间层厚度在20-200nm之间，以满足FINFET栅电极金属层平整化后仍留有足够厚的金属覆盖层的要求。

3.根据权利要求1所述的方法，其特征在于步骤（4）中在刻蚀栅区氧化硅到FIN顶的氮化硅时，过刻蚀，过刻蚀不超过FIN上的氮化硅的厚度。

4.根据权利要求1所述的方法，其特征在于步骤（4）中在刻蚀栅区氧化硅到FIN顶的氮化硅完成时，再淀积一薄层氮化硅，形成台阶形状的覆盖。

5.根据权利要求1所述的方法，其特征在于步骤（4）中在刻蚀氮化硅侧墙的过程中，刻蚀深度不超过前一步淀积的氮化硅的厚度。