CN103904019A - 具有v形区域的半导体器件 - Google Patents

具有v形区域的半导体器件 Download PDF

Info

Publication number
CN103904019A
CN103904019A CN201310099962.2A CN201310099962A CN103904019A CN 103904019 A CN103904019 A CN 103904019A CN 201310099962 A CN201310099962 A CN 201310099962A CN 103904019 A CN103904019 A CN 103904019A
Authority
CN
China
Prior art keywords
star
substrate
etching
region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310099962.2A
Other languages
English (en)
Other versions
CN103904019B (zh
Inventor
陈昭雄
王琳松
林其谚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103904019A publication Critical patent/CN103904019A/zh
Application granted granted Critical
Publication of CN103904019B publication Critical patent/CN103904019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文提供了一种具有V形区域的半导体器件或晶体管以及用于形成半导体器件的方法。半导体器件包括一个或多个v形凹槽，其中生长诸如硅锗的应变单晶半导体材料以形成半导体器件的源极和漏极中的至少一个。一个或多个v形凹槽原位被蚀刻进衬底。当半导体器件的第一部分(例如，第一晶体管)和半导体器件的第二部分(例如，第二晶体管)之间的多晶硅间距小于约60nm时，半导体器件包括高度-长度比至少超过1.6的源极和漏极中的至少一个。

Description

具有V形区域的半导体器件
技术领域
本发明总的来说涉及半导体领域，更具体地，涉及具有V形区域的半导体器件。
背景技术
随着消费者持续需求更薄、更轻以及更小的电子器件(例如，电视机、个人计算机、平板电脑、移动电话等)，对这些器件内的基板面更加加以重视。因此，半导体制造商被迫生产消耗较小功率的更小且更快的半导体电路(例如，提高能量效率和/或减少电池消耗)。由于对更小、更快和/或更节能的电路的这种需求，一种越来越流行的电路设计是包括互补金属氧化物半导体(CMOS)的电路。这种电路通常使用p型和n型金属氧化物半导体场效应晶体管(MOSFET)的组合来实现逻辑门和其它电路功能。
发明内容
提供本发明内容来以简化的形式介绍在以下详细描述中进一步描述的许多概念。本发明内容并不是所要求主题的完整综述、所要求主题的关键因素或必要特征，也不用于限制所要求主题的范围。
本文提供了一种或多种半导体器件以及用于形成这种半导体器件的方法。在一个实施例中，半导体器件被形成为具有在衬底中蚀刻的一个或多个v形凹槽，其中在衬底上形成半导体器件。用诸如硅锗的单晶半导体材料填充凹槽的至少一部分，通过v形凹槽压缩单晶半导体材料(即，使单晶半导体材料发生应变)。举例说明，在一个实施例中，半导体器件包括p型金属氧化物半导体场效应晶体管(PFET)。PFET包括具有两个凹槽的衬底，其中相对于形成在衬底顶面上的PFET栅极堆叠件，第一凹槽与第二凹槽位于其相对侧。第一凹槽和第二凹槽分别是v形的并且填充有应变单晶半导体材料。例如，第一v形凹槽内的应变单晶半导体材料形成PFET的源极，而第二v形凹槽内的应变单晶半导体材料形成PFET的漏极。
半导体的v形凹槽被原位蚀刻进衬底的区域中。例如，在一个实施例中，衬底原位曝露于蚀刻气体以在衬底的晶格结构中蚀刻v形凹槽。在一个实施例中，蚀刻气体包括氯化氢(HCl)。在另一个实施例中，蚀刻气体包括被加热至在约400摄氏度至约1000摄氏度之间温度的HCl。在衬底区域中蚀刻v形凹槽之后，例如在v形凹槽内外延生长应变单晶半导体材料(例如，硅锗)。在一个实施例中，相对于具有非原位蚀刻的v形凹槽的半导体器件，原位蚀刻v形凹槽有利于在给定多晶硅间距(poly-to-polyspacing，有源区间距)条件下形成具有较大高度与长度比的半导体器件。
根据本发明的一个方面，提供了一种用于形成半导体器件的方法，包括：原位地蚀刻衬底的区域以形成v形凹槽，v形凹槽从其上形成半导体器件的栅极堆叠件的第一衬底表面延伸到衬底中。
优选地，蚀刻包括：蚀刻区域以形成至少一个侧壁，限定以相对于第一衬底表面不垂直的角度定向的至少一部分v形凹槽。
优选地，蚀刻包括：通过包括氯化氢的蚀刻气体来蚀刻区域。
优选地，蚀刻包括：通过被加热至约400摄氏度至约1000摄氏度之间的温度的包含氯化氢的蚀刻气体来蚀刻区域。
优选地，蚀刻包括：通过被加热至约400摄氏度至约1000摄氏度之间的温度的蚀刻气体来蚀刻区域。
优选地，该方法包括：在蚀刻衬底的区域以形成v形凹槽之前，蚀刻衬底的区域以形成u形凹槽，u形凹槽从第一衬底表面延伸到衬底中。
优选地，蚀刻衬底的区域以形成v形凹槽包括：蚀刻衬底的限定u形凹槽的至少一个侧壁以形成v形凹槽。
优选地，该方法包括：在蚀刻衬底的区域以形成v形凹槽之前，去除在衬底上形成的至少一些自然氧化物。
优选地，该方法包括：在v形凹槽内外延生长应变单晶半导体材料。
优选地，外延生长包括：外延生长应变单晶半导体材料以形成半导体器件的源极和漏极中的至少一个。
根据本发明的另一方面，提供了一种晶体管，包括以下部件中的至少一个：源极，当晶体管和第二晶体管之间的多晶硅间距小于约75nm时，源极的高度-长度比至少超过1.5，而当晶体管和第二晶体管之间的多晶硅间距小于约60nm时，源极的高度-长度比至少超过1.6；或者漏极，当晶体管和第二晶体管之间的多晶硅间距小于约75nm时，漏极的高度-长度比至少超过1.5，而当晶体管和第二晶体管之间的多晶硅间距小于约60nm时，漏极的高度-长度比至少超过1.6。
优选地，晶体管包括p沟道场效应晶体管。
优选地，第二晶体管包括n沟道场效应晶体管。
优选地，该晶体管包括：衬底的一部分，限定包括应变单晶半导体材料的凹槽。
优选地，应变单晶半导体材料形成源极和漏极中的至少一个。
优选地，凹槽是v形凹槽。
优选地，通过第一侧壁限定v形凹槽，以相对于其上形成晶体管的栅极堆叠件的第一衬底表面不垂直的角度来定向第一侧壁。
根据本发明的又一方面，提供了一种形成半导体器件的方法，包括：蚀刻衬底的区域以形成u形凹槽，u形凹槽从其上形成半导体器件的栅极堆叠件的第一衬底表面延伸到衬底中；原位蚀刻区域的至少一部分以形成v形凹槽，包括：将蚀刻气体施加于空间上邻近u形凹槽的衬底的至少一部分以将u形凹槽转变为v形凹槽；以及在v形凹槽内外延生长应变单晶半导体材料。
优选地，气体包括被加热至约400摄氏度至约1000摄氏度之间的温度的氯化氢。
优选地，该方法包括：在蚀刻区域的至少一部分以形成v形凹槽之前，从限定u形凹槽的侧壁去除至少部分自然氧化物。
以下描述和附图提出了特定示例性的方面和实例。这些表明了在其中应用一个或多个方面的各种方法的一些。当结合附图参考时，根据以下详细描述本发明的其它方面、优点或新特征变得明显。
附图说明
当参考附图阅读时，根据以下详细描述理解本发明的各个方面。应当理解，各图的元件和/或结构不一定按比例绘制。因此，为了清楚地讨论，可以任意增大和/或减小各个部件的尺寸。
图1示出了根据一些实施例的示例性半导体器件的截面图。
图2示出了根据一些实施例的处于制造工艺的一个阶段的示例性半导体器件的截面图。
图3示出了根据一些实施例的处于制造工艺的一个阶段的示例性半导体器件的截面图。
图4示出了根据一些实施例的处于制造工艺的一个阶段的示例性半导体器件的截面图。
图5示出了根据一些实施例的处于制造工艺的一个阶段的示例性半导体器件的截面图。
图6示出了根据一些实施例的处于制造工艺的一个阶段的示例性半导体器件的截面图。
图7示出了根据一些实施例的电路的示例性配置。
图8示出了根据一些实施例的用于形成半导体器件的示例性方法的流程图。
具体实施方式
以下使用具体语言公开了以附图示出的实施例或实例。然而，应当理解，实施例或实例不用于限制。对本领域技术人员来说，通常发生在所公开的实施例中的任何修改和变更以及文中所公开原理的任何进一步应用都是预期的。
应当理解，本文所使用的原位通常是指工艺发生在半导体材料外延生长的室内。相比之下，非原位通常是指工艺发生在半导体材料生长的室外。
此外，本文使用的术语材料在广义上是指单一化学元素或元素化合物。例如，半导体材料由诸如硅的单一元素组成或者由诸如硅锗的元素化合物组成。
虽然本文以p型金属氧化物半导体场效应晶体管(p型MOSFET)作为具体参照，但是应该理解，本文描述的技术和/或部件同样适用于n型MOSFET。此外，p型MOSFET在文中有时被缩写为p型场效应晶体管或PFET，而n型MOSFET在文中有时被缩写为n型场效应晶体管或NFET。
参照图1，示出了为本文提供的示例性半导体器件100的截面图。在一个实施例中，例如半导体器件100是诸如PFET的晶体管。应当理解，以下配置仅仅是示例性配置并且不用于限制本发明的范围，包括权利要求的范围。此外，半导体器件100的至少一些部件没有按比例绘制。
半导体器件100包括衬底102(更精确地说形成在衬底之上)以及形成在衬底102的第一衬底表面106上的栅极堆叠件104。在一个实施例中，衬底102是具有晶格结构的硅衬底(例如，晶圆)。用于衬底102的其它示例性材料包括锗和金钢石、碳化硅、砷化镓、砷化铟、磷化铟和/或其它元素半导体材料或化合物半导体材料。在一个实施例中，衬底102具有块状衬底结构。在另一个实施例中，衬底102包括绝缘体上硅(SOI)结构或其它结构。在又一个实施例中，例如衬底102包括取向附生层(外延层)。
在示例性实施例中，栅极堆叠件104包括邻接衬底102的第一衬底表面106的栅极介电层108以及栅电极110。栅极介电层108包括氧化硅、氮化硅、氮氧化硅和/或其它合适材料。在一个实施例中，例如栅极介电层108包括诸如金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、它们的组合的高k栅极电介质或其它合适材料。高k栅极电介质的实例包括二氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfLaO、HfSiO、LaSiO、AlSiO、(Ba，Sr)TiO3(BST)、Al2O3、Si3N4或它们的组合。
例如，栅电极110包括一层或多层，其包括界面层、覆盖层和/或牺牲层(例如，伪栅极)。举例说明，在一个实施例中，栅电极110包括多晶硅层(例如，包括诸如硼的p型掺杂物)和低阻抗层(例如，相对于多晶硅层)。在一个实例中，低阻抗层包括金属。在另一个实例中，低阻抗层由包括金属的硅化物(例如，诸如钴的硅化物(CoSi))组成。在又一个实施例中，例如栅电极110是由多晶硅、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、MoN、MoON、RuO2和/或其它合适材料组成的单层。例如，用于形成这种层的示例性技术包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、原子层沉积(ALD)和/或电镀。
半导体器件100还包括形成在衬底102中，更精确地说分别形成在衬底102中蚀刻的v形凹槽116、118中的源极112和漏极114。通常，源极112被设置在栅极堆叠件104的第一侧，而漏极114被设置在栅极堆叠件104的相对侧。v形凹槽116、118分别从第一衬底表面106开始延伸到衬底102中，其中半导体器件100的栅极堆叠件104形成在第一衬底表面106上。如以下更详细讨论的，这种v形凹槽116、118原位被蚀刻进衬底102。
由第一单晶半导体材料至少部分地形成源极112，以及由第二单晶半导体材料至少部分地形成漏极114。在一个实施例中，第一单晶半导体材料和第二单晶半导体材料是相同的材料。在另一个实施例中，第一单晶半导体材料和第二单晶半导体材料是不同的材料。在一个实施例中，第一单晶半导体材料和第二单晶半导体材料中的至少一种包括硅与另一种半导体材料组成的合金。例如，在一个实施例中，第一和第二单晶半导体材料包括外延生长的硅锗。在一些实施例中，在第一单晶半导体材料和第二单晶半导体材料中的至少一种中添加掺杂物以影响源极112和/或漏极114的电性能。例如，掺杂度(如果有的话)是用于半导体器件100的期望应用的函数。
在一个实施例中，作为外延生长第一单晶半导体材料的一部分，在空间上邻近第一衬底表面106的源极112处形成第一覆盖层120。在一个实例中，覆盖层120的材料与第一单晶半导体材料不同。例如，覆盖层120的硅浓度大于第一单晶半导体材料。在另一个实施例中，在空间上邻近第一衬底表面106的漏极114处形成第二覆盖层122。在一个实例中，第二覆盖层122的材料成分与第一覆盖层120相同。在一个实例中，第二覆盖层122的材料成分与第一覆盖层120不同。
半导体器件100进一步包括被设置为与栅极堆叠件104的第一侧壁相邻的第一栅极间隔件124以及被设置为与栅极堆叠件104的第二侧壁相邻的第二栅极间隔件126。在一个实施例中，第一栅极间隔件124有利于限定源极112的一部分(例如，以蚀刻远离栅极堆叠件104的u形凹槽和/或v形凹槽116)，而第二栅极间隔件126有利于限定漏极114的一部分(例如，以蚀刻远离栅极堆叠件104的u形凹槽和/或v形凹槽118)。在另一个实施例中，例如第一栅极间隔件124和第二栅极间隔件126中的至少一个有利于横向电距离控制。
在一个实施例中，第一栅极间隔件124和第二栅极间隔件126包括基本相同的成分。在另一个实施例中，第一栅极间隔件124包括与第二栅极间隔件126不同的成分。例如，用于第一栅极间隔件124和/或第二栅极间隔件126的示例材料包括氮化硅、氧化硅、碳化硅、氮氧化硅、其它介电材料和/或它们的组合。
半导体器件100还包括与第一栅极间隔件124相邻的第一间隔件元件128以及与第二栅极间隔件126相邻的第二间隔件元件130。在一个实施例中，第一间隔件元件128的高度(例如，从第一衬底表面106开始并且在页面上垂直延伸测量)小于第一栅极间隔件124的高度(例如，第一栅极间隔件的峰高等于或大于栅极堆叠件104的高度)。在另一个实施例中，第二间隔件元件130的高度(例如，从第一衬底表面106开始并且在页面上垂直延伸测量)小于第二栅极间隔件126的高度(例如，第一栅极间隔件的峰高等于或大于栅极堆叠件104的高度)。例如，用于第一间隔件元件128和/或第二间隔件元件130的示例材料包括氮化硅、氧化硅、碳化硅、氮氧化硅、其它介电材料和/或它们的组合。
参照图2至图6，描述了用于制造诸如PFET或其它晶体管的半导体器件100的示例性方法。
参照图2，形成了半导体器件100的栅极堆叠件104。栅极堆叠件104位于半导体器件100的衬底102上方并且邻接衬底102的第一衬底表面106。通常，衬底102具有晶格结构并且由单一元素或元素化合物组成。例如，在一个实施例中，衬底102仅包括硅。在另一个实施例中，衬底102由包括硅的化合物组成。
栅极堆叠件104包括栅极介电层108以及栅电极110。如图所示，栅极介电层108被形成为与衬底102相邻(例如，邻接第一衬底表面106)。在所示实施例中，栅极介电层108空间上将栅电极110与衬底102分离(例如，使得栅极介电层108夹置在衬底102与栅电极110之间)。在一个实施例中，栅电极110掺杂有期望浓度的掺杂物(例如，作为半导体器件100的应用的函数和/或作为半导体器件100的设计特性的函数)。
在所示实施例中，侧壁间隔件132、134被形成在栅极堆叠件104的相对侧壁。第一侧壁间隔件132包括第一栅极间隔件124和第一间隔件元件128，而第二侧壁间隔件134包括第二栅极间隔件126和第二间隔件元件130。在一个实施例中，例如第一栅极间隔件124和第二栅极间隔件126分别包括诸如氮化硅的氮化物化合物，虽然也可以想到不包括氮化物的化合物。在另一个实施例中，例如第一间隔件元件128和第二间隔件元件130分别包括诸如氧化硅的氧化物化合物，虽然也可以想到不包括氧化物的化合物。
在一个实施例中，绝缘盖(未示出)形成在栅极堆叠件104的与栅极堆叠件104邻近栅极介电层108的表面相对的顶面上。例如，可在栅极堆叠件104的顶面上形成氧化物硬掩模。在一个实施例中，在制造工艺期间去除这种绝缘盖以利于将偏压直接施加至栅电极110。
在形成栅极堆叠件104之后，在衬底102中形成u形凹槽。图3示出了在衬底102的第一区域中蚀刻第一u形凹槽136并且在衬底102的第二区域中蚀刻第二u形凹槽138之后的半导体器件100。如图所示，相对于第二u形凹槽138被蚀刻的位置，通常在栅极堆叠件104的相对侧蚀刻第一u形凹槽136。第一u形凹槽136和第二u形凹槽138均延伸至衬底102中。
第一u形凹槽136和第二u形凹槽138由于限定相应凹槽的侧壁的基本连续性质而被称为u形。例如，至少部分地限定第一u形凹槽136的衬底102的第一侧壁140在形式上基本连续(例如，如果有边角的话，侧壁140具有很少的边角)。在一个实施例中，第一u形凹槽136和第二u形凹槽138在形状和/或体积上基本匹配。在另一个实施例中，第一u形凹槽136的形状与第二u形凹槽138的形状不同，和/或第一u形凹槽136的体积与第二u形凹槽138的体积不同。
通过干蚀刻和/或湿蚀刻技术来蚀刻第一u形凹槽136和第二u形凹槽138。例如，在一个实施例中，通过干蚀刻技术来蚀刻第一u形凹槽136和第二u形凹槽138。在另一个实施例中，使用至少部分各向同性的蚀刻部件通过干蚀刻技术来蚀刻第一u形凹槽136和第二u形凹槽138。在又一个实施例中，通过反应离子蚀刻来蚀刻第一u形凹槽136和第二u形凹槽138。在一个实例中，用于第一u形凹槽136的蚀刻工艺与用于第二u形凹槽138的蚀刻工艺相同。在另一个实例中，用于第一u形凹槽136的蚀刻工艺与用于第二u形凹槽138的蚀刻工艺不同。
在第一u形凹槽136和第二u形凹槽138中的至少一个内至少部分地形成V形凹槽。图4示出了在蚀刻第一u形凹槽136的半导体区域中至少部分地蚀刻第一v形凹槽142之后并且在蚀刻第二u形凹槽138的半导体区域中至少部分地蚀刻第二v形凹槽144之后的半导体器件100。因此，第一v形凹槽142替代了第一u形凹槽136，并且第二v形凹槽144替代了第二u形凹槽138。
应当理解，v形凹槽不是成形为传统的“V”形。相反，本文使用的短语v形凹槽在广义上是指具有至少一个在向下的方向上(例如，从第一衬底表面106朝向衬底102的相对于第一衬底表面106的相对侧上的第二衬底表面109)延伸的诸如第一侧壁146的凹槽，并且凹槽被成角为相对于第一衬底表面106所处平面不垂直的角度。换言之，例如，蚀刻衬底102以形成分别通过以相对于第一衬底表面106不垂直的角度定向的至少一个侧壁来限定的一个或多个v形凹槽142、144。例如，在所示实施例中，蚀刻衬底102以形成基本上六边形的凹槽142。在另一个实施例中，v形凹槽142、144中的至少一个基本上是不规则四边形。在又一个实施例中，v形凹槽142、144中的至少一个形成其它形状。例如，在其他实施例中，v形凹槽142、144中的至少一个形成菱形。
在一个实施例中，第一v形凹槽142和第二v形凹槽144在形状和/或体积上基本匹配。在另一个实施例中，第一v形凹槽142的形状和第二v形凹槽144的形状不同。在又一个实施例中，第一v形凹槽142的体积和第二v形凹槽144的体积不同。例如，第一v形凹槽142和/或第二v形凹槽144从第一衬底表面106延伸至衬底中的距离是半导体器件100的预期应用的函数。在一个实施例中，第一v形凹槽142和第二v形凹槽144在衬底102中延伸约20nm。在其他实施例中，第一v形凹槽142和/或第二v形凹槽144在衬底102中延伸大于或小于20nm。
第一v形凹槽142和第二v形凹槽144原位被蚀刻进衬底102。换言之，第一v形凹槽142和第二v形凹槽144的蚀刻发生在单晶半导体材料生长的室中。在一个实施例中，蚀刻衬底102以形成v形凹槽142、144包括：通过被配置为将蚀刻气体施加于发生蚀刻的衬底102的至少一部分的化学汽相沉积(CVD)蚀刻衬底102(或空间上邻近u形凹槽136、138的衬底102的区域)。例如，在一个实施例中，CVD工具将蚀刻气体施加于空间上邻近第一u形凹槽136和第二u形凹槽138中的至少一个的衬底102的一部分。在一个实例中，蚀刻气体包括氯化氢(HCl)或其它合适气态材料。在一些实施例中，通过被配置为蚀刻衬底102的硅或其它材料的诸如蚀刻液体或蚀刻气体的蚀刻剂来蚀刻一个或多个v形凹槽。蚀刻气体被配置为与衬底102的晶格结构相互作用以破坏晶格结构的至少一部分，并且形成v形凹槽142、144。
在一些实施例中，蚀刻气体被加热至使蚀刻气体与衬底102的晶格结构相互作用从而形成v形凹槽142、144的期望温度。举例说明，在一个实施例中，蚀刻气体被加热至约400摄氏度至约1000摄氏度之间的温度。在另一个实施例中，蚀刻气体包括氯化氢，并且被加热至约780摄氏度的温度。
在一个实施例中，在蚀刻衬底102来形成v形凹槽142、144之前，去除自然氧化物(本征氧化物)。举例说明，由于衬底102与空气的相互作用，在第一u形凹槽136和/或第二u形凹槽138内形成自然氧化物。因此，在一个实施例中，在蚀刻v形凹槽142、144之前，诸如通过利用蚀刻气体去除在衬底102上或在一个或多个u形凹槽136、138内形成的自然氧化物的至少一部分。在一个实施例中，通过低压氧化工艺或其它合适氧化物去除工艺来去除自然氧化物。在一个实例中，原位去除自然氧化物。
在v形凹槽142、144原位蚀刻进衬底之后，从对应v形凹槽142、144内的一个或多个露出表面外延生长应变单晶半导体材料。例如，如图5所示，从第一v形凹槽142的一个或多个露出的内表面外延生长硅锗的第一区域，并且从第二v形凹槽144的一个或多个露出的内表面外延生长硅锗的第二区域。在一个实施例中，v形凹槽内的一个或多个外延区域与第一衬底表面106基本齐平。在另一个实施例中，一个或多个外延区域延伸到第一衬底表面106之上以提供凸起的外延区域。在另一个实施例中，一个或多个外延区域延降至第一衬底表面106之下以提供凹陷的外延区域。
由至少部分填充第一v形凹槽142的硅锗的第一区域至少部分地形成半导体器件100的源极112。由至少部分填充第二v形凹槽144的硅锗的第二区域至少部分形成半导体器件100的漏极114。
在一个实施例中，如图6所示，第一覆盖层120被形成为在第一v形凹槽142中外延生长的应变单晶半导体材料的部分，并且第二覆盖层122被形成为在第二v形凹槽144中外延生长的应变单晶半导体材料的部分。在一个实施例中，第一覆盖层120的材料成份与第一v形凹槽142中的应变单晶半导体材料不同。在另一个实施例中，第二覆盖层122的材料成份与第二v形凹槽144中的应变单晶半导体材料不同。例如，在一个实施例中，第一覆盖层120相对于第一v形凹槽142中的应变单晶半导体材料包括更高浓度的硅，并且第二覆盖层122相对于第二v形凹槽144中的应变单晶半导体材料包括更高浓度的硅。
在一个实施例中，在介电盖位于栅极堆叠件104的顶部上的情况下，在应变单晶半导体材料外延生长之后去除电介质。此外，在应变单晶半导体材料外延生长(并去除介电盖)之后，执行注入工艺以形成/限定至少部分位于第一v形凹槽142中的应变单晶半导体材料内的源极112，并且形成/限定至少部分位于第二v形凹槽144中的应变单晶半导体材料内的漏极114。
从第一衬底表面106朝向第二衬底表面109测量，源极112的高度通常限定为第一v形凹槽142的深度的一半。在垂直于深度的方向上进行测量(例如，页面上从左至右)，源极112的长度通常限定为第一v形凹槽142的宽度的一半。例如，在所示实施例中，源极112的高度被定义为“H”48，并且源极112的长度被定义为“L”150。类似地，从第一衬底表面106朝向第二衬底表面109测量，漏极114的高度通常限定为第二v形凹槽144的深度的一半，并且在垂直于深度的方向上进行测量(例如，页面上从左至右)，漏极114的长度通常限定为第二v形凹槽144的宽度的一半。
图7示出了电路700的示例性配置，诸如互补金属氧化物半导体(CMOS)电路包括第一晶体管702和第二晶体管704。在一个实施例中，第一晶体管是PFET(例如，图1中的100)，而第二晶体管704是NFET。在其它实施例中，第一晶体管702和第二晶体管704均为PFET或者均为NFET。
在示例性实施例中，通过被配置为减少第一晶体管702和第二晶体管704之间的电流泄漏的绝缘元件706来将第一晶体管702和第二晶体管704电隔离。在所示实施例中，绝缘元件706向下延伸穿过衬底102的一部分。在另一个实施例中，绝缘元件706从第一衬底表面106向下延伸至第二衬底表面109。
在另一个实施例中，不存在绝缘元件706。此外，在一些实施例中，第一晶体管702的漏极是第二晶体管704的源极(或漏极)。例如，在一个实施例中，第一PFET晶体管邻接第二PFET晶体管，并且第二PFET晶体管共用包括在第一PFET晶体管的至少一个v形凹槽中的应变晶体半导体材料。
本文将第一晶体管702和第二晶体管704之间的距离表示为多晶硅间距(poly spacing)并且通常从第一晶体管702的栅极堆叠件708的中心至第二晶体管704的栅极堆叠件710的中心进行测量。例如，在所示实施例中，多晶硅间距被限定为距离“Y”712。
在一个实施例中，第一晶体管702的源极112和第一晶体管702的漏极114中的至少一个的尺寸是第一晶体管702和第二晶体管704之间的多晶硅间距的函数。例如，在一个实施例中，当第一晶体管702和第二晶体管704之间的多晶硅间距小于约75nm时，源极112的高度-长度比(例如，在图6中限定了源极的高度和长度)至少超过1.5，而当第一晶体管702和第二晶体管704之间的多晶硅间距小于约60nm时，源极112的高度-长度比至少超过1.6。在另一个实施例中，当第一晶体管702和第二晶体管704之间的多晶硅间距小于约75nm时，漏极114的高度-长度比(例如，在图6中限定了漏极的高度和长度)至少超过1.5，而当第一晶体管702和第二晶体管704之间的多晶硅间距小于约60nm时，漏极114的高度-长度比至少超过1.6。应当理解，在其它实施例中，当第一晶体管702和第二晶体管704之间的多晶硅间距小于约75nm时，第一晶体管702的源极具有等于或小于约1.5的比率，而当第一晶体管702和第二晶体管704之间的多晶硅间距小于约60nm时，第一晶体管702的源极具有等于或小于约1.6的比率。还应当理解，在其它实施例中，当第一晶体管702和第二晶体管704之间的多晶硅间距小于约75nm时，第一晶体管702的漏极具有等于或小于约1.5，而当第一晶体管702和第二晶体管704之间的多晶硅间距小于约60nm时，第一晶体管702的漏极具有等于或小于约1.6的比率。
图8示出了用于形成包括至少一个v形凹槽的半导体器件100(例如，图1中的100)的示例性方法800的示例性流程图，其中，在v形凹槽中外延生长应变单晶半导体材料以形成半导体器件的源极或漏极中的至少一个。
在示例性方法800中，接收将被蚀刻的衬底。在一个实施例中，所接收的衬底是其配置与图2所示的配置相似的衬底，其中，在衬底的第一衬底表面上预先形成栅极和侧壁间隔件。因此，在一个实施例中，所接收的衬底已经经历了至少一些工艺。
在示例性方法800的804中，蚀刻衬底区域以形成u形凹槽。在一个实施例中，所蚀刻的衬底区域是空间上邻近侧壁间隔件下方的衬底区域的区域。换言之，例如，在804中蚀刻的衬底区域是期望形成晶体管或其它半导体器件的源极或漏极中的至少一个的区域。
在一个实施例中，根据示例性方法800来形成漏极和源极。因此，在804中形成两个u形凹槽。在这种实施例中，在空间上邻近第一侧壁间隔件的衬底区域中形成第一u形凹槽，并且在空间上邻近第二侧壁间隔件的衬底区域中形成第二u形凹槽。通常，在栅极相对于第二u形凹槽的相对侧上形成第一u形凹槽。
在一个实施例中，通过湿蚀刻来蚀刻u形凹槽。在另一个实施例中，通过干蚀刻来蚀刻u形凹槽。例如，在一个实施例中，使用至少部分各向同性的蚀刻部件通过干蚀刻技术来蚀刻u形凹槽。在又一个实施例中，例如通过反应离子蚀刻或其它合适蚀刻技术来蚀刻u形凹槽。
在示例性方法800的806中，原位蚀刻至少一个u形凹槽形成的区域的至少一部分以形成v形凹槽。通常，形成v形凹槽而被蚀刻的衬底区域是空间上邻近u形凹槽的区域(例如，包含u形凹槽占用的区域)。例如，在一个实施例中，限定u形凹槽的一个或多个表面或者侧壁被蚀刻以形成v形凹槽。换言之，例如，邻近和/或限定u形凹槽的衬底的晶格结构被蚀刻以扩大u形凹槽。因此，在一个实施例中，v形凹槽的体积大于u形凹槽，在示例性方法800的806中通过蚀刻v形凹槽替代u形凹槽。
如参照图3至图4所述，v形凹槽的截面形状通常与u形凹槽的截面形状不同。例如，在一个实施例中，通过基本连续的衬底侧壁(例如，基本没有边角的侧壁)来限定u形凹槽。相反地，通常通过多个侧壁来限定v形凹槽，其中，以硬边线(例如，限定的边角)至少多个侧壁的第一侧壁邻接多个侧壁的第二侧壁。此外，多个侧壁的至少一个侧壁通常形成与其上形成栅极的第一衬底表面不垂直的角度。
在衬底中原位蚀刻v形凹槽。在一个实施例中，蚀刻衬底以形成v形凹槽包括：通过被配置为将蚀刻气体施加于发生蚀刻的衬底的至少一部分的化学汽相沉积(CVD)来蚀刻衬底102(或空间上邻近u形凹槽的衬底区域)。例如，CVD工具将蚀刻气体施加于空间上邻近u形凹槽的衬底的一部分。在一个实例中，蚀刻气体包括氯化氢(HCl)或其它合适气态材料。蚀刻气体配置为与衬底的晶格结构相互作用以破坏晶格结构的至少一部分并形成v形凹槽。
在一些实施例中，蚀刻气体被加热至使蚀刻气体与衬底的晶格结构相互作用来形成v形凹槽的期望温度。举例说明，在一个实施例中，加热蚀刻气体被加热至约400摄氏度至约1000摄氏度之间的温度。在另一个实施例中，蚀刻气体包括氯化氢并且被加热至约780摄氏度的温度或其它合适温度。
在一个实施例中，在蚀刻衬底以形成v形凹槽之前，从衬底去除自然氧化物。举例说明，在一个实施例中，在蚀刻v形凹槽之前，原位去除衬底上(以及在804中形成的u形凹槽中)形成的自然氧化物。在一些实施例中，例如通过低压氧化工艺或其它合适氧化物去除工艺来去除自然氧化物。
在衬底包括多个u形凹槽的实施例中，通过806中的蚀刻将所有u形凹槽形成为v形凹槽。例如，在一个实施例中，通过806中的蚀刻仅将形成在衬底中的两个u形凹槽中的一个转变成v形凹槽。例如，其它u形凹槽保持u形。在另一个实施例中，通过806中的蚀刻将两个u形凹槽转变成v形凹槽。
在示例性方法800的808中，在v形凹槽内外延生长应变单晶半导体材料。换言之，例如，从v形凹槽的露出内表面外延生长应变单晶半导体材料的区域。在一些实施例中，应变单晶半导体材料包括硅与另一种半导体材料组合的合金。例如，在一个实施例中，应变单晶半导体材料是硅锗。在一些实施例中，将掺杂物添加到应变单晶半导体材料中以影响由应变单晶半导体材料形成的源极或漏极的电性能。例如，掺杂程度(如果有的话)是用于PFET100的期望应用的函数。
应当理解，单晶半导体材料由于通过单晶半导体材料生长的v形凹槽来压缩单晶半导体材料而被称为应变。也就是说，例如，v形凹槽使得单晶半导体材料发生应变或被压缩，这增大了晶体管内载流子的迁移率(例如，提高晶体管的性能和/或减少晶体管的功耗)。
虽然已用具体语言描述主题的结构特征和/或方法方案，但是应当理解，所附权利要求的主题不一定限于以上所描述的具体特征或方案。恰恰相反，上文描述的具体特征和方案被作为实施权利要求的示例性形式来公开。
本文提供了实施例的各个操作。所描述的一些或全部操作的顺序不能被理解为意味着这些操作依赖一定顺序。本领域技术人员基于该说明书的益处理解可选的顺序。进一步地，应当理解，不是所有操作在本文提供的每个实施例中都是必需存在的。
应当理解，本文描述的层、特征、元件等示出具有与另外一个尺寸相关的具体尺寸，诸如结构尺寸和/或定向，例如，在一些实施例中，为了简化和容易理解的目的，其实际尺寸与本文示出的尺寸基本不同。例如，此外，存在用于形成本文提及的层、特征、元件等的各种技术，诸如注入技术、掺杂技术、旋涂技术、溅射技术(诸如磁控或离子束溅射)、生长技术(诸如热生长)和/或沉积技术(诸如化学汽相沉积(CVD))。
此外，本文使用的“示例性的”表示用作实例、情况、说明等，并且未必是有利的。如在本申请中所使用的，“或”旨在表示兼容的“或”而不是独有的“或”。此外，除非另有指明或从针对单一形式的环境中清楚看出，否则本申请中所使用的“一个(a)”和“一个(an)”通常被解释为表示“一个或多个”。并且，A和B的至少一个等通常表示A或B或者A以及B。此外，在详细说明或权利要求中使用的“包括”、“具有”、“有”、“具有”或它们的变形的范围来说，这种术语旨在包含以类似于术语“包含”。
并且，虽然已参照一个或多个实例示出并描述了本发明，本领域其他技术人员基于阅读和理解本说明书和附图将发生等效变更和修改。本发明包括所有这种修改和变更并且仅限于以下权利要求书的范围。

Claims (10)

1.一种用于形成半导体器件的方法，包括：
原位地蚀刻衬底的区域以形成v形凹槽，所述v形凹槽从其上形成所述半导体器件的栅极堆叠件的第一衬底表面延伸到所述衬底中。
2.根据权利要求1所述的方法，所述蚀刻包括：
蚀刻所述区域以形成至少一个侧壁，限定以相对于所述第一衬底表面不垂直的角度定向的至少一部分所述v形凹槽。
3.根据权利要求1所述的方法，所述蚀刻包括：
通过包括氯化氢的蚀刻气体来蚀刻所述区域。
4.根据权利要求1所述的方法，所述蚀刻包括：
通过被加热至约400摄氏度至约1000摄氏度之间的温度的包含氯化氢的蚀刻气体来蚀刻所述区域。
5.根据权利要求1所述的方法，所述蚀刻包括：
通过被加热至约400摄氏度至约1000摄氏度之间的温度的蚀刻气体来蚀刻所述区域。
6.根据权利要求1所述的方法，包括：
在蚀刻所述衬底的区域以形成所述v形凹槽之前，蚀刻所述衬底的区域以形成u形凹槽，所述u形凹槽从所述第一衬底表面延伸到所述衬底中。
7.根据权利要求6所述的方法，蚀刻所述衬底的区域以形成所述v形凹槽包括：
蚀刻所述衬底的限定所述u形凹槽的至少一个侧壁以形成所述v形凹槽。
8.根据权利要求1所述的方法，包括：
在蚀刻所述衬底的区域以形成所述v形凹槽之前，去除在所述衬底上形成的至少一些自然氧化物。
9.一种晶体管，包括：
以下部件中的至少一个：
源极，当所述晶体管和第二晶体管之间的多晶硅间距小于约75nm时，所述源极的高度-长度比至少超过1.5，而当所述晶体管和第二晶体管之间的多晶硅间距小于约60nm时，所述源极的高度-长度比至少超过1.6；或者
漏极，当所述晶体管和第二晶体管之间的多晶硅间距小于约75nm时，所述漏极的高度-长度比至少超过1.5，而当所述晶体管和第二晶体管之间的多晶硅间距小于约60nm时，所述漏极的高度-长度比至少超过1.6。
10.一种形成半导体器件的方法，包括：
蚀刻衬底的区域以形成u形凹槽，所述u形凹槽从其上形成所述半导体器件的栅极堆叠件的第一衬底表面延伸到所述衬底中；
原位蚀刻所述区域的至少一部分以形成v形凹槽，包括：
将蚀刻气体施加于空间上邻近所述u形凹槽的所述衬底的至少一部分以将所述u形凹槽转变为v形凹槽；以及
在所述v形凹槽内外延生长应变单晶半导体材料。
CN201310099962.2A 2012-12-24 2013-03-26 具有v形区域的半导体器件 Active CN103904019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/726,270 US8940594B2 (en) 2012-12-24 2012-12-24 Semiconductor device having v-shaped region
US13/726,270 2012-12-24

Publications (2)

Publication Number Publication Date
CN103904019A true CN103904019A (zh) 2014-07-02
CN103904019B CN103904019B (zh) 2017-03-01

Family

ID=50973687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310099962.2A Active CN103904019B (zh) 2012-12-24 2013-03-26 具有v形区域的半导体器件

Country Status (2)

Country Link
US (2) US8940594B2 (zh)
CN (1) CN103904019B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412842B2 (en) * 2013-07-03 2016-08-09 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US9691898B2 (en) 2013-12-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium profile for channel strain
US9287398B2 (en) 2014-02-14 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor strain-inducing scheme
US9502412B2 (en) 2014-09-19 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure with gate spacer having protruding bottom portion and method for forming the same
US9502418B2 (en) * 2014-10-02 2016-11-22 International Business Machines Corporation Semiconductor devices with sidewall spacers of equal thickness
US9698786B2 (en) * 2015-05-29 2017-07-04 Nexperia B.V. Interface apparatus with leakage mitigation
US20180190792A1 (en) * 2017-01-04 2018-07-05 Globalfoundries Inc. Method of forming semiconductor structure and resulting structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105331A1 (en) * 2005-01-04 2007-05-10 Anand Murthy CMOS transistor junction regions formed by a CVD etching and deposition sequence
US20100078757A1 (en) * 2008-09-29 2010-04-01 Hynix Semiconductor Inc. Semiconductor device having recess gate and isolation structure and method for fabricating the same
US20110183486A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Transistor having v-shaped embedded stressor
CN102479789A (zh) * 2010-11-22 2012-05-30 台湾积体电路制造股份有限公司 用于半导体器件的间隔元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
US8354694B2 (en) * 2010-08-13 2013-01-15 International Business Machines Corporation CMOS transistors with stressed high mobility channels
US20140264607A1 (en) * 2013-03-13 2014-09-18 International Business Machines Corporation Iii-v finfets on silicon substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105331A1 (en) * 2005-01-04 2007-05-10 Anand Murthy CMOS transistor junction regions formed by a CVD etching and deposition sequence
US20100078757A1 (en) * 2008-09-29 2010-04-01 Hynix Semiconductor Inc. Semiconductor device having recess gate and isolation structure and method for fabricating the same
US20110183486A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Transistor having v-shaped embedded stressor
CN102479789A (zh) * 2010-11-22 2012-05-30 台湾积体电路制造股份有限公司 用于半导体器件的间隔元件

Also Published As

Publication number Publication date
US8940594B2 (en) 2015-01-27
US20140175556A1 (en) 2014-06-26
US20150137182A1 (en) 2015-05-21
CN103904019B (zh) 2017-03-01
US9269812B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
CN104282756B (zh) 半导体器件及其制造方法
US10720508B2 (en) Fabrication of multi-channel nanowire devices with self-aligned internal spacers and SOI FinFETs using selective silicon nitride capping
CN102315171B (zh) 集成电路组件及其制造方法
CN103811351B (zh) 形成外延部件的方法
CN103904019A (zh) 具有v形区域的半导体器件
US9660052B2 (en) Strained source and drain (SSD) structure and method for forming the same
CN105723515B (zh) 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术
CN101989616B (zh) 晶体管与其制法
US9224865B2 (en) FinFET with insulator under channel
US20090121258A1 (en) Field effect transistor containing a wide band gap semiconductor material in a drain
CN104126228A (zh) 非平面栅极全包围器件及其制造方法
CN104538305B (zh) 半导体组件及其制造方法
CN105321883B (zh) 制造半导体器件的方法
CN103871896A (zh) 半导体结构和制造方法
CN107104139A (zh) 半导体器件及其制造方法
CN106328536A (zh) 半导体器件及其制造方法
CN103066122B (zh) Mosfet及其制造方法
CN103325684A (zh) 一种半导体结构及其制造方法
CN102237277B (zh) 半导体器件及其形成方法
TWI619250B (zh) 半導體結構及其製造方法
CN102254824B (zh) 半导体器件及其形成方法
CN103779223A (zh) Mosfet的制造方法
CN106711034A (zh) 半导体结构的形成方法
CN102148158B (zh) 一种体接触器件结构及其制造方法
US20200176463A1 (en) Sonos memory structure and manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant