JP2012080055A - 酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法 - Google Patents
酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2012080055A JP2012080055A JP2010270809A JP2010270809A JP2012080055A JP 2012080055 A JP2012080055 A JP 2012080055A JP 2010270809 A JP2010270809 A JP 2010270809A JP 2010270809 A JP2010270809 A JP 2010270809A JP 2012080055 A JP2012080055 A JP 2012080055A
- Authority
- JP
- Japan
- Prior art keywords
- praseodymium oxide
- iii
- substrate
- dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910003447 praseodymium oxide Inorganic materials 0.000 title claims abstract description 82
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 13
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical group [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 18
- 239000000463 material Substances 0.000 abstract description 16
- 230000001629 suppression Effects 0.000 abstract description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- CXYWKYLTFRZQRD-UHFFFAOYSA-N [Zn].[Hf] Chemical compound [Zn].[Hf] CXYWKYLTFRZQRD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】酸化プラセオジムの誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法を提供し、以って半導体素子のリーク電流及び等価酸化物膜厚の過大の問題を解決すること。
【解決手段】本発明では、酸化プラセオジムを備えたトランジスタは、少なくとも一つのIII−Ｖ族基板と、一つのゲート誘電層と、一つのゲート電極とを含む。また、III−Ｖ族基板にゲート誘電層が設けられ、ゲート誘電層にゲート電極が設けられ、誘電層は酸化プラセオジム（ＰｒxＯy）である。本発明は、誘電層材料として高誘電率及び高エネルギーギャップを備えた酸化プラセオジム（Ｐｒ6Ｏ11）を用いることにより、リーク電流を有効に抑制する外、更にIII−Ｖ族材料を基板とした素子の等価酸化膜厚（ＥＯＴ）を薄くさせることもできる。
【選択図】図４
【解決手段】本発明では、酸化プラセオジムを備えたトランジスタは、少なくとも一つのIII−Ｖ族基板と、一つのゲート誘電層と、一つのゲート電極とを含む。また、III−Ｖ族基板にゲート誘電層が設けられ、ゲート誘電層にゲート電極が設けられ、誘電層は酸化プラセオジム（ＰｒxＯy）である。本発明は、誘電層材料として高誘電率及び高エネルギーギャップを備えた酸化プラセオジム（Ｐｒ6Ｏ11）を用いることにより、リーク電流を有効に抑制する外、更にIII−Ｖ族材料を基板とした素子の等価酸化膜厚（ＥＯＴ）を薄くさせることもできる。
【選択図】図４
Description
本発明は酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法に関し、特に酸化プラセオジムを誘電材料とした酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法に関するものである。
今まで、III−Ｖ族化合物半導体は、シリコン半導体材料に比べてより良い材料特性を持っているので、近年、III−Ｖ族化合物半導体は既に広汎に研究されてきている。
また、伝統のシリコン材の金属酸化膜型半導体電界効果トランジスタ（Ｓｉ ＭＯＳＦＥＴ）の代わりに、高誘電率（ｈｉｇｈ−ｋ）の酸化物をゲー ト誘電層としてIII−Ｖ族化合物半導体チップに堆積してなるIII−Ｖ金属酸化膜型半導体電界効果トランジスタ（III−Ｖ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、III−Ｖ ＭＯＳＦＥＴ）も開発されている。
また、伝統のシリコン材の金属酸化膜型半導体電界効果トランジスタ（Ｓｉ ＭＯＳＦＥＴ）の代わりに、高誘電率（ｈｉｇｈ−ｋ）の酸化物をゲー ト誘電層としてIII−Ｖ族化合物半導体チップに堆積してなるIII−Ｖ金属酸化膜型半導体電界効果トランジスタ（III−Ｖ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、III−Ｖ ＭＯＳＦＥＴ）も開発されている。
また、科学技術の進展に伴い、集積回路のサイズも益々と小さくなり、ユニット容量（ｕｎｉｔ ｃａｐａｃｉｔａｎｃｅ）のニーズも益々増加していく。
しかし、一般的には高誘電率の材料はそのエネルギーギャップも比較的低い（下記の表一をご参照）ので、故に比較的薄い酸化物ではリーク電流を生じるのを有効に抑制することが出来ない。
しかし、一般的には高誘電率の材料はそのエネルギーギャップも比較的低い（下記の表一をご参照）ので、故に比較的薄い酸化物ではリーク電流を生じるのを有効に抑制することが出来ない。
伝統のシリコン半導体素子は、自然酸化物（ｎａｔｉｖｅ ｏｘｉｄｅ）をゲート誘電層とすることにより比較的大きい容量値を得ている。しかしIII−Ｖ族化合物半導体素子にとっては、シリカ／シリコン格子のように整合の良い且つ界面品質が優れた酸化物を持っていない。
特許文献１には、ＮＭＯＳ金属アルミニウムゲートと基板の間にｈｉｇｈ−Ｋの誘電層、例えば酸化ハフニウム、酸化ハフニウムシリコン、酸化ランタン及び酸化ランタン・アルミニウムなどの材料が形成されてなる高Ｋゲート誘電値及び金属ゲート電極を備えた半導体装置が開示されている。
特許文献２には、原子層堆積法（ＡＬＤ）で異なるｈｉｇｈ−ｋ誘電層、例えば酸化亜鉛、酸化ハフニウム、酸化ランタン及び酸化タンタルなどを生長させると共にシリコン製造プロセスに用いられる、誘電体を備えた半導体メモリ装置及びその製造方法が開示されている。
特許文献３には、原子層堆積法でゲート誘電層として窒化タンタルを半導体基板に成長させるバリア層を堆積する方法が開示されている。
また、特許文献４には、ハフニウム、亜鉛又は亜鉛ハフニウムの酸化物を金属ゲートと基板チャンネル層との間の誘電層とし、ＭＯＳ素子に用いられる、複数積層のゲートを備えた半導体素子が開示されている。
また、特許文献４には、ハフニウム、亜鉛又は亜鉛ハフニウムの酸化物を金属ゲートと基板チャンネル層との間の誘電層とし、ＭＯＳ素子に用いられる、複数積層のゲートを備えた半導体素子が開示されている。
しかしながら、上述した周知技術は、ゲート誘電層として酸化亜鉛、酸化ハフニウム、酸化ランタン及び酸化タンタルなどの酸化物が用いられることが多く、同時にシリコン又はIII−Ｖ族化合物半導体の製造プロセスに用いられた。惟しリーク電流及び等価酸化物膜厚の過大の問題を有効に解決するものではない。
本発明は、上述した周知技術の問題に鑑みて為したもので、酸化プラセオジムの誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法を提供することにあり、以って周知の半導体素子のリーク電流及び等価酸化物膜厚の過大の問題を解決することを目的としている。
本発明の目的によれば、酸化プラセオジムを備えた誘電体を提供している。それは一つのIII−Ｖ族基板と、一つの誘電層と、一つの第一のメタル層と、一つの第二のメタル層とを少なくとも含むものである。III−Ｖ族基板に誘電層が設けられ、誘電層に第一のメタル層が設けられ、III−Ｖ族基板の下に第二のメタル層が設けられる。また、誘電層は酸化プラセオジム（ＰｒxＯy）である。
また、ｘは１〜１０、ｙは１〜１２にある。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１となる。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１となる。
また、第一のメタル層及び第二のメタル層はアルミニウム又は金である。
本発明の目的によれば、更に別の酸化プラセオジムを備えた誘電体の製造方法を提供している。それは、
酸化プラセオジムを備えた誘電体の製造方法であって、
一つのIII−Ｖ族基板を用意するステップと、
一つの誘電層を前記III−Ｖ族基板に設けるステップと、
一つの第一のメタル層を前記誘電層に設けるステップと、
一つの第二のメタル層を前記III−Ｖ族基板の下に設けるステップとを少なくとも含み、前記誘電層は酸化プラセオジム（ＰｒxＯy）である。
本発明の目的によれば、更に別の酸化プラセオジムを備えた誘電体の製造方法を提供している。それは、
酸化プラセオジムを備えた誘電体の製造方法であって、
一つのIII−Ｖ族基板を用意するステップと、
一つの誘電層を前記III−Ｖ族基板に設けるステップと、
一つの第一のメタル層を前記誘電層に設けるステップと、
一つの第二のメタル層を前記III−Ｖ族基板の下に設けるステップとを少なくとも含み、前記誘電層は酸化プラセオジム（ＰｒxＯy）である。
また、ｘは１〜１０、ｙは１〜１２である。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である。
また、第一のメタル層及び第二のメタル層はアルミニウム又は金である。
本発明の目的によれば、更に別の酸化プラセオジムを備えたトランジスタを提供している。それは、
一つのIII−Ｖ族基板と、一つのゲート誘電層と、一つのゲート電極とを少なくとも含み、ゲート誘電層はIII−Ｖ族基板に設けられる。また、ゲート電極はゲート誘電層に設けられる。また、誘電層は酸化プラセオジム（ＰｒxＯy）である。
本発明の目的によれば、更に別の酸化プラセオジムを備えたトランジスタを提供している。それは、
一つのIII−Ｖ族基板と、一つのゲート誘電層と、一つのゲート電極とを少なくとも含み、ゲート誘電層はIII−Ｖ族基板に設けられる。また、ゲート電極はゲート誘電層に設けられる。また、誘電層は酸化プラセオジム（ＰｒxＯy）である。
また、ｘは１〜１０、ｙは１〜１２である。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である。
また、ゲート電極はアルミニウム、金またはポリシリコンである。
本発明の目的によれば、更に別の酸化プラセオジムを備えたトランジスタの製造方法を提供している。それは、
一つのIII−Ｖ族基板と、
前記III−Ｖ族基板に設けられる一つのゲート誘電層と、
前記ゲート誘電層に設けられる一つのゲート電極とを少なくとも含み、前記ゲート誘電層は酸化プラセオジム（ＰｒxＯy）である。
本発明の目的によれば、更に別の酸化プラセオジムを備えたトランジスタの製造方法を提供している。それは、
一つのIII−Ｖ族基板と、
前記III−Ｖ族基板に設けられる一つのゲート誘電層と、
前記ゲート誘電層に設けられる一つのゲート電極とを少なくとも含み、前記ゲート誘電層は酸化プラセオジム（ＰｒxＯy）である。
また、ｘは１〜１０、ｙは１〜１２である。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である。
また、III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である。
また、ゲート電極はアルミニウム、金又はポリシリコンである。
以上のように、本発明の酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法によれば、以下の利点を有している。
以上のように、本発明の酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法によれば、以下の利点を有している。
この酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法によれば、高誘電率及び高エネルギーギャップを備えた酸化プラセオジムをゲート誘電層とすると共にそれをIII−Ｖ族化合物半導体素子に用いることにより、リーク電流及び等価酸化物膜厚を有効に低下させることができる。
［実施例］
図１は、本発明に係る酸化プラセオジムを備えた誘電体の模式図である。
図１は、本発明に係る酸化プラセオジムを備えた誘電体の模式図である。
図に示すように、本発明に係る酸化プラセオジムを備えた誘電体（キャパシタ（ｃａｐａｃｉｔｏｒ）とも称する）１は、一つのIII−Ｖ族基板１０と、一つの誘電層１１と、一つの第一のメタル層１２と、一つの第二のメタル層１３とを含む。III−Ｖ族基板１０の上に誘電層１１が設けられ、誘電層１１の上に第一のメタル層１２が設けられ、III−Ｖ族基板１０の下に第二のメタル層１３が設けられる。また、誘電層１１は酸化プラセオジム（ＰｒxＯy）である。
また、ｘは１〜１０であってもよい。ｙは１〜１２であってもよい。
なお、III−Ｖ族基板１０はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１であってもよい。好ましくは０．４〜０．８である。
なお、III−Ｖ族基板１０はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１であってもよい。好ましくは０．４〜０．８である。
また、ｍ＋ｎは１となる。好ましくはｎが０．２〜０．６である。
好ましい幾つかの実施例のうち、第一のメタル層１２及び第二のメタル層１３はアルミニウムまたは金である。
好ましい幾つかの実施例のうち、第一のメタル層１２及び第二のメタル層１３はアルミニウムまたは金である。
本実施例では、III−Ｖ族基板１０が更に一つの第一のIII−Ｖ族材料層１００及び一つの第二のIII−Ｖ族材料層１０１を含む。
また、第一のIII−Ｖ族材料層１００は、厚さが１０ｎｍのｎ型のインジウムガリウム砒素（Ｉｎ0.53Ｇａ0.47Ａｓ）でＳｉのドープ濃度が５×１０17ｃｍ-3を有し、第二のメタル層１３の上に設けられているものである。
また、第一のIII−Ｖ族材料層１００は、厚さが１０ｎｍのｎ型のインジウムガリウム砒素（Ｉｎ0.53Ｇａ0.47Ａｓ）でＳｉのドープ濃度が５×１０17ｃｍ-3を有し、第二のメタル層１３の上に設けられているものである。
また第二のIII−Ｖ族材料層１０１は、厚さが５ｎｍのｎ型のインジウムガリウム砒素（Ｉｎ0.7Ｇａ0.3Ａｓ）でＳｉのドープ濃度が５×１０17ｃｍ-3を有し、第一のIII−Ｖ族材料層１００の上に設けられているものである。
なお、第二のメタル層１３と第一のIII−Ｖ族材料層１００の間に更にｎ+層１４を含み、第二のメタル層１３と第一のIII−Ｖ族材料層１００との間のコンタクト抵抗を減少させる役割を果たしている。
本実施例では、誘電層１１は、厚さが９ｎｍの酸化プラセオジム（Ｐｒ6Ｏ11）である。また第一のメタル層１２及び第二のメタル層１３は、厚さが５０ｎｍのアルミニウム（Ａｌ）である。
次に、図２は本発明に係る酸化プラセオジムを備えた誘電体の容量−電圧の曲線図である。
図に示すように、III−Ｖ族材料と酸化物の間に表面に損耗特性を有した薄膜層が形成されたので、容量−電圧の曲線図（Ｃ−Ｖ ｃｕｒｖｅ）から周波数分散（ｆｒｅｑｕｅｎｃｙ ｄｉｓｐｅｒｓｉｏｎ）の現象がはっきりと見られる。
図に示すように、III−Ｖ族材料と酸化物の間に表面に損耗特性を有した薄膜層が形成されたので、容量−電圧の曲線図（Ｃ−Ｖ ｃｕｒｖｅ）から周波数分散（ｆｒｅｑｕｅｎｃｙ ｄｉｓｐｅｒｓｉｏｎ）の現象がはっきりと見られる。
また、酸化プラセオジム（Ｐｒ6Ｏ11）は、かなり高い誘電率（３４）を持っているので、周知の酸化ハフニウム（ＨｆＯ2）に比べて、周波数が１ｋＨｚの容量値で見積もり計算すると、本発明の誘電体の等価酸化物膜厚（ＥＯＴ）は２．７８３ｎｍとなり、周知の酸化ハフニウム（ＨｆＯ2）等価酸化物膜厚の３．３４３ｎｍに対し、本発明の酸化プラセオジムを備えた誘電体の半導体素子酸化層の等価酸化物膜厚に対する抑制効果が確かである。
次に、図３は本発明に係る酸化プラセオジムを備えたトランジスタの第一の実施例の模式図である。
図に示すように、本発明の酸化プラセオジムを備えたトランジスタ２の第一の実施例は、一つのIII−Ｖ族基板２０と、一つのゲート電極２１と、一つのゲート誘電層２２と、一つのチャンネル層２３と、一つのソース／ドレイン電極２４とを含む。
図に示すように、本発明の酸化プラセオジムを備えたトランジスタ２の第一の実施例は、一つのIII−Ｖ族基板２０と、一つのゲート電極２１と、一つのゲート誘電層２２と、一つのチャンネル層２３と、一つのソース／ドレイン電極２４とを含む。
また、ゲート電極２１はIII−Ｖ族基板２０の上に設けられ、ゲート誘電層２２はゲート電極２１の上に設けられ、また、チャンネル層２３はゲート誘電層２２の上に設けられる。ソース／ドレイン電極２４はチャンネル層２３の上に設けられる。ゲート誘電層２２は酸化プラセオジム（ＰｒxＯy）で、ｘは１〜１０、ｙは１〜１２である。好ましくはＰｒ6Ｏ11又はＰｒ2Ｏ3である。
III−Ｖ族基板２０及びチャンネル層２３は、インジウムガリウム砒素（ＩｎmＧａnＡｓ）であってもよい。ｍは０〜１であってもよい。ｍ＋ｎは１となる。ゲート電極２１はアルミニウム、金又はポリシリコンであってもよい。本実施例は、いわゆるボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）の電界効果トランジスタ（ＭＯＳＦＥＴ）を示している。
次に、図４は本発明に係る酸化プラセオジムを備えたトランジスタの第二の実施例模式図である。
図に示すように、本実施例は第一の実施例と一番異なる相違は、本実施例の酸化プラセオジムを備えたトランジスタがトップゲート（ｔｏｐ ｇａｔｅ）の様態にある。即ちIII−Ｖ族基板２０の上にゲート誘電層２２が設けられ、ゲート誘電層２２にゲート電極２１が設けられ、またソース／ドレイン電極２４がIII−Ｖ族基板２０の上に設けられ、又はイオンプレイティング法でIII−Ｖ族基板２０の中に設けられてなることにある。
図に示すように、本実施例は第一の実施例と一番異なる相違は、本実施例の酸化プラセオジムを備えたトランジスタがトップゲート（ｔｏｐ ｇａｔｅ）の様態にある。即ちIII−Ｖ族基板２０の上にゲート誘電層２２が設けられ、ゲート誘電層２２にゲート電極２１が設けられ、またソース／ドレイン電極２４がIII−Ｖ族基板２０の上に設けられ、又はイオンプレイティング法でIII−Ｖ族基板２０の中に設けられてなることにある。
上述した各前記トランジスタに関する働き及び製造プロセスは、公知の技術であるので、説明は省略する。
前述の本発明の酸化プラセオジムを備えた誘電体及び酸化プラセオジムを備えたトランジスタについての説明過程において、既に本発明の酸化プラセオジムを備えた誘電体及び酸化プラセオジムを備えたトランジスタの製造方法の概念を説明した。惟し更に明確させるため、以下はフローチャートを参照しながら詳細に説明する。
前述の本発明の酸化プラセオジムを備えた誘電体及び酸化プラセオジムを備えたトランジスタについての説明過程において、既に本発明の酸化プラセオジムを備えた誘電体及び酸化プラセオジムを備えたトランジスタの製造方法の概念を説明した。惟し更に明確させるため、以下はフローチャートを参照しながら詳細に説明する。
図５は、本発明に係る酸化プラセオジムを備えた誘電体の製造方法のフローチャートである。
図に示すように、本発明の酸化プラセオジムを備えた誘電体の製造方法は、III−Ｖ族基板を用意するステップ（Ｓ１０）と、酸化プラセオジム（ＰｒxＯy）であるゲート誘電層をIII−Ｖ族基板に設けるステップ（Ｓ１１）と、第一のメタル層を誘電層に設けるステップ（Ｓ１２）と、第二のメタル層をIII−Ｖ族基板の下に設けるステップ（Ｓ１３）とを含む。
図に示すように、本発明の酸化プラセオジムを備えた誘電体の製造方法は、III−Ｖ族基板を用意するステップ（Ｓ１０）と、酸化プラセオジム（ＰｒxＯy）であるゲート誘電層をIII−Ｖ族基板に設けるステップ（Ｓ１１）と、第一のメタル層を誘電層に設けるステップ（Ｓ１２）と、第二のメタル層をIII−Ｖ族基板の下に設けるステップ（Ｓ１３）とを含む。
図６は、本発明に係る酸化プラセオジムを備えたトランジスタの製造方法の模式図である。
図に示すように、本発明に係る酸化プラセオジムを備えたトランジスタの製造方法は少なくともIII−Ｖ族基板を用意するステップ（Ｓ２０）と、酸化プラセオジム（ＰｒxＯy）であるゲート誘電層をIII−Ｖ族基板に設けるステップ（Ｓ２１）と、ゲート電極をゲート誘電層に設けるステップ（Ｓ２２）とを含む。
図に示すように、本発明に係る酸化プラセオジムを備えたトランジスタの製造方法は少なくともIII−Ｖ族基板を用意するステップ（Ｓ２０）と、酸化プラセオジム（ＰｒxＯy）であるゲート誘電層をIII−Ｖ族基板に設けるステップ（Ｓ２１）と、ゲート電極をゲート誘電層に設けるステップ（Ｓ２２）とを含む。
上述したｘは１〜１０であってもよい。ｙは１〜１２であってもよい。好ましくはＰｒ6Ｏ11又はＰｒ2Ｏ3である。III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）であってもよい。ｍは０〜１であってもよい。ｍ＋ｎは１となる。
なお、酸化プラセオジムを設ける方法には、化学気相堆積法（ＣＶＤ）と、直流／交流スパッタリング法（ＤＣ／ＡＣ ｓｐｕｔｔｅｒｉｎｇ）と、原子層堆積法（ＡＬＤ）と、分子線エピタキシャル法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）とを含む。
ここは、トランジスタ及び誘電体のその他の層は周知の技術に属しているので、単に本発明に関する一番重要な部分を説明したのみで、更にその他の層の製造プロセスについての説明は省略する。
上述をまとめると、本発明の開示している酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法は、ゲート誘電層として、高誘電率及び高エネルギーギャップを備えた酸化プラセオジムが使用され、同時にIII−Ｖ族化合物半導体素子に応用されることにより、III−Ｖ族半導体素子のリーク電流及び等価酸化物膜厚を有効に低下させることができる。
以上は、挙げられた幾つかの例について説明をしたが、本発明はそれらに限定されるものではない。本発明の精神及び範疇から逸脱しない原則に基づいて為した全ての等効な修正又は変更は、いずれも添付の特許請求の範囲に含まれるべきである。
１ 酸化プラセオジムを備えた誘電体
１０ III−Ｖ族基板
１００ 第一のIII−Ｖ族材料層
１０１ 第二のIII−Ｖ族材料層
１１ 誘電層
１２ 第一のメタル層
１３ 第二のメタル層
１４ ｎ+層
２ 酸化プラセオジムを備えたトランジスタ
２０ III−Ｖ族基板
２１ ゲート電極
２２ ゲート誘電層
２３ チャンネル層
２４ ソース／ドレイン電極
Ｓ１０〜Ｓ１３、Ｓ２０〜Ｓ２２ ステップ
１０ III−Ｖ族基板
１００ 第一のIII−Ｖ族材料層
１０１ 第二のIII−Ｖ族材料層
１１ 誘電層
１２ 第一のメタル層
１３ 第二のメタル層
１４ ｎ+層
２ 酸化プラセオジムを備えたトランジスタ
２０ III−Ｖ族基板
２１ ゲート電極
２２ ゲート誘電層
２３ チャンネル層
２４ ソース／ドレイン電極
Ｓ１０〜Ｓ１３、Ｓ２０〜Ｓ２２ ステップ
Claims (16)
- 酸化プラセオジムを備えた誘電体であって、
一つのIII−Ｖ族基板と、
前記III−Ｖ族基板に設けた一つの誘電層と、
前記誘電層に設けた一つの第一のメタル層と、
前記III−Ｖ族基板の下に設けた一つの第二のメタル層とを少なくとも含み、前記誘電層は酸化プラセオジム（ＰｒxＯy）であることを特徴とする酸化プラセオジムを備えた誘電体。 - 請求項１に記載の酸化プラセオジムを備えた誘電体であって、ｘは１〜１０にあり、ｙは１〜１２にある誘電体。
- 請求項１に記載の酸化プラセオジムを備えた誘電体であって、前記III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である誘電体。
- 請求項１に記載の酸化プラセオジムを備えた誘電体であって、前記第一のメタル層及び前記第二のメタル層はアルミニウムまたは金である誘電体。
- 酸化プラセオジムを備えた誘電体の製造方法であって、
一つのIII−Ｖ族基板を用意するステップと、
一つの誘電層を前記III−Ｖ族基板に設けるステップと、
一つの第一のメタル層を前記誘電層に設けるステップと、
一つの第二のメタル層を前記III−Ｖ族基板の下に設けるステップとを少なくとも含み、前記誘電層は酸化プラセオジム（ＰｒxＯy）である方法。 - 請求項５に記載の酸化プラセオジムを備えた誘電体の製造方法であって、ｘは１〜１０、ｙは１〜１２である方法。
- 請求項５に記載の酸化プラセオジムを備えた誘電体の製造方法であって、前記III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である方法。
- 請求項５に記載の酸化プラセオジムを備えた誘電体の製造方法であって、前記第一のメタル層及び前記第二のメタル層はアルミニウム又は金である方法。
- 酸化プラセオジムを備えたトランジスタであって、
一つのIII−Ｖ族基板と、
前記III−Ｖ族基板に設けられる一つのゲート誘電層と、
前記ゲート誘電層に設けられる一つのゲート電極とを少なくとも含み、前記ゲート誘電層は酸化プラセオジム（ＰｒxＯy）であるトランジスタ。 - 請求項９に記載の酸化プラセオジムを備えたトランジスタであって、ｘは１〜１０、ｙは１〜１２であるトランジスタ。
- 請求項９に記載の酸化プラセオジムを備えたトランジスタであって、前記III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１であるトランジスタ。
- 請求項９に記載の酸化プラセオジムを備えたトランジスタであって、前記ゲート電極はアルミニウム、金又はポリシリコンであるトランジスタ。
- 酸化プラセオジムを備えたトランジスタの製造方法であって、
一つのIII−Ｖ族基板を用意するステップと、
一つのゲート誘電層を前記III−Ｖ族基板に設けるステップと、
一つのゲート電極を前記ゲート誘電層に設けるステップとを少なくとも含み、前記ゲート誘電層は酸化プラセオジム（ＰｒxＯy）である方法。 - 請求項１３に記載の酸化プラセオジムを備えたトランジスタの製造方法であって、ｘは１〜１０、ｙは１〜１２である方法。
- 請求項１３に記載の酸化プラセオジムを備えたトランジスタの製造方法であって、前記III−Ｖ族基板はインジウムガリウム砒素（ＩｎmＧａnＡｓ）で、ｍは０〜１、ｍ＋ｎは１である方法。
- 請求項１３に記載の酸化プラセオジムを備えたトランジスタの製造方法であって、前記ゲート電極はアルミニウム、金又はポリシリコンである方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099133633A TW201216363A (en) | 2010-10-01 | 2010-10-01 | Dielectric structure, transistor and manufacturing method thereof with praseodymium oxide |
| TW099133633 | 2010-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012080055A true JP2012080055A (ja) | 2012-04-19 |
Family
ID=45889074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010270809A Pending JP2012080055A (ja) | 2010-10-01 | 2010-12-03 | 酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120080760A1 (ja) |
| JP (1) | JP2012080055A (ja) |
| TW (1) | TW201216363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2887141A2 (en) | 2013-12-20 | 2015-06-24 | Casio Computer Co., Ltd. | Projector having light source including laser diodes |
| CN109888023A (zh) * | 2019-03-25 | 2019-06-14 | 广州新视界光电科技有限公司 | 一种顶栅型薄膜晶体管及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220310457A1 (en) * | 2021-03-26 | 2022-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k dielectric materials with dipole layer |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308319A (ja) * | 2000-04-20 | 2001-11-02 | Fujitsu Ltd | 絶縁ゲート型化合物半導体装置 |
| JP2004214530A (ja) * | 2003-01-08 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型化合物半導体装置の製造方法 |
| JP2006040977A (ja) * | 2004-07-22 | 2006-02-09 | Univ Nagoya | 絶縁膜を有した半導体装置の製造方法及び半導体装置。 |
| JP2006521337A (ja) * | 2003-03-17 | 2006-09-21 | エピケム リミテッド | 金属酸化物層または膜を成膜するための前駆体 |
| JP2007067266A (ja) * | 2005-09-01 | 2007-03-15 | Toshiba Corp | 半導体装置 |
| JP2007109955A (ja) * | 2005-10-14 | 2007-04-26 | Sharp Corp | 半導体記憶装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4024560A (en) * | 1975-09-04 | 1977-05-17 | Westinghouse Electric Corporation | Pyroelectric-field effect electromagnetic radiation detector |
| US4047214A (en) * | 1975-09-04 | 1977-09-06 | Westinghouse Electric Corporation | Electrostatically bonded dielectric-on-semiconductor device, and a method of making the same |
| US6589335B2 (en) * | 2001-02-08 | 2003-07-08 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
| US20090152636A1 (en) * | 2007-12-12 | 2009-06-18 | International Business Machines Corporation | High-k/metal gate stack using capping layer methods, ic and related transistors |
-
2010
- 2010-10-01 TW TW099133633A patent/TW201216363A/zh unknown
- 2010-12-03 JP JP2010270809A patent/JP2012080055A/ja active Pending
- 2010-12-13 US US12/928,547 patent/US20120080760A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308319A (ja) * | 2000-04-20 | 2001-11-02 | Fujitsu Ltd | 絶縁ゲート型化合物半導体装置 |
| JP2004214530A (ja) * | 2003-01-08 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型化合物半導体装置の製造方法 |
| JP2006521337A (ja) * | 2003-03-17 | 2006-09-21 | エピケム リミテッド | 金属酸化物層または膜を成膜するための前駆体 |
| JP2006040977A (ja) * | 2004-07-22 | 2006-02-09 | Univ Nagoya | 絶縁膜を有した半導体装置の製造方法及び半導体装置。 |
| JP2007067266A (ja) * | 2005-09-01 | 2007-03-15 | Toshiba Corp | 半導体装置 |
| JP2007109955A (ja) * | 2005-10-14 | 2007-04-26 | Sharp Corp | 半導体記憶装置及びその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6012048546; Ｃｈｉｕ， Ｈ， ｅｔ ａｌ．: '"Ｃｏｍｐｒｅｈｅｎｓｉｖｅ ｓｔｕｄｙ ｏｆ ＧａＡｓ ＭＯＳＦＥＴｓ ｕｓｉｎｇ ｇａｄｏｌｉｎｉｕｍ ｏｘｉｄｅ ａｎｄ ｐｒａｓｅｏｄｙｍｉｕｍ ｏｘｉｄｅ ｌａｙｅｒｓ"' Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｖｏｌ． １５５， Ｎｏ． １２, 20081008, ｐｐ． Ｈ９５５-Ｈ９５８ * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2887141A2 (en) | 2013-12-20 | 2015-06-24 | Casio Computer Co., Ltd. | Projector having light source including laser diodes |
| CN109888023A (zh) * | 2019-03-25 | 2019-06-14 | 广州新视界光电科技有限公司 | 一种顶栅型薄膜晶体管及其制作方法 |
| CN109888023B (zh) * | 2019-03-25 | 2022-06-21 | 广州新视界光电科技有限公司 | 一种顶栅型薄膜晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201216363A (en) | 2012-04-16 |
| US20120080760A1 (en) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101458956B1 (ko) | 전자 소자 및 그 제조방법 | |
| US20170141235A1 (en) | Negative Capacitance Field Effect Transistor With Charged Dielectric Material | |
| US10804101B2 (en) | Semiconductor structure having sets of III-V compound layers and method of forming | |
| KR100662850B1 (ko) | 복수 개의 금속층을 적층한 반도체 소자 | |
| CN1815752A (zh) | 栅极介电层以及应用该栅极介电层的晶体管与半导体装置 | |
| US20150263119A1 (en) | Semiconductor device with metal gate electrode and high-k dielectric material and method for fabricating the same | |
| Lu et al. | Comparison of HfAlO, HfO2/Al2O3, and HfO2 on n-type GaAs using atomic layer deposition | |
| US8772116B2 (en) | Dielectric equivalent thickness and capacitance scaling for semiconductor devices | |
| JP2012080055A (ja) | 酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法 | |
| US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
| TWI546958B (zh) | Gold and oxygen semi - high electron mobility transistor | |
| US8633119B2 (en) | Methods for manufacturing high dielectric constant films | |
| TWI658501B (zh) | 高壓半導體裝置及其製造方法 | |
| JP2020126892A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7518145B2 (en) | Integrated multiple gate dielectric composition and thickness semiconductor chip and method of manufacturing the same | |
| US8633114B2 (en) | Methods for manufacturing high dielectric constant films | |
| US9263541B2 (en) | Alternative gate dielectric films for silicon germanium and germanium channel materials | |
| JP2020009884A (ja) | 半導体装置、半導体装置の使用方法およびその半導体装置の製造方法 | |
| US8912085B1 (en) | Method and apparatus for adjusting threshold voltage in a replacement metal gate integration | |
| US9953839B2 (en) | Gate-stack structure with a diffusion barrier material | |
| TW201324587A (zh) | 半導體元件及其製作方法 | |
| WO2022001519A1 (zh) | 半导体器件及其制作方法 | |
| TWI709242B (zh) | 半導體裝置及其製造方法 | |
| Rezazadeh et al. | Plasma-enhanced ALD for improved MOS interfaces in III-V semiconductors | |
| Wei et al. | Sub-5-Å La $ _ {\text {2}} $ O $ _ {\text {3}} $ In Situ Dipole Technique for Large $\textit {V} _ {{\text {FB}}} $ Modulation With EOT Reduction and Improved Interface for HKMG Technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |