JP2004214530A - Mis型化合物半導体装置の製造方法 - Google Patents
Mis型化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004214530A JP2004214530A JP2003001989A JP2003001989A JP2004214530A JP 2004214530 A JP2004214530 A JP 2004214530A JP 2003001989 A JP2003001989 A JP 2003001989A JP 2003001989 A JP2003001989 A JP 2003001989A JP 2004214530 A JP2004214530 A JP 2004214530A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- mis
- semiconductor device
- manufacturing
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】InP系の化合物半導体からなる半導体層エピタキシャル層(半導体層)102を備えた基板101の上に、ECRスパッタ法により、III族元素の窒化物であるAlN膜(ゲート絶縁膜)103を形成することで、MIS型化合物半導体装置を製造する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、金属/絶縁膜/化合物半導体(MIS)構造を有するInP系化合物半導体を用いたMIS型化合物半導体装置の製造方法に関する。
【0002】
【従来の技術】
現在、III−V族化合物半導体を用いた電界効果トランジスタ(FET)としては、金属ゲート電極(MEtal)と半導体(Semiconductor)を接触させたMESFETが、実用化されている。このMESFETは、ショットキー接合で生ずる半導体側の空乏層を利用し、ゲート電極と半導体中に誘起するチャンネルとの電気的絶縁を得ている。
【0003】
しかしながら、ショットキー接合で得られる電気的バリヤが低いため、上記MESFETでは、ゲート電極と半導体間で大きなリーク電流(ゲートリーク)が生じていた。このため、耐圧の低下、相互コンダクタンス(gm)の低下、ドレインコンダクタンスの増加、オンオフ電流比の低下など、従来のMESFETでは様々な障害が発生していた。これらの障害は、化合物半導体による大規模集積回路(LSI)の実現を阻害するものでもあった。
【0004】
III−V族化合物半導体を用いた電界効果トランジスタを実現する場合、ゲート電極と半導体の間に絶縁膜を設けたMIS型構造が理想的である。しかしながら、III−V族化合物半導体を用いる場合、絶縁膜が挿入されることでMIS界面特性が悪化し、使用に耐えるMISデバイスの実現が困難であった。
【0005】
最近、化合物半導体によるMISデバイスを実現するため、III−V族化合物半導体基板に絶縁膜を堆積してMISダイオードを作製する試みが行われている。例えば、GaAs/AlN絶縁層/ゲート電極、あるいは、GaAs/InP/AlN絶縁層/ゲート電極の構成を有するMIS型半導体装置とその製造方法が提案されている(特許文献1参照)。
【0006】
上記製造方法では、InP層はMOCVD(metal organic chemical vapor deposition)法により堆積され、AlN膜はアンモニアガス雰囲気中でGaAs基板を約450〜550℃の範囲の温度で熱処理することによって形成されている。ただし、InP上へのAlN膜の形成法は、記載されていない。
【0007】
また、GaAsチャンネル層/As過剰GaAs絶縁層/ゲート電極の構成を持つMIS型半導体装置とその製造方法が提案されている(特許文献2参照)。この製造方法では、まず、Asが過剰とされたGaAs膜を分子線エピタキシャル法により400℃で成長している。この膜には、1〜2%過剰のAsが含まれた状態となっている。このようなGaAs膜に、600℃で10分間の熱処理を加え、過剰に含まれているAsを析出させて絶縁化し、ゲート絶縁膜として用いるようにしている。
【0008】
また、GaNチャンネル層/AlN/ゲート電極の構成を有するMIS型半導体装置とその製造方法が提案されている(特許文献3参照)。この製造方法では、AlN膜は、トリメチルアルミニウム(Al(CH3)3),水素ガス,および,窒素ガスを用いたMOCVD法により、1000℃で堆積されている。
【0009】
また、GaAs/AlN/ゲート絶縁膜、あるいは、InP/AlN/ゲート絶縁膜の構成を有する半導体装置も提案されている(特許文献4参照)。ただし、この半導体装置の提案では、AlN膜の形成方法は説明されていない。
上述したIII−V族化合物半導体を用いたMIS型半導体装置に関する技術では、主としてGaAsやGaNなどの高温のプロセス温度に耐える材料の上にゲート絶縁膜を堆積していた。この理由は、ゲート絶縁膜を低温で形成し、また低温で熱処理したのでは、使用に耐える良好な界面特性が得られていないためである。
【0010】
つぎに、InP基板上に低温でAlN膜を形成し、MIS特性を評価した従来の技術を示す(非特許文献1参照)。この評価では、InP基板上にAlを蒸着した後、ヘリコン波励起のN2ガスプラズマまたはN2+Arガスプラズマを照射してAlを窒化することでAlN/InP構造を形成し、これの構造の上下に電極を付け、C−V(容量−電圧)特性を評価している。これらの技術では、AlN膜形成後のポストアニールは、300℃以下に抑えられている。この評価の結果では、良好なC−V曲線が得られており、ヒステリシスも小さい。
しかしながら、この技術は、N2ガスプラズマまたはN2+Arガスプラズマ照射でAlを窒化するのに6時間ほどかかっており、スループットの面で実用化にはほど遠い。
【0011】
InP基板の上にInGaAsチャンネル層をエピタキシャル成長させ、このチャンネル層の上にAlを蒸着してアルミニウム膜を形成し、90分間のウェット酸化によってアルミニウム膜を絶縁膜とし、HEMT(高移動度トランジスタ)構造を作製して特性を評価した結果が報告されている(非特許文献2参照)。ここでは、比較的良好なトランジスタ静特性が得られている。しかしながら、この技術は、わずか2.5nmの厚さのアルミニウム膜を酸化して絶縁膜とするのに90分間を要しており、スループットの点で実用化は困難である。
【0012】
また、InP基板上に薄いSiの界面制御層を堆積し、この表面を窒化した後、ECRプラズマCVD法によってSi3N4膜を形成し、この上にゲート電極を形成してC−V特性を評価した実験が報告されている(非特許文献3参照)。この実験結果では、C−V曲線が理想曲線からかなりずれており、作製した素子には多量の電荷トラップが存在していることが示唆されている。
【0013】
また、上記実験では、InP基板上にn−InP/InGaAs層を形成し、この上にSi界面制御層を堆積し、この表面を窒化した後、ECRプラズマCVD法によってSi3N4膜を形成し、この上にゲート電極を形成し、n−InP層上にソース/ドレイン電極を形成してMISFET構造を作製し、この特性を評価した結果も記載されている。このトランジスタ静特性はほうき状であり、gmは123mS/mmと小さく、良好な特性とは言い難く、実用には遠い。
【0014】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を本件の出願時までに発見するには至らなかった。
【0015】
【特許文献1】
特開平8−153867号公報
【特許文献2】
特開平9−22998号公報
【特許文献3】
特開平10−223901号公報
【特許文献4】
特開平5−67741号公報
【非特許文献1】
H.Hayashi,I.Hatanaka,S.Sato,and H.Ikoma,Jpn.J.Appl.Phys.,Part 1,Vol.36,No.7A,4235(1997).
【非特許文献2】
中村、奈須野、太田、飯山、高宮、「Al酸化層を絶縁層とするInP系MISHEMTの試作・評価」、第49回応用物理学関係連合講演会講演予稿集、第3分冊、1401頁、講演番号:28a−YK−7.
【非特許文献3】
Z.Fu,H.Takahashi,S.Kasai,andH.Hasegawa,Jpn.J.Appl.Phys.,Part 1,Vol.41,No.2B,1062(2002).
【0016】
【発明が解決しようとする課題】
ところで、InP系化合物半導体は、キャリヤ移動度が高く、環境負荷の低い半導体であり、高速に動作するFETを構成する材料として理想的である。しかしながら、InP系化合物半導体は、他の化合物半導体に比較して大変熱に弱い半導体であるため、この半導体を用いた素子を形成するときの許容プロセス温度が、他の半導体に比べて著しく低い。例えば、HEMTなどのデバイスを製造する場合、InP系半導体のエピタキシャル層の形成以降は、200〜300℃のプロセス温度に制限される。
【0017】
従って、InP系の半導体層の上にゲート絶縁膜を形成する場合、200〜300℃と低い温度で処理することになる。この結果、前述した従来の技術に示したように、従来では、絶縁膜を形成するのに長時間を必要とし、また、欠陥の多い膜あるいは欠陥の多い絶縁膜/半導体界面しか形成できていない。
【0018】
本発明は、以上のような問題点を解消するためになされたものであり、MIS界面特性の優れたゲート絶縁膜を低いプロセス温度でより短時間で形成できるようにし、InP系化合物半導体を用いた特性のよいMIS型デバイスを実現できるようにすることを目的とする。
【0019】
【課題を解決するための手段】
本発明に係るMIS型化合物半導体装置の製造方法は、磁場とマイクロ波による電子サイクロトロン共鳴により少なくとも窒素を含むプラズマを生成し、このプラズマが生成される領域と基板との間に配置されたIII族元素を主原料とするターゲットに、プラズマにより発生した粒子を衝突させてスパッタ現象を起こし、III族元素の窒化物からなるゲート絶縁膜を、InP系の化合物半導体からなる半導体層の表面に形成するようにしたものである。
この製造方法によれば、半導体層が許容する温度範囲内で、特性の良いゲート絶縁膜を形成することが可能となる。
【0020】
上記MIS型化合物半導体装置の製造方法において、ターゲットは、III族元素の窒化物から構成されたものを用いるようにしても良い。また、プラズマは、不活性ガスと窒素ガスとから生成されるものであればよく、プラズマは、窒素ガスから生成されるものであってもよい。
また、上記MIS型化合物半導体装置の製造方法において、半導体層は、InPであればよく、また、基板は、InPであり、半導体層は、III−V族化合物半導体のエピタキシャル層であってもよい。
また、上記MIS型化合物半導体装置の製造方法において、III族元素は、アルミニウム,ホウ素,ガリウムのいずれかであればよい。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の実施の形態におけるMIS型化合物半導体装置の製造方法を説明する工程図である。ここでは、MISダイオードを例にして説明する。まず、図1(a)に示すように、面方位が(100)で3×1018cm−3のキャリヤ濃度(ドーパント:S)を有するn形InPからなる基板101に、ノンドープInPからなる膜厚3〜4μmのエピタキシャル層(半導体層)102を形成する。エピタキシャル層102の抵抗率は、1〜10Ωcmである。
【0022】
つぎに、図1(b)に示すように、ECRスパッタ法によりAlN(窒化アルミニウム)を堆積することで、エピタキシャル層102の上に、膜厚約2nmのAlN膜(ゲート絶縁膜)103を形成する。ECRスパッタによるAlN膜の形成では、まず、Al(アルミニウム)ターゲットを用い、また、Ar(アルゴン)のガス流量20(ml/min),N2のガス流量20/8(ml/min)とし、また、マイクロ波およびRF電力は、500Wとした。また、このAlN膜103の形成では、基板の加熱は行わない。
【0023】
つぎに、ステンシルマスクを用いた真空蒸着法により、Alを選択的に堆積し、図1(c)に示すように、AlN膜103の上にAl電極パターン104を形成する。また、基板101の裏面に、スパッタ法によりTi(チタン)を堆積し、さらに、Au(金)を真空蒸着して電極膜105を形成する。
【0024】
ここで、AlN膜103の形成では、図2に示すようなECRスパッタ装置を用いればよい。このECRスパッタ装置について説明すると、まず、チャンバー201とこれに連通するプラズマ生成室202とを備えている。チャンバー201は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室202とともに内部が真空排気される。
【0025】
チャンバー201には、膜形成対象の基板101が固定される試料台204が設けられている。試料台204は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。試料台204を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。
また、チャンバー201内の、プラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット205が備えられている。
【0026】
ターゲット205は、絶縁体からなる容器205a内に載置され、内側の面がチャンバー201内に露出している。また、ターゲット205には、マッチングユニット221を介して高周波電源222が接続され、例えば、13.56kHzの高周波が印加可能とされている。ターゲット205が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット205は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。
【0027】
プラズマ生成室202は、真空導波管206に連通し、真空導波管206は、石英窓207を介して導波管208に接続されている。導波管208は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室202の周囲およびプラズマ生成室202の上部には、磁気コイル(磁場形成手段)210が備えられている。これら、マイクロ波発生部、導波管208,石英窓207,真空導波管206により、マイクロ波供給手段が構成されている。なお、導波管208の途中に、モード変換器を設けるようにする構成もある。
【0028】
図2のECRスパッタ装置の動作例について説明すると、まず、チャンバー201およびプラズマ生成室202内を真空排気した後、不活性ガス導入部211より不活性ガスであるアルゴンガスを導入し、また、反応性ガス導入部212より窒素(N2)ガスを導入し、プラズマ生成室202内を例えば10−5〜10−4Pa程度の圧力にする。この状態で、磁気コイル210よりプラズマ生成室202内に0.0875Tの磁場を発生させた後、導波管208,石英窓207を介してプラズマ生成室202内に2.45GHzのマイクロ波を導入し、電子サイクロトロン共鳴(ECR)プラズマを発生させる。
【0029】
ECRプラズマは、磁気コイル210からの発散磁場により、試料台204の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル210で形成される発散磁場によりターゲット205の中を貫通して基板101の側に引き出され、基板101の表面、すなわちエピタキシャル層102の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板101側に引き出され、エピタキシャル層102の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。
【0030】
なお、図2の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管208においていったん分岐し、プラズマ生成室202上部の真空導波管206に、プラズマ生成室202の側方から石英窓207を介して結合させている。このようにすることで、石英窓207に対するターゲット205からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。
【0031】
以上のことによりプラズマを生成している状態で、プラズマ生成室202と試料台204との間に設けたリング状のターゲット205に、高周波電源222より高周波電圧を印加することで、ターゲット205の表面にプラズマを引き寄せてスパッタリングを行う。スパッタリングにより、ターゲット205の表面よりターゲット材料の粒子が飛び出し、プラズマ生成室202より放出されたプラズマとともに基板101の上に到達する。また、このとき、上記粒子とともに、プラズマにより活性化された窒素も基板101の上に到達する。この結果、基板101のエピタキシャル層102の上に、ターゲット材料(Al)の窒化膜(AlN)が形成されることになる。
【0032】
加えて、基板101の上には、発散磁界で引き出されたプラズマが照射されるので、照射されたプラズマのプラズマアシスト効果により、基板101の上に形成された膜はより強固で高品質なものとなる。また、ECRスパッタ装置では、他のスパッタ法と比較して低いガス圧でプラズマを生成してスパッタリングをし、また、ターゲットと基板とを対向させていない。このため、ECRスパッタ法による膜の形成では、基板に対して作用する高エネルギー粒子を著しく少なくできるため、形成した膜の欠陥を顕著に少ない状態とすることが可能となる。
【0033】
これらECRスパッタによる膜の形成の特徴については、例えば、「Semiconductor FPD World」10月号、平成13年、株式会社プレスジャーナル発行、57〜61頁を参照されたい。この文献には、ECRスパッタ装置を用いてシリコン基板の上に酸化物ゲートを堆積したときの、MOS界面特性が報告されている。
【0034】
以上に説明したように、図2のECRスパッタ装置を用いて形成したAlN膜103は、断面透過電子顕微鏡(TEM)像においては、膜厚よりも寸法の小さな格子縞が部分的に見られたが、反射高エネルギー電子線回折(RHEED)像はハローであり、ほぼアモルファスであると考えられる。
図3は、図1に示すAl/AlN/n−InP/n+−InP/Ti/Au構造MISダイオードのC−V(容量−電圧)特性である。Al電極パターン104の膜厚は、堆積速度と堆積時間からの見積もりで2nm堆積された。横軸のバイアス電圧は、負,正,負の順に往復掃引した。測定周波数は、1MHzである。
【0035】
図3から分かるように、立ち上がりの鋭い、ヒステリシスの少ない良好なC−Vカーブが得られた。熱処理なしでこのような良好なC−V特性が得られることは希有であり、ECRスパッタにより形成したAlN膜は、InPのようなプロセス温度が200〜300℃に限られる材料に良く適応することが分かった。
図4は、図1に示したMISダイオードのI−V(電流−電圧)特性を示す特性図である。図4から明らかなように、図1に示したMISダイオードのリーク電流は、1Vのバイアス時に約1mA/cm2であり、良好な特性が得られた。
以上のC−V,I−V特性は、InPによるMIS型デバイスの実現が可能であることを示している。
【0036】
InP基板を用いるMIS型デバイスの実現は、許容プロセス温度が極度に低いため困難視されてきた。
本実施の形態において、ECRスパッタ法でInP基板を用いるMIS型デバイス実現の可能性が見えてきた理由は、膜堆積法の特徴にある。ECRスパッタにおいては、電子サイクロトロン共鳴によってつくり出された10〜20eVといわれる低エネルギーかつ高密度のイオンが基板に照射される。一方、金属元素(Al)はターゲットのスパッタで基板に供給され、主に基板表面で金属が窒化される。ECRスパッタが他の膜形成法よりも優れたるのは、ECRプラズマ源でつくり出した低エネルギーで高密度のイオンが基板に照射されることに帰するものと考えられる。
【0037】
通常のマグネトロンスパッタなどのように、生成しているプラズマによるイオンエネルギーが大きいと、膜にダメージが入り、多くの欠陥が形成されるため、熱処理など他の処理なしに堆積しただけの状態で良好なC−V特性は得られない。通常のマグネトロンスパッタ法で本実施例と同様にしてMISダイオードを形成し、評価しても、堆積しただけの状態ではC−V特性がカーブを描かないほど多くの欠陥が入り込む。通常、絶縁膜の欠陥を除去するには、少なくとも、500℃以上の熱処理が必要である。従って、熱処理も必要とする膜形成法では、InPに代表される厳しいプロセス温度の制約のある化合物半導体で良好なMIS特性を実現することはできない。
【0038】
これに対し、上述したECRスパッタにより基板に照射される低エネルギー高密度イオンは、極めて優れた表面モフォロジーと緻密で化学量論的組成の優れた膜をもたらす。このイオンエネルギーは、熱エネルギーに比べてはるかに大きいため、基板加熱なしで高品質な絶縁膜が得られるものと考えられる。また、上記イオンエネルギーは、高品質絶縁膜を形成するのにほぼ適度なエネルギーであり、大きすぎないため欠陥の発生が少ないものと考えられる。なお、ECRプラズマ源から引き出されるイオンと電子の電荷の総数はほぼ等しいため、照射されたプラズマによって絶縁物がチャージアップすることはほとんどない。
【0039】
ところで、ECRスパッタ法により、エピタキシャル層102(図1)の上にAlN膜103を形成するとき、Arガス流量20/min,N2ガス流量6cc/min、マイクロ波およびRF電力:500Wとすると、堆積速度は約3.5nm/minであり、AlN膜103は1分弱で堆積できる。従って、本実施の形態によるMIS型化合物半導体装置の製造方法によれば、極めて高いスループットが確保できる。
【0040】
堆積速度は、N2ガス流量の大小によって変化するが、5〜8cc/minのN2ガス流量に対して、約4〜3nm/minの堆積速度である。リファレンスとしてECRスパッタ法でInP基板上にAl2O3膜を堆積した試料も作製した。Al2O3膜は、Alターゲット、Ar/O2ガス流量:20/5ml/min(メタルモード)および20/8ml/min(オキサイドモード)、マイクロ波およびRF電力:500Wにて約5nm堆積した。基板加熱は行わなかった。ECRスパッタにおいては、基板加熱を行わない場合、基板への低エネルギーイオンの照射による基板表面温度の上昇は150℃程度以下であると推定される。
【0041】
堆積した膜の表面をAFMで観察すると、InPの上に形成したAlN膜の表面にはほとんど荒れがみられず、元のInP基板表面のラフネスと同等であった。これに対し、InPの上に形成したAl2O3膜の表面には、メタルモード堆積、オキサイドモード堆積を問わず、平面上で0.1μmかそれ以下の大きさで深さが数nm以下の凹凸が、1×108個/cm2以上の密度で発生していた。これらの事実から、ECRスパッタ法によりInP基板上に絶縁膜を堆積する場合には、InPとAl2O3膜の相性は悪いが、InPとAlN膜の相性は良いことが分かった。
【0042】
これら3つの材料間の違いは、酸素と窒素であるので、III−V族化合物半導体は、IV族の酸素との相性が悪く、V族の窒素との相性が良いものと考えられる。これは、AlN膜が、GaAs等の他のIII−V族化合物半導体とも相性が良いことを示唆している。従って、InPに他のIII−V族元素を添加したInP系化合物半導体にも、AlN膜は相性が良いものと推定される。なお、ECRスパッタ法でAlN膜を堆積するにあたっては、メタルモードとオキサイドモードの境界は明瞭には現れない。
【0043】
ここで、メタルモードとオキサイドモードについて説明する。
反応性スパッタにおける膜の堆積速度は、窒素などの反応性ガスの流量の増加に従って増加した後、反応性ガス流量がある値を最大に穏やかに減少し、反応性ガス流量がある値の付近で急激に減少し、最大値の約10分の1程度の小さな堆積速度で落ち着く。反応性ガス流量の値により急激に堆積速度が減少するのは、ターゲット表面のAlが窒化されるなど化合物膜が形成されてスパッタリングされにくい状態になるためである。堆積速度は、スパッタ率が大きいほど速くなるので、ターゲット表面がスパッタリングされにくくなってスパッタ率が低下すれば、堆積速度も遅くなる。
【0044】
反応性ガス流量が増えると、ターゲット表面の化合物層をスパッタリングで取り除く速度よりも、ターゲット表面に化合物層が形成される速度の方が大きくなるため、スパッタ率が低下するものと考えられる。この状態は反応性スパッタ法において広く一般に知られている現象である。
【0045】
一方反応性ガス流量が少ない領域では、ターゲットの表面にあまり化合物層が形成されていないため、多くのAlがスパッタされAlリッチな粒子が基板に到達するものと考えられる。このような状態でも、ECRを用いた反応性スパッタの場合、Arと反応性ガスのプラズマ流中のイオンが基板に降り注いでいるため、基板表面でAlリッチなスパッタ粒子の化合物化(窒化)がアシストまたは促進され、化学量論的組成(AlN)に近い膜が堆積するものと考えられる。
【0046】
以上説明したように、反応性ガスの流量が少ない領域で大きな堆積速度が得られる領域、言い換えるとスパッタ率が大きい領域が、メタルモードと呼ばれる成膜領域である。これに対し、反応性ガスの流量が多い領域で小さな堆積速度となる領域、言い換えると、スパッタ率が小さくなった領域が、オキサイドモードと呼ばれる成膜領域である。また、メタルモード領域とオキサイドモード領域との中間にあたり、堆積速度が大きく変化する領域が遷移領域である。この遷移領域では、ターゲット表面の化合物化が完全に進んでいないメタルモードと類似の状態といえる。従って、膜の形成モードを厳密に規定すると、反応性ガスの流量が多い領域で成膜速度が減少した後の領域がオキサイドモードであり、これ以下の反応性ガスの流量が小さい領域は、遷移領域を含めてメタルモードである。
【0047】
ところで、上記実施例ではターゲットにAlを用いたが、AlNを用いることも可能である。また、ガスにはArとN2ガスを用いたが、これに限るものではない。例えば、Xe(キセノン)とN2ガスなど、他の希ガス(不活性ガス)とN2ガスとを用いたECRスパッタによりAlNからなるゲート絶縁膜を形成するようにしても良い。XeなどのArよりも原子量の大きい希ガスは、より少ない流量でECRプラズマが得られる。また、希ガスを使わず、N2ガスのみで、ECRスパッタによりAlN膜を形成するようにしても良い。また、N2ガスの代わりに、アンモニア(NH3)ガスなど、窒素を含む他のガスを用いるようにしても良い。
【0048】
また、上記実施例では絶縁膜を構成するIII族(3B属:長周期)元素としてAlを用いたが、前述のように、ECRスパッタで堆積したAlN膜のうち極く薄い膜は、明瞭な結晶性を持たないため、InP基板との格子整合などは界面特性にそれほどには関係しないものと考えられる。従って、絶縁膜の構成元素が他のIII族元素であっても、ECRスパッタ法を用いれば、InP基板に対して優れたMIS界面特性が得られるものと推定できる。
【0049】
他のIII族元素の中でもB(ホウ素)は、BN(窒化ホウ素)というバンドギャップエネルギーの大きな(約8eV)絶縁膜を作るのでMISデバイスに好適である。この場合、ターゲットは、BNから構成し、ArとN2の混合ガスを用いてスパッタを行えばよい。ArとN2の混合ガスを用いることにより、堆積する絶縁膜がBリッチなることを防止できる。
【0050】
他のIII族元素の窒化物としてGaN(窒化ガリウム)をゲート絶縁膜に用いることも可能である。GaNのバンドギャップエネルギー(3.3eV)は、AlN(3.8eV)のバンドギャップエネルギーに近く、従来のMES構造のショットキー障壁(<1eV)よりも大きな障壁が期待でき、GaNを用いてMIS構造とした方が、ゲートリーク電流を低減できる。GaN膜は、ECRスパッタ法でGaNターゲットを用いて成膜することで形成できる。このように、ターゲットにIII族元素の窒化物を用いるようにしても良い。
【0051】
なお、上記実施例では、III−V族化合物半導体としてInPの場合を示したが、これに限るものではない。例えば、InP基板にエピタキシャル成長させたInにIII族およびV族の他の元素を添加して作ったInAlAsやInGaAs等の化合物半導体の上に、III族元素の窒化物からなる絶縁膜を形成する場合においても有効であることは無論である。また、上記実施例では外部エネルギーによる基板加熱を行わなかったが、半導体の許容プロセス温度以下の温度に加熱してIII族元素の窒化物膜を堆積しても良い。
【0052】
【発明の効果】
以上説明したように、本発明では、InP系の化合物半導体からなる半導体層を備えた基板の上に、ECRスパッタ法により、III族元素の窒化物からなるゲート絶縁膜を形成することで、MIS型化合物半導体装置を製造するようにした。この結果、本発明によれば、スパッタによる膜の形成だけで、加熱処理を必要としないなど半導体層が許容する温度範囲内で、特性の良いゲート絶縁膜が形成できるようになる。従って、本発明によれば、MIS界面特性の優れたゲート絶縁膜を低いプロセス温度でより短時間で形成でき、InP系化合物半導体を用いた特性のよいMIS型デバイスが実現できるという優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるMIS型化合物半導体装置の製造方法を説明する工程図である。
【図2】AlN膜103の形成に用いるECRスパッタ装置の概略的な構成例を示す構成図である。
【図3】図1に示すAl/AlN/n−InP/n+−InP/Ti/Au構造MISダイオードのC−V(容量−電圧)特性を示す特性図である。
【図4】図1に示したMISダイオードのI−V(電流−電圧)特性を示す特性図である。
【符号の説明】
101…基板、102…エピタキシャル層(半導体層)、103…AlN膜(ゲート絶縁膜)、104…Al電極パターン、105…電極膜。
Claims (7)
- InP系の化合物半導体からなる半導体層を備えた基板の上にIII族元素の窒化物からなるゲート絶縁膜を形成する工程を備えたMIS型化合物半導体装置の製造方法であって、
磁場とマイクロ波による電子サイクロトロン共鳴により少なくとも窒素を含むプラズマを生成し、このプラズマが生成される領域と前記基板との間に配置された前記III族元素を主原料とするターゲットに、前記プラズマにより発生した粒子を衝突させてスパッタ現象を起こし、前記III族元素の窒化物からなるゲート絶縁膜を半導体層の表面に形成する工程
を少なくとも備えたことを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1記載のMIS型化合物半導体装置の製造方法において、
前記ターゲットは、III族元素の窒化物から構成されたものである
ことを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1または2記載のMIS型化合物半導体装置の製造方法において、
前記プラズマは、不活性ガスと窒素ガスとから生成されるものであることを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1または2記載のMIS型化合物半導体装置の製造方法において、
前記プラズマは、窒素ガスから生成されるものであることを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1〜4のいずれか1項に記載のMIS型化合物半導体装置の製造方法において、
前記半導体層は、InPであることを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1〜4のいずれか1項に記載のMIS型化合物半導体装置の製造方法において、
前記基板は、InPであり、前記半導体層は、III−V族化合物半導体のエピタキシャル層であることを特徴とする化合物半導体装置の製造方法。 - 請求項1〜6のいずれか1項に記載のMIS型化合物半導体装置の製造方法において、
前記III族元素は、アルミニウム,ホウ素,ガリウムのいずれかである
ことを特徴とするMIS型化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001989A JP2004214530A (ja) | 2003-01-08 | 2003-01-08 | Mis型化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001989A JP2004214530A (ja) | 2003-01-08 | 2003-01-08 | Mis型化合物半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004214530A true JP2004214530A (ja) | 2004-07-29 |
Family
ID=32819862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003001989A Pending JP2004214530A (ja) | 2003-01-08 | 2003-01-08 | Mis型化合物半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004214530A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194295A (ja) * | 2008-02-18 | 2009-08-27 | Opnext Japan Inc | 窒化物半導体発光装置及びその製造方法 |
JP2011103318A (ja) * | 2009-11-10 | 2011-05-26 | Univ Of Tokyo | 半導体デバイス及びその製造方法 |
JP2011205057A (ja) * | 2010-03-01 | 2011-10-13 | Canon Anelva Corp | 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法 |
JP2012080055A (ja) * | 2010-10-01 | 2012-04-19 | National Chiao Tung Univ | 酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法 |
CN102760657A (zh) * | 2012-07-27 | 2012-10-31 | 中国科学院上海微系统与信息技术研究所 | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 |
CN103334090A (zh) * | 2013-07-17 | 2013-10-02 | 辽宁太阳能研究应用有限公司 | InN/AlN/玻璃结构的制备方法 |
CN103388131A (zh) * | 2013-07-17 | 2013-11-13 | 沈阳医学院 | ECR-PEMOCVD系统对InN/AlN/自支撑金刚石膜结构的制备方法 |
-
2003
- 2003-01-08 JP JP2003001989A patent/JP2004214530A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194295A (ja) * | 2008-02-18 | 2009-08-27 | Opnext Japan Inc | 窒化物半導体発光装置及びその製造方法 |
JP2011103318A (ja) * | 2009-11-10 | 2011-05-26 | Univ Of Tokyo | 半導体デバイス及びその製造方法 |
JP2011205057A (ja) * | 2010-03-01 | 2011-10-13 | Canon Anelva Corp | 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法 |
US8786031B2 (en) | 2010-03-01 | 2014-07-22 | Canon Anelva Corporation | Metal nitride film, semiconductor device using the metal nitride film, and manufacturing method of semiconductor device |
JP2012080055A (ja) * | 2010-10-01 | 2012-04-19 | National Chiao Tung Univ | 酸化プラセオジムを備えた誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法 |
CN102760657A (zh) * | 2012-07-27 | 2012-10-31 | 中国科学院上海微系统与信息技术研究所 | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 |
CN103334090A (zh) * | 2013-07-17 | 2013-10-02 | 辽宁太阳能研究应用有限公司 | InN/AlN/玻璃结构的制备方法 |
CN103388131A (zh) * | 2013-07-17 | 2013-11-13 | 沈阳医学院 | ECR-PEMOCVD系统对InN/AlN/自支撑金刚石膜结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220209000A1 (en) | High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor | |
Lester et al. | Nonalloyed Ti/Al ohmic contacts to n‐type GaN using high‐temperature premetallization anneal | |
Hashizume et al. | Effects of nitrogen deficiency on electronic properties of AlGaN surfaces subjected to thermal and plasma processes | |
US7230284B2 (en) | Insulating gate AlGaN/GaN HEMT | |
US20070161214A1 (en) | High k gate stack on III-V compound semiconductors | |
US9818838B2 (en) | Semiconductor device | |
CN101252088A (zh) | 一种新型增强型A1GaN/GaN HEMT器件的实现方法 | |
KR102364105B1 (ko) | 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 | |
JP2770544B2 (ja) | Mis型半導体装置の製造方法 | |
JP2004214530A (ja) | Mis型化合物半導体装置の製造方法 | |
Yamamoto et al. | Enhancement‐Mode AlGaN/GaN Vertical Trench Metal–Insulator–Semiconductor High‐Electron‐Mobility Transistors with a High Drain Current Fabricated Using the AlGaN Regrowth Technique | |
He et al. | Improvement of β-Ga 2 O 3 MIS-SBD interface using Al-reacted interfacial layer | |
Ootomo et al. | A Novel Thin Al2O3 Gate Dielectric by ECR‐Plasma Oxidation of Al for AlGaN/GaN Insulated Gate Heterostructure Field‐Effect Transistors | |
CN109904227B (zh) | 低功函数导电栅极的金刚石基场效应晶体管及其制备方法 | |
JP3257077B2 (ja) | Mis型半導体装置の製造方法 | |
Nanjo et al. | Drivability enhancement for AlGaN/GaN high-electron mobility transistors with AlN spacer layer using Si ion implantation doping | |
JP3920447B2 (ja) | 絶縁体一化合物半導体界面構造および製造方法 | |
JP2005347527A (ja) | Mis型化合物半導体装置の製造方法 | |
Maeda et al. | DC and RF characteristics in Al2O3/Si3N4 insulated-gate AlGaN/GaN heterostructure field-effect transistors | |
KR102299641B1 (ko) | 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 | |
JPH05218011A (ja) | 化合物半導体装置の保護膜の形成方法 | |
KR102297581B1 (ko) | 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 | |
Cho et al. | Impact of in situ SiN x layer grown with metal organic vapor phase epitaxy on the electrical and optical properties of AlN/GaN metal insulator semiconductor field effect transistor structures | |
JPWO2018012546A1 (ja) | 半導体積層膜の製造方法、および半導体積層膜 | |
Gregušová et al. | Oxidized Al Film as an Insulation Layer in AlGaN/GaN Metal–Oxide–Semiconductor Heterostructure Field Effect Transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |