JPH05218011A - 化合物半導体装置の保護膜の形成方法 - Google Patents
化合物半導体装置の保護膜の形成方法Info
- Publication number
- JPH05218011A JPH05218011A JP4036892A JP4036892A JPH05218011A JP H05218011 A JPH05218011 A JP H05218011A JP 4036892 A JP4036892 A JP 4036892A JP 4036892 A JP4036892 A JP 4036892A JP H05218011 A JPH05218011 A JP H05218011A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- protective film
- semiconductor device
- substrate
- chemical compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 化合物半導体装置の低周波における電気的特
性を改善する。 【構成】 化合物半導体装置を構成する化合物半導体基
板を１００℃以上３００℃以下の温度範囲に保ちながら
前記化合物半導体基板の表面をプラズマ状態のアンモニ
アに曝した後、前記化合物半導体基板の表面にプラズマ
気相成長法により保護膜を成長するようにした。前記化
合物半導体基板は、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａ
Ａｓ等からなり、前記保護膜は、ＳｉＮX 、ＳｉＯ2 、
ＡｌＮX 、ＡｌＯX （但しＸは整数）等からなる。
性を改善する。 【構成】 化合物半導体装置を構成する化合物半導体基
板を１００℃以上３００℃以下の温度範囲に保ちながら
前記化合物半導体基板の表面をプラズマ状態のアンモニ
アに曝した後、前記化合物半導体基板の表面にプラズマ
気相成長法により保護膜を成長するようにした。前記化
合物半導体基板は、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａ
Ａｓ等からなり、前記保護膜は、ＳｉＮX 、ＳｉＯ2 、
ＡｌＮX 、ＡｌＯX （但しＸは整数）等からなる。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体装置の保
護膜の形成方法に関し、更に詳しくは、電界効果トラン
ジスタ（以下「ＦＥＴ」と言う。）等を初めとする化合
物半導体装置の表面保護膜の形成方法に関する。
護膜の形成方法に関し、更に詳しくは、電界効果トラン
ジスタ（以下「ＦＥＴ」と言う。）等を初めとする化合
物半導体装置の表面保護膜の形成方法に関する。
【０００２】
【従来の技術】ＧａＡｓを初めとする化合物半導体はＳ
ｉに比べて大きな電子移動度を有することに特徴があ
り、超高周波アナログ用や超高速デジタル用のＦＥＴや
ダイオード等の半導体装置への応用が進んでいる。
ｉに比べて大きな電子移動度を有することに特徴があ
り、超高周波アナログ用や超高速デジタル用のＦＥＴや
ダイオード等の半導体装置への応用が進んでいる。
【０００３】図２は、基本的な化合物半導体装置として
のＦＥＴの構造を示す（「化合物半導体」、日刊工業新
聞社、１９８６年、１４２ページ）。このＦＥＴは、半
絶縁性のＧａＡｓ基板１の表面にｎ型ＧａＡｓチャネル
層２が設けられ、このｎ型ＧａＡｓ層２の上にショット
キーバリア性接触のゲート電極３が設けられている。そ
して、このゲート電極の両側にはオーム性接触のソース
電極５及びドレイン電極６が設けられている。また、ｎ
型ＧａＡｓチャネル層２を含む化合物半導体表面は保護
膜４で覆われる。
のＦＥＴの構造を示す（「化合物半導体」、日刊工業新
聞社、１９８６年、１４２ページ）。このＦＥＴは、半
絶縁性のＧａＡｓ基板１の表面にｎ型ＧａＡｓチャネル
層２が設けられ、このｎ型ＧａＡｓ層２の上にショット
キーバリア性接触のゲート電極３が設けられている。そ
して、このゲート電極の両側にはオーム性接触のソース
電極５及びドレイン電極６が設けられている。また、ｎ
型ＧａＡｓチャネル層２を含む化合物半導体表面は保護
膜４で覆われる。
【０００４】保護膜４は、ＦＥＴの化合物半導体表面を
保護し安定化させるために設けられ、例えば窒化シリコ
ン（ＳｉＮX ）膜や酸化シリコン（ＳｉＯ2 ）膜が用い
られる（前記「化合物半導体」、１６６ページ）。この
保護膜４の成長方法としてはプラズマ気相成長法が多く
用いられる。この方法においては、ＳｉＮX 膜の場合は
シラン（ＳｉＨ4 ）ガス及びアンモニア（ＮＨ3 ）ガス
を、ＳｉＯ2 膜の場合はＳｉＨ4 ガス及び酸素（Ｏ2 ）
を、２００〜５００℃の装置中で高周波プラズマ化させ
て反応を促進させる。
保護し安定化させるために設けられ、例えば窒化シリコ
ン（ＳｉＮX ）膜や酸化シリコン（ＳｉＯ2 ）膜が用い
られる（前記「化合物半導体」、１６６ページ）。この
保護膜４の成長方法としてはプラズマ気相成長法が多く
用いられる。この方法においては、ＳｉＮX 膜の場合は
シラン（ＳｉＨ4 ）ガス及びアンモニア（ＮＨ3 ）ガス
を、ＳｉＯ2 膜の場合はＳｉＨ4 ガス及び酸素（Ｏ2 ）
を、２００〜５００℃の装置中で高周波プラズマ化させ
て反応を促進させる。
【０００５】上記保護膜４を成長させる場合、化合物半
導体表面を改質する目的のため、成長前に化合物半導体
の表面処理が行われる。例えば、化合物半導体の基板温
度を５００℃以上に加熱し、その状態で表面をアンモニ
ア（ＮＨ3 ）のプラズマに曝すと、半導体表面に窒化ガ
リウム（ＧａＮ）が形成されてホトルミネッセンスの発
光強度が強くなり、表面が改質されることが報告されて
いる（ジャーナル・オブ・エレクトロニック・マテリア
ルズ（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ
Ｍａｔｅｒｉａｌｓ）、１２巻、２号、１９８３年、３
５９〜３７０ページ）。
導体表面を改質する目的のため、成長前に化合物半導体
の表面処理が行われる。例えば、化合物半導体の基板温
度を５００℃以上に加熱し、その状態で表面をアンモニ
ア（ＮＨ3 ）のプラズマに曝すと、半導体表面に窒化ガ
リウム（ＧａＮ）が形成されてホトルミネッセンスの発
光強度が強くなり、表面が改質されることが報告されて
いる（ジャーナル・オブ・エレクトロニック・マテリア
ルズ（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ
Ｍａｔｅｒｉａｌｓ）、１２巻、２号、１９８３年、３
５９〜３７０ページ）。
【０００６】上記のような化合物半導体の表面処理を行
う場合において、基板温度が保護膜改質にいかなる影響
を与えるかについては、次のような報告がある（ジャー
ナル・オブ・アプライド・フィジクス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、６０巻、
６号、１９８６年、２０５０〜２０５７ページ、特に２
０５４〜５０５５ページ）。すなわち、ｎ型ＧａＡｓ基
板の基板温度を１５０〜３５０℃の範囲の種々の温度に
設定し、各温度で前記と同じ前処理を行った基板に保護
膜を成長させ、その上に金属電極を形成して容量ダイオ
ードを作成し、この容量ダイオードの電圧−容量特性を
調べた結果、前処理時の基板温度が比較的高く、３５０
℃に近くなると電圧に対する容量の変化が急速に大きく
なり、膜界面が改善されることが報告されている。
う場合において、基板温度が保護膜改質にいかなる影響
を与えるかについては、次のような報告がある（ジャー
ナル・オブ・アプライド・フィジクス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、６０巻、
６号、１９８６年、２０５０〜２０５７ページ、特に２
０５４〜５０５５ページ）。すなわち、ｎ型ＧａＡｓ基
板の基板温度を１５０〜３５０℃の範囲の種々の温度に
設定し、各温度で前記と同じ前処理を行った基板に保護
膜を成長させ、その上に金属電極を形成して容量ダイオ
ードを作成し、この容量ダイオードの電圧−容量特性を
調べた結果、前処理時の基板温度が比較的高く、３５０
℃に近くなると電圧に対する容量の変化が急速に大きく
なり、膜界面が改善されることが報告されている。
【０００７】
【発明が解決しようとする課題】上記のように、化合物
半導体装置の保護膜としてプラズマ気相成長法によるＳ
ｉＮX 膜やＳｉＯ2 膜を用い、その前処理として基板を
加熱してアンモニアのプラズマに曝す処理を行った場
合、１０ＧＨｚ台の超高周波における増幅性は良好であ
った。しかし、大振幅の低周波やパルス増幅においては
波形が歪む等の問題が見られた。特に、ゲート電圧がカ
ットオフ状態にあった後に立ち上がる時、出力ドレイン
電流の遅れが顕著に見られた。
半導体装置の保護膜としてプラズマ気相成長法によるＳ
ｉＮX 膜やＳｉＯ2 膜を用い、その前処理として基板を
加熱してアンモニアのプラズマに曝す処理を行った場
合、１０ＧＨｚ台の超高周波における増幅性は良好であ
った。しかし、大振幅の低周波やパルス増幅においては
波形が歪む等の問題が見られた。特に、ゲート電圧がカ
ットオフ状態にあった後に立ち上がる時、出力ドレイン
電流の遅れが顕著に見られた。
【０００８】
【発明の目的】そこで本発明は、低周波における電気的
特性を改善する化合物半導体装置の保護膜の形成方法を
提供することを目的とする。
特性を改善する化合物半導体装置の保護膜の形成方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の化合物半導体装
置の保護膜の形成方法は、化合物半導体装置を構成する
化合物半導体基板を１００℃以上３００℃以下の温度範
囲に保ちながら前記化合物半導体基板の表面をプラズマ
状態のアンモニアに曝した後、前記化合物半導体基板の
表面にプラズマ気相成長法により保護膜を成長するよう
にしたことにより、上記課題を解決した。
置の保護膜の形成方法は、化合物半導体装置を構成する
化合物半導体基板を１００℃以上３００℃以下の温度範
囲に保ちながら前記化合物半導体基板の表面をプラズマ
状態のアンモニアに曝した後、前記化合物半導体基板の
表面にプラズマ気相成長法により保護膜を成長するよう
にしたことにより、上記課題を解決した。
【００１０】前記化合物半導体基板は、例えばＧａＡ
ｓ、ＩｎＧａＡｓ及びＡｌＧａＡｓの各化合物半導体の
いずれかからなる。また、前記保護膜は、例えばＳｉＮ
X 、ＳｉＯ2 、ＡｌＮX 及びＡｌＯX （但しＸは整数）
のいずれかからなる。
ｓ、ＩｎＧａＡｓ及びＡｌＧａＡｓの各化合物半導体の
いずれかからなる。また、前記保護膜は、例えばＳｉＮ
X 、ＳｉＯ2 、ＡｌＮX 及びＡｌＯX （但しＸは整数）
のいずれかからなる。
【００１１】
【実施例】次に、本発明の実施例について詳細に説明す
る。本実施例の方法においては、１３．５６ＭＨｚの高
周波で励起する容量結合型（平行平板型、電極間隔３０
ｍｍ）のプラズマ気相成長装置を用いて保護膜を成長さ
せる。この成長に先立ってアンモニア・プラズマによる
前処理が行われる。
る。本実施例の方法においては、１３．５６ＭＨｚの高
周波で励起する容量結合型（平行平板型、電極間隔３０
ｍｍ）のプラズマ気相成長装置を用いて保護膜を成長さ
せる。この成長に先立ってアンモニア・プラズマによる
前処理が行われる。
【００１２】すなわち、前記プラズマ気相成長装置にお
いて、直径８０ｃｍの円形回転基板台の上に化合物基板
を配置し、ヒータで基板台を２５０℃に加熱し、アンモ
ニアＮＨ3 を流量５００ｓｃｃｍで流し、圧力１ｔｏｒ
ｒにおいて４００Ｗの高周波電力を加えてアンモニア・
プラズマを発生させ、このアンモニア・プラズマに前記
化合物半導体基板を１０分間曝す。
いて、直径８０ｃｍの円形回転基板台の上に化合物基板
を配置し、ヒータで基板台を２５０℃に加熱し、アンモ
ニアＮＨ3 を流量５００ｓｃｃｍで流し、圧力１ｔｏｒ
ｒにおいて４００Ｗの高周波電力を加えてアンモニア・
プラズマを発生させ、このアンモニア・プラズマに前記
化合物半導体基板を１０分間曝す。
【００１３】次に、基板台の温度を２５０℃に保ったま
ま、ＮＨ3 （１００％）：３００ｓｃｃｍ、ＳｉＨ
4 （１００％）：３０ｓｃｃｍ、Ｎ2 ：９００ｓｃｃｍ
の混合ガスを流し、圧力１ｔｏｒｒにおいて、６００Ｗ
の高周波電力を加え、ＳｉＮX 膜を成長させる。
ま、ＮＨ3 （１００％）：３００ｓｃｃｍ、ＳｉＨ
4 （１００％）：３０ｓｃｃｍ、Ｎ2 ：９００ｓｃｃｍ
の混合ガスを流し、圧力１ｔｏｒｒにおいて、６００Ｗ
の高周波電力を加え、ＳｉＮX 膜を成長させる。
【００１４】一方、比較例として、前記前処理における
基板台の温度を５０℃から５００℃まで変化させて前処
理を行った化合物半導体基板について、前記と同じ条件
で保護膜を成長させた。なお、その他の条件は同じとし
た。
基板台の温度を５０℃から５００℃まで変化させて前処
理を行った化合物半導体基板について、前記と同じ条件
で保護膜を成長させた。なお、その他の条件は同じとし
た。
【００１５】上記方法による保護膜の半導体表面改質効
果を評価するため、実際に上記方法による保護膜を含む
ＦＥＴを作製し、その特性を調べた。このＦＥＴの作製
方法は、図２に示すように、半絶縁性ＧａＡｓ基板１に
Ｓｉをイオン注入した後、この半絶縁性ＧａＡｓ基板１
を熱処理してイオンを注入した部分を活性化させ、ｎ型
チャネル層２を生成させる。このｎ型チャネル層２の上
に、ゲート長１μｍの硅化タングステン（ＷＳｉX ）か
らなるゲート電極３を形成する。さらにこの上に、前述
した方法によって厚さ１００ｎｍの保護膜４を成長す
る。この保護膜４に開口を設け、オーム性電極としての
ＡｕＧｅＮｉからなるソース電極５及びドレイン電極６
をゲート電極３の両側のチャネル層２上に形成する。
果を評価するため、実際に上記方法による保護膜を含む
ＦＥＴを作製し、その特性を調べた。このＦＥＴの作製
方法は、図２に示すように、半絶縁性ＧａＡｓ基板１に
Ｓｉをイオン注入した後、この半絶縁性ＧａＡｓ基板１
を熱処理してイオンを注入した部分を活性化させ、ｎ型
チャネル層２を生成させる。このｎ型チャネル層２の上
に、ゲート長１μｍの硅化タングステン（ＷＳｉX ）か
らなるゲート電極３を形成する。さらにこの上に、前述
した方法によって厚さ１００ｎｍの保護膜４を成長す
る。この保護膜４に開口を設け、オーム性電極としての
ＡｕＧｅＮｉからなるソース電極５及びドレイン電極６
をゲート電極３の両側のチャネル層２上に形成する。
【００１６】図１は、前記プラズマ前処理時の基板温度
に対し、大振幅の矩形パルスをＦＥＴのゲートに加えた
時のドレイン電流波形の立ち上がり遅れの時定数がどの
ように変化するかを示すグラフである。プラズマ前処理
をしない場合（無処理）には、前記時定数は１０ｍ秒
（１０-3秒）と大きく、基板温度を５０℃から１５０℃
近くまで高くするに従って前記時定数は１ｍ秒（１０-3
秒）台から０．５μ秒（１０-6秒）以下の検出限界以下
となり、化合物半導体表面の改質効果が顕著に現れるこ
とが分かる。しかし、基板温度が３００℃以上になると
再び前記時定数は増加し、４００℃では再び１ｍ秒台と
なった。従って、改質効果が見られる温度範囲は１００
〜３００℃である。
に対し、大振幅の矩形パルスをＦＥＴのゲートに加えた
時のドレイン電流波形の立ち上がり遅れの時定数がどの
ように変化するかを示すグラフである。プラズマ前処理
をしない場合（無処理）には、前記時定数は１０ｍ秒
（１０-3秒）と大きく、基板温度を５０℃から１５０℃
近くまで高くするに従って前記時定数は１ｍ秒（１０-3
秒）台から０．５μ秒（１０-6秒）以下の検出限界以下
となり、化合物半導体表面の改質効果が顕著に現れるこ
とが分かる。しかし、基板温度が３００℃以上になると
再び前記時定数は増加し、４００℃では再び１ｍ秒台と
なった。従って、改質効果が見られる温度範囲は１００
〜３００℃である。
【００１７】次に、上記改質効果の原因を調べるため、
上記と同様の保護膜成長方法により、ｎ型ＧａＡｓ基板
の表面に厚さ１００ｎｍの保護膜を成長し、アルミニウ
ムの円形電極を設けて容量ダイオードを形成し、膜界面
の高密度欠陥（トラップ）準位のエネルギ位置を観察し
た。この結果、前処理を行わずに保護膜を成長させた場
合や基板温度を４００℃の高温で前処理を行った場合で
は、前記欠陥準位のエネルギ位置は伝導帯から０．４〜
０．６ｅＶ程度となる。これに対し、基板温度を２００
℃付近で前処理を行った場合では、欠陥準位のエネルギ
位置は伝導帯から１．２ｅＶと深い位置に移動している
ことが分かった。
上記と同様の保護膜成長方法により、ｎ型ＧａＡｓ基板
の表面に厚さ１００ｎｍの保護膜を成長し、アルミニウ
ムの円形電極を設けて容量ダイオードを形成し、膜界面
の高密度欠陥（トラップ）準位のエネルギ位置を観察し
た。この結果、前処理を行わずに保護膜を成長させた場
合や基板温度を４００℃の高温で前処理を行った場合で
は、前記欠陥準位のエネルギ位置は伝導帯から０．４〜
０．６ｅＶ程度となる。これに対し、基板温度を２００
℃付近で前処理を行った場合では、欠陥準位のエネルギ
位置は伝導帯から１．２ｅＶと深い位置に移動している
ことが分かった。
【００１８】上記の結果から、前処理温度を２００℃付
近で行った場合に立ち上がり遅れの時定数が減少するの
は、この温度による前処理によって欠陥準位が深い位置
に移動し、ソース・ドレイン電極間の電界集中に対して
反応するトラップが活性化され難くなるためと考えられ
る。従って、化合物半導体の表面を改質するためには、
従来考えられていたように表面準位密度を単に下げれば
良いというものではなく、高密度の欠陥準位のエネルギ
位置に着目する必要があるものと考えられる。
近で行った場合に立ち上がり遅れの時定数が減少するの
は、この温度による前処理によって欠陥準位が深い位置
に移動し、ソース・ドレイン電極間の電界集中に対して
反応するトラップが活性化され難くなるためと考えられ
る。従って、化合物半導体の表面を改質するためには、
従来考えられていたように表面準位密度を単に下げれば
良いというものではなく、高密度の欠陥準位のエネルギ
位置に着目する必要があるものと考えられる。
【００１９】次に、上記のようにして成長した保護膜の
膜界面を、Ｘ線励起光電子分光法で観察した。この結
果、前処理時の基板温度が比較的低温の場合は酸素が検
出されるが、基板温度が１００℃付近の場合では酸素が
低減し、窒素が強くなる。さらに、基板温度が４００℃
の場合では、窒素を示す信号が深い位置にまで見られ
た。従って、高温で前処理を行った場合では、前記文献
の報告のように保護膜の窒化が進んでいることが分か
る。
膜界面を、Ｘ線励起光電子分光法で観察した。この結
果、前処理時の基板温度が比較的低温の場合は酸素が検
出されるが、基板温度が１００℃付近の場合では酸素が
低減し、窒素が強くなる。さらに、基板温度が４００℃
の場合では、窒素を示す信号が深い位置にまで見られ
た。従って、高温で前処理を行った場合では、前記文献
の報告のように保護膜の窒化が進んでいることが分か
る。
【００２０】すなわち、高温で前処理を行った場合、界
面に厚いＧａＡｓ窒化層が生成し、再び浅い準位が発生
する。従って、上記のような表面改質効果は窒化層が極
薄い場合にのみ有効であると考えられる。また、薄い窒
化層状態の温度範囲が広いことは、反応が表面のダンリ
ングボンドに対して生じた後に止まるためと考えられ
る。
面に厚いＧａＡｓ窒化層が生成し、再び浅い準位が発生
する。従って、上記のような表面改質効果は窒化層が極
薄い場合にのみ有効であると考えられる。また、薄い窒
化層状態の温度範囲が広いことは、反応が表面のダンリ
ングボンドに対して生じた後に止まるためと考えられ
る。
【００２１】次に、本発明の第二の実施例について説明
する。本実施例においては、プラズマ成長のＳｉＯ2 膜
を保護膜として用いている。まず、ＧａＡｓ基板を２５
０℃付近に加熱し、アンモニア・プラズマによる前処理
を行った後、成長ガスをＳｉＨ4 ：３０ｓｃｃｍ、Ｏ2
（１００％）：６０ｓｃｃｍ、Ｎ2 ：１０００ｓｃｃｍ
とし、厚さ１００ｎｍのＳｉＯ2 膜を成長させた。この
場合、イオン傾向の高い酸素が優先的にＳｉと反応す
る。なお、Ｎ2 ガスは成長ガスの輸送を目的として用い
ている。
する。本実施例においては、プラズマ成長のＳｉＯ2 膜
を保護膜として用いている。まず、ＧａＡｓ基板を２５
０℃付近に加熱し、アンモニア・プラズマによる前処理
を行った後、成長ガスをＳｉＨ4 ：３０ｓｃｃｍ、Ｏ2
（１００％）：６０ｓｃｃｍ、Ｎ2 ：１０００ｓｃｃｍ
とし、厚さ１００ｎｍのＳｉＯ2 膜を成長させた。この
場合、イオン傾向の高い酸素が優先的にＳｉと反応す
る。なお、Ｎ2 ガスは成長ガスの輸送を目的として用い
ている。
【００２２】上記の場合において、ＳｉＯ2 膜の成長温
度を２００〜４５０℃の範囲で変化させた場合の特性に
ついて調べた。この結果、基板温度が３５０℃以上で
は、ＦＥＴに関しては、立ち上がり遅れの時定数が数ｍ
秒と大きくなり、容量ダイオードに関しては、高密度欠
陥準位のエネルギー位置が０．５ｅＶと浅い位置に発生
した。分析の結果、前処理温度が高温になるに従ってＧ
ａＡｓ基板の酸素が深い方へ進んでいることが分かっ
た。従って、上記の結果は、ＧａＡｓ基板に厚い酸化層
が生成したために、この厚い酸化層が厚い窒化層と同様
に浅い準位を発生させ、薄い窒化層の効果を喪失させて
しまうものと考えられる。以上から、プラズマ成長によ
るＳｉＯ2 膜の成長温度は３５０℃以上は不適切である
ことが分かる。
度を２００〜４５０℃の範囲で変化させた場合の特性に
ついて調べた。この結果、基板温度が３５０℃以上で
は、ＦＥＴに関しては、立ち上がり遅れの時定数が数ｍ
秒と大きくなり、容量ダイオードに関しては、高密度欠
陥準位のエネルギー位置が０．５ｅＶと浅い位置に発生
した。分析の結果、前処理温度が高温になるに従ってＧ
ａＡｓ基板の酸素が深い方へ進んでいることが分かっ
た。従って、上記の結果は、ＧａＡｓ基板に厚い酸化層
が生成したために、この厚い酸化層が厚い窒化層と同様
に浅い準位を発生させ、薄い窒化層の効果を喪失させて
しまうものと考えられる。以上から、プラズマ成長によ
るＳｉＯ2 膜の成長温度は３５０℃以上は不適切である
ことが分かる。
【００２３】以上、上記各実施例においては化合物半導
体としてＧａＡｓを対象に説明したが、ＩｎＧａＡｓや
ＡｌＧａＡｓ等の化合物半導体を用いた場合でも、前処
理時の基板温度を３００℃とした場合に上記と同様な効
果が得られることが確認されている。また、保護膜とし
てＡｌＮX やＡｌＯX 等を用いても良い。
体としてＧａＡｓを対象に説明したが、ＩｎＧａＡｓや
ＡｌＧａＡｓ等の化合物半導体を用いた場合でも、前処
理時の基板温度を３００℃とした場合に上記と同様な効
果が得られることが確認されている。また、保護膜とし
てＡｌＮX やＡｌＯX 等を用いても良い。
【００２４】
【発明の効果】以上説明したように本発明によれば、化
合物半導体の表面における高密度の欠陥準位が伝導帯か
ら深い方に移動するので、化合物半導体装置のカットオ
フ状態からのゲートパルスに対するドレイン電流の立ち
上がり遅れが抑制され、低周波特性が改善される。
合物半導体の表面における高密度の欠陥準位が伝導帯か
ら深い方に移動するので、化合物半導体装置のカットオ
フ状態からのゲートパルスに対するドレイン電流の立ち
上がり遅れが抑制され、低周波特性が改善される。
【図１】前処理時の基板温度と立ち上がり遅れの時定数
との関係を示す図である。
との関係を示す図である。
【図２】ＦＥＴの構成の一例を示す断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ型チャネル層 ３ ゲート電極 ４ 保護膜 ５ ソース電極 ６ ドレイン電極
Claims (3)
- 【請求項１】 化合物半導体装置を構成する化合物半導
体基板を１００℃以上３００℃以下の温度範囲に保ちな
がら前記化合物半導体基板の表面をプラズマ状態のアン
モニアに曝した後、前記化合物半導体基板の表面にプラ
ズマ気相成長法により保護膜を成長することを特徴とす
る化合物半導体装置の保護膜の形成方法。 - 【請求項２】 前記化合物半導体基板は、ＧａＡｓ、Ｉ
ｎＧａＡｓ及びＡｌＧａＡｓの各化合物半導体のいずれ
かからなる、請求項１に記載の化合物半導体装置の保護
膜の形成方法。 - 【請求項３】 前記保護膜は、ＳｉＮX 、ＳｉＯ2 、Ａ
ｌＮX 及びＡｌＯX（但しＸは整数）のいずれかからな
る、請求項１又は請求項２に記載の化合物半導体装置の
保護膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036892A JPH05218011A (ja) | 1992-01-30 | 1992-01-30 | 化合物半導体装置の保護膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036892A JPH05218011A (ja) | 1992-01-30 | 1992-01-30 | 化合物半導体装置の保護膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218011A true JPH05218011A (ja) | 1993-08-27 |
Family
ID=12578704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4036892A Pending JPH05218011A (ja) | 1992-01-30 | 1992-01-30 | 化合物半導体装置の保護膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218011A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002101809A1 (en) * | 2001-06-11 | 2002-12-19 | Motorola, Inc. | Method for forming an oxide layer |
| WO2003009392A1 (fr) * | 2001-07-17 | 2003-01-30 | Kabushiki Kaisha Watanabe Shoko | Dispositif a semi-conducteur et son procede de fabrication et systeme d'application de ce dispositif |
| JP2006278721A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP2009016848A (ja) * | 2008-07-14 | 2009-01-22 | Panasonic Corp | 半導体装置及びその製造方法 |
| US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
-
1992
- 1992-01-30 JP JP4036892A patent/JPH05218011A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
| WO2002101809A1 (en) * | 2001-06-11 | 2002-12-19 | Motorola, Inc. | Method for forming an oxide layer |
| WO2003009392A1 (fr) * | 2001-07-17 | 2003-01-30 | Kabushiki Kaisha Watanabe Shoko | Dispositif a semi-conducteur et son procede de fabrication et systeme d'application de ce dispositif |
| JP2006278721A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP4537874B2 (ja) * | 2005-03-29 | 2010-09-08 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2009016848A (ja) * | 2008-07-14 | 2009-01-22 | Panasonic Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chumbes et al. | Microwave performance of AlGaN/GaN metal insulator semiconductor field effect transistors on sapphire substrates | |
| US9818838B2 (en) | Semiconductor device | |
| JP2006507683A (ja) | ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法。 | |
| US9059081B2 (en) | Selectively doped semi-conductors and methods of making the same | |
| CN109494154B (zh) | 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件 | |
| JP2770544B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2008263212A (ja) | 半導体装置及びその作製方法並びに半導体装置応用システム | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2006511095A (ja) | 硫化物封止パッシベーション技法 | |
| JPH05218011A (ja) | 化合物半導体装置の保護膜の形成方法 | |
| EP0744773B1 (en) | Method of manufacturing semiconductor device having a plasma-processed layer | |
| JP2552058B2 (ja) | ＧａＡｓ ＭＥＳＦＥＴデバイスの製造方法 | |
| JP2000174261A (ja) | 化合物半導体装置 | |
| Ye et al. | GaAs-based metal-oxide semiconductor field-effect transistors with Al 2 O 3 gate dielectrics grown by atomic layer deposition | |
| JP2004214530A (ja) | Ｍｉｓ型化合物半導体装置の製造方法 | |
| JPH05299355A (ja) | ホウ素ドープダイヤモンド膜の製造方法 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3269510B2 (ja) | 半導体素子 | |
| Ohtsuki et al. | Suppression of Drain Current Leakage and Short-Channel Effect in Lateral Ga 2 O 3 RF MOSFETs using (Al x Ga 1-x) 2 O 3 Back-Barrier | |
| Cheung et al. | The effects of annealing encapsulant and ambient on the barrier height of WN x/GaAs contact and self‐aligned gate field effect transistor fabrication | |
| Zhang et al. | Cl2/Ar High‐Density‐Plasma Damage in GaN Schottky Diodes | |
| Yue et al. | Effect of Hydrogen on Electrical Performance of Pt/Au β-Ga 2 O 3 (001) Schottky Barrier Diodes | |
| RU2782307C1 (ru) | Мощный полевой транзистор СВЧ на полупроводниковой гетероструктуре на основе нитрида галлия | |
| JP3126890B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| RU215756U1 (ru) | Гетероэпитаксиальная структура со сверхтонким барьерным слоем для нормально-закрытых транзисторов на основе соединений нитрида галлия алюминия |