JP2552058B2 - ＧａＡｓ ＭＥＳＦＥＴデバイスの製造方法 - Google Patents
ＧａＡｓ ＭＥＳＦＥＴデバイスの製造方法Info
- Publication number
- JP2552058B2 JP2552058B2 JP4154246A JP15424692A JP2552058B2 JP 2552058 B2 JP2552058 B2 JP 2552058B2 JP 4154246 A JP4154246 A JP 4154246A JP 15424692 A JP15424692 A JP 15424692A JP 2552058 B2 JP2552058 B2 JP 2552058B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inert gas
- metal
- gate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 35
- 239000011261 inert gas Substances 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 229910018949 PtAu Inorganic materials 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 6
- 108091006146 Channels Proteins 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001569 carbon dioxide Substances 0.000 claims description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 39
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 20
- 238000001465 metallisation Methods 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000007605 air drying Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001941 electron spectroscopy Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高いショットキー障壁の
ＧａＡｓ ＭＥＳＦＥＴに関する。
ＧａＡｓ ＭＥＳＦＥＴに関する。
【０００２】
【従来の技術】電界効果トランジスタ（ＦＥＴ）は、２
つの端子（ドレインとソース）間に流れる電流は第３の
端子（ゲート）に加えられる電圧により制御される３端
子デバイスである。ＦＥＴはユニポーラトランジスタ、
すなわち電流は唯１つの多数キャリアに係わるものであ
る。ＦＥＴの１変形に接合ＦＥＴ（ＪＦＥＴ）がある
が、これは制御（ゲート）電圧が逆バイアスｐｎ接合の
ディプレッション幅を変えるものである。
つの端子（ドレインとソース）間に流れる電流は第３の
端子（ゲート）に加えられる電圧により制御される３端
子デバイスである。ＦＥＴはユニポーラトランジスタ、
すなわち電流は唯１つの多数キャリアに係わるものであ
る。ＦＥＴの１変形に接合ＦＥＴ（ＪＦＥＴ）がある
が、これは制御（ゲート）電圧が逆バイアスｐｎ接合の
ディプレッション幅を変えるものである。
【０００３】金属ゲート電極を直接半導体上に置き、逆
バイアスショットキー障壁でｐｎ接合を置換えると、同
様のデバイスとなる。このようなデバイスは金属・半導
体ＦＥＴ（ＭＥＳＦＥＴ）と呼ばれる。一般的に、ＭＥ
ＳＦＥＴは、半絶縁基板上にエピタキシャル成長された
ｎ型ＧａＡｓ層上に形成される。これには、基板とｎ型
層の間に置かれる他の層例えばバッファ層、またはｎ型
層とオーム性のドレインとソースの電極の間に置かれる
接触層がある場合とない場合があるがいずれでもよい。
バイアスショットキー障壁でｐｎ接合を置換えると、同
様のデバイスとなる。このようなデバイスは金属・半導
体ＦＥＴ（ＭＥＳＦＥＴ）と呼ばれる。一般的に、ＭＥ
ＳＦＥＴは、半絶縁基板上にエピタキシャル成長された
ｎ型ＧａＡｓ層上に形成される。これには、基板とｎ型
層の間に置かれる他の層例えばバッファ層、またはｎ型
層とオーム性のドレインとソースの電極の間に置かれる
接触層がある場合とない場合があるがいずれでもよい。
【０００４】ショットキー障壁ゲートはｎ型ＧａＡｓ層
の上面に形成される。ショットキーゲートを逆バイアス
または順バイアスにすることにより、チャネルは所望電
流レベルには空乏または開の状態となる。Ｓｉの代わり
にＧａＡｓを用いると、電子移動度が高く、ＧａＡｓで
は高温で動作できるようになり、そのためパワーレベル
が高くなる。許容される幾何学的形態は精密なものが可
能となり、ＭＥＳＦＥＴも小型化され、ゲート長さＬが
１μｍ以下のものが通常可能となる。
の上面に形成される。ショットキーゲートを逆バイアス
または順バイアスにすることにより、チャネルは所望電
流レベルには空乏または開の状態となる。Ｓｉの代わり
にＧａＡｓを用いると、電子移動度が高く、ＧａＡｓで
は高温で動作できるようになり、そのためパワーレベル
が高くなる。許容される幾何学的形態は精密なものが可
能となり、ＭＥＳＦＥＴも小型化され、ゲート長さＬが
１μｍ以下のものが通常可能となる。
【０００５】このことは、ドリフト時間および容量を最
小に保たねばならないので、高周波では重要なことであ
る。しかし、ＧａＡｓ ＭＥＳＦＥＴ技術に続いてある
問題の１つに、ゲート電極に用いる金属のショットキー
障壁高さ（φB）が比較的低いという問題がある。ｎ型
ＧａＡｓ上ではこのφBは基本的に用いる金属に左右さ
れず、一般的にこの値は０．７１ないし０．８ｅＶであ
る。このことが、ＧａＡｓ回路を設計する場合に制約す
る因子となっていることが多い。
小に保たねばならないので、高周波では重要なことであ
る。しかし、ＧａＡｓ ＭＥＳＦＥＴ技術に続いてある
問題の１つに、ゲート電極に用いる金属のショットキー
障壁高さ（φB）が比較的低いという問題がある。ｎ型
ＧａＡｓ上ではこのφBは基本的に用いる金属に左右さ
れず、一般的にこの値は０．７１ないし０．８ｅＶであ
る。このことが、ＧａＡｓ回路を設計する場合に制約す
る因子となっていることが多い。
【０００６】障壁高さの高い電極が使用できれば、ノイ
ズ余裕の良好なディジタル論理回路を製造することがで
きる。ゲート電極に使用する金属の比較的低いショット
キー障壁高さ（φB）が高くなると、好都合となるＧａ
Ａｓ ＭＥＳＦＥＴの技術分野がある。さらなる利点と
して、ＭＥＳＦＥＴ構成要素のしきい値電圧の均一性に
対する要求条件が緩和される。ショットキー障壁高さを
増加するために多くのいろいろの手段が試みられた。
ズ余裕の良好なディジタル論理回路を製造することがで
きる。ゲート電極に使用する金属の比較的低いショット
キー障壁高さ（φB）が高くなると、好都合となるＧａ
Ａｓ ＭＥＳＦＥＴの技術分野がある。さらなる利点と
して、ＭＥＳＦＥＴ構成要素のしきい値電圧の均一性に
対する要求条件が緩和される。ショットキー障壁高さを
増加するために多くのいろいろの手段が試みられた。
【０００７】例えば、ｎ−ＧａＡｓ上のゲート電極下に
薄い十分に空乏のｐ型層を導入するとφBが高くなる。
ｎ型ＧａＡｓ上にエピタキシャル成長された５０Å厚さ
のＣまたはＺｎのデルタドーピングされたｐ型層（約６
ないし７×１０19／ｃｍ3 ）を用いる場合１．３３ｅＶ
に達する値が報告された。（エス・ジェー・エグラッシ
ュ（Ｓ．Ｊ．Ｅｇｌａｓｈ）ら、ジャーナル・オブ・ア
プライド・フィジックス（Ｊｏｕｒｎａｌ ｏｆ Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、第６１巻、１１号、１
９８７年６月１日、５１５９−５１６９頁参照。）
薄い十分に空乏のｐ型層を導入するとφBが高くなる。
ｎ型ＧａＡｓ上にエピタキシャル成長された５０Å厚さ
のＣまたはＺｎのデルタドーピングされたｐ型層（約６
ないし７×１０19／ｃｍ3 ）を用いる場合１．３３ｅＶ
に達する値が報告された。（エス・ジェー・エグラッシ
ュ（Ｓ．Ｊ．Ｅｇｌａｓｈ）ら、ジャーナル・オブ・ア
プライド・フィジックス（Ｊｏｕｒｎａｌ ｏｆ Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、第６１巻、１１号、１
９８７年６月１日、５１５９−５１６９頁参照。）
【０００８】他の方法として、ｎ型ＧａＡｓと金属電極
の間にＳｉまたは他の材料からなる薄い界面層を堆積す
る方法がある。この方法による１ｅＶの障壁高さが示さ
れた。（ジェイ・アール・ワルドロップ（Ｊ．Ｒ．Ｗａ
ｌｄｒｏｐ）およびアール・ダブリュ・グラント（Ｒ．
Ｗ．Ｇｒａｎｔ）、アプライド・フィジックス・レター
ズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）第５２巻、２１
号（１９８８年５月２３日）１７９４−１７９６頁参
照。）しかしこれらの方法ではＭＥＳＦＥＴの製造は複
雑となり、予期せざる不都合な影響を及ぼす。
の間にＳｉまたは他の材料からなる薄い界面層を堆積す
る方法がある。この方法による１ｅＶの障壁高さが示さ
れた。（ジェイ・アール・ワルドロップ（Ｊ．Ｒ．Ｗａ
ｌｄｒｏｐ）およびアール・ダブリュ・グラント（Ｒ．
Ｗ．Ｇｒａｎｔ）、アプライド・フィジックス・レター
ズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）第５２巻、２１
号（１９８８年５月２３日）１７９４−１７９６頁参
照。）しかしこれらの方法ではＭＥＳＦＥＴの製造は複
雑となり、予期せざる不都合な影響を及ぼす。
【０００９】ＧａＡｓ上の合金化オーム性電極の性質を
低下させる厚さ例えば２０ないし２５Åの程度の、固有
酸化物の薄層が存在しその役目が広く認められた。しか
し、ショットキー接触に及ぼすその影響については注意
が払われなかった。ウードオル（Ｗｏｏｄａｌｌ）の有
効仕事関数では次のことを示している。それは、界面の
フェルミ準位は表面状態により固定されているのではな
くて、むしろ酸素汚染やメタライゼーション中に起こる
金属と半導体の反応に基因する１つ以上の界面相の微細
クラスタの仕事関数に関わるものである。
低下させる厚さ例えば２０ないし２５Åの程度の、固有
酸化物の薄層が存在しその役目が広く認められた。しか
し、ショットキー接触に及ぼすその影響については注意
が払われなかった。ウードオル（Ｗｏｏｄａｌｌ）の有
効仕事関数では次のことを示している。それは、界面の
フェルミ準位は表面状態により固定されているのではな
くて、むしろ酸素汚染やメタライゼーション中に起こる
金属と半導体の反応に基因する１つ以上の界面相の微細
クラスタの仕事関数に関わるものである。
【００１０】（ジェイ・エム・ウードオル（Ｊ．Ｍ．Ｗ
ｏｏｄａｌｌ）およびジェイ・エル・フリーオウフ
（Ｊ．Ｌ．Ｆｒｅｅｏｕｆ）、ジャーナル・オブ・バキ
ューム・サイエンス・テクノロジー（Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈｎｏｌ．）、第２１巻、２号（１９８２年
７月／８月）５７４−５７６頁参照。）このように、酸
化物の無い界面では、金属電極のショットキー障壁高さ
は金属の仕事関数に左右される。
ｏｏｄａｌｌ）およびジェイ・エル・フリーオウフ
（Ｊ．Ｌ．Ｆｒｅｅｏｕｆ）、ジャーナル・オブ・バキ
ューム・サイエンス・テクノロジー（Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈｎｏｌ．）、第２１巻、２号（１９８２年
７月／８月）５７４−５７６頁参照。）このように、酸
化物の無い界面では、金属電極のショットキー障壁高さ
は金属の仕事関数に左右される。
【００１１】
【発明が解決しようとする課題】以上の酸化物の無い界
面の観点から、本発明は高いショットキー障壁接触を有
するＭＥＳＦＥＴテバイスを製造しようとするものであ
る。
面の観点から、本発明は高いショットキー障壁接触を有
するＭＥＳＦＥＴテバイスを製造しようとするものであ
る。
【００１２】
【課題を解決するための手段】ＧａＡｓ上の固有酸化物
を除くために密封不活性ガス環境下でｎ型ＧａＡｓの湿
式化学エッチングを行い、エッチングした表面を不活性
ガスで吹込み乾燥を行い、次に不活性ガス雰囲気でゲー
ト金属としてのＰｔを電子ビーム蒸着で堆積を行って、
ゲート電極を製造する。この方法により高い障壁高さ
（０．９８ｅＶ）のＰｔゲート電極が得られる。
を除くために密封不活性ガス環境下でｎ型ＧａＡｓの湿
式化学エッチングを行い、エッチングした表面を不活性
ガスで吹込み乾燥を行い、次に不活性ガス雰囲気でゲー
ト金属としてのＰｔを電子ビーム蒸着で堆積を行って、
ゲート電極を製造する。この方法により高い障壁高さ
（０．９８ｅＶ）のＰｔゲート電極が得られる。
【００１３】ＭＥＳＦＥＴにＰｔを用いる場合シート抵
抗が比較的高いという重大な欠点がある。これはシート
抵抗が低い金属を有するＰｔの多層ゲート電極例えばＰ
ｔＡｕの２層体を用いることにより克服することができ
る。Ｐｔ電極の使用と共に、ゲート金属の堆積に先立っ
て、密封窒素環境で湿式化学清浄と清浄にした面を不活
性ガスで吹込み風乾を行うと、さらに従来のＴｉＰｔＡ
ｕゲート処理のデバイスに比べ、ゲート漏洩電流の減少
したＭＥＳＦＥＴを得ることができる。
抗が比較的高いという重大な欠点がある。これはシート
抵抗が低い金属を有するＰｔの多層ゲート電極例えばＰ
ｔＡｕの２層体を用いることにより克服することができ
る。Ｐｔ電極の使用と共に、ゲート金属の堆積に先立っ
て、密封窒素環境で湿式化学清浄と清浄にした面を不活
性ガスで吹込み風乾を行うと、さらに従来のＴｉＰｔＡ
ｕゲート処理のデバイスに比べ、ゲート漏洩電流の減少
したＭＥＳＦＥＴを得ることができる。
【００１４】この理由はＴｉに対しＰｔの障壁高さがよ
り高いからである。ゲート抵抗を小さくするために、シ
ート抵抗がより低い金属の層を少なくとも１層を有する
Ｐｔ層、例えばＰｔＡｕ２層体を用いるとＰｔのシート
抵抗が高いという問題を無くすることができる。
り高いからである。ゲート抵抗を小さくするために、シ
ート抵抗がより低い金属の層を少なくとも１層を有する
Ｐｔ層、例えばＰｔＡｕ２層体を用いるとＰｔのシート
抵抗が高いという問題を無くすることができる。
【００１５】
【実施例】図１は、ＭＥＳＦＥＴデバイス１の例を示
す。これには、ＧａＡｓ基板２、バッファ層３、ｎ型チ
ャネル層４、ｎ型チャネル層４領域上に、ｎ+型接触層
５、ドレインオーム性電極６、ソースオーム性電極７、
およびゲート電極８がある。拡散を含まないのでゲート
長Ｌを１μｍ以下と小さくしている。これらのＭＥＳＦ
ＥＴにおいて使用する半絶縁性ＧａＡｓ基板は水平ブリ
ッジマン法により成長が行われ、Ｓｉにより均一にドー
ピングされて、実質キャリア密度は２×１０17／ｃｍ3
であった。
す。これには、ＧａＡｓ基板２、バッファ層３、ｎ型チ
ャネル層４、ｎ型チャネル層４領域上に、ｎ+型接触層
５、ドレインオーム性電極６、ソースオーム性電極７、
およびゲート電極８がある。拡散を含まないのでゲート
長Ｌを１μｍ以下と小さくしている。これらのＭＥＳＦ
ＥＴにおいて使用する半絶縁性ＧａＡｓ基板は水平ブリ
ッジマン法により成長が行われ、Ｓｉにより均一にドー
ピングされて、実質キャリア密度は２×１０17／ｃｍ3
であった。
【００１６】ＭＥＳＦＥＴ構造は、半絶縁体性ＧａＡｓ
基板上で常圧有機金属気相エピタキシャル成長法（ＯＭ
ＶＰＥ）により成長された。バッファ層３は、厚さ１５
００ÅのドーピングされなかったＧａＡｓ層であり、チ
ャネル層４は厚さ１５００ÅのＳｉでトーピングされた
（２×１０17／ｃｍ3）のｎ型ＧａＡｓであった。接触
層５は厚さ１０００ÅのＳｉでドーピングされた（２×
１０18／ｃｍ3）ｎ+型ＧａＡｓ層であった。
基板上で常圧有機金属気相エピタキシャル成長法（ＯＭ
ＶＰＥ）により成長された。バッファ層３は、厚さ１５
００ÅのドーピングされなかったＧａＡｓ層であり、チ
ャネル層４は厚さ１５００ÅのＳｉでトーピングされた
（２×１０17／ｃｍ3）のｎ型ＧａＡｓであった。接触
層５は厚さ１０００ÅのＳｉでドーピングされた（２×
１０18／ｃｍ3）ｎ+型ＧａＡｓ層であった。
【００１７】これらの層について他の厚さを用いること
もできる。例えば、バッファ層の厚さは、ゼロないし数
マイクロメートル、チャネル層の厚さは、ドーピングレ
ベルとしきい値電圧に応じて５００ないし５０００Å、
および接触層の厚さは２００ないし３０００Åである。
オーム性ドレイン電極６とオーム性ソース電極７の形成
は、それぞれリフト・オフＡＺレジストによるパターン
形成されたＮｉ／Ａｕ−Ｇｅ／Ｍｏ／Ａｕ金属の電子ビ
ーム蒸着により行われ、次に４２０℃、２０秒間の急速
熱アニーリングが行われた。
もできる。例えば、バッファ層の厚さは、ゼロないし数
マイクロメートル、チャネル層の厚さは、ドーピングレ
ベルとしきい値電圧に応じて５００ないし５０００Å、
および接触層の厚さは２００ないし３０００Åである。
オーム性ドレイン電極６とオーム性ソース電極７の形成
は、それぞれリフト・オフＡＺレジストによるパターン
形成されたＮｉ／Ａｕ−Ｇｅ／Ｍｏ／Ａｕ金属の電子ビ
ーム蒸着により行われ、次に４２０℃、２０秒間の急速
熱アニーリングが行われた。
【００１８】ゲート電極８を次のように限定し形成し
た。それはｎ+型接触層５の１部をｎ型ＧａＡｓ層にま
でエッチング除去を行い、不活性ガス密封の電子ビーム
蒸着装置でｎ型領域上に金属層を堆積して行った。接触
層のエッチング溶液は、４：１の比率のＨ2Ｏ2／Ｈ2Ｏ
混合物をＮＨ4ＯＨでｐＨを約７．２に調整して用い
た。ゲート金属を電子ビーム蒸着でｎ型ＧａＡｓの表面
上に堆積した。
た。それはｎ+型接触層５の１部をｎ型ＧａＡｓ層にま
でエッチング除去を行い、不活性ガス密封の電子ビーム
蒸着装置でｎ型領域上に金属層を堆積して行った。接触
層のエッチング溶液は、４：１の比率のＨ2Ｏ2／Ｈ2Ｏ
混合物をＮＨ4ＯＨでｐＨを約７．２に調整して用い
た。ゲート金属を電子ビーム蒸着でｎ型ＧａＡｓの表面
上に堆積した。
【００１９】ウェハを不活性ガス密封蒸着装置に入れる
前に、試料を蒸着装置のそれと同様の不活性ガス密封環
境に置き、次のようにしてｎ型ゲート領域上にある固有
酸化物を除去した。それは水酸化アンモニウム水溶液
（ＮＨ4ＯＨ／Ｈ2Ｏ比率は１：１５ないし１：５０の範
囲）に３０秒間浸漬し、次に同じ不活性ガス密封環境で
濾過乾燥の不活性ガスを用いて試料を吹込み風乾した。
前に、試料を蒸着装置のそれと同様の不活性ガス密封環
境に置き、次のようにしてｎ型ゲート領域上にある固有
酸化物を除去した。それは水酸化アンモニウム水溶液
（ＮＨ4ＯＨ／Ｈ2Ｏ比率は１：１５ないし１：５０の範
囲）に３０秒間浸漬し、次に同じ不活性ガス密封環境で
濾過乾燥の不活性ガスを用いて試料を吹込み風乾した。
【００２０】濾過不活性ガスに対する大切な必要条件
は、ガス中に実質上水分の無いことおよび水分の存在が
排除または少なくとも０．５モノレイヤ以下に相当する
厚さに限られるように少なくともゲート領域の表面を吹
込み風乾することである。その後、エッチングされた試
料を不活性ガス密封から離れることなく蒸着装置に移し
た。そこでゲート電極金属を既知のように電子ビーム蒸
着法により厚さ２００ないし５０００Åに堆積した。
は、ガス中に実質上水分の無いことおよび水分の存在が
排除または少なくとも０．５モノレイヤ以下に相当する
厚さに限られるように少なくともゲート領域の表面を吹
込み風乾することである。その後、エッチングされた試
料を不活性ガス密封から離れることなく蒸着装置に移し
た。そこでゲート電極金属を既知のように電子ビーム蒸
着法により厚さ２００ないし５０００Åに堆積した。
【００２１】不活性ガス密封環境および吹込み風乾のた
めに用いる不活性ガスは、窒素が両方に好ましいもので
ある。その他、アルゴン、ヘリウムおよび二酸化炭素も
この目的に適している。実施例は具体的にはゲート電極
のための金属として両者とも仕事関係が大きいＮｉとＰ
ｔを選択した。（イー・エッチ・ローデリック（Ｅ．
Ｈ．Ｒｈｏｄｅｒｉｃｋ）およびアール・エイチ・ウィ
リアムズ（Ｒ．Ｈ．Ｗｉｌｌｉａｍｓ）、“メタル・セ
ミコンダクタ・コンタクツ（Ｍｅｔａｌ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｃｏｎｔａｃｔｓ）”、オックスフォ
ード・サイエンス・パブリケーションズ（Ｏｘｆｏｒｄ
Ｓｃｉｅｎｃｅ Ｐｕｂｌｉｃａｔｉｏｎｓ）、オッ
クスフォード、第２版、１９８８年、１０−１１頁およ
び４８頁参照。）
めに用いる不活性ガスは、窒素が両方に好ましいもので
ある。その他、アルゴン、ヘリウムおよび二酸化炭素も
この目的に適している。実施例は具体的にはゲート電極
のための金属として両者とも仕事関係が大きいＮｉとＰ
ｔを選択した。（イー・エッチ・ローデリック（Ｅ．
Ｈ．Ｒｈｏｄｅｒｉｃｋ）およびアール・エイチ・ウィ
リアムズ（Ｒ．Ｈ．Ｗｉｌｌｉａｍｓ）、“メタル・セ
ミコンダクタ・コンタクツ（Ｍｅｔａｌ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｃｏｎｔａｃｔｓ）”、オックスフォ
ード・サイエンス・パブリケーションズ（Ｏｘｆｏｒｄ
Ｓｃｉｅｎｃｅ Ｐｕｂｌｉｃａｔｉｏｎｓ）、オッ
クスフォード、第２版、１９８８年、１０−１１頁およ
び４８頁参照。）
【００２２】この酸化物除去操作を用いて厚さそれぞれ
１５００Åの層に堆積したＮｉまたはＰｔのメタライゼ
ーションを次の場合と比較した。それはａ）空気環境で
湿式化学清浄が行われる清浄操作を用いた後直ちに試料
を不活性ガス密封蒸着装置に入れて製造した厚さ１５０
０ÅのＰｔとＮｉのメタライゼーション、およびｂ）空
気中で湿式化学エッチングを含む従来の清浄法を用い大
面積（直径２００μｍ）ショットキーダイオードに堆積
のＴｉ（２５０Å）／Ｐｔ（５００Å）／Ａｕ（３００
０）のＴｉＰｔＡｕゲート電極と比較した。
１５００Åの層に堆積したＮｉまたはＰｔのメタライゼ
ーションを次の場合と比較した。それはａ）空気環境で
湿式化学清浄が行われる清浄操作を用いた後直ちに試料
を不活性ガス密封蒸着装置に入れて製造した厚さ１５０
０ÅのＰｔとＮｉのメタライゼーション、およびｂ）空
気中で湿式化学エッチングを含む従来の清浄法を用い大
面積（直径２００μｍ）ショットキーダイオードに堆積
のＴｉ（２５０Å）／Ｐｔ（５００Å）／Ａｕ（３００
０）のＴｉＰｔＡｕゲート電極と比較した。
【００２３】窒素密封環境で清浄にされたゲート領域試
料上に堆積のＰｔ（８００Å）／Ａｕ（３０００Å）の
２層体ＰｔＡｕメタライゼーションおよび従来の清浄法
で清浄にした試料上に堆積のＴｉ（２５０Å）／Ｐｔ
（５００Å）／Ａｕ（３０００Å）のＴｉＰｔＡｕメタ
ライゼーションを、ゲート寸法１×３０μｍ2のＧａＡ
ｓ ＭＥＳＦＥＴに用いた。これら各種操作で製造のゲ
ートのダイオードの障壁高さφB（ｅＶ）およびアィデ
アリティｎを表１に示す。
料上に堆積のＰｔ（８００Å）／Ａｕ（３０００Å）の
２層体ＰｔＡｕメタライゼーションおよび従来の清浄法
で清浄にした試料上に堆積のＴｉ（２５０Å）／Ｐｔ
（５００Å）／Ａｕ（３０００Å）のＴｉＰｔＡｕメタ
ライゼーションを、ゲート寸法１×３０μｍ2のＧａＡ
ｓ ＭＥＳＦＥＴに用いた。これら各種操作で製造のゲ
ートのダイオードの障壁高さφB（ｅＶ）およびアィデ
アリティｎを表１に示す。
【表１】
【００２４】ショットキー障壁高さ特性はヒューレット
パッカード・パラメタ・アナライザを用いて評価し、熱
イオン放出が主条件機構であることを仮定する標準式に
適合させた。従来法（空気環境で湿式エッチング実施）
を用いて製造のＮｉとＰｔの電極は共に同じアィデアリ
ティファクタ１．１１と障壁高さ０．６８ｅＶと０．７
９ｅＶをそれぞれ示す。これらの場合には、酸化物が重
要な役割を果たすことは明白である。
パッカード・パラメタ・アナライザを用いて評価し、熱
イオン放出が主条件機構であることを仮定する標準式に
適合させた。従来法（空気環境で湿式エッチング実施）
を用いて製造のＮｉとＰｔの電極は共に同じアィデアリ
ティファクタ１．１１と障壁高さ０．６８ｅＶと０．７
９ｅＶをそれぞれ示す。これらの場合には、酸化物が重
要な役割を果たすことは明白である。
【００２５】密封Ｎ2 環境での湿式清浄法と吹込み風乾
法により調製されたウェハの場合、Ｎｉ電極は予想外の
低いφB ０．５７ｅＶとアィデアリティファクタ１．１
１を示したが、一方Ｐｔ電極は障壁高さ０．９８ｅＶで
アィデアリティファクタ１．１３を示した。これら電極
の障壁高さはショットキーモデルに厳密に従うものでは
ないが、表１に示すように金属仕事関数に関係すること
は確かである。
法により調製されたウェハの場合、Ｎｉ電極は予想外の
低いφB ０．５７ｅＶとアィデアリティファクタ１．１
１を示したが、一方Ｐｔ電極は障壁高さ０．９８ｅＶで
アィデアリティファクタ１．１３を示した。これら電極
の障壁高さはショットキーモデルに厳密に従うものでは
ないが、表１に示すように金属仕事関数に関係すること
は確かである。
【００２６】従来法のＴｉＰｔＡｕメタライゼーション
の障壁高さは０．７８ｅＶで、アィデアリティファクタ
は１．０３を有した。これは、このメタライゼーション
構成と清浄操作の場合の代表的なものである。この比較
の結果、不活性環境でのこの清浄法とその金属仕事関数
が高いことから、ＰｔがＧａＡｓ上のゲート金属として
有用であることが分る。Ｐｔはそれ自身ゲート電極とし
て使用できるが、金属のシート抵抗が比較的高い理由か
ら、シート抵抗の低い他の金属例えば、金、チタン、ア
ルミニウムなどに対するベース金属として使用できる。
の障壁高さは０．７８ｅＶで、アィデアリティファクタ
は１．０３を有した。これは、このメタライゼーション
構成と清浄操作の場合の代表的なものである。この比較
の結果、不活性環境でのこの清浄法とその金属仕事関数
が高いことから、ＰｔがＧａＡｓ上のゲート金属として
有用であることが分る。Ｐｔはそれ自身ゲート電極とし
て使用できるが、金属のシート抵抗が比較的高い理由か
ら、シート抵抗の低い他の金属例えば、金、チタン、ア
ルミニウムなどに対するベース金属として使用できる。
【００２７】このような例としては、白金は２００ない
し２０００Åの厚さの薄層として堆積し、次にシート抵
抗の低い、仕事関数は低くてもよい、金属の１０００な
いし５０００Åの比較的厚い層を堆積する。このような
組合せ例に２層体ＰｔＡｕメタライゼーションがある。
図２は、従来法により清浄にした試料のＸ線電子分光
（ＸＰＳ）スペクトルを示すが、試料からの取出し角度
の異なる２種類のものを示す。
し２０００Åの厚さの薄層として堆積し、次にシート抵
抗の低い、仕事関数は低くてもよい、金属の１０００な
いし５０００Åの比較的厚い層を堆積する。このような
組合せ例に２層体ＰｔＡｕメタライゼーションがある。
図２は、従来法により清浄にした試料のＸ線電子分光
（ＸＰＳ）スペクトルを示すが、試料からの取出し角度
の異なる２種類のものを示す。
【００２８】取出し角度が低い（１０°）と、高角度
（９０°）の試験片の深さ３０ないし４０Åの約１／３
のみをサンプリングすることができる。酸化物ピークが
視射（低）角度で可成り高いのは、表面上数モノレイヤ
内のみの酸化物の存在を示した。これに対し、密封窒素
環境で清浄にし窒素の吹込み風乾したＧａＡｓからのＸ
ＰＳスペクトルは、図３と図４のように実質的に酸化物
の無い表面であることを示す。
（９０°）の試験片の深さ３０ないし４０Åの約１／３
のみをサンプリングすることができる。酸化物ピークが
視射（低）角度で可成り高いのは、表面上数モノレイヤ
内のみの酸化物の存在を示した。これに対し、密封窒素
環境で清浄にし窒素の吹込み風乾したＧａＡｓからのＸ
ＰＳスペクトルは、図３と図４のように実質的に酸化物
の無い表面であることを示す。
【００２９】これらのスペクトルは、図２のものとは異
なる線（異なる結合エネルギー）から取られたもので、
さらに高感度で、エッチングした表面の上面２または３
モノレイヤのみをサンプリングしている。図５は２層体
ＰｔＡｕ（実線）ゲート金属を有するＭＥＳＦＥＴの逆
バイアス特性を従来法のＴｉＰｔＡｕ（点線）のそれら
を比較したものを示す。逆バイアス５Ｖまで、ＰｔＡｕ
メタライゼーションを用いる場合、デバイスの電流は、
ＴｉＰｔＡｕゲート金属を用いる場合より１０のオーダ
で小さい。
なる線（異なる結合エネルギー）から取られたもので、
さらに高感度で、エッチングした表面の上面２または３
モノレイヤのみをサンプリングしている。図５は２層体
ＰｔＡｕ（実線）ゲート金属を有するＭＥＳＦＥＴの逆
バイアス特性を従来法のＴｉＰｔＡｕ（点線）のそれら
を比較したものを示す。逆バイアス５Ｖまで、ＰｔＡｕ
メタライゼーションを用いる場合、デバイスの電流は、
ＴｉＰｔＡｕゲート金属を用いる場合より１０のオーダ
で小さい。
【００３０】これらＭＥＳＦＥＴの両者からのドレイン
電流（Ｉd）対ドレインソース電圧（Ｖds）特性をゲー
ト電圧（Ｖg）の関数として図６と図７にそれぞれ示
す。これらの特性は０．２５Ｖの段階で、ＰｔＡｕゲー
トメタライゼーションのＭＥＳＦＥＴの場合はＶg＝
０．８ないし−０．９４９Ｖの範囲で、ＴｉＰｔＡｕメ
タライゼーションのＭＥＳＦＥＴの場合はＶg＝０．８
ないし０．６９９Ｖの範囲で測定した。ＰｔＡｕゲート
を有するデバイスの方が飽和挙動（図６）が良好であ
る。
電流（Ｉd）対ドレインソース電圧（Ｖds）特性をゲー
ト電圧（Ｖg）の関数として図６と図７にそれぞれ示
す。これらの特性は０．２５Ｖの段階で、ＰｔＡｕゲー
トメタライゼーションのＭＥＳＦＥＴの場合はＶg＝
０．８ないし−０．９４９Ｖの範囲で、ＴｉＰｔＡｕメ
タライゼーションのＭＥＳＦＥＴの場合はＶg＝０．８
ないし０．６９９Ｖの範囲で測定した。ＰｔＡｕゲート
を有するデバイスの方が飽和挙動（図６）が良好であ
る。
【００３１】例えば、その出力抵抗は高く、ＴｉＰｔＡ
ｕゲートを有するデバイスの場合（図７の右側部分）に
見られるようなブレークダウンの様子はない。また順バ
イアスゲート電流は、任意の電圧に対しＰｔＡｕゲート
を有するＭＥＳＦＥＴの場合（図８）の方が、ＴｉＰｔ
Ａｕゲートを有するＭＥＳＦＥＴの場合（図９）より低
い値であった。ＰｔＡｕ電極およびＴｉＰｔＡｕ電極の
両方のＶgは、Ｖg＝０．８ないし０．６７４Ｖの範囲に
ついて、０．２５Ｖの段階で測定した。
ｕゲートを有するデバイスの場合（図７の右側部分）に
見られるようなブレークダウンの様子はない。また順バ
イアスゲート電流は、任意の電圧に対しＰｔＡｕゲート
を有するＭＥＳＦＥＴの場合（図８）の方が、ＴｉＰｔ
Ａｕゲートを有するＭＥＳＦＥＴの場合（図９）より低
い値であった。ＰｔＡｕ電極およびＴｉＰｔＡｕ電極の
両方のＶgは、Ｖg＝０．８ないし０．６７４Ｖの範囲に
ついて、０．２５Ｖの段階で測定した。
【００３２】これらの事実は、ＰｔＡｕの方の障壁高さ
がより高いことと矛盾がなく一致する。漏洩電流が著し
く低く、デバイス特性の向上から、本発明による酸化物
除去操作および本方法により清浄にされるＧａＡｓ表面
に直接接触するＰｔメタライゼーションの使用は、極め
て重要な利点を有するものである。
がより高いことと矛盾がなく一致する。漏洩電流が著し
く低く、デバイス特性の向上から、本発明による酸化物
除去操作および本方法により清浄にされるＧａＡｓ表面
に直接接触するＰｔメタライゼーションの使用は、極め
て重要な利点を有するものである。
【００３３】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
【００３４】
【発明の効果】以上述べたごとく、本発明の簡単な方法
により、ショットキー障壁高さの高いゲート電極を与
え、逆電流の低い、逆破壊電圧の高い、ゲート漏洩の小
さいＭＥＳＦＥＴの提供が可能となる。
により、ショットキー障壁高さの高いゲート電極を与
え、逆電流の低い、逆破壊電圧の高い、ゲート漏洩の小
さいＭＥＳＦＥＴの提供が可能となる。
【図１】ＭＥＳＦＥＴデバイス例を示す略図である。
【図２】Ｘ線電子分光（ＸＰＳ）スペクトル図で空気雰
囲気で清浄にしたＧａＡｓを用い、２つの異なるＸＰＳ
取出し角度のＸＰＳスペクトル（点線は９０°の高角度
を、実線は１０°の低角度）を示す図である。
囲気で清浄にしたＧａＡｓを用い、２つの異なるＸＰＳ
取出し角度のＸＰＳスペクトル（点線は９０°の高角度
を、実線は１０°の低角度）を示す図である。
【図３】密封窒素環境で清浄にしたＧａＡｓのＸＰＳス
ペクトル図で、実質的に酸化物の無い表面を示す図であ
る。
ペクトル図で、実質的に酸化物の無い表面を示す図であ
る。
【図４】密封窒素環境で清浄にしたＧａＡｓのＸＰＳス
ペクトル図で、実質的に酸化物の無い表面を示す図であ
る。
ペクトル図で、実質的に酸化物の無い表面を示す図であ
る。
【図５】ゲート金属として変更ＰｔＡｕ金属または従来
のＴｉＰｔＡｕのいずれかを用いるＧａＡｓ ＭＥＳＦ
ＥＴからの逆バイアス電流を示す図である。
のＴｉＰｔＡｕのいずれかを用いるＧａＡｓ ＭＥＳＦ
ＥＴからの逆バイアス電流を示す図である。
【図６】ゲート金属として変更ＰｔＡｕを用いるＧａＡ
ｓ ＭＥＳＦＥＴからのＩD対ＶDS特性を示す図であ
る。
ｓ ＭＥＳＦＥＴからのＩD対ＶDS特性を示す図であ
る。
【図７】ゲート金属として従来のＴｉＰｔＡｕを用いる
ＧａＡｓ ＭＥＳＦＥＴからのＩD対ＶDS特性を示す図
である。
ＧａＡｓ ＭＥＳＦＥＴからのＩD対ＶDS特性を示す図
である。
【図８】ＰｔＡｕゲート金属の（図６の）ＧａＡｓ Ｍ
ＥＳＦＥＴのゲート漏洩電流ＩGをＶDSの関数として示
す図である。
ＥＳＦＥＴのゲート漏洩電流ＩGをＶDSの関数として示
す図である。
【図９】ＴｉＰｔＡｕゲート金属の（図７の）ＧａＡｓ
ＭＥＳＦＥＴのゲート漏洩電流ＩGをＶDSの関数とし
て示す図である。
ＭＥＳＦＥＴのゲート漏洩電流ＩGをＶDSの関数とし
て示す図である。
１ ＭＥＳＦＥＴデバイス ２ ＧａＡｓ基板 ３ バッファ層 ４ ｎ型チャネル層 ５ ｎ+型接触層 ６ ドレインオーム性電極 ７ ソースオーム性電極 ８ ゲート電極
Claims (18)
- 【請求項１】 半導体基板と、該半導体基板上のｎ型Ｇ
ａＡｓチャネル層と、該ｎ型チャネル層上に形成され、
該ｎ型ＧａＡｓ層とショットキー障壁接触を形成するゲ
ート電極と、該ゲート電極を夾んだ該ｎ型ＧａＡｓチャ
ネル層上に形成されたｎ+ 型ＧａＡｓ接触層と、該ｎ + 型
ＧａＡｓ接触層上にそれぞれ形成されたソース、ドレイ
ンオーム性電極とからなるＧａＡｓ ＭＥＳＦＥＴデバ
イスの製造方法において、 不活性ガス密封環境下でｎ型ＧａＡｓ層のゲート領域表
面を湿式エッチングする工程と、 前記湿式エッチングしたゲート領域表面を不活性ガスで
吹き込み乾燥する工程と、 不活性ガス密封環境下でゲート領域上に金属を蒸着させ
ることによりゲート電極を形成する工程とからなり、上
記各工程を通じて、該半導体基板が不活性ガス密封環境
から離れることがない ことを特徴とするＧａＡｓ ＭＥ
ＳＦＥＴデバイスの製造方法。 - 【請求項２】 前記不活性ガスは、アルゴン、ヘリウ
ム、窒素および二酸化炭素からなる群から選択されるこ
とを特徴とする請求項１に記載の方法。 - 【請求項３】 前記不活性ガスは窒素であることを特徴
とする請求項１に記載の方法。 - 【請求項４】 前記ゲート電極金属はＰｔを含有するこ
とを特徴とする請求項１に記載の方法。 - 【請求項５】 前記ゲート電極は、ｎ型ＧａＡｓの表面
と直接接触するＰｔ層と、Ｐｔ層の上部にあってＰｔよ
り低いシート抵抗を有する他の金属の少なくとも１つの
層とを有する多層電極であることを特徴とする請求項１
に記載の方法。 - 【請求項６】 前記他の金属は、金、アルミニウムおよ
びチタンからなる群から選択されることを特徴とする請
求項５に記載の方法。 - 【請求項７】 Ｐｔ層の厚さは２００ないし２０００Å
であり、および前記他の層の厚さは１０００ないし５０
００Åであることを特徴とする請求項６に記載の方法。 - 【請求項８】 前記２層体電極はＰｔＡｕであることを
特徴とする請求項５に記載の方法。 - 【請求項９】 Ｐｔ層の厚さは８００Åであり、および
Ａｕ層の厚さは３０００Åであることを特徴とする請求
項８に記載の方法。 - 【請求項１０】 部分的に製造したデバイスのｎ型Ｇａ
Ａｓ層のゲート領域表面を不活性ガス密封環境下で湿式
エッチングする工程と、 前記湿式エッチングしたゲート領域表面を不活性ガスで
吹き込み乾燥する工程と、 不活性ガス密封環境下で前記ゲート領域上に金属を蒸着
させることによりショットキー障壁接触を形成する工程
とからなるｎ型ＧａＡｓ層の表面上にショットキー障壁
接触を製造する方法において、 上記各工程を通じて、該半導体基板が不活性ガス密封環
境から離れることがない ことを特徴とするｎ型ＧａＡｓ
層の表面上にショットキー障壁接触を製造する方法。 - 【請求項１１】 前記不活性ガスは、アルゴン、ヘリウ
ム、窒素および二酸化炭素からなる群から選択されるこ
とを特徴とする請求項１０に記載の方法。 - 【請求項１２】 前記不活性ガスは窒素であることを特
徴とする請求項１０に記載の方法。 - 【請求項１３】 前記金属はＰｔを含有することを特徴
とする請求項１０に記載の方法。 - 【請求項１４】 前記金属は、ｎ型ＧａＡｓの表面と直
接接触するＰｔ層と、Ｐｔ層の上部にあってＰｔより低
いシート抵抗を有する他の金属の少なくとも１つの層と
を有する多層体であることを特徴とする請求項１０に記
載の方法。 - 【請求項１５】 前記他の金属は、金、アルミニウムお
よびチタンからなる群から選択されることを特徴とする
請求項１４に記載の方法。 - 【請求項１６】 Ｐｔ層の厚さは２００ないし２０００
Åであり，および前記他の金属層の厚さは１０００ない
し５０００Åであることを特徴とする請求項１５に記載
の方法。 - 【請求項１７】 前記２層体金属はＰｔＡｕであること
を特徴とする請求項１４に記載の方法。 - 【請求項１８】 Ｐｔ層の厚さは８００Åであり、およ
びＡｕ層の厚さは３０００Åであることを特徴とする請
求項１７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US710594 | 1991-06-05 | ||
| US07/710,594 US5106771A (en) | 1991-06-05 | 1991-06-05 | GaAs MESFETs with enhanced Schottky barrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175244A JPH05175244A (ja) | 1993-07-13 |
| JP2552058B2 true JP2552058B2 (ja) | 1996-11-06 |
Family
ID=24854692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154246A Expired - Fee Related JP2552058B2 (ja) | 1991-06-05 | 1992-05-22 | ＧａＡｓ ＭＥＳＦＥＴデバイスの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5106771A (ja) |
| EP (1) | EP0517443B1 (ja) |
| JP (1) | JP2552058B2 (ja) |
| KR (1) | KR970004839B1 (ja) |
| DE (1) | DE69227069T2 (ja) |
| TW (1) | TW202521B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69523274D1 (de) * | 1994-12-29 | 2001-11-22 | At & T Corp | Linienbreitenmessung an integrierten Schaltungsstrukturen |
| JPH10233382A (ja) * | 1997-02-17 | 1998-09-02 | Hewlett Packard Co <Hp> | 半導体の表面清浄方法 |
| KR19980068816A (ko) * | 1997-02-24 | 1998-10-26 | 최진식 | 변속장치 |
| JP2001308103A (ja) * | 2000-04-19 | 2001-11-02 | Sharp Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US6921726B2 (en) * | 2002-03-13 | 2005-07-26 | Lucent Technologies Inc. | Growing smooth semiconductor layers |
| JP2004063672A (ja) * | 2002-07-26 | 2004-02-26 | Oki Electric Ind Co Ltd | 有機絶縁膜の形成方法、及び半導体装置の製造方法 |
| DE102005059231B4 (de) * | 2005-12-12 | 2011-01-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Verbindungshalbleiter-Feldeffekttransistors mit einer Fin-Struktur und Verbindungshalbleiter-Feldeffekttransistor mit einer Fin-Struktur |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US309097A (en) * | 1884-12-09 | Maecus hekry eobb | ||
| US4197551A (en) * | 1977-09-14 | 1980-04-08 | Raytheon Company | Semiconductor device having improved Schottky-barrier junction |
| JPS6086866A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electronics Corp | 電界効果トランジスタおよびその製造方法 |
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| US4965218A (en) * | 1985-10-21 | 1990-10-23 | Itt Corporation | Self-aligned gate realignment employing planarizing overetch |
| US4662060A (en) * | 1985-12-13 | 1987-05-05 | Allied Corporation | Method of fabricating semiconductor device having low resistance non-alloyed contact layer |
| US4735913A (en) * | 1986-05-06 | 1988-04-05 | Bell Communications Research, Inc. | Self-aligned fabrication process for GaAs MESFET devices |
| US4849376A (en) * | 1987-01-12 | 1989-07-18 | Itt A Division Of Itt Corporation Gallium Arsenide Technology Center | Self-aligned refractory gate process with self-limiting undercut of an implant mask |
| KR920009718B1 (ko) * | 1987-08-10 | 1992-10-22 | 스미도모덴기고오교오 가부시기가이샤 | 화합물반도체장치 및 그 제조방법 |
| JPS6450527A (en) * | 1987-08-21 | 1989-02-27 | Toshiba Corp | Manufacture of semiconductor device |
| US4863879A (en) * | 1987-12-16 | 1989-09-05 | Ford Microelectronics, Inc. | Method of manufacturing self-aligned GaAs MESFET |
-
1991
- 1991-06-05 US US07/710,594 patent/US5106771A/en not_active Expired - Lifetime
-
1992
- 1992-03-20 TW TW081102119A patent/TW202521B/zh active
- 1992-05-22 JP JP4154246A patent/JP2552058B2/ja not_active Expired - Fee Related
- 1992-05-29 DE DE69227069T patent/DE69227069T2/de not_active Expired - Fee Related
- 1992-05-29 KR KR1019920009285A patent/KR970004839B1/ko not_active IP Right Cessation
- 1992-05-29 EP EP92304899A patent/EP0517443B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69227069T2 (de) | 1999-05-06 |
| DE69227069D1 (de) | 1998-10-29 |
| EP0517443A3 (en) | 1993-09-29 |
| EP0517443A2 (en) | 1992-12-09 |
| KR970004839B1 (ko) | 1997-04-04 |
| JPH05175244A (ja) | 1993-07-13 |
| TW202521B (ja) | 1993-03-21 |
| KR930001465A (ko) | 1993-01-16 |
| EP0517443B1 (en) | 1998-09-23 |
| US5106771A (en) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449399B2 (en) | Method for fabricating a semiconductor device for reducing a surface potential | |
| US9490356B2 (en) | Growth of high-performance III-nitride transistor passivation layer for GaN electronics | |
| US6770536B2 (en) | Process for semiconductor device fabrication in which a insulating layer is formed on a semiconductor substrate | |
| US7635877B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US20130240901A1 (en) | Nitride semiconductor device | |
| US20040155259A1 (en) | Field-effect semiconductor device and method for making the same | |
| WO2008011687A2 (en) | Conductive contacts on ge | |
| US20220102545A1 (en) | Nitride semiconductor device and nitride semiconductor package | |
| US20070138506A1 (en) | Nitride metal oxide semiconductor integrated transistor devices | |
| JP2552058B2 (ja) | ＧａＡｓ ＭＥＳＦＥＴデバイスの製造方法 | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| Arulkumaran et al. | Studies of Electron Beam Evaporated SiO2/AlGaN/GaN Metal–Oxide–Semiconductor High-Electron-Mobility Transistors | |
| US20230290834A1 (en) | ENHANCEMENT-MODE GaN HFET | |
| EP0744773B1 (en) | Method of manufacturing semiconductor device having a plasma-processed layer | |
| US11862722B2 (en) | Semiconductor device structures and methods of manufacturing the same | |
| JP2000174261A (ja) | 化合物半導体装置 | |
| US20200381543A1 (en) | Integrated enhancement/depletion mode hemt and method for manufacturing the same | |
| JP2008506250A (ja) | ヘテロ構造電界効果トランジスタ | |
| US10777654B2 (en) | Method for manufacturing nitrogen-face polarity gallium nitride epitaxial structure | |
| RU215756U1 (ru) | Гетероэпитаксиальная структура со сверхтонким барьерным слоем для нормально-закрытых транзисторов на основе соединений нитрида галлия алюминия | |
| JPH05218011A (ja) | 化合物半導体装置の保護膜の形成方法 | |
| US20220005939A1 (en) | Semiconductor device and fabrication method thereof | |
| JP6908240B2 (ja) | 窒化物半導体トランジスタの製造方法及び窒化物半導体トランジスタ | |
| JPH0562462B2 (ja) | ||
| Lee et al. | Characterization of Ni/Ge/Au/Ni/Au contact metallization on AlGaAsInGaAs heterostructures for pseudomorphic heterojunction field effect transistor application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |