KR102299641B1 - 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 - Google Patents

파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 Download PDF

Info

Publication number
KR102299641B1
KR102299641B1 KR1020200059200A KR20200059200A KR102299641B1 KR 102299641 B1 KR102299641 B1 KR 102299641B1 KR 1020200059200 A KR1020200059200 A KR 1020200059200A KR 20200059200 A KR20200059200 A KR 20200059200A KR 102299641 B1 KR102299641 B1 KR 102299641B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
oxide
channel layer
manufacturing
Prior art date
Application number
KR1020200059200A
Other languages
English (en)
Other versions
KR102299641B9 (ko
Inventor
김성진
김한상
이재윤
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020200059200A priority Critical patent/KR102299641B1/ko
Application granted granted Critical
Publication of KR102299641B1 publication Critical patent/KR102299641B1/ko
Publication of KR102299641B9 publication Critical patent/KR102299641B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 파워에 따른 산화물 박막 트랜지스터의 제조방법및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 최적의 전압 파워로 산화물의 채널층 표면을 산소 플라즈마 표면처리하여, 균일도가 높고 평탄한 표면적 및 광학적 특성이 향상된 산화물 채널층을 제조할 수 있으며, 전하 이동도의 향상과 누설전류가 개선되고, 단기간 전류 유지 안정성이 향상되어 전기적 및 환경적 안정성이 향상된 산화물 박막 트랜지스터를 제공하는 것에 관한 것이다.

Description

파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터{Method for manufacturing oxide thin film transistor according to power and oxide thin film transistor manufactured by the manufacturing method}
본 발명은 파워에 따른 산화물 박막 트랜지스터의 제조방법및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터로, 보다 상세히 설명하면, 산화물 채널층을 이용한 박막 트랜지스터 제조 방법에 있어서, 산화물의 채널층 표면을 산소 플라즈마 표면처리하여 전기적 및 환경적 안정성이 높은 박막 트랜지스터를 제조하는 방법에 관한 것이다.
최근 디스플레이의 관심이 고조되며 디스플레이의 해상도와 대형화를 위해 발전되고 있으며, 이에 따라 픽셀 개수가 증가하게 되고 처리해야 하는 정보의 양이 늘어나게 되며 이에 적합한 박막 트랜지스터(TFT: thin film transistor)의 개발이 활발하게 이루어지고 있다.
박막 트랜지스터는 산화물 층의 형성 물질에 따라 종류가 구분되게 되며, 산화물 층을 어떤 물질로 사용하느냐에 따라 소스(source)에서 드레인(drain)으로 가는 전자의 이동 속도가 결정되며, 이러한 이동 속도는 디스플레이에 표시되게 되는 신호 처리량과 연관이 있어 디스플레이의 화질을 결정하는 요인이다.
이러한 박막 트랜지스터는 채널층으로 비정질 실리콘을 사용하는 비정질 실리콘 박막 트랜지스터, 다결정 실리콘을 사용하는 다결정 실리콘 박막 트랜지스터가 있다.
비정질 실리콘 박막 트랜지스터는, 저온에서도 공정이 가능하여 공정 자체가 복잡하지 않아 저렴한 비용으로 생산할 수 있는 장점이 있으나, 전자 이동도가 매우 낮아 정보 처리 속도가 느리다는 문제점이 있다.
또한, 다결정 실리콘 박막 트랜지스터는, 전자 이동도가 개선되어 전자 이동속도가 빨라 많은 정보를 신속하게 처리할 수 있는 장점이 있으나, 높은 이동도를 가짐에도 불구하고 균일한 특성 확보가 어려워 공정이 복잡하여 대형화에 적합하지 않다는 문제점이 있다.
이에 비정질 실리콘 박막 트랜지스터와 다결정 실리콘 박막 트랜지스터의 단점을 보완하기 위한, 산화물질을 채널층으로 사용하는 산화물 박막 트랜지스터의 개발이 활발하게 이루어지고 있다.
산화물 채널층을 이용한 박막 트랜지스터는 광학적으로 투명하며, 안정성 및 전자 이동도가 우수하고, 저온에서도 공정이 가능하며 공정과정이 단순해 저렴한 가격으로 대량 생산이 가능한 장점이 있지만, 산화물 박막 트랜지스터는 전기 부하에 약하다는 단점이 있고, 차세대 대면적 디스플레이에 적용되기에는 아직 성능이 미흡하며, 대형화와 보다 개선된 정보 처리 능력을 위해 전하 이동도와 광투과도를 더욱 향상시키기 위한 연구가 필요하다.
일반적으로 산화물 채널층을 이용한 산화물 박막 트랜지스터를 제조하는데 있어, 산화물 채널층을 증착한 후 RMS(Root-Mean Squar)의 값과 표면상의 결함을 개선하기 위해 채널층의 표면 처리를 수행하게 되며, 표면을 처리하기 위한 후공정으로 고온 어닐링(thermal annealing)의 공정을 수행한 후 소스/드레인을 증착한다.
그러나, 고온 어닐링 과정으로 인한 표면 처리는, 다양한 열화 요인에 따라 물리, 화학적 변형을 유발시키고, 안정적으로 요구되는 제반 특성에 심각한 문제를 일으켜 성능 저하를 유발한다는 문제점이 있으며, 표면 거칠기 감소에 효과가 미미하고, 절연막과 채널층 계면에서 절연막 내의 불특정한 준위로 터널효과(electron tunneling)가 발생하게 되며, 플랫밴드 전압(flatband voltage) 이동이 발생하게 되는 문제점이 발생하게 된다.
또한, 산화물 박막 내에 산소 공공(oxygen vacancy)을 유발하게 되어, 산소 공공으로 인해 트랩 차지(trap charge)가 발생하거나, 누설전류가 발생하게 되고, 이는 트랜지스터의 신뢰성에 큰 영향을 미치게 된다.
따라서, 고효율의 유기 발광 소자를 구현하기 위해서, 적절한 산소 공공을 유지하여 표면의 거칠기를 효과적으로 감소시켜 트랩 차지 및 누설 전류를 최소화 하고, 전자 이동도를 향상시켜, 전기적 및 환경적으로 안정성이 향상된 산화물 박막 트랜지스터를 개발해야 하는 필요성이 있다.
대한민국공개특허공보 제10-2019-0001081호(“대기압 플라즈마 공정을 이용한 용액공정 금속산화물 TFT의 제조방법”, 2019.07.15)
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서 본 발명의 목적은, 산소 가스를 이용한 플라즈마 표면처리를 통해 박막 트랜지스터의 전반적인 전기적, 표면적 및 광학적 성능을 향상시키기 위한 것으로, 최적의 파워로 공정하여 통해 표면 에너지를 증대시키고, 채널층 내부의 산소 공공을 적절하게 조절하여 자유 전자의 농도를 변화 없이 유지함으로써 RMS를 감소시켜 전류 효율을 향상시키며, 산소 농도를 자유롭게 조정하여 채널 전도도를 높이며 저온 공정에 더욱 적합한 파워에 따른 산화물 박막 트랜지스터의 제조방법및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터를 제공함에 있다.
본 발명의 파워에 따른 산화물 박막 트랜지스터의 제조방법에 있어서, 절연막이 형성된 게이트 전극의 상기 절연막 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계; 상기 산화물 채널층을 열처리하는 열처리 단계; 산소 플라즈마를 이용하여 상기 열처리된 산화물 채널층을 표면처리하는 산소 플라즈마 표면처리 단계; 및 상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계;를 포함하고, 상기 산소 플라즈마 표면 처리 단계에서, 문턱 전압을 최소화하고 전하 이동도를 개선하고, 상기 산화물 채널층의 RMS(Root Mean Square)를 최소화 하도록, 공급되는 전력은 50W 내지 70W로 수행하는 것을 특징으로 한다.
이때, 상기 산소 플라즈마 표면처리 단계에서, 공급되는 산소 유량은 9sccm 내지 11sccm 이내인 것을 특징으로 한다.
이때, 상기 산소 플라즈마 표면처리 단계는, 3.0 × 10-3 torr 진공도의 챔버 내에서 수행되는 것을 특징으로 한다.
또한, 상기 열처리 단계는, 대기압에서, 250도 내지 350도 이내의 온도에서 수행되는 것을 특징으로 한다.
또한, 상기 산화물 채널층 형성 단계는 절연막 형성 단계를 더 포함할 수 있고, 상기 절연막 형성 단계는, SPM 클리닝(Sulfuric acid hydrogen Peroxide Mixture solution Cleaning) 공정으로 상기 절연막을 클리닝하는 것을 특징으로 한다.
더하여, 본 발명은 상술한 구성 중 어느 한 수단의 파워에 따른 산화물 박막 트랜지스터의 제조방법에 의해 제조된 산화물 박막 트랜지스터를 이루는 것을 특징으로 한다.
상기와 같은 구성에 의한 본 발명의 파워에 따른 산화물 박막 트랜지스터의 제조방법및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터는 산소 플라즈마 표면처리로 인해 산화물 채널층 내부에 산소 공공이 감소되고, 전자의 트랩핑(trapping)을 유발하는 결함(defect)이 감소되어 전하 이동도의 향상과 누설전류의 개선 효과를 얻을 수 있으며, 전류 점멸비(on/off current ration)가 향상되고, 문턱 전압(threshold volatge)이 감소되어 문턱 전압 이하에서의 기울기(subthreshold swing, S/S) 값이 개선되어 소스/드레인에 의한 최적의 접촉 저항을 갖게 되는 효과가 있다.
또한, 산소 플라즈마 표면처리는 결함 생성을 억제하고 원자 결합 강도를 향상시키는 효과가 있으며, 산소 플라즈마 처리에 의해 박막의 표면 거칠기가 감소되게 되어 산소 플라즈마 처리 전의 표면에 잔존하던 미세 입자와 저분자 물질이 효과적으로 증발하여 균일도가 높고 평탄한 표면적 및 광학적 특성이 향상된 산화물 채널층을 제조할 수 있으며, 단기간 전류 유지 안정성이 향상되어 전기적, 표면적 및 광학적 성능이 안정적인 산화물 박막 트랜지스터를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 산화물 박막 트랜지스터 개념 사시도
도 2는 본 발명의 산화물 박막 트랜지스터의 제조방법 순서도
도 3은 본 발명의 제조방법 순서에 따른 단면도
도 4는 고주파 파워에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 채널층의 광학적 투과도 그래프
도 5는 고주파 파워에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 채널층의 광학적 투과도에 따른 광자에너지 그래프
도 6은 고주파 파워에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 출력 특성 그래프
도 7은 고주파 파워에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 문턱 전압 그래프
도 8은 고주파 파워에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 전하 이동도 및 문턱 전압 그래프
도 9는 고주파 파워에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터의 채널층 표면 상태(AFM)
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.
도 1은 본 발명의 산화물 반도체를 채널층으로 사용한 산화물 박막 트랜지스터(1000)의 구조를 개략적으로 나타낸 사시도로써, 도시된 바와 같이, 상기 산화물 박막 트랜지스터는 기판(100), 상기 기판(100) 위에 형성된 절연막(200), 상기 절연막(200) 위에 형성된 산화물 채널층(300) 및, 상기 산화물 채널층(300)과 소정의 영역을 공유하며 전기적으로 연결되도록 형성된 소스/드레인 전극(300)을 포함하는 것을 특징으로 한다.
도 2를 참고하여 설명하면, 본 발명은 파워에 따른 산소 플라즈마 표면처리 공정을 이용한 산화물 박막 트랜지스터를 제조하기 위한 발명으로, 박막 트랜지스터 제조방법에 있어서, 절연막이 형성된 게이트 전극의 상기 절연막(200) 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계(S100), 상기 산화물 채널층(300)을 열처리하는 열처리 단계(S200), 산소 플라즈마를 이용하여 상기 열처리된 산화물 채널층(300)을 표면처리하는 산소 플라즈마 표면처리 단계(S300), 및 상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계(S400)를 포함하는 것을 특징으로 한다.
도 3의 (a) 및 (b)를 참고하여 설명하면, 상기 산화물 채널층 형성 단계(S100)는, 절연막 형성 단계 및 스퍼터링 단계를 포함하여 수행될 수 있다.
도 3의 (a)를 참고하여 설명하면, 상기 절연막 형성 단계는 상기 기판(100) 위에, 상기 열 산화 공정을 통하여 상기 절연막(200)을 형성한다. 이때, 산화물 박막 트랜지스터의 제조 특징에 있어 저온에서 공정이 가능한 특징이 있으므로, 상기 기판(100)은 플라스틱 재질이나 소다라임 글라스 등의 상온에서 공정이 가능한 재질로 형성될 수 있으며, 본 발명의 일실시예로, 상기 기판(100)은 규소 웨이퍼(Si wafer)로 형성될 수 있고, 보다 상세하게 상기 기판(100)은 기판이자 게이트 하부 전극으로 사용될 수 있는 heavily doped n-type Si wafer를 사용하여 상기 기판(100)으로 형성한 것을 특징으로 한다.
상기 기판(100) 위에 형성되는 상기 절연막(200)은, 실리콘질화막(SiNx), 실리콘산화막(SiO2) 등의 무기절연막 또는 유기절연막이나, 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막 중 어느 하나 이상으로 사용될 수 있다. 본 발명의 일실시예로, 상기 절연막(200)은 열 산화 공정을 통해 실리콘산화막(SiO2)으로 상기 절연막(200)을 형성하는 것을 특징으로 한다. 또한, 상기 기판(100)이 500~700 nm, 즉 600nm의 두께로 형성되면, 상기 절연막(200)은 50~150 nm, 즉 100nm의 두께로 형성될 수 있다.
상기 기판(100) 위에 상기 절연막(200)이 형성되면, 표면상의 유기물과 무기물의 불순물들을 제거하기 위한 절연막 및 기판 클리닝 단계를 수행할 수 있다. 반도체 소자 제조 공정 중 발생하는 오염물은 소자의 구조적 형상의 왜곡과 전기적 특성을 저하시키고, 소자의 성능, 신뢰성 및 수율 등에 큰 영향을 미치게 되기 때문에, 상기 산화물 채널층(300)을 증착하기 전에 상기 절연막(200)이 형성된 상기 기판(100)의 표면을 청소하여 상기 산화물 박막 트랜지스터가 생성되는 공정에서 오염물을 최소한의 비율로 감소시켜 수행되도록 하는 것이 바람직하다.
본 발명의 일실시예로 상기 절연막(200) 및 기판 클리닝을 간단하게 설명하면, 상기 기판(100)에 상기 산화물 채널층(300)을 증착하기 전에, 상기 절연막(200)이 형성된 상기 기판(100)의 불순물을 제거하고 손상을 방지하기 위해 피라냐 세정(piranha cleaning, SPM)을 진행하여 유기 오염물을 제거할 수 있다. 보다 상세히 설명하면, 상기 피라냐 세정은 60ml의 황산(H2SO4)과 20ml의 과산화수소(H2O2)를 3:1로 혼합하여 60℃에서 가열하여, 황산에 의해 유기물이 연소되고, 과산화수소에 의해 유기물 산화 및 용해 반응을 통해 효과적으로 유기 오염물을 제거할 수 있으며, 유기 오염물을 제거한 이후, 상기 기판(100)에 잔존할 수 있는 상기 피라냐 세정의 용액을 제거하기 위해 탈이온수(deionized water)를 이용하여 약 10분간 세척한다. 또한, 남은 무기 및 유기 불순물을 제거하기 위해서 아세톤, 이소프로필알코올(isopropyl alcohol)과 탈이온수를 사용하여, 잔류하는 불순물을 초음파 분쇄기(Ultra-sonicator)로 상기 기판(100)과 오염 물질 사이의 틈에 기포를 발생시켜 파괴하는 것으로 오염 물질을 상기 기판(100)으로부터 더욱 효과적으로 분리하고 세척할 수 있다. 마지막으로, 상기 기판(100)의 표면에 잔존하는 수분을 제거하기 위해서 상기 절연막(200)이 형성된 상기 기판(100)을 저진공 상태인 진공 오븐(vacuum oven)에서 약 150℃로 1시간 동안 베이킹(baking)을 실시하여, 상기 절연막(200) 및 기판 표면의 유기물 및 무기물을 제거할 수 있다.
도 3의 (b)를 참고하여 설명하면, 상기 절연막(200) 및 기판 클리닝이 완료되면, 스퍼터링 공정을 통해 상기 절연막(200) 상에 상기 산화물 채널층(300)을 증착하는 상기 스퍼터링 단계가 수행된다. 이때, 상기 산화물 채널층(300)은, 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체로 형성되는 것이 바람직하며, 상기 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)과 같은 중금속이 포함되는 것으로 상기 산화물 채널층(300)을 형성하는 것을 특징으로 한다. 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 저온에서 공정이 가능하며, 가볍고 유연한 제품을 생산할 때 사용될 수 있는 특징이 있고, 부품의 구조가 단순하여 대면적 생산에 용이한 장점이 있으며, 특히 높은 전하 이동도를 가지기 때문에 전기적 효율이 향상된 박막 트랜지스터를 생산할 수 있다는 장점이 있다.
본 발명의 일실시예로, 상기 스퍼터링 공정은, 갈륨산화물, 인듐산화물 및 아연산화물의 비율이 1:1:1인 복합체 타겟을 사용할 수 있으며 고주파 스퍼터링 시스템(RF magnetron sputtering system)을 이용하여 상기 스퍼터링 공정을 실시하는 것이 바람직하다. 상기 고주파 스퍼터링 시스템은, 스퍼터링 장치의 건(gun)에 자석을 추가한 장치이며, 높은 주파수를 이용하여 아르곤(Ar) 기체 플라즈마를 형성한 후, 이를 통해 높은 에너지를 가진 입자들이 타겟에 충돌하게 되고, 에너지를 받은 타겟의 원자들이 부딪혀 튀어 나오는 것을 통해 상기 기판(100)에 박막을 증착하는 것을 특징으로 한다. 보다 상세히 설명하면, 상기 고주파 스퍼터링 시스템은, 타겟의 이온화율을 향상시키기 위해서 판형의 다이오드의 음극(cathode) 후면에 자석을 설치하여 전자가 표적 재료 위주의 전기 및 자기장에 머무르게 하는 것으로 이온화를 계속적으로 발생시켜 스퍼터링 공정을 수행하도록 하여, 피복율을 크게 증가시키는 효과가 있는 것을 특징으로 한다.
보다 상세히 설명하면, 상기 스퍼터링 공정은, 복합체 타겟의 직경이 3 inch이며, 복합체 타겟과 상기 기판(100) 간의 거리는 8cm로 설정할 수 있고, 챔버 내의 불순물을 제거하기 위해 초기 고진공 상채로 도달하기 위해 로터리 펌프(rotary pump)와 터보 펌프(turbo molecular pump)를 통해 챔버 내의 초기 압력을 약 3.0 × 10-6 torr 이하의 고진공의 압력으로 설정할 수 있다. 이후, 챔버 내에 고순도로 이온화된 아르곤 가스를 MFC를 통해 약 30sccm으로 주입하고, 가스를 가속한 후 고주파 파워 발전기(RF power generator)의 고주파 파워(RF power)를 150W로 인가하여 플라즈마를 발생시켜 약 6~7분 이내, 즉 6분 40초 동안 상기 산화물 채널층(300)이 증착되도록 수행될 수 있다. 이때, 플라즈마를 발생시키는 프로세스 챔버와 터보 펌프 사이의 메인 밸브를 여닫아서, 동작 압력을 약 1.5 × 10-2 torr로 유지시켜 수행할 수 있으며, 상기 기판(100)의 온도는 상온으로 유지하였으며, 상기 기판(100) 위에 상기 산화물 채널층(300)이 균일하게 증착되기 위해 상기 기판(100)을 6~9 rpm, 즉 7 rpm의 속도로 회전시켜 상기 스퍼터링 단계가 수행되도록 할 수 있다. 또한, 상기 스퍼터링 공정은, 상기 산화물 채널층(300)을 증착하기 전에, 상기 산화물 채널층(300) 타겟 표면에 남아있는 불순물을 제거하기 위해 예비 스퍼터링을 약 5분간 진행할 수 있고, 약 400nm × 2200nm 크기의 채널층을 형성하기 위해, 쉐도우 마스크(shadow mask)를 이용하여 약 30~70 nm, 즉 50nm의 두께의 상기 산화물 채널층(300)을 상기 절연막(200) 위에 증착시킬 수 있다.
도 3의 (c)를 참고하여 설명하면, 상기 산화물 채널층 형성 단계(100) 이후, 상기 산화물 채널층(300)의 표면을 열처리하는 상기 열처리 단계(S200)를 수행한다. 상기 열처리 단계(S200)는 형성된 상기 산화물 채널층(300) 즉, a-IGZO 박막의 결정화 및 박막 내부에 존재하는 결함을 감소시켜, 표면을 평탄화 하기 위한 애널링(thermal annealing) 공정인 것을 특징으로 한다. 이때, 상기 열처리 단계(S200)는, 250~350℃ 이내 즉, 약 300 ℃의 범위에서 1시간 동안 진행하는 것을 특징으로 하며, 이를 통해 박막 내의 결정성을 향상시키고, 전하의 농도와 이동도를 상승시켜 비저항을 감소시키는 효과가 있다.
본 발명의 특징에 있어, 상기 열처리 단계(S200)에 의해 열화된 상기 산화물 채널층(300)의 표면을 보상하기 위해, 산소 플라즈마로 상기 산화물 채널층(300)의 표면 처리를 하는 상기 산소 플라즈마 표면처리 단계(S300)가 수행되는 것을 특징으로 한다.
도 3의 (d)를 참고하여 설명하면, 상기 산소 플라즈마 표면처리 단계(S300)는, 다른 공정조건에 따라 변동이 가능하지만, 본 발명의 일실시예로, 고주파 파워에 따른 상기 산화물 채널층(300)의 표면적, 전기적 특성 변화를 통해 분석한 최적의 고주파 파워로 상기 산소 플라즈마 표면처리 단계(S300)를 수행하는 것이 바람직하다. 이때, 고주파 파워 발전기의 고주파 파워는 50~70W 이내의 전력으로 인가되는 것을 특징으로 하며, 보다 상세하게는 60W인 것이 바람직하다. 또한, 산소 주입 유량은 9~11 sccm 이내로 수행될 수 있으며, 10 sccm으로 수행되는 것이 바람직하다.
상기 산소 플라즈마 표면처리 단계(S300)는, 분자빔 에피택시 시스템(molecular beam epitaxy, MBE)를 통해 프로세스 챔버 내로 주입된 산소에 소량으로 존재하는 자유 전자가 전압을 인가함으로써 자기장에 의해 가속되고, 프로세스 챔버 내에 안정화된 기존의 산소 원자와 부딪히며 발생되는 이온화를 통해 자유 전자가 산소 원자의 최외각 전자가 가속된 자유 전자와 부딪혀 밖으로 방출되게 되며, 산소 원자는 전자를 잃어 양이온으로 변환되게 된다. 이에 따라 산소 원자는 여기(excitation)가 되어 높은 준위(여기 상태)가 되어 본래의 상태로 되돌아가려는 성질로 인해 안정화를 거치게 되는데, 자유 전자에 의해 받았던 에너지는 빛 에너지로 방출되고 따라서 밀도 높은 플라즈마가 발생되게 되고, 이를 통해 상기 산화물 채널층(300)이 형성된 상기 기판(100) 표면에 국부적으로 균일한 산소 플라즈마 표면처리를 하는 것을 특징으로 한다. 이때, 플라즈마를 발생시키기 전에 분자빔 에피택시 시스템 전체의 진공 상태를 깨지 않고, 더욱 고밀도의 진공 상태에서 상기 산화물 채널층(300)을 배치하기 위해서 로드 락 챔버(load lock chamber)를 사용할 수 있고, 프로세스 챔버의 진공도는 3.0 × 10-3 torr인 진공 상태에서, 2분 50초~3분 10초 이내의 공정 시간, 상세히는 3분의 공정 시간 동안 산소 플라즈마를 발생시켜 수행되는 것을 특징으로 한다.
상기 산소 플라즈마 표면처리를 통해서, 상기 산화물 채널층(300)이 형성된 표면의 거칠기가 낮아지게 되어 전자 이동을 방해하는 계면 트랩 전화 현상이 완화되는 효과가 있으며, 이에 따라 전하 이동도가 상승하게 되는 효과가 나타난다. 또한, 상기 산화물 채널층(300) 내부의 산소 결핍 현상이 적절하게 감소하게 되어, 적절한 양의 산소 공공(oxygen vacancy)을 유지하게 되면서 트랩 전하가 발생되거나 누설 전류를 유발하는 현상이 현저하게 감소될 수 있으며, 문턱 전압이 감소하여 문턱 전압 이하에서의 기울기(subthreshold swing, S/S)가 개선되는 효과가 발생하여 상기 열처리 공정에 의한 손해가 보상된다. 따라서, 종래의 산화물 박막 트랜지스터에 비해 전기적, 표면적 및 광학적 특성이 개선된 산화물 박막 트랜지스터를 제조할 수 있게 되는 효과가 있다.
보다 상세히 설명하면, 도 4는 각각 상기 산소 플라즈마 표면처리 단계(S300)를 수행하지 않은 산화물 채널층(이하 ‘as-depositred 소자’라고 함.)과, 고주파 파워를 60, 120, 180 W로 인가하여 상기 산소 플라즈마 표면처리를 수행한 산화물 채널층의 파장 범위에 따른 광학적 투과도의 변화에 대한 그래프이다. 산소 플라즈마 표면처리한 상기 산화물 채널층(300)과, as-deposited의 산화물 채널층은 모두 가시광선 (390 nm ~ 700 nm) 영역과 그 이상의 파장 영역에서 약 80 % 이상의 광투과도를 유지하였으며, 산소 플라즈마 표면처리 공정을 거치면서 박막의 광투과도가 미미하게 상승하였다는 것을 확인할 수 있다. 특히 60 W에서 산소 플라즈마 표면처리한 산화물 채널층의 경우, 300 nm ~ 400 nm 부근의 보라색 저파장 자외선 (UV) 영역에서 광투과도가 크게 상승한 것을 확인할 수 있으며, 이는 산소 플라즈마 표면처리 단계를 수행함에 따라, 표면의 균일도 향상으로 인한 거칠기 평탄화로 빛의 산란을 저하시켜 광투과도가 향상된 것을 알 수 있으며, 개선된 광투과도의 정도는 고주파 파워의 정도와 관계가 있는 것을 확인할 수 있다.
도 5는 상기 as-depositred 소자와, 각각 고주파 파워를 60, 120, 180 W로 인가하여 상기 산소 플라즈마 표면처리를 수행한 상기 산화물 채널층(300)의 광학적 투과도를 바탕으로 계산한 광자에너지(eV)에 따른 흡수계수(α)를 나타내는 것이다. 각각의 그래프에서 접선의 기울기를 확인하여, (αhν)2=0이 되는 지점의 수치가 Eg 값이 된다. 상기 as-depositred 소자의 산화물 채널층과 비교해서 상기 산소 플라즈마 표면처리를 60 W로 수행한 상기 산화물 채널층(300)은 약 3.65 eV에서 3.72 eV로 넓어지는 것을 확인할 수 있다. 이는 산소 플라즈마 표면처리를 60 W로 진행함에 따라서, 전도대 내에 페르미 준위(fermi level)를 증가시키고 버스테인 모스 효과(burstein-moss effect)로 인해 전하 농도의 증가와 함께 Eg을 확장시키게 된다. 상기 산소 플라즈마 표면처리를 60 W로 인가하여 수행한 결과, 2.0 eV ~ 4.0 eV에서 흡수계수가 상대적으로 크게 감소하지만 120, 180 W와 같이 그 이상의 고주파 파워를 인가함에 따라서 흡수계수는 점차 as-deposited 소자인 산화물 채널층보다 증가하는 것을 확인할 수 있으며, 이는 흡수계수의 변화는 비정질 박막에서 전하 이동도를 감소시키는 원인인 흡수 테일(absorption tail)변화에 기반된 것이다. 고주파 파워를 120, 180 W로 인가하여 산소 플라즈마 표면처리를 진행할 때의 높은 에너지 밀도는 박막 내의 2.0 eV ~ 3.7 eV 에너지 영역대의 흡수계수를 상승시키고, 이에 따라 흡수 테일에 의한 천이 발생이 기존보다 상승하여 전하 이동도를 감소시킨다. 하지만 고주파 파워를 60 W로 인가한 환경에서 산소 플라즈마 표면처리한 상기 산화물 채널층(300)의 경우에는 2.0 eV ~ 3.7 eV 에너지 영역대의 흡수계수가 감소한 것을 확인할 수 있고, 이에 따라 흡수 테일이 감소하여 전하 이동도가 향상될 수 있다. 또한, 광학적 특성 결과를 기반으로 산화물 채널층 내에서의 흡수 테일이 전반적인 전기적 특성 및 전하 이동도의 값을 결정하는 중요한 요인임을 알 수 있으며, 이러한 흡수 테일은 인가되는 고주파 파워의 정도에 따라 다르게 나타나는 것을 알 수 있고, 60 W로 인가되었을 때 최소값을 가지는 것을 확인할 수 있다.
도 6에 도시된 바와 같이, (a)는 상기 as-depositred 소자, (b) 내지 (d)는 고주파 파워가 각각 (b)는 60 W, (c)는 90 W, (d)는 120 W의 전력으로 상기 산소 플라즈마 표면처리 단계(S300)를 수행한 상기 산화물 박막 트랜지스터의 출력 특성출력 특성(output curve) 곡선이다. 이때의 출력 특성 곡선은, 소스/드레인 바이어스 전압(Vds)을 0 ~ 30 V까지 sweep 10 V, step 0.2 V로 설정하였을 때의 소스/드레인 전류(Ids)를 조사한 출력 곡선(output curve)이다. 도 6의 (a)와 비교하면, (b)와 (c)에 도시된 바와 같이, 산소 플라즈마 표면처리 단계를 수행하지 않은 산화물 박막 트랜지스터에 비해 산소 플라즈마 표면처리한 산화물 박막 트랜지스터의 전류 점멸비 (on/off current ratio)가 증가하고 있음을 알 수 있다. 도 6의 (a)에 도시된 바와 같이, 포화 영역에서 소스/드레인 전류(Ids)의 전류 점멸비가 상기 as-deposited 소자인 산화물 박막 트랜지스터의 경우에는 4.4 × 102이지만, 도 (b)에 도시된 바와 같이, 60 W로 인가한 산화물 박막 트랜지스터의 경우에는 4.8 × 108로 상대적으로 가장 상승된 것을 확인할 수 있다. 또한, 도 6의 (d)에 도시된 바와 같이, 고주파 파워가 120 W의 전력인 경우, (a)와 비교하였을 때 비슷한 전류에서 포화되는 것을 확인할 수 있다. 따라서, 본 발명의 일실시예로, 고주파 파워를 60 W로 인가하여 산소 플라즈마 표면처리 단계를 수행한 경우 상기 소스/드레인에 의한 가장 좋은 접촉 저항을 가진다는 것을 확인할 수 있으며, 초기의 선형 전류 구역에서 Ids의 작동이 잘 이루어지는 견고한 포화 전류 특성을 확인할 수 있다.
도 7은 (a) 내지 (d)는 각각 상기 as-depositred 소자와, 고주파 파워가 각각 60 W, 90 W, 120 W의 전력으로 상기 산소 플라즈마 표면처리 단계(S300)를 수행한 상기 산화물 박막 트랜지스터에 대해서, 각각 소스/드레인 바이어스 전압(Vds)을 30 V로 고정하여 바이어스 전압를 인가하고, 산화물 박막 트랜지스터의 게이트 전압(Vgs)을 -10 ~ 30 V까지 스텝 0.2 V로 설정하였을 때의 Ids를 제곱근 처리한 값을 나타낸다. 도 (a)에 도시된 바와 같이, 상기 as-depositred 소자인 경우 문턱 전압(Vth)이 5.12 V이며, 60 W로 인가하여 산소 플라즈마 표면처리 단계를 수행한 산화물 채널층의 경우에는 0.37 V로 음의 방향으로 0과 가까워지고 크게 개선되는 것을 확인할 수 있으며, 이는 산소 플라즈마 표면처리가 결함 생성을 억제하고 원자 결합 강도를 향상시킬 수 있는 것을 의미한다. 반면, 고주파 파워가 120, 180 W로 점차 증가함에 따라서 문턱 전압 값이 다시 양의 방향으로 이동되며 0과 멀어지며 문턱 전압 값이 증가하게 되는 것을 알 수 있다. 상기 산화 플라즈마 표면 처리 단계에서 과도한 고주파 파워를 인가하게 되면, 상기 절연막(200)에서의 전하 트래핑이 유발될 수 있으며, 이에 따라 향후 디스플레이의 백 플레인 소자로 적용될 때 데이터 신호 변화에 따라 산화물 박막 트랜지스터 내의 화소 전압에서 변화가 발생할 수 있고, 따라서 화질의 저하뿐만 아니라 신호 왜곡에 의한 화질의 누화(crosstalk)가 발생할 수 있다. 본 발명은 상기 열처리에 의해 상기 절연막(200) 내의 불특정한 준위의 터널효과이 발생되거나 플랫 밴드 전압 이동(flatband voltage shift)이 발생되는 것을 보상하기 위해 상기 산화 플라즈마 표면 처리 단계를 수행하는 것을 특징으로 하며, 본 발명의 일실시예로, 고주파 파워가 60 W 일 때 플랫 밴드 전압 이동을 가장 효과적으로 개선시킬 수 있는 효과가 있다.
도 8은 상기 as-depositred 소자와, 고주파 파워가 각각 60 W, 90 W, 120 W의 전력으로 상기 산소 플라즈마 표면처리 단계(S300)를 수행한 상기 산화물 박막 트랜지스터에 대해, (a)는 전하 이동도, (b)는 의 값을 그래프로 나타낸 것이다. 도 8의 (a)에 도시된 바와 같이, 전하 이동도는 as-deposited 소자의 경우에는 8.9 cm2/Vs로서 소자들의 표준 편차도 상대적으로 가장 크나, 반면에 60 W로 인가하여 산소 플라즈마 표면처리 단계를 수행한 경우, 14.8 cm2/Vs이고, 120W일 때는 12.4 cm2/Vs로 전하 이동도 성능이 개선된 것을 확인할 수 있다. 다만, 고주파 파워가 180 W일 때는 7.7 cm2/Vs로 as-deposited 소자보다 하락되었으며, 이는 고주파 파워가 120 W, 180 W로 인가됨에 따라 흡수계수가 증가하여 전하 이동도의 하락을 유도시킬 수 있는 것을 알 수 있다. 또한, 도 8의 (b)에 도시된 바와 같이, 60 W로 인가하여 산소 플라즈마 표면처리 단계를 수행한 산화물 박막 트랜지스터의 경우 Vth 값이 0에 가장 근접하게 향상되고 각각의 소자들의 값도 균일하게 향상되었지만, 120 W, 180 W인 경우에는 Vth가 각각 3.68 V, 6.23 V로 하락한 것을 알 수 있다. 따라서, 상기 산화물 박막 트랜지스터는, 상기 산화물 채널층(300)을 증착한 후, 본 발명의 일실시예로, 60 W의 고주파 전력을 인가하여 상기 산소 플라즈마 표면처리 단계(S300)를 수행하는 것으로, 전반적으로 전기적 성능이 향상된 상기 산화물 박막 트랜지스터를 제조할 수 있는 것을 특징으로 한다.
도 9의 (a) 내지 (d)는, 각각 상기 산소 플라즈마 표면처리 단계(S300)를 수행하지 않은 상기 산화물 채널층(300)과, 60, 120, 180 W의 고주파 파워로 상기 산소 플라즈마 표면처리 단계(S300)를 수행한 상기 산화물 박막 트랜지스터의 고주파 파워에 따른 상기 산화물 표면처리가 상기 산화물 채널층(300)에 미치는 영향을 분석하기 위한 상기 산화물 채널층(300) 표면 상태를 500nm × 500nm 크기로 측정한 AFM 결과이다. 도 9의 (a)에 도시된 바와 같이, 상기 산소 플라즈마 표면처리 단계(S300)를 수행하지 않은 상기 산화물 채널층(300)은 표면 내에 울퉁불퉁하게 균일도가 굉장히 하락되어 표면 배치가 불규칙한 부분을 발견할 수 있다. 반면에, 도 9의 (b) 및 (c)도시된 바와 같이 산소 플라즈마 표면처리를 고주파 파워 60, 120 W로 진행한 산화물 채널층은 처리 전 표면에 잔존하던 미세입자와 저분자 물질이 효과적으로 증발하여 균일도가 높고 평탄한 것을 알 수 있다. 하지만 도 9의 (d)에 도시된 바와 같이, 180 W로 증가시킬수록 플라즈마 상에서 충돌하는 강한 에너지로 인하여 결합쇄의 파괴가 발생되어 깊게 패인 동굴 형태의 크랙이 표면 전반에 발생되며, 거칠고 울퉁불퉁한 표면 형상을 나타내고 있다. 또한, 고주파 파워를 60 W로 진행한 산화물 채널층은 표면 거칠기(RMS)는 0.146 nm이며, 상기 산소 플라즈마 표면처리 단계(S300)를 수행하지 않은 상기 산화물 채널층(300)의 표면 거칠기는 0.433 nm인 것에 비해, 상대적으로 크게 감소된 것을 확인할 수 있다. 따라서, 본 발명의 일실시예로, 상기 산소 플라즈마 표면처리 단계(S300)는 고주파 파워가 60 W에서 수행되는 것이 바람직하며, 고주파 파워가 60 W일 때 산화물 채널층의 표면상 거칠기가 최소로 형성되게 되며, 따라서 전자의 이동을 방해하는 계면 트랩 전하 유발(interface trap charge)을 억제하는 효과가 있으며, 누설 전류 또한 감소시킬 수 있기 때문에, 전반적인 전기적 특성 및 전하 이동도가 향상된 상기 산화물 박막 트랜지스터를 제공할 수 있는 효과가 있다
이에 따라, 상기 산화물 박막 트랜지스터를 제조하기 위해 상기 산소 플라즈마 표면처리 단계(S300)를 수행할 때, 고주파 파워에 따라 상기 산화물 채널층(300)의 전기적, 표면적 및 광학적 특성이 변화되는 것을 알 수 있으며, 본 발명의 일실시예로, 프로세서 챔버 내부의 진공도가 약 3.0 × 10-3 torr에서, 고주파 파워가 약 60W로 인가되어 10sccm의 산소 주입 유량으로 상기 산화물 채널층(300)의 표면을 국부적으로 산소 플라즈마 표면처리 하는 것으로, 상기 산화물 채널층(300)의 표면의 거칠기를 개선해 트랩 차지 유발을 감소시켜 누설 전류 유발을 감소시킬 수 있으며, 이 낮아져 게이트 전압의 on/off 경계 값이 감소될 수 있으며, 전자 이동도는 향상된 상기 산화물 박막 트랜지스터를 제조할 수 있다.
도 3의 (e)를 참고하여 설명하면, 상기 산소 플라즈마 표면처리 단계(S300) 이후, 상기 산화물 채널층(300)이 형성된 기판 위에, 상기 산화물 채널층(300)과 소정 영역을 공유하며 전기적으로 연결되는 상기 소스/드레인 전극을 증착시키는 상기 소스/드레인 증착 단계(S400)가 수행되는 것을 특징으로 한다. 이때, 상기 소스/드레인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 하나 이상의 합금으로 이루어질 수 있으며, 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. 상기 소스/드레인 증착 단계(S400)는, 상기 산화물 채널층(300)에 상기 산소 플라즈마 표면처리를 수행한 후, 직류 스퍼터링 시스템(DC magnetron sputtering system)을 이용하여 스퍼터링 하여 상기 산화물 채널층(300)의 위에 상시 소스/드레인 전극을 증착하는 것을 특징으로 한다. 이때, 동작 압력은 1.5 × 10-2 torr일 수 있으며, 직류 파워는 140~160W 이내의 파워, 약 150W의 파워를 10분 동안 인가하는 것으로 상기 소스/드레인 전극은 100nm 두께로 증착될 수 있으며, 이를 통해 길이 200nm, 폭 2,000 nm 크기의 채널 층을 형성할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 소자 등과 같은 특정 사항들과 한정된 실시예 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것 일 뿐, 본 발명은 상기의 일 실시예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허 청구 범위뿐 아니라 이 특허 청구 범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
1000 : 산화물 박막 트랜지스터
100 : 기판 200 : 절연막
300 : 산화물 채널층 400 : 소스/드레인
S100 : 산화물 채널층 형성 단계 S200 : 열처리 단계
S300 : 산소 플라즈마 표면처리 단계
S400 : 소스/드레인 증착 단계

Claims (6)

  1. 박막 트랜지스터 제조방법에 있어서,
    절연막이 형성된 게이트 전극의 상기 절연막 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계;
    상기 산화물 채널층을 열처리하는 열처리 단계;
    산소 플라즈마를 이용하여 상기 열처리된 산화물 채널층을 표면처리하는 산소 플라즈마 표면처리 단계; 및
    상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계;를 포함하고,
    상기 산소 플라즈마 표면처리 단계에서, 문턱 전압을 최소화하고 전하 이동도를 개선하고, 상기 산화물 채널층의 RMS(Root Mean Square)를 최소화 하도록, 공급되는 전력은 50W 내지 70W로 수행하는
    파워에 따른 산화물 박막 트랜지스터의 제조방법.
  2. 제 1항에 있어서,
    상기 산소 플라즈마 표면처리 단계에서,
    공급되는 산소의 유량은 9sccm 내지 11sccm인 것
    을 특징으로 하는 파워에 따른 산화물 박막 트랜지스터의 제조방법.
  3. 제 1항에 있어서,
    상기 산소 플라즈마 표면처리 단계는,
    3.0 × 10-3 torr 진공도의 챔버 내에서 수행되는 것
    을 특징으로 하는 파워에 따른 산화물 박막 트랜지스터의 제조방법.
  4. 제 1항에 있어서,
    상기 열처리 단계는,
    대기압에서, 250도 내지 350도의 온도에서 수행되는 것
    을 특징으로 하는 파워에 따른 산화물 박막 트랜지스터의 제조방법.
  5. 제 1항에 있어서,
    상기 산화물 채널층 형성 단계는 절연막 형성 단계를 더 포함할 수 있고, 상기 절연막 형성 단계는, SPM 클리닝(Sulfuric acid hydrogen Peroxide Mixture solution Cleaning) 공정으로 상기 절연막을 클리닝하는 것
    을 특징으로 하는 파워에 따른 산화물 박막 트랜지스터의 제조방법.
  6. 제 1항 내지 5항 중 어느 한 항의 파워에 따른 산화물 박막 트랜지스터의 제조방법에 의해 제조된 산화물 박막 트랜지스터.
KR1020200059200A 2020-05-18 2020-05-18 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 KR102299641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200059200A KR102299641B1 (ko) 2020-05-18 2020-05-18 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059200A KR102299641B1 (ko) 2020-05-18 2020-05-18 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR102299641B1 true KR102299641B1 (ko) 2021-09-10
KR102299641B9 KR102299641B9 (ko) 2022-01-24

Family

ID=77777068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059200A KR102299641B1 (ko) 2020-05-18 2020-05-18 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR102299641B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120094504A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
KR101460489B1 (ko) * 2013-06-28 2014-11-11 국민대학교산학협력단 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
KR101636008B1 (ko) * 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20170098053A (ko) * 2016-02-19 2017-08-29 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
KR20190001081A (ko) 2017-06-26 2019-01-04 서울대학교산학협력단 뇌파와 심전도를 측정하기 위한 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636008B1 (ko) * 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20120094504A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
KR101460489B1 (ko) * 2013-06-28 2014-11-11 국민대학교산학협력단 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
KR20170098053A (ko) * 2016-02-19 2017-08-29 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
KR20190001081A (ko) 2017-06-26 2019-01-04 서울대학교산학협력단 뇌파와 심전도를 측정하기 위한 장치 및 방법

Also Published As

Publication number Publication date
KR102299641B9 (ko) 2022-01-24

Similar Documents

Publication Publication Date Title
KR102364105B1 (ko) 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR940003380B1 (ko) 게이트 절연형 전계효과 트랜지스터의 제조방법
TWI430451B (zh) A laminated structure having an oxide semiconductor thin film layer, a method for producing a laminated structure, a thin film transistor, and a display device
JPH04133313A (ja) 半導体作製方法
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
TW201442249A (zh) 薄膜電晶體
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2007073614A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
KR102299641B1 (ko) 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102156981B1 (ko) 전이금속 디칼코게나이드 박막의 제조 방법
KR102297581B1 (ko) 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
JP3054187B2 (ja) 絶縁ゲイト型半導体装置の作製方法
KR102299658B1 (ko) 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
Cho et al. High performance thin film transistor with HfSiO x dielectric fabricated at room temperature RF-magnetron sputtering
JP2004214530A (ja) Ｍｉｓ型化合物半導体装置の製造方法
KR101275801B1 (ko) 산화물 반도체 타겟
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
Kang et al. Improvement of on/off current ratio of amorphous In–Ga–Zn–O thin-film transistor with off-planed source/drain electrodes
KR102439996B1 (ko) 산화물 반도체에서 산화물층 제조 장치 및 방법
KR102439997B1 (ko) 산화물 반도체에서 상부 전극 제조 장치 및 방법
KR102439995B1 (ko) ReRAM 제조 방법
KR102439998B1 (ko) 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법
KR102290124B1 (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
JP4031021B2 (ja) 薄膜トランジスタの作製方法
Son et al. Effect of Ta addition of co-sputtered amorphous tantalum indium zinc oxide thin film transistors with bias stability

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]