KR102299658B1 - 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 - Google Patents

펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 Download PDF

Info

Publication number
KR102299658B1
KR102299658B1 KR1020200059211A KR20200059211A KR102299658B1 KR 102299658 B1 KR102299658 B1 KR 102299658B1 KR 1020200059211 A KR1020200059211 A KR 1020200059211A KR 20200059211 A KR20200059211 A KR 20200059211A KR 102299658 B1 KR102299658 B1 KR 102299658B1
Authority
KR
South Korea
Prior art keywords
femtosecond laser
thin film
film transistor
oxide
channel layer
Prior art date
Application number
KR1020200059211A
Other languages
English (en)
Other versions
KR102299658B9 (ko
Inventor
김성진
김한상
이재윤
선비
구홍보
손호주
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020200059211A priority Critical patent/KR102299658B1/ko
Application granted granted Critical
Publication of KR102299658B1 publication Critical patent/KR102299658B1/ko
Publication of KR102299658B9 publication Critical patent/KR102299658B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 최적의 공정 시간으로 산화물의 채널층 표면을 펨토초 레이저 표면처리하여, 균일도가 높고 평탄한 표면적 및 광학적 특성이 향상된 산화물 채널층을 제조할 수 있으며, 전하 이동도의 향상과 누설 전류가 개선되고, 단기간 전류 유지 안정성이 향상되어 전기적 및 환경적 안정성이 향상된 산화물 박막 트랜지스터를 제공하는 것에 관한 것이다.

Description

펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터{Method for manufacturing oxide thin film transistor according to femtosecond laser surface treatment and oxide thin film transistor manufactured by the manufacturing method}
본 발명은 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터로, 보다 상세히 설명하면, 펨토초 레이저를 이용한 박막 트랜지스터 제조 방법에 있어서, 산화물의 채널층의 표면을 펨토초 레이저로 미세 표면처리하여 표면 내의 결함과 트랩을 효과적으로 제거하여 전기적 및 구조적 효율이 높은 박막 트랜지스터를 제조하는 방법에 관한 것이다.
최근 디스플레이의 관심이 고조되며 디스플레이의 해상도와 대형화를 위해 발전되고 있으며, 이에 따라 픽셀 개수가 증가하게 되고 처리해야 하는 정보의 양이 늘어나게 되며 이에 적합한 박막 트랜지스터(TFT: thin film transistor)의 개발이 활발하게 이루어지고 있다.
박막 트랜지스터는 산화물 층의 형성 물질에 따라 종류가 구분되게 되며, 산화물 층을 어떤 물질로 사용하느냐에 따라 소스(source)에서 드레인(drain)으로 가는 전자의 이동 속도가 결정되며, 이러한 이동 속도는 디스플레이에 표시되게 되는 신호 처리량과 연관이 있어 디스플레이의 화질을 결정하는 요인이다.
이러한 박막 트랜지스터는 채널층으로 비정질 실리콘을 사용하는 비정질 실리콘 박막 트랜지스터, 다결정 실리콘을 사용하는 다결정 실리콘 박막 트랜지스터가 있다.
비정질 실리콘 박막 트랜지스터는, 저온에서도 공정이 가능하여 공정 자체가 복잡하지 않아 저렴한 비용으로 생산할 수 있는 장점이 있으나, 전자 이동도가 매우 낮아 정보 처리 속도가 느리다는 문제점이 있다.
또한, 다결정 실리콘 박막 트랜지스터는, 전자 이동도가 개선되어 전자 이동속도가 빨라 많은 정보를 신속하게 처리할 수 있는 장점이 있으나, 높은 이동도를 가짐에도 불구하고 균일한 특성 확보가 어려워 공정이 복잡하여 대형화에 적합하지 않다는 문제점이 있다.
이에 비정질 실리콘 박막 트랜지스터와 다결정 실리콘 박막 트랜지스터의 단점을 보완하기 위한, 산화물질을 채널층으로 사용하는 산화물 박막 트랜지스터의 개발이 활발하게 이루어지고 있다.
산화물 채널층을 이용한 박막 트랜지스터는 광학적으로 투명하며, 안정성 및 전자 이동도가 우수하고, 저온에서도 공정이 가능하며 공정과정이 단순해 저렴한 가격으로 대량 생산이 가능한 장점이 있지만, 산화물 박막 트랜지스터는 전기 부하에 약하다는 단점이 있고, 차세대 대면적 디스플레이에 적용되기에는 아직 성능이 미흡하며, 대형화와 보다 개선된 정보 처리 능력을 위해 전하 이동도와 광투과도를 더욱 향상시키기 위한 연구가 필요하다.
일반적으로 산화물 채널층을 이용한 산화물 박막 트랜지스터를 제조하는데 있어, 산화물 채널층을 증착한 후 RMS(Root-Mean Squar)의 값과 표면상의 결함을 개선하기 위해 채널층의 표면 처리를 수행하게 되며, 표면을 처리하기 위한 후공정으로 고온 어닐링(thermal annealing)의 공정을 수행한 후 소스/드레인을 증착한다.
그러나, 고온 어닐링 과정으로 인한 표면 처리는, 다양한 열화 요인에 따라 물리, 화학적 변형을 유발시키고, 안정적으로 요구되는 제반 특성에 심각한 문제를 일으켜 성능 저하를 유발한다는 문제점이 있으며, 표면 거칠기 감소에 효과가 미미하고, 절연막과 채널층 계면에서 절연막 내의 불특정한 준위로 터널효과(electron tunneling)가 발생하게 되며, 플랫밴드 전압(flatband voltage) 이동이 발생하게 되는 문제점이 발생하게 된다.
또한, 산화물 박막 내에 산소 공공(oxygen vacancy)을 유발하게 되어, 산소 공공으로 인해 트랩 차지(trap charge)가 발생하거나, 누설전류가 발생하게 되고, 이는 트랜지스터의 신뢰성에 큰 영향을 미치게 된다.
따라서, 고효율의 유기 발광 소자를 구현하기 위해서, 적절한 산소 공공을 유지하여 표면의 거칠기를 효과적으로 감소시켜 트랩 차지 및 누설 전류를 최소화 하고, 전자 이동도를 향상시켜, 전기적 및 환경적으로 안정성이 향상된 산화물 박막 트랜지스터를 개발해야 하는 필요성이 있다.
대한민국공개특허공보 제10-2019-0001081호(“대기압 플라즈마 공정을 이용한 용액공정 금속산화물 TFT의 제조방법”, 2019.07.15)
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서 본 발명의 목적은, 펨토초 레이저를 이용해 표면처리를 통해 박막 트랜지스터의 전반적인 전기적, 표면적 및 광학적 성능을 향상시키기 위한 것으로, 펨토초 레이저를 통해 표면 에너지를 증대시키고, 채널층 내부의 산소 공공을 적절하게 조절하여 자유 전자의 농도를 변화 없이 유지함으로써 RMS를 감소시켜 전류 효율을 향상시키며, 산소 농도를 자유롭게 조정하여 채널 전도도를 높이며 저온 공정에 더욱 적합한 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터를 제공함에 있다.
본 발명의 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법은, 박막 트랜지스터 제조방법에 있어서, 연막이 형성된 게이트 전극의 상기 절연막 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계; 상기 산화물 채널층을 열처리하는 열처리 단계;펨토초 레이저를 이용하여 상기 열처리된 산화물 채널층의 표면을 처리하는 펨토초 레이저 단계; 및 상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계;를 포함하고, 상기 펨토초 레이저 단계는, 상기 산화물 채널층의 RMS(Root Mean Square)를 최소화 하도록, 펨토초 레이저가 90초 내지 110초 동안 조사되는 것을 특징으로 한다.
삭제
또한, 상기 펨토초 레이저 단계에서, 공급되는 전력은 2W 내지 4W인 것을 특징으로 한다.
또한, 상기 펨토초 레이저 단계는, 70 MHz 내지 90 MHz의 반복 주파수로 수행되는 것을 특징으로 한다.
이때, 상기 펨토초 레이저 단계는, 750 nm 내지 850 nm의 파장으로 수행되는 것을 특징으로 한다.
또한, 상기 펨토초 레이저 단계는, 130 fs 내지 150 fs의 펄스 폭으로 수행되는 것을 특징으로 한다.
또한, 상기 열처리 단계는, 대기압에서, 250 내지 350도의 온도에서 수행되는 것을 특징으로 한다.
또한, 상기 산화물 채널층 형성 단계는 절연막 형성 단계를 더 포함할 수 있고, 상기 절연막 형성 단계는, SPM 클리닝(Sulfuric acid hydrogen Peroxide Mixture solution Cleaning) 공정으로 상기 절연막을 클리닝하는 것을 특징으로 한다.
더하여, 본 발명은 상술한 구성 중 어느 한 수단의 펨토초 레이저공정을 이용한 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법에 의해 제조된 산화물 박막 트랜지스터를 이루는 것을 특징으로 한다.
상기와 같은 구성에 의한 본 발명의 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터는 펨토초 레이저 표면처리로 인해 산화물 채널층 내부에 산소 공공이 감소되고, 전자의 트랩핑(trapping)을 유발하는 결함(defect)이 감소되어 전하 이동도의 향상과 누설 전류의 개선 효과를 얻을 수 있으며, 전류 점멸비(on/off current ration)가 향상되고, 문턱 전압(threshold volatge)이 감소되어 문턱 전압 이하에서의 기울기(subthreshold swing, S/S) 값이 개선되어 소스/드레인에 의한 최적의 접촉 저항을 갖게 되는 효과가 있다.
또한, 펨토초 레이저 표면처리는 결함 생성을 억제하고 원자 결합 강도를 향상시키는 효과가 있으며, 펨토초 레이저 처리에 의해 박막의 표면 거칠기가 감소되게 되어 펨토초 레이저 처리 전의 표면에 잔존하던 미세 입자와 저분자 물질이 효과적으로 증발하여 균일도가 높고 평탄한 표면적 및 광학적 특성이 향상된 산화물 채널층을 제조할 수 있으며, 단기간 전류 유지 안정성이 향상되어 전기적, 표면적 및 광학적 성능이 안정적인 산화물 박막 트랜지스터를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 산화물 박막 트랜지스터 개념 사시도
도 2는 본 발명의 펨토초 레이저 표면처리 공정을 이용한 산화물 박막 트랜지스터의 제조방법 순서도
도 3은 본 발명의 제조방법 순서에 따른 단면도
도 4는 공정 시간에 따른 펨토초 레이저 표면처리 공정을 이용한 산화물 박막 트랜지스터의 출력 특성 그래프
도 5는 공정 시간에 따른 펨토초 레이저 표면처리 공정을 이용한 산화물 박막 트랜지스터의 전달 특성 그래프
도 6은 공정 시간에 따른 펨토초 레이저 표면처리 공정을 이용한 산화물 박막 트랜지스터의 산화물 채널층의 표면 상태 이미지
도 7은 공정 시간에 따른 펨토초 레이저 표면처리 공정을 이용한 산화물 박막 트랜지스터의 산화물 채널층의 X선 광전자분광법의 분석 그래프
도 8은 펨토초 레이저 표면처리 공정을 이용한 산화물 박막 트랜지스터의 인터버 특성 시험 결과
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.
도 1은 본 발명의 산화물 반도체를 채널층으로 사용한 산화물 박막 트랜지스터(1000)의 구조를 개략적으로 나타낸 사시도로써, 도시된 바와 같이, 상기 산화물 박막 트랜지스터는 기판(100), 상기 기판(100) 위에 형성된 절연막(200), 상기 절연막(200) 위에 형성된 산화물 채널층(300) 및, 상기 산화물 채널층(300)과 소정의 영역을 공유하며 전기적으로 연결되도록 형성된 소스/드레인 전극(300)을 포함하는 것을 특징으로 한다.
도 2를 참고하여 설명하면, 본 발명은 공정 시간에 따른 펨토초 레이저 표면처리 공정을 이용한 산화물 박막 트랜지스터를 제조하기 위한 발명으로, 절연막이 형성된 게이트 전극의 상기 절연막(200) 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계(S100), 상기 산화물 채널층(300)을 열처리하는 열처리 단계(S200), 펨토초 레이저를 이용하여 상기 열처리된 산화물 채널층의 표면을 처리하는 펨토초 레이저 단계(S300) 및 상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계(S400)를 포함하는 것을 특징으로 한다.
도 3의 (a) 및 (b)를 참고하여 설명하면, 상기 산화물 채널층 형성 단계(S100) 절연막 형성 단계 및 스퍼터링 단계를 포함하여 수행될 수 있다.
도 3의 (a)를 참고하여 설명하면, 상기 절연막 형성 단계는 상기 기판(100) 위에, 상기 열 산화 공정을 통하여 상기 절연막(200)을 형성한다. 이때, 산화물 박막 트랜지스터의 제조 특징에 있어 저온에서 공정이 가능한 특징이 있으므로, 상기 기판(100)은 플라스틱 재질이나 소다라임 글라스 등의 상온에서 공정이 가능한 재질로 형성될 수 있으며, 본 발명의 일실시예로, 상기 기판(100)은 규소 웨이퍼(Si wafer)로 형성될 수 있고, 보다 상세하게 상기 기판(100)은 기판이자 게이트 하부 전극으로 사용될 수 있는 heavily doped n-type Si wafer를 사용하여 상기 기판(100)으로 형성한 것을 특징으로 한다.
상기 기판(100) 위에 형성되는 상기 절연막(200)은, 실리콘질화막(SiNx), 실리콘산화막(SiO2) 등의 무기절연막 또는 유기절연막이나, 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막 중 어느 하나 이상으로 사용될 수 있다. 본 발명의 일실시예로, 상기 절연막(200)은 열 산화 공정을 통해 실리콘산화막(SiO2)으로 상기 절연막(200)을 형성하는 것을 특징으로 한다. 또한, 상기 기판(100)이 500~700 nm, 즉 600nm의 두께로 형성되면, 상기 절연막(200)은 50~150 nm, 즉 100nm의 두께로 형성될 수 있다.
상기 기판(100) 위에 상기 절연막(200)이 형성되면, 표면상의 유기물과 무기물의 불순물들을 제거하기 위한 절연막 및 기판 클리닝 단계를 수행할 수 있다. 반도체 소자 제조 공정 중 발생하는 오염물은 소자의 구조적 형상의 왜곡과 전기적 특성을 저하시키고, 소자의 성능, 신뢰성 및 수율 등에 큰 영향을 미치게 되기 때문에, 상기 산화물 채널층(300)을 증착하기 전에 상기 절연막(200)이 형성된 상기 기판(100)의 표면을 청소하여 상기 산화물 박막 트랜지스터가 생성되는 공정에서 오염물을 최소한의 비율로 감소시켜 수행되도록 하는 것이 바람직하다.
본 발명의 일실시예로 상기 절연막(200) 및 기판 클리닝을 간단하게 설명하면, 상기 기판(100)에 상기 산화물 채널층(300)을 증착하기 전에, 상기 절연막(200)이 형성된 상기 기판(100)의 불순물을 제거하고 손상을 방지하기 위해 피라냐 세정(piranha cleaning, SPM)을 진행하여 유기 오염물을 제거할 수 있다. 보다 상세히 설명하면, 상기 피라냐 세정은 60ml의 황산(H2SO4)과 20ml의 과산화수소(H2O2)를 3:1로 혼합하여 60℃에서 가열하여, 황산에 의해 유기물이 연소되고, 과산화수소에 의해 유기물 산화 및 용해 반응을 통해 효과적으로 유기 오염물을 제거할 수 있으며, 유기 오염물을 제거한 이후, 상기 기판(100)에 잔존할 수 있는 상기 피라냐 세정의 용액을 제거하기 위해 탈이온수(deionized water)를 이용하여 약 10분간 세척한다. 또한, 남은 무기 및 유기 불순물을 제거하기 위해서 아세톤, 이소프로필알코올(isopropyl alcohol)과 탈이온수를 사용하여, 잔류하는 불순물을 초음파 분쇄기(Ultra-sonicator)로 상기 기판(100)과 오염 물질 사이의 틈에 기포를 발생시켜 파괴하는 것으로 오염 물질을 상기 기판(100)으로부터 더욱 효과적으로 분리하고 세척할 수 있다. 마지막으로, 상기 기판(100)의 표면에 잔존하는 수분을 제거하기 위해서 상기 절연막(200)이 형성된 상기 기판(100)을 저진공 상태인 진공 오븐(vacuum oven)에서 약 150℃로 1시간 동안 베이킹(baking)을 실시하여, 상기 절연막(200) 및 기판 표면의 유기물 및 무기물을 제거할 수 있다.
도 3의 (b)를 참고하여 설명하면, 상기 절연막(200) 및 기판 클리닝이 완료되면, 스퍼터링 공정을 통해 상기 절연막(200) 상에 상기 산화물 채널층(300)을 증착하는 상기 스퍼터링 단계가 수행된다. 이때, 상기 산화물 채널층(300)은, 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체로 형성되는 것이 바람직하며, 상기 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)과 같은 중금속이 포함되는 것으로 상기 산화물 채널층(300)을 형성하는 것을 특징으로 한다. 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 저온에서 공정이 가능하며, 가볍고 유연한 제품을 생산할 때 사용될 수 있는 특징이 있고, 부품의 구조가 단순하여 대면적 생산에 용이한 장점이 있으며, 특히 높은 전하 이동도를 가지기 때문에 전기적 효율이 향상된 박막 트랜지스터를 생산할 수 있다는 장점이 있다.
본 발명의 일실시예로, 상기 스퍼터링 공정은, 갈륨산화물, 인듐산화물 및 아연산화물의 비율이 1:1:1인 복합체 타겟을 사용할 수 있으며 고주파 스퍼터링 시스템(RF magnetron sputtering system)을 이용하여 상기 스퍼터링 공정을 실시하는 것이 바람직하다. 상기 고주파 스퍼터링 시스템은, 스퍼터링 장치의 건(gun)에 자석을 추가한 장치이며, 높은 주파수를 이용하여 아르곤(Ar) 기체 플라즈마를 형성한 후, 이를 통해 높은 에너지를 가진 입자들이 타겟에 충돌하게 되고, 에너지를 받은 타겟의 원자들이 부딪혀 튀어 나오는 것을 통해 상기 기판(100)에 박막을 증착하는 것을 특징으로 한다. 보다 상세히 설명하면, 상기 고주파 스퍼터링 시스템은, 타겟의 이온화율을 향상시키기 위해서 판형의 다이오드의 음극(cathode) 후면에 자석을 설치하여 전자가 표적 재료 위주의 전기 및 자기장에 머무르게 하는 것으로 이온화를 계속적으로 발생시켜 스퍼터링 공정을 수행하도록 하여, 피복율을 크게 증가시키는 효과가 있는 것을 특징으로 한다.
보다 상세히 설명하면, 상기 스퍼터링 공정은, 복합체 타겟의 직경이 3 inch이며, 복합체 타겟과 상기 기판(100) 간의 거리는 8cm로 설정할 수 있고, 챔버 내의 불순물을 제거하기 위해 초기 고진공 상채로 도달하기 위해 로터리 펌프(rotary pump)와 터보 펌프(turbo molecular pump)를 통해 챔버 내의 초기 압력을 약 3.0 × 10-6 torr 이하의 고진공의 압력으로 설정할 수 있다. 이후, 챔버 내에 고순도로 이온화된 아르곤 가스를 MFC를 통해 약 30sccm으로 주입하고, 가스를 가속한 후 고주파 파워 발전기(RF power generator)의 고주파 파워(RF power)를 150W로 인가하여 플라즈마를 발생시켜 약 6~7분 이내, 즉 6분 40초 동안 상기 산화물 채널층(300)이 증착되도록 수행될 수 있다. 이때, 플라즈마를 발생시키는 프로세스 챔버와 터보 펌프 사이의 메인 밸브를 여닫아서, 동작 압력을 약 1.5 × 10-2 torr로 유지시켜 수행할 수 있으며, 상기 기판(100)의 온도는 상온으로 유지하였으며, 상기 기판(100) 위에 상기 산화물 채널층(300)이 균일하게 증착되기 위해 상기 기판(100)을 6~9 rpm, 즉 7 rpm의 속도로 회전시켜 상기 스퍼터링 단계가 수행되도록 할 수 있다. 또한, 상기 스퍼터링 공정은, 상기 산화물 채널층(300)을 증착하기 전에, 상기 산화물 채널층(300) 타겟 표면에 남아있는 불순물을 제거하기 위해 예비 스퍼터링을 약 5분간 진행할 수 있고, 약 400nm × 2200nm 크기의 채널층을 형성하기 위해, 쉐도우 마스크(shadow mask)를 이용하여 약 30~70 nm, 즉 50nm의 두께의 상기 산화물 채널층(300)을 상기 절연막(200) 위에 증착시킬 수 있다.
도 3의 (c)를 참고하여 설명하면, 상기 산화물 채널층(300) 형성 단계 이후, 상기 산화물 채널층(300)의 표면을 열처리하는 상기 열처리 단계(S200)를 수행한다. 상기 열처리 단계(S200)는 형성된 상기 산화물 채널층(300) 즉, a-IGZO 박막의 결정화 및 박막 내부에 존재하는 결함을 감소시켜, 표면을 평탄화 하기 위한 애널링(thermal annealing) 공정인 것을 특징으로 한다. 이때, 상기 열처리 단계(S200)는, 250~350℃ 이내 즉, 약 300 ℃의 범위에서 1시간 동안 진행하는 것을 특징으로 하며, 이를 통해 박막 내의 결정성을 향상시키고, 전하의 농도와 이동도를 상승시켜 비저항을 감소시키는 효과가 있다.
본 발명의 특징에 있어, 상기 열처리 단계(S200)에 의해 열화된 상기 산화물 채널층(300)의 표면의 열보상과 구조 변화를 방지하기 위해, 펨토초 레이저로 상기 산화물 채널층(300)의 표면 처리를 하는 상기 펨토초 레이저 단계(S300)가 수행되는 것을 특징으로 한다. 펨토초 레이저는 스팟 형태로 특별한 범위에 레이저를 조사하여 투과하는 층들에 열처리로 가해진 열 데미지를 완화시킬 수 있어 미세공정에 유리하고, 펨토초 레이저와 표면의 상호반응으로 산화물 소재의 구조 변화를 방지할 수 있는 효과가 있다.
도 3의 (d)를 참고하여 설명하면, 상기 펨토초 레이저 단계(S300)는, 다른 공정조건에 따라 변동이 가능하지만, 본 발명의 일실시예로, 공정 시간에 따른 상기 산화물 채널층(300)의 표면적, 전기적 특성 변화를 통해 분석한 최적의 공정 시간으로 상기 펨토초 레이저 단계(S300)를 수행하는 것이 바람직하다. 이때, 공정 시간은 90초 내지 110초의 시간동안 공정되는 것을 특징으로 하며, 보다 상세하게는 100초인 것이 바람직하다.
상기 펨토초 레이저는, 다른 공정조건에 따라 변동이 가능하지만, 본 발명의 일실시예로, 2W 내지 4W의 공급 전력으로 수행될 수 있으며 이때, 펨토초 레이저는 70 MHz 내지 90 MHz의 반복 주파수를 생성하여 공정을 수행할 수 있다. 또한, 750 nm 내지 850 nm의 파장과, 130 fs 내지 150 fs의 펄스 폭을 형성하여 상기 펨토초 레이저 단계(S300)를 수행하는 것을 특징으로 한다.
또한, 상기 펨토초 레이저는, 다른 공정조건에 따라 변동이 가능하지만, 본 발명의 일실시예로, 티타늄 사아피어 레이저 시스템(Ti:Sapphire laser system)을 사용하여 공정을 수행할 수 있다. 또한, 상기 펨토초 레이저는 공간 필터를 통과한 후 렌즈를 사용하여 빔의 퍼짐을 방지하도록 하며, 조사한 빔이 익스팬더를 통과하고 상기 기판(100)이 펨토초 레이저 펄스에 완전히 조사되기 위해 빔을 적절한 크기로 확산시켜 상기 펨토초 레이저 단계(S300)를 수행하는 것을 특징으로 한다.
상기 펨토초 레이저 단계(S300)를 통해서, 상기 산화물 채널층(300)이 형성된 표면의 거칠기가 낮아지게 되어 전자 이동을 방해하는 계면 트랩 전화 현상이 완화되는 효과가 있으며, 이에 따라 전하 이동도가 상승하게 되는 효과가 나타난다. 또한, 상기 산화물 채널층(300) 내부의 산소 결핍 현상이 적절하게 감소하게 되어, 적절한 양의 산소 공공(oxygen vacancy)을 유지하게 되면서 트랩 전하가 발생되거나 누설 전류를 유발하는 현상이 현저하게 감소될 수 있다. 또한, 상기 열처리 공정에 의해 가해진 열 데미지를 완화시키고, 표면 내의 결함과 트랩을 효과적으로 제거할 수 있으며, 문턱 전압이 감소하여 문턱 전압 이하에서의 기울기(subthreshold swing, S/S)가 개선되는 효과가 발생한다. 따라서, 종래의 산화물 박막 트랜지스터에 비해 전기적, 표면적 및 광학적 특성이 개선된 산화물 박막 트랜지스터를 제조할 수 있게 되는 효과가 있다.
보다 상세히 설명하면, 도 4의 (a) 내지 (d)는 각각 상기 펨토초 레이저 단계(S300)를 수행하지 않은 산화물 채널층(이하 'as-depositred 소자'라고 함.)과, 상기 펨토초 레이저 단계(S300)를 각각 약 50초, 100초 150초 동안 수행한 산화물 채널층을 이용한 산화물 박막 트랜지스터의 전기적 성능을 조사하기 위한 것으로, 소스/드레인 바이어스 전압(Vds)을 0 ~ 30 V까지 sweep 10 V, step 0.2 V로 설정하였을 때의 소스/드레인 전류(Ids)를 조사한 출력 특성(output curve)에 대한 그래프이다. 도 4의 (a)에 도시된 바와 같이, 상기 as-deposited 소자의 산화물 박막 트랜지스터는 포화 상태 영역에서 불안정함을 확인할 수 있으며, 열처리 과정이 hot-walled 방식으로 진행되었기 때문에, 튜브 또는 박스 내부에 오염 물질이 조금이라도 잔존한다면 열처리 과정에서 산화물 채널층에 전이될 수 있는 가능성이 존재한다. 따라서 상기 as-deposited 소자의 산화물 채널층의 벌크나 계면은 평탄화가 진행되지 못하였기 때문에, 다수의 결함과 트랩을 가지고 있을 것이라 판단되며 이에 포화 상태 영역에서의 불안정함이 발생한 것으로 사료된다. 이와 같은 포화 상태 영역의 불안정함은 많은 양의 누설 전류(leakage current)를 발생시키며, 이에 영향을 받은 전류 점멸비(on/off current ratio)는 표시할 수 없을 정도로 감소되었다. 도 4의 (b) 및 (c)에 도시된 바와 같이, 펨토초 레이저를 각각 50, 100초 동안 조사한 산화물 박막 트랜지스터는 도 4의 (a)에 비해 포화 상태 영역에서 대체로 안정적인 것을 확인할 수 있으며, 이는 펨토초 레이저 어닐링이 열처리로 가해진 열 데미지를 완화시키고 표면 내의 결함과 트랩을 효과적으로 제거하여 발생된 것으로 사료된다. 또한, 도 4의 (b)와 비교하여, 도 4의 (c)의 경우, 전반적으로 전류가 상승하였으며 이를 통해 100초 동안의 펨토초 레이저 단계가 수행되는 것이 보다 전기적 성능이 향상된 산화물 박막 트랜지스터를 제조할 수 있는 것으로 사료된다. 반면, 도 4의 (d)에 도시된 바와 같이, 펨토초 레이저를 150초 동안 조사한 산화물 박막 트랜지스터의 경우, 과도한 펨토초 레이저 조사로 인하여 오히려 성능이 매우 불안정하고, 악화된 것을 알 수 있다.
도 5의 (a) 내지 (d)는 각각 상기 as-depositred 소자와, 상기 펨토초 레이저 단계(S300)를 상기 펨토초 레이저 단계(S300)를 각각 약 50초, 100초 150초 동안 수행한 산화물 채널층을 이용한 산화물 박막 트랜지스터의 전기적 성능을 조사하기 위한 것으로, Vds를 30 V로 고정하여 바이어스 전압를 인가하고 Vgs를 -10 ~ 30 V까지 step 0.2 V로 설정하였을 때의 소스/드레인 전류(Ids)를 측정한 전달 특성 곡선(transfer curve)에 대한 그래프이다. 상기 도 4의 출력 특성 곡선의 결과와 같이, 펨토초 레이저를 조사한 경우가 상기 as-depositred 소자에 비해 전기적 성능을 향상시키는 특성을 확인할 수 있으며, 도 5의 (c)에 100초 동안의 조건에서 가장 효율적이고, 반면에 도 5의 (d)에 150초 동안 조사한 경우에는 성능이 악화된 것을 확인할 수 있다. 이는, 열처리 단계 이후에 펨토초 레이저 조사가 이루어지지 않거나 너무 과도하게 진행되는 경우, 열 데미지를 제대로 완화시키지 못하여 누설 전류(leakage current)가 발생하고 off current가 높아지게 되어, 상기 절연막(200)에서의 전하 트래핑 발생을 유발하여 문턱 전압(threshold voltage, Vth)이 증가하게 되는 것으로 사료된다. 이러한 성능 저하는 디스플레이의 데이터 신호 변화에 따라 산화물 박막 트랜지스터 내의 화소 전압에서 부정적인 변화를 발생시킬 수 있으며, 화질 저하와 신호 왜곡에 의한 혼선(crosstalk)을 유발시킬 수 있다. 다만, 도 5의 (c)의 Vth가 약 6.8 ± 0.3 V임에 비해서 도 5의 (b)의 Vth는 9.6 ± 3.1 V로 최적화된 조건이 아님을 확인할 수 있는데, 이는 펨토초 레이저를 50초 동안 조사하였을 때, 열처리 후의 표면 경화와 열 데미지 완화가 제대로 이루어지지 않기 때문에 발생한 현상으로 사료되며, 이와 같은 상황은 절연막과 산화물의 계면에서 절연막 내의 불특정한 준위로 전자 터널링(electron tunneling) 현상을 증가시키고, 플랫 밴드 전압 시프트(flatband voltage shift)를 유발시킨다.
또한, 도 5의 (a)의 경우, 전류 점멸비(on/off current ratio)는 2.1 × 101이었지만, 도5의 (b) 및 (c)는 각각 1.3 × 107, 9.6 × 106으로 대폭 상승하였고, 도 (d)의 경우 2.7 × 100으로 산화물 박막 트랜지스터의 성능이 전혀 나타나지 않은 것을 확인할 수 있다. 이는 펨토초 레이저 어닐링이 과도하게 진행될 경우, 산화물 박막 채널층에 존재하는 전하 밀도(charge density)가 높아져 발생하는 전하 트래핑이 증가하고 전류 누설이 크게 유발됨으로써 산화물 박막 트랜지스터가 기능을 수 없는 것으로 사료된다. 반면에, 펨토초 레이저를 50초 동안 조사한 도 (b)와 비교하여, 펨토초 레이저를 100초 동안 조사한 도 5의 (c)에 도시된 바와 같이, 출력 특성 곡선은 안정적인 곡선을 유지하는 것을 확인할 수 있으며, 전자 이동도 (electron mobility)와 문턱 전압 이하에서의 기울기 (subthreshold voltage, S/S)가 각각 9.0 ㅁ 0.1 cm2/Vs, 0.9 ㅁ 0.0V/dec로 이 중 가장 높은 성능을 나타내는 것을 알 수 있다. 따라서, 펨토초 레이저의 조사 시간은 산화물 박막 트랜지스터의 전기적 성향과 밀접한 관련이 있는 것을 알 수 있으며, 과도한 공정 시간은 오히려 성능을 저하시키기 때문에 적절한 시간동안 펨토초 레이저를 조사하는 것이 바람직하고, 본 발명의 일실시예로, 펨토초 레이저가 약 100초 동안 조사되는 것이 바람직하다.
도 6은 (a) 내지 (d)는 각각 상기 as-depositred 소자와, 상기 펨토초 레이저 단계(S300)를 각각 약 50초, 100초 150초 동안 수행한 산화물 채널층의 표면적 성능을 분석하기 위해, EHT(electron high tension) 1.0 kV, I probe 1.0 nA, 작동 거리 (working distance) 3.5 mm로 측정한 주사전자현미경 결과 이미지이다. 도 6의 (a)에 도시된 바와 같이, as-depositred 소자의 산화물 채널층은 표면 내에 크고 작은 매우 불규칙한 오염 물질들이 존재하는 것을 확인할 수 있으며, 도 6의 (b)에 도시된 바와 같이, 펨토초 레이저를 50초 동안 조사한 산화물 채널층은, 표면 내에 울퉁불퉁한 부분들이 눈으로 식별할 수 있을 정도로 존재하지만 오염 물질의 완화가 정상적으로 이루어 진 것을 확인할 수 있다.
또한, 도 6의 (c)에 경우, 표면에 잔존하던 미세 입자와 저분자 물질이 효과적으로 증발하여 균일도가 높고 전반적으로 매끄러우며 평탄하며, 도 (d)의 경우, 펨토초 레이저의 강한 에너지로 인해서 결합 파괴가 발생되고 깊게 패인 cave 형태의 크랙이 표면 전반에 발생되어 울퉁불퉁한 표면 형상을 나타내고 있는 것을 확인할 수 있다. 또한, 도 6의 (e)는 원자간력 현미경을 이용하여 산화물 채널층의 RMS(root-mean square) 값을 계산하고 비교한 그래프이다. 산화물 채널층의 표면상의 거칠기가 클수록 전하의 이동을 방해하는 계면 트랩 전하(interface trap charge) 현상이 일어나고 누설 전류 발생이 유발되며, 이는 소자의 전반적인 전기적 특성과 전하 이동도를 감소를 유발하게 된다. 도 6의 (e)에 도시된 바와 같이, as-deposited 소자의 산화물 채널층의 RMS 값은 약 0.49 nm이지만, 펨토초 레이저를 각각 50, 100초 동안 조사한 경우의 산화물 채널층의 RMS 값이 약 0.17, 0.16 nm로 크게 개선되는 것을 확인할 수 있다. 반면, 펨토초 레이저 조사 시간이 150초로 넘어가면서 약 0.26 nm로 다시 악화가 시작되는 것을 확인할 수 있으며, RMS 값의 증가에 따라 누설전류 발생에 따른 문턱 전압 이하에서의 기울기(subthreshold swing, S/S) 값이 악화되고 전하 이동도를 감소시켜 전기적 특성을 저하시키게 된다. 따라서 펨토초 레이저를 100초 동안 조사한 산화물 채널층은 RMS가 가장 낮았지만, as-deposited 소자 및 150초 동안 조사한 산화물 채널층은 RMS가 상대적으로 더욱 커져서 소자의 출력 특성 곡선과, 전달 특선 곡선, 전하 이동도가 하락되는 것을 알 수 있으며, 이를 통해 펨토초 레이저를 진행하는 경우, RMS를 감소시켜 표면의 개질을 향상시키고 전하 트랩을 제거하여 산화물 박막 트랜지스터 전기적 특성을 개선할 수 있는 것을 알 수 있다. 결론적으로, 전기적 및 표면적 분석 결과, 펨토초 레이저를 조사하는데 있어 시간에 따라 다른 전기석 및 표면적 성능을 가지는 산화물 박막 트랜지스터가 생성되는 것을 알 수 있으며, 본 발명의 일실시예로, 100초의 시간동안 공정을 수행한 산화물 박막 트랜지스터가 가장 좋은 성능을 보였고, 이를 통해 상기 펨토초 레이저 공정의 최적의 공정 시간은 100초인 것을 알 수 있다.
도 7의 (a) 내지 (d)는, X선 광전자분광법 분석을 통해, 각각 상기 as-depositred 소자와, 상기 펨토초 레이저 단계(S300)를 각각 50, 100 150초 동안 수행한 산화물 채널층의 O1s 피크를 분석한 결과이다. 도 7의 (a), (b) 및 (e)를 참조하면, 상기 as-depositred 소자에 비해, 상기 펨토초 레이저 단계(S300)를 50초 수행한 산화물 채널층은 전체 O1s 피크에서 격자 산소(lattice oxygen) 피크(O1)의 비중이 약 44.8%에서 56.1%로 증가하였지만, 전체 O1s 피크에서 산소 공공(oxygen vacancy) 피크(O2)의 비중은 약 19.1%에서 13.0%로 감소한 것을 확인할 수 있다. 이는, 상기 펨토초 레이저 단계(S300)에 의해 산화물 채널층 박막 내의 산소 공공 농도가 증가하게 되었으며 Krㆆger-Vink notation의 관계(Vox → Vo + 2e-)에 따라서 산소 공공은 두배로 대전된 도너(doubly charged donor)의 역할을 수행하기 때문에 전자 농도의 증가와 같은 효과를 가지게 된다. 또한, 도 (d) 및 (e)를 참조하여 볼 때, 펨토초 레이저를 150초 동안 조사한 산화물 채널층은 O1/Ototal 값이 약 44.3 %로 하락하였고, O3/Ototal 값은 약 17.6 %로 상승하였으나, 반면에, 도 7의 (c) 및 (e)를 참조하면, 펨토초 레이저를 100초 동안 조사한 산화물 채널층은 O1/Ototal 값이 약 58.1%로 가장 크게 상승되었고, 하이드록사이드 (hydroxide) 피크 (O3)/Ototal 값은 약 9.7%로 가장 크게 하락하였다. 이와 같이 O1 피크가 작아지고 O2 피크가 커지게 되면, 금속-산소 결합의 회복이 충분하게 이루어지지 않은 채로 산소 공공이 잔류되고 전자 농도가 커짐에 따라서 전도도가 증가하며 누설 전류가 증가하게 되어 산화물 박막 트랜지스터의 성능이 저하되게 된다. 그리고, O3 피크가 커지는 경우에는, 산소 공공에 수소 이온들이 결합해서 수소와 상대적으로 강하게 결합되어있는 트랩 사이트가 증가하고 전자의 이동을 방해하는 계면 트랩 전하(interface trap charge) 현상이 유발되며, 또한 이는 누설 전류 발생을 유발시켜 소자의 전하 이동도를 감소시키는 원인이 되기 때문에, 산화물 박막 트랜지스터의 전기적 성능이 전반적으로 저하되게 된다.
따라서, 펨토초 레이저를 150초 동안 조사하는 경우, 산화물 박막은 급격한 열처리 이후의 변형을 제대로 막지 못하여 부피 팽창을 겪게 되고 이와 같은 열적 충격에 의해서 박막 내부의 금속-산소 결합이 깨지게 되며, 150초 이상이 될 경우, 금속-산소 결합에서 떨어져 나온 산소는 상대적으로 농도가 낮은 박막 외부로 빠르게 확산되게 된다. 하지만 박막 내부에 남겨진 산소 공공의 농도는 펨토초 레이저 조사 시간에 따라서 더 높아지게 되며, 깨어진 금속-산소 결합의 회복이 충분하게 이루어지지 않은 상태로 산소 공공이 잔류하게 된다. 결과적으로, 펨토초 레이저를 조사하는 시간에 의해 O1, O2, O3 피크의 변동이 유발되어 산화물 박막 트랜지스터의 전기적 성능에 차이를 발생시키며, 본 발명의 일실시예로, 펨토초 레이저 단계의 수행 시간이 100초에서 전기적 성능이 가장 안정적인 것을 확인할 수 있다.
도 8는 가장 좋은 성능을 보인 100초 동안의 펨토초 레이저 단계를 수행한 산화물 채널층 기반의 산화물 박막 트랜지스터와 2 MΩ의 부하 저항을 연결해서 n-MOS 인버터를 제작한 후 특성을 측정한 결과이다. 그림 8의 (a)는 Vth 값이 6.8 ㅁ 0.3 V이므로 Vpp (peak-to-peak voltage) 값을 10 V로 인가할 때 Vdd (high level voltage)를 10 V로 인가하여 측정한 동적 시험 결과 그래프이다. 도 8의 (a)에 도시된 바와 같이, 1 KHz의 주파수에서 반전 성능을 확인하였을 때, 상승 및 하강 에지에서 비교적 큰 비대칭을 보이는 것을 알 수 있다. 또한, 입력 전압(Vin)이 0V일 때, 게이트가 차단(short)되어 전류가 전부 출력 전압(Vout)으로 흐르게 되어 Vout에서는 10V가 정상적으로 출력되며, 반대로 Vin이 10V일 때, 게이트가 열려(open) 전류가 ground로 흐르게 되어 Vout에서 0V가 출력되므로, 펨토초 레이저를 100초 동안 조사한 산화물 박막 트랜지스터 기반의 인벤터가 제대로 반전 기능을 수행하는 것을 확인할 수 있다. 또한, 그림 8의 (b)는 Vdd를 step 5V 간격으로 설정하여 각각 5, 10, 15, 20 V로 인가한 후 측정한 정적 시험 그래프이며, 최대 출력 전압(output high voltage, VOH) 값은 Vdd 값에 일치하며 최저 출력 전압(output low voltage, VOL) 값은 0V에 도달한 곡선을 관찰할 수 있다. 그림 8의 (c)는 ΔVout/ΔVin으로 계산된 게인 곡선(gain curve)이며, 게인 곡선에서의 피크는 인벤터의 전이점을 나타낸다. 그림 8의 (c)에 도시된 바와 같이, Vdd로 20 V를 인가했을 때, 약 8.8의 가장 높은 게인 값을 확인할 수 있으며, 인가하는 Vdd 값이 증가할수록 게인 값도 증가하는 것을 알 수 있다. 인벤터의 잡음 여유(noise margin) 특성을 분석하기 위해, 20 V의 Vdd를 인가하였을 때의 곡선로부터 VIH와 VIL를 추출하고, High margin (NMH = VOH - VIH)과 low margin (NML = VIL - VOL)을 대입하여 total noise margin ((NMH + NML)/Vdd) 값을 추출한 결과, 약 72.4 %인 높은 수치로 계산되었으며, 따라서 동적 및 정적 시험 결과를 통해서 펨토초 레이저 단계를 수행한 산화물 박막 트랜지스터가 논리 회로에 실제 적용 가능성이 있다고 판단된다.
이에 따라, 상기 산화물 박막 트랜지스터를 제조하기 위해 상기 펨토초 레이저 단계(S300)를 수행할 때, 공정 시간에 따라 상기 산화물 채널층(300)의 전기적, 표면적 및 광학적 특성이 변화되는 것을 알 수 있으며, 본 발명의 일실시예로, 100초의 시간 동안, 평균적으로 3W의 전력으로 수행되는 것이 바람직하고, 보다 상세하게는 중심 파장이 800nm이고, 펄스 폭은 140 fs, 반복 주파수는 80 MHz인 것을 특징으로 한다. 상기 펨토초 레이저 단계(S300)는 상기 산화물 채널층(300)의 표면의 거칠기를 개선해 트랩 차지 유발을 감소시켜 누설 전류 유발을 감소시킬 수 있으며, 문턱 전압이 낮아져 게이트 전압의 on/off 경계 값이 감소될 수 있으며, 전자 이동도는 향상된 상기 산화물 박막 트랜지스터를 제조할 수 있다.
도 3의 (e)에 도시된 바와 같이, 상기 펨토초 레이저 단계(S300) 이후, 상기 산화물 채널층(300)이 형성된 기판 위에, 상기 산화물 채널층(300)과 소정 영역을 공유하며 전기적으로 연결되는 상기 소스/드레인 전극을 증착시키는 상기 소스/드레인 증착 단계(S400)가 수행되는 것을 특징으로 한다. 이때, 상기 소스/드레인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 하나 이상의 합금으로 이루어질 수 있으며, 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. 상기 소스/드레인 증착 단계(S400)는, 상기 산화물 채널층(300)에 상기 펨토초 레이저 표면처리를 수행한 후, 직류 스퍼터링 시스템(DC magnetron sputtering system)을 이용하여 스퍼터링 하여 상기 산화물 채널층(300)의 위에 상시 소스/드레인 전극을 증착하는 것을 특징으로 한다. 이때, 동작 압력은 1.5 × 10-2torr일 수 있으며, 직류 파워는 140~160W 이내의 파워, 약 150W의 파워를 10분 동안 인가하는 것으로 상기 소스/드레인 전극은 100nm 두께로 증착될 수 있으며, 이를 통해 길이 200nm, 폭 2,000 nm 크기의 채널 층을 형성할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 소자 등과 같은 특정 사항들과 한정된 실시예 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것 일 뿐, 본 발명은 상기의 일 실시예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허 청구 범위뿐 아니라 이 특허 청구 범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
1000 : 산화물 박막 트랜지스터
100 : 기판 200 : 절연막
300 : 산화물 채널층 400 : 소스/드레인
S100 : 산화물 채널층 형성 단계 S200 : 열처리 단계
S300 : 펨토초 레이저 단계 S400 : 소스/드레인 증착 단계

Claims (9)

  1. 박막 트랜지스터 제조방법에 있어서,
    절연막이 형성된 게이트 전극의 상기 절연막 상 산화물 채널층을 형성하는 산화물 채널층 형성 단계;
    상기 산화물 채널층을 열처리하는 열처리 단계;
    펨토초 레이저를 이용하여 상기 열처리된 산화물 채널층의 표면을 처리하는 펨토초 레이저 단계; 및
    상기 표면처리된 산화물 채널층과 접하되 서로 이격 대향하는 소스전극과 드레인 전극을 형성하는 소스/드레인 형성 단계;를 포함하고,
    상기 펨토초 레이저 단계는, 상기 산화물 채널층의 RMS(Root Mean Square)를 최소화 하도록, 펨토초 레이저가 90초 내지 110초 동안 조사되는
    펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법.
  2. 삭제
  3. 제 2항에 있어서,
    상기 펨토초 레이저 단계에서,
    공급되는 전력은 2W 내지 4W인 것
    을 특징으로 하는 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법.
  4. 제 2항에 있어서,
    상기 펨토초 레이저 단계는,
    70MHz 내지 90MHz의 반복 주파수로 수행되는 것
    을 특징으로 하는 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법.
  5. 제 2항에 있어서,
    상기 펨토초 레이저 단계는,
    750nm 내지 850nm의 파장으로 수행되는 것
    을 특징으로 하는 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법.
  6. 제 2항에 있어서,
    상기 펨토초 레이저 단계는,
    130fs 내지 150 s의 펄스 폭으로 수행되는 것
    을 특징으로 하는 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법.
  7. 제 1항에 있어서,
    상기 열처리 단계는,
    대기압에서, 250도 내지 350도의 온도에서 수행되는 것
    을 특징으로 하는 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법.
  8. 제 1항에 있어서,
    상기 산화물 채널층 형성 단계는 절연막 형성 단계를 더 포함할 수 있고,
    상기 절연막 형성 단계는, SPM 클리닝(Sulfuric acid hydrogen Peroxide Mixture solution Cleaning) 공정으로 상기 절연막을 클리닝하는 것
    을 특징으로 하는 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법.
  9. 제 1항 내지 8항 중 어느 한 항의 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법에 의해 제조된 산화물 박막 트랜지스터.
KR1020200059211A 2020-05-18 2020-05-18 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 KR102299658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200059211A KR102299658B1 (ko) 2020-05-18 2020-05-18 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059211A KR102299658B1 (ko) 2020-05-18 2020-05-18 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR102299658B1 true KR102299658B1 (ko) 2021-09-10
KR102299658B9 KR102299658B9 (ko) 2022-01-24

Family

ID=77777044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059211A KR102299658B1 (ko) 2020-05-18 2020-05-18 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR102299658B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081235A (ja) * 2007-09-26 2009-04-16 Osaka Univ ｎ型酸化物半導体の特性制御方法
US20120094504A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
KR20190001081A (ko) 2017-06-26 2019-01-04 서울대학교산학협력단 뇌파와 심전도를 측정하기 위한 장치 및 방법
KR101992480B1 (ko) * 2016-11-07 2019-06-24 인하대학교 산학협력단 저온 용액공정을 이용한 산화물 반도체의 제조방법 및 산화물 반도체

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081235A (ja) * 2007-09-26 2009-04-16 Osaka Univ ｎ型酸化物半導体の特性制御方法
US20120094504A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
KR101992480B1 (ko) * 2016-11-07 2019-06-24 인하대학교 산학협력단 저온 용액공정을 이용한 산화물 반도체의 제조방법 및 산화물 반도체
KR20190001081A (ko) 2017-06-26 2019-01-04 서울대학교산학협력단 뇌파와 심전도를 측정하기 위한 장치 및 방법

Also Published As

Publication number Publication date
KR102299658B9 (ko) 2022-01-24

Similar Documents

Publication Publication Date Title
JP5723262B2 (ja) 薄膜トランジスタおよびスパッタリングターゲット
KR102364105B1 (ko) 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
JP2012151469A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5354862B2 (ja) アモルファス絶縁体膜及び薄膜トランジスタ
US8071458B1 (en) Method for forming an interfacial passivation layer on the Ge semiconductor
KR102299658B1 (ko) 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
Normand et al. Processing issues in silicon nanocrystal manufacturing by ultra-low-energy ion-beam-synthesis for non-volatile memory applications
KR102297581B1 (ko) 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102299641B1 (ko) 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
JP2014192264A (ja) 薄膜トランジスタの製造方法
KR102439995B1 (ko) ReRAM 제조 방법
KR102439996B1 (ko) 산화물 반도체에서 산화물층 제조 장치 및 방법
KR102439998B1 (ko) 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법
KR102439994B1 (ko) 비정질 산화물 박막을 갖는 저항 변화형 메모리
Rodriguez-Davila et al. Hot carrier stress investigation of zinc oxide thin film transistors with an Al2O3 gate dielectric
KR102431925B1 (ko) 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
KR20220056547A (ko) 산화물 반도체에서 상부 전극 제조 장치 및 방법
KR102431921B1 (ko) 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법
Kang et al. Improvement of on/off current ratio of amorphous In–Ga–Zn–O thin-film transistor with off-planed source/drain electrodes
KR100315043B1 (ko) 알루미늄산화막 재질의 게이트 절연막을 갖는 반도체소자의 제조방법
KR102431922B1 (ko) 펨토초 레이저를 이용한 트랜지스터 제작 방법
KR101960378B1 (ko) 증착 장비
Lee et al. Hysteresis and turn-on voltage tailoring of indium gallium zinc oxide transistors by employing a sandwiched structure with indium oxide
KR102245154B1 (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
Ushiki et al. Improvement of gate oxide reliability for tantalum-gate MOS devices using xenon plasma sputtering technology

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]