JPH04133313A - 半導体作製方法 - Google Patents

半導体作製方法

Info

Publication number
JPH04133313A
JPH04133313A JP2254512A JP25451290A JPH04133313A JP H04133313 A JPH04133313 A JP H04133313A JP 2254512 A JP2254512 A JP 2254512A JP 25451290 A JP25451290 A JP 25451290A JP H04133313 A JPH04133313 A JP H04133313A
Authority
JP
Japan
Prior art keywords
film
hydrogen
sputtering
partial pressure
pressure ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2254512A
Other languages
English (en)
Inventor
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2254512A priority Critical patent/JPH04133313A/ja
Priority to US07/761,648 priority patent/US5236850A/en
Publication of JPH04133313A publication Critical patent/JPH04133313A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/158—Sputtering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、多結晶半導体の作製方法に関するものである
。
〔発明の概要〕
本発明は水素雰囲気中におけるスパッタ法で得た非単結
晶半導体を熱再結晶化させる方法に関するものである。
〔従来の技術〕
従来、多結晶半導体装置は、減圧ＣＶＤまたはプラズマ
ＣＶＤ法によって形成された非単結晶半導体膜を５５０
〜６５０°Ｃの温度で数時間〜数十時間熱処理し熱再結
晶化させることにより多結晶半導体膜を得て、この多結
晶半導体膜を用いて作製されていた。
〔従来技術の問題点〕
減圧ＣＶＤ法によって非単結晶半導体膜を得る場合、大
面積基板に均一に成膜するのは困難であるという問題が
ある。
またプラズマＣＶＤ法によって非単結晶半導体膜を得る
場合その成膜工程に時間がかかるという問題があった。
この様な問題を解決する手段としてはスパッタ法を用い
る方法がある。
特にマグネトロン型スパッタ法は イ）電子が磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷が抑えられる。
口）低温で大面積にわたり高速成膜できる。
ハ）危険なガスを使用しないので、安全性と工業性が高
い。
などの利点がある。しかし、スパッタ法によって得た非
単結晶半導体膜にはマイクロ構造すなわち珪素原子の存
在に偏りがあり熱再結晶化しにくいのか知られている。
〔発明の目的〕
本発明は、工業的に有用なスパッタ法により得られた非
単結晶半導体を熱再結晶化させることによって多結晶半
導体を得る工程において問題となる熱再結晶化困難の問
題を解決することを発明の目的とする。
〔発明の構成〕
本発明は、水素を含有した不活性気体雰囲気中における
基板上へのスパッタ法による非単結晶半導体膜の成膜工
程と、前記スパッタ法によって得た非単結晶半導体膜を
６００°Ｃ以下の温度で結晶化させる工程を有すること
を特徴とする半導体作製方法である。
従来、水素を添加したスパッタ法によって得られたａ−
Ｓｉ　（アモルファスシリコン）膜を用いて薄膜トラン
ジスタを作製する例が知られているか、その電気的特性
は低いことが知られている。
そこで、−船釣には水素を添加しないスパッタ法によっ
てａ−３ｉ膜を得ている。
しかしながら本発明者は、スパッタ法において水素を添
加することで、成膜されるａ−３ｉ膜中にマイクロ構造
が出来るのを防止することかでき、二〇ａ−Ｓｉ膜を６
００″Ｃ以下の温度で熱再結晶化できることを発見した
。本発明は、この上記実験事実にもとずくものである。
ここでいう非単結晶半導体とは、アモルファス状態、セ
ミアモルファス状態、不完全な多結晶状態そして微結晶
状態にある非単結晶半導体を指すものである。
また上記不完全な多結晶状態というのは、結晶成長が十
分でなく結晶成長の余地がある状態を指すもので、微結
晶状態というのはアモルファス状態の中に結晶状態が散
在している状態を指すものである。
さらに熱再結晶化とは熱を加えることにより上記非単結
晶半導体を結晶化あるいはより結晶度を高めることをい
うものである。
〔実施例〕
（実施例１） 本実施例は、マグネトロン型ＲＦスパッタ装置によって
作製したａ−Ｓ　ｉ膜を熱再結晶化させ多結晶珪素半導
体層を得、この多結晶珪素半導体層をもちいて薄膜ラン
ジスタを作製した例である。
第１図に本実施例において作製した薄膜トランジスタの
作製工程を示す。
まず、ガラス基板（ＩＩ）上にＳｉＯ□膜（Ｉ２）を以
下の条件においてマグネトロン型ＲＦスパッタ法により
２００ｎｍの厚さに形成した。
０、　１００％雰囲気 成膜温度　１５０°Ｃ ＲＦ（１３，５６ＭＨｚ）出力　４００Ｗ圧力　０．５
Ｐａ シリコンターゲット使用 さらにその上にマグネトロン型ＲＦスパッタ装置によっ
てチャンネル形成領域となるａ−３ｉ膜（１３）を１１
００ｎの厚さに成膜する。
成膜条件は、不活性気体であるアルゴンと水素雰囲気下
において、 Ｈ２／（Ｈ２＋Ａｒ）＝８０％　（分圧比）成膜温度　
１５０°Ｃ ＲＦ（１３，５６ＭＨ２）出力　４００Ｗ全圧力　０．
５Ｐａ とし、ターゲットはＳｉターゲットを用いた。
この後、６００°Ｃの温度で９６時間の時間をかけ不活
性気体中、本実施例においては窒素１００％雰囲気中に
おいてａ−Ｓｉ膜（１３）の熱再結晶化を行い多結晶珪
素半導体層を作製した。この熱再結晶化させた熱再結晶
多結晶珪素半導体（ｐ−Ｓｉ）に対してデバイス分離バ
ターニングを行い（ａ）の形状を得た。
つぎに、ｎ”ａ−３ｉ膜（１４）を以下に示す条件でマ
グネトロン型ＲＦスパッタ法により５０ｎｍの厚さに成
膜した。
成膜条件は、水素分圧比１０〜９９％以上（本実施例で
は８０％）、アルゴン分圧比ｌｏ〜９９％（本実施例で
は１９％）、ＰＨ，分圧比１％以下〜ｌｏ％（実施例で
は１％以下）の雰囲気中において、 成膜温度　１５０°Ｃ ＲＦ（１３，５６ＭＨｚ）出力　４００Ｗ全圧力　０．
５Ｐａ でありターゲットとしてＳｉターゲットを用いた。
なお、ターゲットとしてＳｉＯ２ターゲットをもちいて
もよい。
また、この−導電型を有する半導体層の作製はＰＣＶＤ
法や後から一導電型を付与する不純物（例えばＢ、Ｐ）
をイオン注入する方法によるものでもよい。
この後ゲート領域バターニングを行い（ｂ）の形状を得
た。
つぎにゲート酸化膜（Ｓ１０２）（１５）を１１００ｎ
の厚さにマグネトロン型ＲＦスパッタ法により以下の条
件で成膜しくＣ）の形状を得た。
酸素雰囲気１００％ 圧力０゜５ｐａ。
成膜温度１００°Ｃ ＲＦ（１３，５６ＭＨ２）出力４００Ｗシリコンターゲ
ツトまたはＳｉＯ□ターゲット使用つぎにコンタクトホ
ール開はバターニングを行い（ｄ）の形状をえた。
最後に真空蒸着によりアルミ電極（１６）を３００ｎｍ
の厚さに形成し、パターニングすることにより（ｅ）の
形状を得、その後水素熱アニールを水素１００％雰囲気
中において３７５℃の温度で３０ｍ１ｎ行い薄膜トラン
ジスタを完成させた。この水素熱アニールは多結晶珪素
半導体中の粒界ポテンシャを低減させ、デバイス特性を
向上させるためである。
尚、第１図（ｅ）に示す薄膜トランジスタにおいて、Ｓ
は５ｏｕｒｃｅ電極、ＧはＧａｔｅ電極、ＤはＤｒａｉ
ｎ電極である。
また本実施例において作製した薄膜トランジスタ第１図
（ｅ）のチャンネル部（１７）の大きさは１００×１０
０μｍの大きさである。
以上が本実施例において作製した多結晶珪素半導体層を
用いた薄膜トランジスタの作製方法であるが、本発明の
効果を示すためにチャンネル形成領域である第１図（ａ
）のａ−Ｓ　ｉ層（１３）をマグネトロン型ＲＦスパッ
タ法により成膜する際の条件であろ水素の濃度を変化さ
せた実施例を５例作製したので以下にその作製方法を示
す。
（実施例２） 本実施例は実施例１の作製法においてチャンネル形成領
域となる第１図（ａ）の（１３）を作製する際のスパッ
タ時における雰囲気の分圧比をＨ２／（ｆ（２＋Ａｒ）
　＝　ｏ％（分圧比）とし、他は実施例１と同様な方法
によって作製したものである。
（実施例３） 本実施例は実施例１の作製法においてチャンネル形成領
域となる第１図（ａ）の（１３）を作製する際のスパッ
タ時における雰囲気の分圧比をＨ２／（Ｈ２＋Ａｒ）＝
５％（分圧比）とし、他は実施例１と同様な方法によっ
て作製したものである。
（実施例４） 本実施例は実施例１の作製法においてチャンネル形成領
域となる第１図（ａ）の（１３）を作製する際のスパッ
タ時における雰囲気の分圧比をＨ２／（Ｈｚ＋Ａｒ）−
２０％　（分圧比）とし、他は実施例１と同様な方法に
よって作製したものである。
（実施例５） 本実施例は実施例１の作製法においてチャンネル形成領
域となる第１図（ａ）の（１３）を作製する際のスパッ
タ時における雰囲気の分圧比をＨ２／（Ｈｚ＋Ａｒ）＝
３０％　（分圧比）とし、他は実施例１と同様な方法に
よって作製したものである。
（実施例６） 本実施例は実施例１の作製法においてチャンネル形成領
域となる第１図（ａ）の（１３）を作製する際のスパッ
タ時における雰囲気の分圧比をＨ２／　（Ｈ２＋Ａｒ）
　＝　５０％　（分圧比）とし、他は実施例１と同様な
方法によって作製したものである。
以下上記実施例の電気的特性を比較した結果を示す。
第２図は完成した本実施例１〜６のチャンネル部（第６
図ｅの（１７））におけるキャリアの移動度μ（ＦＩＥ
ＬＤ　ＭＯＢＩＬＩＴＹ）とスパッタ時における水素分
圧比比（Ｐ）ｌ／Ｐｙｏｙｘ＝）（２／（Ｈｚ＋Ａｒ）
）の関係をグラフ化したものである。
第２図におけるプロット点と実施例との対応関係を以下
に表１として示す。
表１ 第２図によれば水素分圧２０％以上において顕著に高イ
移動度ｕ　（ｎＥＬＤ　ＭＯＢｒｌＪＴＹ）が得られテ
ィることがわかる。
第３図はしきい値電圧とスパッタ時における水素分圧比
（Ｐ、／Ｐア。ｔＡＬ＝Ｈｚ／（Ｈ２＋Ａｒ−））の関
係をグラフ化したものである。
水素分圧比（Ｐｏ／ＰｔｏｔＡｔ、＝Ｈ２／（Ｈ２＋Ａ
ｒ））と実施例番号の対応関係は表１の場合と同じであ
る。
しきい値電圧が低いほど薄膜トランジスタを動作させる
動作電圧すなわちゲート電圧か低くてよいことになり、
デバイスとしての良好な特性が得られることを考えると
第３図の結果は、水素の分圧比の高い条件のスパッタ法
によって、チャンネル形成領域となる第１図（ａ）の（
Ｉ３）に示されるａ−３ｉ膜を得て、このａ−Ｓ　ｉ膜
を熱再結晶化させることによって得られる多結晶珪素半
導体層を用いたデバイス（本実施例では薄膜トランジス
タ）は良好な電気的特性を示すことがわかる。
また第３図によると水素分圧比が高い方がしきい値電圧
が低くなっていることがわかる。このことより本実施例
におけるチャンネル形成領域となるａ−５ｉ膜のスパッ
タ法による作製時において、水素の分圧比を高くすると
デバイスの電気的特性か高くなっていく傾向があること
がわかる。
第４図〜第８図はチャンネル形成領域となる第１図（ａ
）の（１３）のａ−３ｉ膜のスパッタ法による作製時に
おける水素分圧比＝　Ｈ２／（）ｌｚ＋Ａｒ））が０％
、５％、２０％、３０％、５０％の場合における、ドレ
イン電圧とゲート電圧をパラメーターとした時のドレイ
ン電流の値の変化を示したグラフである。図面の番号と
水素分圧の関係と実施例の番号の関係を第２表に示す。
第４図における（４１）、（４２）、（４３）、は、そ
れぞれゲート電圧が２０ボルト、２５ポルト、３０ボル
ト、であるときのドレイン電流（ｒＤ）とドレイン電圧
（ＶＤ）の関係を示す曲線である。以下の第３表に第４
図における曲線の表示記号とゲート電圧の関係を第３表 なお、第５図〜第８図におけるゲート電圧とドレイン電
流とドレイン電圧の関係をしめす曲線の表示記号との対
応関係は、上記第３表において表示記号の二相めを図面
の番号に変換すれば得ることかできる。
例えば第８図の曲線（８３）は、上記第３表における表
示記号（４３）に対応する。またこの場合第８図は第２
表から実施例６に対応することがわかる。
本発明の顕著な効果は、第５図と第６図を比較すること
によって明らかになる。
すなわち、第５図におけるゲート電圧３０ボルトにおけ
るドレイン電圧とドレイン電流の関係を示す曲線（５３
）と、第６図におけるゲート電圧３０ボルトにおけるド
レイン電圧とドレイン電流の関係を示す曲線（６３）を
比較すると第６図すなわち実施例４（第２表参照）の方
か第５図すなわち実施例３（第２表参照）の場合より１
０倍以上のドレイン電流が得られていることがわかる。
実施例３と実施例４の違いを考えると、このことは本実
施例においてａ−３ｉ膜（第１図（ａ）の（１３））を
作製する際のスパッタ時に添加する水素の分圧比か５％
から２０％になると、完成された薄膜トランジスタの電
気的特性か大幅に向上することを表していることがわか
る。
これは以下の示す測定結果によっても確認することがで
きる。
第９図は本発明の実施例２．３．４．５のチャンネル形
成領域となる計Ｓｉ膜（第１図（ａ）の（１３））を作
製する際のスパッタ時における水素の分圧比を０％、５
％、２０％、５０％とした場合において、このａ−３ｉ
膜を熱再結晶化させた多結晶珪素半導体層のラマンスペ
クトルを示したものである。第９図に表された表示記号
と実施例番号およびスパッタ時の水素分圧比との関係を
第４表に示す。
第４表 第９図を見ると曲線（９２）に比較して曲線（９３）、
すなわちチャンネル形成領域（第１図（ｅ）の（１７）
）となるａ−３ｉ半導体層を作製する際のスパッタ時に
おける水素の分圧比が５％の場合と２０％の場合を比較
すると、熱再結晶化させた場合スパッタ時における水素
の分圧比が２０％の場合のラマンスペクトルは顕著にそ
の多結晶シリコンの結晶性が表れていることがわかる。
このことは本発明の特徴を顕著に示している。すなわち
水素を添加したスパッタ法によるａ−３ｉ膜の作製の効
果は、そのａ−３ｉ膜を熱再結晶化させて初めて現れる
ものであるということである。
また第２表を参照し、第６図、第７図、第８図を比較す
ると、前記ａ−Ｓｉ膜を作製する際のスパッタ時におけ
る水素の分圧の割合か高くなるにしたかいドレイン電流
か大きくなっていることかわかる。このことは、第６図
（６３）、第７図（７３）、第８図（８３）の曲線を比
較すれば明らかである。
一般に電界効果トランジスタである薄膜トランジスタに
おいてドレイン電圧ＶＤが低い場合においては、ドレイ
ン電流ＩＤとドレイン電圧ＶＤとの関係は以下の式によ
って表される。
ＩＤ＝（Ｗ／Ｌ）μｃ（ＶＧ−ＶＴ）ＶＤ　　　　（１
６−１）（Ｓｏｌｉｄ、　５ｔａｔｅ　ｅｌｅｃｔｒｏ
ｎｉｃｓ、　Ｖｏｌ、　２４．　Ｎｏ、　１１゜ｐｐ、
　１０５９．１９８１．Ｐｒ１ｎｔｅｄ　ｉｎ　Ｂｒ１
ｔａｉｎ）上記（１６−１）式において、Ｗはチャンネ
ル幅、Ｌはチャンネル長、μはキャリアの移動度、Ｃは
ゲート酸化膜の静電容量、ＶＧはゲート電圧、ＶＴはし
きい値電圧、である。第４図〜第８図に示された曲線の
原点付近はこの（１６−１）式によって表される。
第４図〜第８図は第２表を見れば明らかなように実施例
２〜６に対応しているものであり、実施例２〜６はチャ
ンネル形成領域となるａ−Ｓｉ膜をスパッタ法により作
製する際の水素の分圧比を変えたものである。
水素の分圧比を定めれば、キャリアの移動度μ、しきい
値電圧ＶＴは定まり、またＷ、Ｌ、Ｃは薄膜トランジス
タの構造によって定まる定数であるカラ（１６−１）（
７）変数１；！　ＩＤ、　ＶＧ、　ＶＤ　ドア’Ｊ：　
ル。第４図〜第８図に示されている曲線の原点付近は、
変数ＶＧを固定しであるので結局（１６−１）式によっ
て表されることがわかる。なお、（１６−１）式は第４
図〜第８図に示されている曲線の原点付近を表せるにす
ぎない。これはこの式がドレイン電圧ＶＤが低い場合に
おいて成り立つ近似式にすぎないからである。
さて（１６−１）式によるとしきい値電圧ＶＴが低く、
移動度μが大きいほどグラフの曲線すなわち第４図〜第
８図に示されている曲線の原点付近の傾きは大きくなる
ことが示される。
このことは、第１図、第２図の各実施例ごとのμ、ＶＴ
の値の違いに基づき第４図〜第８図に示される曲線を比
較すれば明らかである。
（１６−１）式によれば、薄膜トランジスタの電気的特
性はμとＶＴに依存していることがわかる。
よって第２図、第３図それぞれから単独にデバイスの特
性を決めることはできないことになる。
そこで、第４図〜第８図に示される曲線の原点の傾きを
比較すると、明らかにチャンネル形成領域となるａ−Ｓ
ｉ膜を形成する際のスパッタ時における水素分圧比は、
少なくとも２０％以上、可能なら１００％とすることか
よいと結論できる。
このことは以下の考察によっても理解することができる
。
第４図〜第８図を比較するとチャンネル形成領域となる
第１図（ａ）の（１３）のａ−３ｉ膜をスパッタ法によ
って作製する際の水素の１００％に近い程、大きなドレ
イン電流が得られていることがわかる。
このことは曲線（４３）、（５３）、（６３）、（７３
）、（８３）を比較すれば明らかである。
また本発明の効果を示すデータとして以下に第５表を示
す。
第５表 第５表において、水素分圧比というのは本実施例におけ
るチャンネル形成領域（第１図（ｅ）の（１７））とな
るａ−Ｓｉ膜（第１図（ａ）の（１３））をマグネトロ
ン型ＲＦスパッタ法によって作製する際における条件で
ある。
Ｓ値というのは、デバイスの特性を示すゲート電圧（Ｖ
Ｇ）とドレイン電流（ｉＤ）の関係を示すグラフにおけ
る曲線の立ち上がり部分の［ｄ（１０）／ｄ（ＶＧ）］
−’の値の最小値であり、この値が小さい程（ＶＧ−Ｉ
Ｄ）特性を示す曲線の傾きの鋭さが大きく、デバイスの
電気的特性が高いことを示す。
ＶＴはしきい値電圧を示す。
μはキャリアの移動度を示し単位は（ｃｍ”／Ｖｓ）で
ある。
ｏｎ１０ｆｆ特性というのは、前記（ＶＧ−ｒＤ）特性
を示す曲線におけるＶＧ＝３０ボルトにおけるＩＤの値
とＩＤの最小値の値との比の対数値である。
この第５表より、総合的にみて高性能な半導体装置を本
発明の方法で得るには、上記水素分圧比が８０％以上の
条件を採用するのが適当であることがわかる。
なお、本実施例においては熱再結晶化させる半導体層と
してａ−３ｉ膜を用いたが、本発明は他の非単結晶半導
体を熱再結晶化させる場合においても有効であることは
いうまでもない。
また上記スパッタ時における不活性気体としてはＡｒを
用いたが、その他Ｈｅなどのハロゲン気体、または５Ｉ
Ｈ４、Ｓ１□Ｈ，などの反応性気体をプラズマ化させた
ものを用いても良い。また、本実施例のマグネトロン型
ＲＦスパッタ法によるａ−３ｉ膜の成膜において、水素
濃度は５〜１００％、成膜温度は５０〜５００°Ｃの範
囲、ＲＦ比出力５００ＦＩｚ　〜ｌ００Ｇｆ（ｚの範囲
において、１００〜ＩＯＭＷの範囲で任意に選ぶことか
でき、またパルスエネルギー発信源と組み合わせてもよ
い。さらに強力な光照射（波長１１０００ｎ以下）エネ
ルギーや、電子サイクロトロン共鳴（ＥＣＲ）条件を使
用することによって、より水素を高プラズマ化させてス
パッタリングを行ってもよい。
これは、水素という軽い原子をよりプラズマ化させスパ
ッタリングに必要な正イオンを効率よく生成させてスパ
ッタによって成膜される膜中のマイクロ構造、本実施例
の場合においてはａ−３ｉ膜中のマイクロ構造の発生を
防止するためである。
また前記他の反応性気体を上記の手段に応用してもよい
。
〔発明の効果〕
本発明の構成をとることによって、工業的に有用なスパ
ッタ法により得られた非単結晶半導体を熱再結晶化させ
ることによって多結晶半導体を得る工程において問題と
なる熱再結晶化困難の問題を解決することができ、しか
もこの多結晶半導体層を用いて高性能な薄膜トランジス
タを作製することかできた。
【図面の簡単な説明】
第１図は本実施例１〜６の作製工程をしめす。 第２図は本実施例で作製した薄膜トランジスタの作製工
程において、チャンネル形成領域となるａ−３ｉ膜の作
製時に添加する水素の分圧比と本実施例で作製した薄膜
トランジスタにおけるキャリアの移動度との関係を示し
たものである。 第３図は本実施例で作製した薄膜トランジスタの作製工
程において、チャンネル形成領域となるａ−３ｉ膜の作
製時に添加する水素の分圧比と本実施例で作製した薄膜
トランジスタにおけるしきい値との関係を示したもので
ある。 第４図は実施例２において作製した薄膜トランジスタの
ゲート電圧の値を固定した場合におけるドレイン電圧と
ドレイン電流の関係を示すものである 第５図は実施例３において作製した薄膜トランジスタの
ゲート電圧の値を固定した場合におけるドレイン電圧と
ドレイン電流の関係を示すものである。 第６図は実施例４において作製した薄膜トランジスタの
ゲート電圧の値を固定した場合におけるドレイン電圧と
ドレイン電流の関係を示すものである。 第７図は実施例５において作製した薄膜トランジスタの
ゲート電圧の値を固定した場合におけるドレイン電圧と
ドレイン電流の関係を示すものである。 第８図は実施例６において作製した薄膜トランジスタの
ゲート電圧の値を固定した場合におけるドレイン電圧と
ドレイン電流の関係を示すものである。 第９図は本実施例において作製した多結晶珪素半導体の
ラマンスペクトルをしめしたものである。 （１１）・・・ガラス基板 （１２）・・・ＳｉＯ□膜 （１３）・・・ａ−Ｓ　ｉ活性層 （１４）　−−−ｎ”ａ−３ｉ膜 （１５）・ （１６）・ （１７）・ （Ｓ）・ （Ｇ）・ （Ｄ）・ ゲート酸化膜（Ｓ１０□） アルミ電極 チャンネル形成領域 ５ｏｕｒｃｅ電極 Ｇａｔｅ電極 Ｄｒａｉｎ電極 Ｐｘ／ＰＴｏＴＡｈ　（％） 第 図

Claims (1)

    【特許請求の範囲】
  1. （１）．水素を含有した不活性気体雰囲気中における基
    板上へのスパッタ法による非単結晶半導体膜の成膜工程
    と、前記スパッタ法によって得た非単結晶半導体膜を６
    ００℃以下の温度で再結晶化させる工程を有することを
    特徴とする半導体作製方法。
JP2254512A 1990-09-25 1990-09-25 半導体作製方法 Pending JPH04133313A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2254512A JPH04133313A (ja) 1990-09-25 1990-09-25 半導体作製方法
US07/761,648 US5236850A (en) 1990-09-25 1991-09-18 Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2254512A JPH04133313A (ja) 1990-09-25 1990-09-25 半導体作製方法

Publications (1)

Publication Number Publication Date
JPH04133313A true JPH04133313A (ja) 1992-05-07

Family

ID=17266080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2254512A Pending JPH04133313A (ja) 1990-09-25 1990-09-25 半導体作製方法

Country Status (2)

Country Link
US (1) US5236850A (ja)
JP (1) JPH04133313A (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5326722A (en) * 1993-01-15 1994-07-05 United Microelectronics Corporation Polysilicon contact
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5643804A (en) 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
US6187664B1 (en) * 1995-06-05 2001-02-13 Taiwan Semiconductor Manufacturing Company Method for forming a barrier metallization layer
US7126161B2 (en) * 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7009663B2 (en) * 2003-12-17 2006-03-07 Planar Systems, Inc. Integrated optical light sensitive active matrix liquid crystal display
US7023503B2 (en) * 2002-02-20 2006-04-04 Planar Systems, Inc. Image sensor with photosensitive thin film transistors
WO2003073159A1 (en) * 2002-02-20 2003-09-04 Planar Systems, Inc. Light sensitive display
US7053967B2 (en) 2002-05-23 2006-05-30 Planar Systems, Inc. Light sensitive display
WO2003075207A2 (en) * 2002-03-01 2003-09-12 Planar Systems, Inc. Reflection resistant touch screens
US7219241B2 (en) * 2002-11-30 2007-05-15 Intel Corporation Method for managing virtual and actual performance states of logical processors in a multithreaded processor using system management mode
US20080084374A1 (en) 2003-02-20 2008-04-10 Planar Systems, Inc. Light sensitive display
US20050134749A1 (en) * 2003-12-19 2005-06-23 Adiel Abileah Reflection resistant display
US7773139B2 (en) 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101436115B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
US8219408B2 (en) * 2008-12-29 2012-07-10 Motorola Mobility, Inc. Audio signal decoder and method for producing a scaled reconstructed audio signal
US9310923B2 (en) 2010-12-03 2016-04-12 Apple Inc. Input device for touch sensitive devices
US8638320B2 (en) 2011-06-22 2014-01-28 Apple Inc. Stylus orientation detection
US8928635B2 (en) 2011-06-22 2015-01-06 Apple Inc. Active stylus
US9329703B2 (en) 2011-06-22 2016-05-03 Apple Inc. Intelligent stylus
US20130171769A1 (en) * 2011-12-30 2013-07-04 Innovation & Infinity Global Corp. Manufacturing method of composite poly-silicon substrate of solar cell
US9557845B2 (en) 2012-07-27 2017-01-31 Apple Inc. Input device for and method of communication with capacitive devices through frequency variation
US9652090B2 (en) 2012-07-27 2017-05-16 Apple Inc. Device for digital communication through capacitive coupling
US9176604B2 (en) 2012-07-27 2015-11-03 Apple Inc. Stylus device
US10048775B2 (en) 2013-03-14 2018-08-14 Apple Inc. Stylus detection and demodulation
US10845901B2 (en) 2013-07-31 2020-11-24 Apple Inc. Touch controller architecture
US10061450B2 (en) 2014-12-04 2018-08-28 Apple Inc. Coarse scan and targeted active mode scan for touch
US10474277B2 (en) 2016-05-31 2019-11-12 Apple Inc. Position-based stylus communication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431466A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Forming method for silicon thin film for thin film transistor
JPH01270310A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 半導体製造方法
JPH02194620A (ja) * 1989-01-24 1990-08-01 Seiko Epson Corp 半導体薄膜の結晶成長方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049523A (en) * 1977-12-05 1991-09-17 Plasma Physics Corp. Method of forming semiconducting materials and barriers
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
JPS5685792A (en) * 1979-12-14 1981-07-13 Citizen Watch Co Ltd Liquid crystal display unit
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
JPS58197717A (ja) * 1982-05-13 1983-11-17 Toshiba Corp 半導体装置の製造方法
US4528082A (en) * 1983-09-26 1985-07-09 Exxon Research And Engineering Co. Method for sputtering a PIN amorphous silicon semi-conductor device having partially crystallized P and N-layers
US4732659A (en) * 1984-06-11 1988-03-22 Stauffer Chemical Company Sputtering method for making thin film field effect transistor utilizing a polypnictide semiconductor
FR2578272B1 (fr) * 1985-03-01 1987-05-22 Centre Nat Rech Scient Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres.
DE3717727A1 (de) * 1987-05-26 1988-12-08 Licentia Gmbh Elektrofotografisches aufzeichnungsmaterial und verfahren zu seiner herstellung
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
GB2223353A (en) * 1988-09-30 1990-04-04 Philips Electronic Associated Thin-film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431466A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Forming method for silicon thin film for thin film transistor
JPH01270310A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 半導体製造方法
JPH02194620A (ja) * 1989-01-24 1990-08-01 Seiko Epson Corp 半導体薄膜の結晶成長方法

Also Published As

Publication number Publication date
US5236850A (en) 1993-08-17

Similar Documents

Publication Publication Date Title
JPH04133313A (ja) 半導体作製方法
JPH09213630A (ja) 半導体装置の作製方法
JPH04165679A (ja) 絶縁ゲイト型半導体装置
JP2000269133A (ja) 薄膜半導体装置の製造方法
JPH05198507A (ja) 半導体作製方法
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3054187B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP2001210828A (ja) 薄膜半導体装置の製造方法
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3153202B2 (ja) 半導体装置の作製方法
JP3065528B2 (ja) 半導体装置
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JP2001223359A (ja) 薄膜半導体装置の製造方法
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP3142836B2 (ja) 半導体装置
JP3030366B2 (ja) 半導体作製方法
JP2000286211A (ja) 薄膜半導体装置の製造方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP2652368B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JP3160269B2 (ja) 半導体装置の作製方法
JP3051363B2 (ja) 半導体装置の作製方法
JP3614331B2 (ja) 結晶性珪素膜の形成方法