JP3241705B2 - 薄膜トランジスタの作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は量産性の高い形成方
法により作製された半導体層を用いた半導体装置の作製
方法に関するものである。

【０００２】

【従来の技術】従来、多結晶半導体装置は、減圧CVDに
よって550℃〜900℃の温度範囲で形成することにより多
結晶半導体膜を得て、この多結晶半導体膜を用いて作製
されていた。

【０００３】最近、大面積の液晶ディスプレー等が開発
されるようになり、大面積基板上にも多結晶半導体装置
を形成する必要が生じてきた。減圧CVD法により直接大
面積基板上に多結晶半導体層を形成することは反応温度
の問題より、多くの困難を有し、通常は非単結晶半導体
膜を形成した後に結晶化処理を施して、大面積基板上に
多結晶半導体層を形成していた。減圧CVD法によって非
単結晶半導体膜を得る場合、大面積基板に均一に成膜す
るのは困難であるという問題がある。

【０００４】またプラズマCVD法によって非単結晶半導
体膜を得る場合その成膜工程に時間がかかり、大面積基
板上での膜厚の均一性が取りにくいという問題があっ
た。

【０００５】この様な問題を解決する手段としてはスパ
ッタ法を用いる方法がある。特にマグネトロン型スパッ
タ法は イ）電子が磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷が抑えられる。 ロ）低温で大面積にわたり高速成膜できる。 ハ）危険なガスを使用しないので、安全性と工業性が高
い。 などの利点がある。

【０００６】しかし、スパッタ法によって得た半導体膜
にはマイクロ構造、すなわち珪素原子の存在に偏りがあ
り熱結晶化処理が困難であることが知られている。

【０００７】

【発明が解決しようとする課題】本発明はこのような問
題点を解決し、より低温にて熱結晶化可能な半導体膜を
利用した半導体装置をより効果的に作製する方法を提供
するものである。

【０００８】

【課題を解決するための手段】本発明は、水素または水
素を含有した不活性気体雰囲気中により基板上へのスパ
ッタ法による半導体膜の成膜工程と、前記スパッタ法に
よって得た半導体膜形成の前または後に酸素または酸素
を含有した不活性気体の雰囲気によりスパッタ法により
酸化珪素膜を形成し、その各々の膜を専用の反応室で形
成することを特徴とし、かつこれらの膜の形成順序を特
定することなく任意に同一装置内にて連続して形成する
ことがでることを特徴とするものである。

【０００９】この各々の膜を専用の反応室にて形成する
ことにより半導体膜中における酸素量を７×10¹⁹ｃｍ^-3
以下、最も好ましくは１×１０¹⁹ｃｍ^-3以下とすること
を特徴とするものであります。

【００１０】また前記半導体膜の一部をチャネル形成領
域として構成する手法の一例として、水素または水素を
含有した不活性気体雰囲気中によるスパッタで得られた
非晶質性（アモルファスまたは極めてそ状態に近い）半
導体膜（以下Si膜という）を450℃〜700℃代表的には60
0℃の温度を半導体膜に与えて少なくともチャネル形成
領域を結晶化させることにより本発明の絶縁ゲート型半
導体装置用の活性層は得られる。

【００１１】従来、水素を添加したスパッタ法によって
得られたa-Si（アモルファスシリコン）膜を用いて薄膜
トランジスタを作製する例が知られているが、その電気
的特性は低いことが知られている。そこで、一般的には
水素を添加しないスパッタ法によってa-Si膜を得てい
る。

【００１２】しかしながら本発明者は、スパッタ法にお
いて水素を添加することで、成膜されるa-Si膜中にマイ
クロ構造が出来るのを防止することができ、このa-Si膜
を450℃〜700℃好ましは600℃以下の低い温度で熱結晶
化できることをつきとめた。

【００１３】この結晶化の後の半導体膜は平均の結晶粒
径が５〜400Å程度であり、かつ半導体膜中に存在する
水素含有量は５原子％以下である。また、この結晶性を
持つ半導体膜は格子歪みを有しておりミクロに各結晶粒
の界面が互いに強く密接し、結晶粒界でのキャリアに対
するバリアを消滅させる効果を持つ。このため、単に格
子歪みの無い多結晶の結晶粒界では、酸素等の不純物原
子が偏析し障壁（バリア）を構成しキャリアの移動を阻
害するが、本発明のように半導体膜を専用のスパッタ反
応室で形成すると膜中に存在する酸素の量が７×10¹⁹ｃ
ｍ^-3好ましくは１×10¹⁹ｃｍ^-3以下という非常に少ない
量まで減らすことができ、さらに形成された半導体膜
は、格子歪みを有しているのでバリアが形成されないか
又はその存在が無視できる程度であるため、その電子の
移動度も50〜300ｃｍ^２/V・Sと非常に良好な特性を有し
ていた。

【００１４】また、プラズマCVD法により得られた半導
体膜はアモルファス成分の存在割合が多く、そのアモル
ファス成分の部分が自然酸化され内部まで酸化膜が形成
される、一方スパッタ膜は緻密であり自然酸化が半導体
膜の内部にまで進行せず、表面のごく近傍付近しか酸化
されない、この緻密さ故に格子歪みを持つ結晶粒子同士
がお互いに強く押し合うことになり、結晶粒界面付近で
キャリアに対するエネルギーバリアが形成されないとい
う特徴を持つ。

【００１５】本発明は、このようなスパッタ法により形
成された半導体膜の持つ優れた特性を積極的に利用し絶
縁ゲート型半導体装置の作製法を提供するものであり、
そのために個々の膜を専用のスパッタ反応室で作製する
ものであります。

【００１６】このスパッタ法により形成された酸化珪素
膜は、基板上の絶縁膜またはゲート絶縁膜として、利用
でき、さらに半導体膜は活性層または不純物層さらにゲ
ート電極として利用することができる。

【００１７】このように、本発明法によると、絶縁ゲー
ト型半導体装置に最小限度必要な部分をすべてスパッタ
法で作製することができる。このため図１(D) に示され
るような絶縁ゲート型半導体装置において、活性層の下
側(18)すなわち下地絶縁膜との接触部分が一部酸化さ
れ、SiOxの状態となり、この部分での電気的な特性が若
干悪くなる。これによりこの部分に、バックチャネルが
発生することができず、逆方向リーク電流を少なくする
ことができるという特徴を持つ。このことは、この半導
体装置をCMOSとして利用するときに非常に有効でありオ
フ電流の減少におおきな効果を示す。

【００１８】さらにまた、スパッタ法により形成された
半導体膜であるのでその粒径は熱結晶化の後で、５〜40
0 Å代表的には50〜200Åであり、このように粒径が小
さいのでこの部分での逆方向リークをN⁺-I(P⁺-I)接合で
小さくすることができる。

【００１９】又、半導体膜を酸化珪素膜ではさんだ状態
に、連続的に形成した後、半導体膜を熱結晶化すると上
下の、酸化珪素膜により珪素の粒径がおさえられ５〜30
0Å好ましくは50〜200Åとすることができる。

【００２０】

【発明の実施の形態】以下に発明の実施の形態として、
実施例を示し本発明を説明する。

【００２１】

【実施例】〔実施例１〕本実施例は、図２(A)にその概
略を示したようなマルチチャンバー型のマグネトロン型
RFスパッタ装置によって作製したSi膜を熱結晶化させ結
晶性を持つ珪素半導体層を得、この珪素半導体層を使用
して薄膜トランジスタを作製した例である。

【００２２】このマルチチャンバー型のスパッタ装置は
図２に示すように予備室(1)と酸化珪素用反応室(3)と半
導体膜用反応室(4)が第２酸化用反応室(5),基板取り出
し室(6)ゲート弁(7)に仕切られて接続されており、各々
の室は完全に独立して排気及び気体の導入等が行なえる
システムとなっている。

【００２３】この排気系としてはロータリーポンプとタ
ーボ分子ポンプを直列に接続した反応及び低真空用排気
系とさらにクライオポンプを接続した高真空排気系の２
系統を備えており、背圧として１×10^-7Ｐａまで排気で
きる。

【００２４】また各々の部屋に基板をローディングする
際には、その間を仕切るゲート弁の開閉を行なった後と
なるが、この開閉の際には両室の圧力差を少なくし、か
つ両室の雰囲気ガスをそろえた後に行なう。これによ
り、不要な不純物等の混入を極力低減することができ
る。

【００２５】また、スパッタ用のターゲット近傍に設け
られた磁界供給手段は外部からのコントロール（例えば
印加電力量またはターゲットとの距離等の可変）により
その強さを可変できるものとした。

【００２６】このスパッタ装置の基板取り出し室(6)に
は半導体膜の熱処理が可能なように加熱手段と雰囲気ガ
ス供給手段が設けられており基板を装置外に取り出さな
くても半導体膜の熱結晶化が可能である。

【００２７】図１に本実施例において作製した薄膜トラ
ンジスタ作製工程を示す。

【００２８】まず、ガラス基板(11)10枚／カセットをゲ
ート弁(7)より予備室(1)にセットし、このうち１枚を酸
化珪素膜形成用反応室(3)にローディングした。ガラス
基板(11)上にSiO₂膜(12)を以下の条件においてマグネト
ロン型RFスパッタ法により200nmの厚さに形成した。 O₂ 100％雰囲気 成膜温度 150℃ RF 813.56NHz) 出力 400W 圧力 0.5Pa 単結晶シリコンをターゲットに使用

【００２９】この下地の酸化珪素膜中にハロゲン元素を
添加して、基板より出るアルカリ系金属元素を防止する
効果をより高くすることも有効であった。

【００３０】この膜の形成後反応室を高真空に排気後ゲ
ート弁を開閉し、基板を半導体膜用反応室(4)に基板を
移した後、チャネル形成領域となるSi膜(13)を100nmの
厚さに成膜する。

【００３１】この際に、背圧を１×10^-7Pa以下とし、排
気はタ−ボ分子ポンプとクライオポンプとを用いた。供
給する気体の量は５Ｎ(99.999%) 以上の純度を有し、添
加気体としては必要に応じて用いるアルゴン４Ｎ以上を
有せしめた。タ−ゲットの単結晶シリコンも５×10¹⁸cm
^-3以下の酸素濃度、例えば１×10¹⁸cm^-3の酸素濃度と
し、形成される被膜中の不純物としての酸素をきわめて
少なくした。

【００３２】成膜条件は、不活性気体であるアルゴンと
水素雰囲気下において、 H₂/(H₂+Ar)＝80% （分圧比） 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶Siターゲットを用いた。

【００３３】次に基板を酸化珪素専用の反応室(5)に移
動してゲート酸化膜(SiO₂)(15)を100nmの厚さにマグネ
トロン型RFスパッタ法により以下の条件で成膜した。こ
のゲート絶縁膜形成前に水素100%雰囲気で基板側にバイ
アスを加えて、半導体(13)の表面をプラズマ水素クリー
ニングした。

【００３４】ゲート絶縁膜は以下の条件で作成した。 酸素 95体積％ NF₃ ５体積％ 圧力0.5pa 成膜温度100℃ RF(13.56MHz)出力400W

【００３５】このゲート酸化膜の作成に際して不活性気
体に対して酸素の割合を多くもっとも好ましくは100%酸
素でスパッタを行なうとゲート絶縁膜の界面準位密度を
さげることができ非常に特性のよいトランジスタを実現
できる。

【００３６】また本実施例においては反応中にNF₃を反
応用気体の一部として、添加したので、ゲート絶縁膜中
にフッ素が添加されている。これにより、膜中の珪素の
不対結合手と中和させ、膜中の固定電荷の発生原因を除
去することができた。

【００３７】この後、基板(11)を基板取り出し室(6)に
移動しここで450℃〜700℃の温度範囲特に600℃の温度
で10時間の時間をかけ水素または不活性気体中、本実施
例においては窒素100％雰囲気中においてSi膜(13)の熱
結晶化を行い、結晶性の高い珪素半導体膜（セミアモル
ファス又はセミクリスタル）を作製した。

【００３８】かかる方法にて形成されたアモルファスシ
リコン膜および熱処理により結晶化後の被膜中の不純物
純度をSIMS( 二次イオン等量分析) 法により調べた。す
ると成膜中の不純物濃度のうち、酸素８×10¹⁸cm^-3、炭
素３×10¹⁶cm^-3であった。また水素は４×10²⁰cm^-3を有
し、珪素の密度を４×10²²cm^-3とすると、１原子％に相
当する量であった。これらをタ−ゲットの単結晶シリコ
ンの酸素濃度１×10¹⁸cm^-3を基準として調べた。またこ
のSIMS分析は成膜後被膜の深さ方向の分布( デプスプロ
フィル) を調べ、その最小値を基準とした。なぜなら表
面は大気との自然酸化した酸化珪素があるからである。
これらの値は結晶化処理後であっても特に大きな変化は
なく、酸素の不純物濃度は８×10¹⁸cm^-3であった。

【００３９】この実施例において、酸素を念のために増
やし、例えばN₂O を0.1cc/sec 、１cc/secと添加してみ
た。すると結晶化後の酸素濃度は１×10²⁰cm^-3、４×10
²⁰cm ^-3と多くなった。しかしかかる被膜を用いた時、同
時に、結晶化に必要な温度を700 ℃以上にするか、また
は結晶化時間を少なくとも５倍以上にすることによっ
て、初めて結晶化ができた。即ち工業的に基板のガラス
の軟化温度を考慮すると、700 ℃以下好ましくは600 ℃
以下での処理は重要であり、またより結晶化に必要な時
間を少なくすることも重要である。しかし酸素濃度等の
不純物をどのように少なくしても、450 ℃以下では熱ア
ニ−ルによるa-Si半導体の結晶化は実験的には不可能で
あった。

【００４０】また本発明においては、もしかかる高品質
のスパッタ装置を用いた結果として、装置からのリ−ク
等により成膜中の酸素濃度が１×10²⁰cm^-3またはそれ以
上となった場合は、かかる本発明の特性を期待すること
ができない。

【００４１】かくの如くにして７×10¹⁹cm^-3以下の酸素
濃度であること、および熱処理温度が450 〜700 ℃であ
ることが決められた。

【００４２】この半導体膜は図６に示すレーザラマン分
析のデータよりわかるように、結晶の存在を示すピーク
の位置が、通常の単結晶シリコンのピークの位置に比べ
て、低波数側にシフトしており、格子歪みの存在をうら
ずけていた。

【００４３】また、本実施例においてはシリコン半導体
を使用して本発明の説明をおこなっているが、ゲルマニ
ウム半導体やシリコンとゲルマニウムの混在した半導体
をしようすることも可能であり、その際には熱結晶化の
際に加える温度を 100℃程度さげることが可能であっ
た。

【００４４】次に、基板をこの装置より取り出しこの熱
結晶化させた珪素半導体膜に対してデバイス分離パター
ニングを行い図１(A)の形状を得、この半導体膜の一部
を絶縁ゲート型半導体装置のチャネル形成領域として構
成させた。

【００４５】さらにもう一度パターニングして、不純物
領域電極用のコンタクトホールをあけて、図１(B)に示
すような構造とした。

【００４６】次にこの基板上に減圧CVD法にて、リンが
混入された半導体層を全面に形成する。この後所定のマ
スクパターンを使用してフォトリソ加工を行ないこのリ
ンが混入された半導体膜をゲート電極(20)及び不純物領
域用電極(16),(16')として形成した。（図１(C)）

【００４７】この電極を減圧CVD法にて作成することに
より下地のゲート絶縁膜を損傷せず、良好な特性を得る
ことができる。

【００４８】このゲート電極はドープされた半導体層に
限定されることなくその他の材料を使用可能である。
さらに、この半導体材料電極上に金属等の電極を積層し
た構造としてもよい。

【００４９】次にこのゲート電極(20)またはゲート電極
(20)をエッチングする際に使用したレジスパターン等を
マスクとして、セルファラインに不純物領域(14)及び(1
4')をイオン打ち込み技術を使用して形成した。図１(D)
この後、水素雰囲気下400℃で熱アニールを15分行ない
活性化した。

【００５０】これにより、ゲート電極(20)の下の半導体
層は絶縁ゲート型半導体装置のチャネル領域として、構
成された。

【００５１】次にこれらの全て上面を覆って絶縁膜(17)
を形成し、図１(E)の状態を得て、絶縁ゲート型半導体
装置を完成させた。

【００５２】本実施例の場合、チャネル領域を形成する
半導体層とソース、ドレインの半導体層とが同一物で構
成されており、工程の簡略化をはかれる。また同じ半導
体層を使用しているため、ソース、ドレインの半導体層
も結晶性を持ち、キャリアの移動度が高いのでより良い
電気的特性を持つ絶縁ゲート型半導体装置を実現するこ
とができた。

【００５３】以上が本実施例において作製した熱結晶珪
素半導体層を用いた薄膜トランジスタの作製方法である
が、比較の為にチャネル形成領域である図１(A)のSi層
(13)をマグネトロン型RFスパッタ法により成膜する際の
条件である水素の濃度を変化させた参考例を４例を以下
にその示す。

【００５４】（参考例１）本参考例は実施例１の作製法
においてチャネル形成領域となる図１(A)の(13)を作製
する際のスパッタ時における雰囲気の分圧比を H₂/(H₂+Ar)＝0%（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。この時の酸素濃度は２×10²⁰ｃｍ^-3であった。

【００５５】（参考例２）本参考例は実施例１の作製法
においてチャネル形成領域となる図１(A)の(13)を作製
する際のスパッタ時における雰囲気の分圧比を H₂/(H₂+Ar)＝20% （分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。この時の酸素濃度は７×10¹⁹ｃｍ^-3であった。

【００５６】（参考例３）本例は実施例１の作製法にお
いてチャネル形成領域となる図１(A)の(13)を作製する
際のスパッタ時における雰囲気の分圧比を H₂/(H₂+Ar)＝50% （分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。この時の酸素濃度は３×10¹⁹ｃｍ^-3であった。

【００５７】（参考例４）本参考例は実施例１の作製法
においてチャネル形成領域となる図１(A)の(13)を作製
する際のスパッタ時における雰囲気の分圧比を H₂/(H₂+Ar)＝70% （分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。この時の酸素濃度は１×10¹⁹ｃｍ^-3であった。

【００５８】以下に上記記載例の電気的特性を比較した
結果を示す。

【００５９】図４は完成した前記実施例１及び参考例１
〜５のチャネル部におけるキャリアの移動度μ(FIELD M
OBILITY)とスパッタ時における水素分圧比(P_H/P_TOTAL =
H₂/(H₂+Ar) ）の関係をグラフ化したものである。図４
におけるプロット点と前記各例との対応関係を表１に示
す。

【００６０】

【表１】

【００６１】図４によれば水素分圧20％以上において顕
著に高い移動度μ(FIELD MOBILITY)が得られていること
がわかる。

【００６２】図５はしきい値電圧とスパッタ時における
水素分圧比(P_H/P_TOTAL=H₂/(H₂+Ar)）の関係をグラフ化
したものである。水素分圧比(P_H/P_TOTAL=H₂/(H₂+Ar) ）
と前記各例番号の対応関係は表１の場合と同じである。

【００６３】しきい値電圧が低いほど薄膜トランジスタ
を動作させる動作電圧すなわちゲート電圧が低くてよい
ことになり、デバイスとしての良好な特性が得られるこ
とを考えると図５の結果は、水素の分圧比の高い条件の
スパッタ法によって、スレッシュホールド電圧８Ｖ以下
のノーマリオフの状態をえることができる。すなわち、
チャネル形成領域となる図１(A)の(13)に示されるSi膜
を得て、このSi膜を熱結晶化させることによって得られ
る結晶性を持つ半導体層を用いたデバイスは良好な電気
的特性を示すことがわかる。

【００６４】また図５によると水素分圧比が高い方がし
きい値電圧が低くなっていることがわかる。このことよ
り前記各例におけるチャネル形成領域となるa-Si膜のス
パッタ法による作製時において、水素の分圧比を高くす
るとデバイスの電気的特性が高くなっていく傾向がある
ことがわかる。

【００６５】本願発明に用いられるセミアモルファスま
たはセミクリスタル半導体について、そのメカニズムを
略記する。

【００６６】すなわちスパッタ法において単結晶のシリ
コン半導体をターゲットとし、水素とアルゴンとの混合
気体でスパッタをすると、アルゴンの重い原子のスパッ
タ（衝撃）によりターゲットからは原子状のシリコンも
離れ、被形成面を有する基板上に飛しょうするが、同時
に数十〜数十万個の原子が固まった塊がクラスタとして
ターゲットから離れ、被形成面に飛しょうする。

【００６７】この飛しょう中は、水素がこのクラスタの
外周辺の珪素の不対結合手と結合し、被形成面上に秩序
性の比較的高い領域として作られる。

【００６８】すなわち、被膜形成面上には秩序性の高
い、かつ周辺にSi-H結合を有するクラスタと純粋のアモ
ルファス珪素との混合物とする。これを450℃〜700℃の
非酸化性気体中での熱処理により、クラスタの外周辺の
Si-H結合は他のSi-H結合と反応し、Si-Si結合を作る。

【００６９】しかし、この結合はお互い引っぱりあうと
同時に、秩序性の高いクラスタはより高い秩序性の高い
状態、すなわち結晶化に相を移そうとする。しかし隣合
ったクラスタ間は、互いに結合したSi-Siがそれぞれの
クラスタ間を引っぱりあう。その結果は、結晶は格子歪
を持ちレーザラマンでの結晶ピークは単結晶の520cm^{- 1}
より低波数側にずれて測定される。

【００７０】また、このクラスタ間のSi-Si結合は互い
のクラスタをアンカリング（連結）するため、各クラス
タでのエネルギバンドはこのアンカリングの個所を経て
互いに電気的に連結しあえる。そのため結晶粒界がキャ
リアのバリアとして働く多結晶シリコンとは根本的に異
なり、キャリア移動度も10〜200cm²/V Secを得ることが
できる。

【００７１】つまり本発明の如く、かるる定義に基づく
セミアモルファスまたはセミクリスタルは見掛け上結晶
性を持ちながらも、電気的には結晶粒界が実質的にない
状態を予想できる。

【００７２】もちろん、アニール温度がシリコン半導体
の場合の450℃〜700℃という中温アニールではなく、10
00℃またはそれ以上の結晶成長をともなう結晶化をさせ
る時はこの結晶成長により、膜中の酸素等が粒界に折出
し、バリアを作ってしまう。これは、単結晶と同じ結晶
と粒界のある材料である。

【００７３】またこの半導体におけるクラスタ間のアン
カリングの程度を大きくすると、よりキャリア移動度は
大きくなる。このためにはこの膜中にある酸素量を前述
の実施例のように、２×10¹⁹cm^-3ではなく７×10¹⁹cm^-3
好ましくは１×10¹⁹cm^-3以下にすると、さらに600℃よ
りも低い温度で結晶化ができるに加えて、高いキャリア
移動度を得ることができる。

【００７４】図６は本発明の前記参考例１、２、３、４
のチャネル形成領域となるSi膜(13)を作製する際のスパ
ッタ時における水素の分圧比を０％、20％、50％とした
場合において、このa-Si膜を熱結晶化させた結晶性を持
つ珪素半導体層のラマンスペクトルを示したものであ
る。図６に表された表示記号と例番号およびスパッタ時
の水素分圧比との関係を表２に示す。

【００７５】

【表２】

【００７６】図６を見ると曲線(61)に比較して曲線(6
2)、すなわちチャネル形成領域となるSi半導体層を作製
する際のスパッタ時における水素の分圧比が０％の場合
と20％の場合を比較すると、熱結晶化させた場合スパッ
タ時における水素の分圧比が20％の場合のラマンスペク
トルは顕著にその半導体シリコンの結晶性が表れている
ことがわかる。

【００７７】またその平均の結晶粒径は半値幅より５〜
400Å代表的には50〜300Åである。そしてラマンスペク
トルのピークの位置は単結晶シリコンのピークの位置で
ある520ｃｍ^-1よりも低波数側にずれており、明らかに
格子歪を有していた。このことは本発明の特徴を顕著に
示している。すなわち水素を添加したスパッタ法による
Si膜の作製の効果は、そのSi膜を熱結晶化させて初めて
現れるものであるということである。

【００７８】このように、格子歪みを有していると微結
晶粒の各々がお互いに無理に縮んだ状態となっているの
で、お互いの結晶粒界での密接が強くなり、結晶粒界部
分でのキャリアに対するエネルギーバリアも存在せず、
かつ酸素等の不純物の偏析も発生しにくくなり、結果と
して、高いキャリアの移動度を実現することが可能とな
る。

【００７９】本発明でいう粒径とは、作製された半導体
膜をレーザラマン分光分析を行なった際に得られるラマ
ンスペクトルによって計算される数値を用いて示すもの
であり、実際の膜中に粒界が存在するかどうか不明であ
り、むしろ前述のように、粒界が存在しないと予想され
る。

【００８０】この半導体膜の結晶の粒径を可変する方法
としては、スパッタ成膜時に、加えるRFパワーを可変す
る方法が考えらる。

【００８１】その他の方法としてターゲット近傍に設置
されている磁界供給手段の磁界の強さを変化させてもよ
い。例えば、磁界供給手段が電磁石の場合、コイルに流
す電流を多くして磁界を強くすると、基板上に形成され
る半導体膜の粒径を大きくすることができる。又、その
逆も可能である。

【００８２】また本発明の効果を示すデータとして以下
に表３を示す。

【００８３】

【表３】

【００８４】表３において、水素分圧比というのは本実
施例におけるチャネル形成領域となるSi膜（図１(A) の
(13)）をマグネトロン型RFスパッタ法によって作製する
際における条件である。

【００８５】Ｓ値というのは、デバイスの特性を示すゲ
ート電圧(VG)とドレイン電流(ID)の関係を示すグラフに
おける曲線の立ち上がり部分の[d(ID)/d(VG)]^-1の値の
最小値であり、この値が小さい程(VG-ID)特性を示す曲
線の傾きの鋭さが大きく、デバイスの電気的特性が高い
ことを示す。VTはしきい値電圧を示す。μはキャリアの
移動度を示し単位は(cm²/V・s)である。on/off特性とい
うのは、前記(VG-ID)特性を示す曲線におけるVG=30ボル
トにおけるIDの値とIDの最小値との比の対数値である。

【００８６】この表３より、総合的にみてより高性能な
半導体装置を本発明の方法で得るには、上記水素分圧比
が80％以上の条件を採用するのが適当であることがわか
る。

【００８７】本実施例においては下地の酸化珪素膜と半
導体膜とを専用の反応室にて、連続的に形成したが特に
この場合に限定されることはなく、作製する半導体装置
の構造にもよるが半導体膜とゲート絶縁膜とゲート電極
等を専用の反応室で連続的に形成することも本発明の技
術思想の範囲内であることは明らかである。 〔実施例２〕本実施例においては、図３に示された構造
の絶縁ゲート型半導体装置を示す。絶縁基板上に酸化珪
素膜をコートすることは実施例１と同じであるが、本実
施例においては、チャネル領域を構成する半導体層の作
製の前にゲート絶縁膜の形成を終える作製方法を示して
いる。 絶縁膜(12)の上にスパッタ法により金属モリブ
デンを厚さ3000Åに形成し、所定のパターンニングをし
て、ゲート電極(20)を形成した。

【００８８】次に図２(B)のマルチチャンバー型スパッ
タ装置を用いて、ゲート酸化膜(SiO₂)(15)を100nmの厚
さにマグネトロン型RFスパッタ法により以下の条件で成
膜した。 酸化雰囲気 100％ 圧力 0.5pa 成膜温度 100℃ RF(13.56MHz)出力400W

【００８９】シリコンターゲットまたは合成石英のター
ゲットを使用した。この酸化膜の作成に際して不活性気
体に対して酸素の割合を多くもっとも好ましくは100%酸
素でスパッタを行なうとゲート絶縁膜の界面準位密度を
下げることができ、非常に特性のよいトランジスタを実
現できる。

【００９０】次に基板を半導体膜専用の反応室(4)に移
動させてこの酸化珪素膜の上にチャネル形成領域となる
a-Si膜(13)を100nmの厚さに成膜する。

【００９１】成膜条件は、不活性気体であるアルゴンと
水素雰囲気下において、 H₂/(H₂+Ar)＝80% （分圧比） 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットはSiターゲットを用いた。

【００９２】この後、半導体膜の成膜を終えた基板を反
応室より取り出し、基板を装置の外に出さず基板通過室
(2)にて450℃〜700℃の温度範囲特に600℃の温度で10時
間の時間をかけ水素または不活性気体中、本実施例にお
いては窒素100％雰囲気中においてa-Si膜(13)の熱結晶
化を行い、結晶性の高い珪素半導体層を作製した。この
時同時に新たに基板を予備室より酸化珪素膜専用の反応
室(3)に移動させて、前述の条件でゲート絶縁膜を作製
した。

【００９３】このような方法により形成された半導体膜
中に存在する酸素不純物の量はＳＩＭＳ分析により１×
10¹⁹ｃｍ^-3、炭素は４×10¹⁸ｃｍ^-3であり、水素の含有
量は５％以下であった。これによりゲート電極(20)の上
にチャネル領域(22)を構成させることができた。この熱
処理の間に後からゲート絶縁膜作製の為に酸化珪素用の
反応室に導入された基板を基板通過室をへて、半導体膜
用反応室(4)に移動させ、同じ条件で半導体膜の形成を
こなった。

【００９４】次に熱処理の終わった基板を通過室からＮ
型半導体膜形成用反応室(9)に移動した後、n⁺a-Si膜(1
4)を以下に示す条件でマグネトロン型RFスパッタ法によ
り50nmの厚さに成膜した。また同時に半導体膜の形成が
終了した基板を基板通過室にて熱処理し同時に新たな基
板をゲート絶縁膜用反応室に導入し以後は同様にして複
数の処理を同時に行なった。

【００９５】成膜条件は、水素分圧比10〜99％以上（本
実施例では80％)、アルゴン分圧比10〜99％(本実施例で
は19％)の雰囲気中において、 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa でありターゲットとしてリンをドープした単結晶シリコ
ンを使用した。

【００９６】次にこの半導体層(14)の上にソース、ドレ
イン用の電極のためのアルミニウム膜を形成し、パター
ニングを施し、ソース，ドレインの不純物領域(14)(1
4') およびソース、ドレインの電極(16),(16')を形成し
て、半導体装置を完成した。

【００９７】本実施例においては、チャネル形成領域の
半導体膜形成前にゲート絶縁膜が形成されているので、
熱結晶化の処理の際に、ゲート絶縁膜とチャネル領域の
界面付近が適度に熱アニールされ、界面準位密度をさげ
ることができるという特徴を持つ。 また、各々の膜の
形成時には背圧を１×１０^-6Ｐａ以下としかつ排気計を
ターボ分子ポンプとクライオポンプとを組み合わせてい
るので、オイルフリーな不純物の少ない状態で膜形成を
行える。本実施例における活性層(13)中の酸素不純物量
は１×10¹⁹ｃｍ^-3であり、その移動度μは40.8であっ
た。

【００９８】なお、本実施例等においては熱結晶化させ
る半導体層としてa-Si膜を用いたが、本発明は他の非単
結晶半導体を熱結晶化させる場合においても有効である
ことはいうまでもない。

【００９９】また上記スパッタ時における不活性気体と
してはArを用いたが、その他の気体としてHeなどのハロ
ゲン気体、またはSiH₄、Si₂H₆などの反応性気体をプラ
ズマ化させたものを用いても良い。また、本実施例のマ
グネトロン型RFスパッタ法によるa-Si膜の成膜におい
て、水素濃度は5〜100％、成膜温度は50〜500℃の範
囲、RF出力は500Hz〜100GHzの範囲において、1W〜10MW
の範囲で任意に選ぶことができ、またパルスエネルギー
発信源と組み合わせてもよい。

【０１００】さらに強力な光照射（波長1000nm以下) エ
ネルギーや、電子サイクロトロン共鳴(ECR)条件を使用
することによって、より水素を高プラズマ化させてスパ
ッタリングを行ってもよい。

【０１０１】これは、水素という軽い原子をよりプラズ
マ化させスパッタリングに必要な正イオンを効率よく生
成させてスパッタによって成膜される膜中のマイクロ構
造、本実施例の場合においてはa-Si膜中のマイクロ構造
の発生を防止するためである。また前記他の反応性気体
を上記の手段に応用してもよい。

【０１０２】本実施例は非晶質性の半導体膜を単にa-Si
膜として記載した。これは通常はシリコン半導体を示し
ているが、その他にゲルマニウムまたはシリコンとゲル
マニウムの混合Si_xGe_1-X(0<X<1) であってもよい。

【０１０３】また、本発明の構成はスタガード型、コプ
レナー型、逆スタガード型、逆コプレナー型の絶縁ゲー
ト型電界効果トランジスタに適用できることはいうまで
もない。

【０１０４】

【発明の効果】本発明の構成をとることによって、工業
的に有用なスパッタ法により得られた非単結晶半導体を
熱結晶化させることによって結晶性を持つ半導体を得る
工程において問題となる熱結晶化困難の問題を解決する
ことができ、しかもこの結晶性を持つ半導体層を用いて
高性能な薄膜トランジスタを作製することができた。

【０１０５】また、本発明法によると、絶縁ゲート型半
導体装置に最小限度必要な部分をすべてスパッタ法で作
製することができる。このため図１(D)に示されるよう
な絶縁ゲート型半導体装置において、活性層の下側(18)
すなわち下地絶縁膜との接触部分が一部酸化され、半絶
縁性を持つ状態となり、この部分での電気的な特性が若
干悪くなる。これによりこの部分に、バックチャネルが
発生することができず、逆方向リーク電流を少なくする
ことができるという特徴を持つ。このことは、この半導
体装置をCMOSとして利用するときに非常に有効でありオ
フ電流の減少におおきな効果を示す。

【０１０６】また、半導体膜中に存在する酸素不純物の
濃度を少なくでき、結晶粒界付近でのキャリアに対する
障壁（バリア）が形成されにくく、非常に高い移動度を
持つ絶縁ゲート型半導体装置を実現することができた。

【０１０７】さらに同一装置内で複数の異なる処理を行
える為外部の影響を受けることなく連続的な処理を行う
ことができる。加えて、複数の処理を同時に行なえるの
で生産性を高めることができる。また、絶縁ゲート型半
導体装置の特性を左右する半導体膜とゲート絶縁膜の形
成を連続的に行なえるので、特性が外部要因に影響され
ず、一定した電気特性を提供できる。

【図面の簡単な説明】

【図１】 本実施例１の作製工程を示す図。

【図２】 本発明用のマルチチャンバースパッタ装置の
概略図。

【図３】 本発明の他の実施例を示す図。

【図４】 水素の分圧比とキャリアの移動度との関係を
示す図。

【図５】 水素の分圧比としきい値との関係を示す図。

【図６】 本発明の結晶性を持つ半導体膜のラマンスペ
クトル。

【符号の説明】

(1) ・・・予備室 (2) ・・・基板通過室 (3)(4)・・スパッタ室 (5)(6)(7)(8)・・・ゲート弁

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−103825（ＪＰ，Ａ) 特開 昭57−104260（ＪＰ，Ａ) 特開 昭53−27483（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/203 H01L 21/336

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 基板上方に第１の酸化珪素膜をスパッタ
   法で形成し、 前記第１の酸化珪素膜を大気に曝すことなく、スパッタ
   法により非単結晶半導体膜を前記第１の酸化珪素膜上に
   形成し、 前記非単結晶半導体膜を大気に曝すことなく、スパッタ
   法により第２の酸化珪素膜を前記非単結晶珪素膜上に 形
   成し、前記第２の酸化珪素膜を大気に曝すことなく、 前記非単
   結晶半導体膜を結晶化する薄膜トランジスタの作製方法
   であって、結晶化された半導体膜はチャネル形成領域を有し、 前記チャネル形成領域は前記第２の酸化珪素膜に覆われ
   ていることを特徴とする 薄膜トランジスタの作製方法。
2. 【請求項２】 基板上方に第１の酸化珪素膜をスパッタ
   法で形成し、 前記第１の酸化珪素膜を大気に曝すことなく、スパッタ
   法により非単結晶半導体膜を前記第１の酸化珪素膜上に
   形成し、 前記非単結晶半導体膜を大気に曝すことなく、スパッタ
   法により第２の酸化珪素膜を前記非単結晶珪素膜上に 形
   成し、 前記第２の酸化珪素膜を大気に曝すことなく、前記非単
   結晶半導体膜を結晶化する薄膜トランジスタの作製方法
   であって、結晶化された半導体膜はチャネル形成領域を有し、 前記チャネル形成領域は前記第２の酸化珪素膜に覆われ
   ており、 前記第１の酸化珪素膜、非単結晶珪素膜及び第２の酸化
   珪素膜の形成と前記非単結晶珪素膜の結晶化とは、同一
   の装置内で行うことを特徴とする薄膜トランジスタの作
   製方法。
3. 【請求項３】 前記結晶化は、加熱によって行われるこ
   とを特徴とする請求項１又は２に記載の薄膜トランジス
   タの作製方法。