JPH0799321A - 薄膜半導体素子の製造方法および製造装置 - Google Patents

薄膜半導体素子の製造方法および製造装置

Info

Publication number
JPH0799321A
JPH0799321A JP5273051A JP27305193A JPH0799321A JP H0799321 A JPH0799321 A JP H0799321A JP 5273051 A JP5273051 A JP 5273051A JP 27305193 A JP27305193 A JP 27305193A JP H0799321 A JPH0799321 A JP H0799321A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
melt
recrystallized
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5273051A
Other languages
English (en)
Inventor
Masateru Hara
昌輝 原
Naoki Sano
直樹 佐野
Toshiyuki Samejima
俊之 鮫島
Atsushi Kono
淳 香野
Mitsunobu Sekiya
光信 関谷
Yasuhiro Kanetani
康弘 金谷
Michihisa Yano
三千久 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5273051A priority Critical patent/JPH0799321A/ja
Priority to US08/250,679 priority patent/US5648276A/en
Publication of JPH0799321A publication Critical patent/JPH0799321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 清浄で高品質な半導体／絶縁膜界面を形成
し、あるいは電気伝導度の大きな変化を生じることなく
半導体薄膜を水素化することにより、高性能かつ高信頼
性の薄膜半導体素子を良好な均一性で製造する。 【構成】 ウェハー上に形成されたａ−Ｓｉ：Ｈ薄膜を
レーザアニール室Ｃ3内でレーザ光の照射により溶融再
結晶化して多結晶Ｓｉ薄膜を形成した後、大気にさらす
ことなくウェハーをＣＶＤ室Ｃ1 内に搬送し、このＣＶ
Ｄ室Ｃ1 内で多結晶Ｓｉ薄膜の清浄な表面上にゲート絶
縁膜を形成する。また、ａ−Ｓｉ：Ｈ薄膜をレーザアニ
ール室Ｃ3 内で溶融再結晶化して多結晶Ｓｉ薄膜を形成
した後、大気にさらすことなくウェハーを水素化室内に
搬送し、この水素化室内で多結晶Ｓｉ薄膜をプラズマ水
素化する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、薄膜半導体素子の製
造方法および製造装置に関し、例えば薄膜トランジスタ
（ＴＦＴ）の製造に適用して好適なものである。
【０００２】
【従来の技術】近年、アクティブ・マトリクス型の液晶
ディスプレイにおける画素スイッチング素子などとし
て、多結晶シリコン（Ｓｉ）薄膜を用いたＴＦＴ（以下
「多結晶ＳｉＴＦＴ」という）が注目されている。この
多結晶ＳｉＴＦＴは、殆ど全ての場合、基板から見て活
性層の上側にゲート電極がある、いわゆるトップゲート
構造を有する。
【０００３】このトップゲート構造を有する多結晶Ｓｉ
ＴＦＴの製造においては、基板上にプラズマＣＶＤ法に
より形成された水素化アモルファスＳｉ薄膜（以下「ａ
−Ｓｉ：Ｈ薄膜」という）を真空中で熱や光エネルギー
を用いて結晶化することにより多結晶Ｓｉ薄膜に変えた
後、この多結晶Ｓｉ薄膜上にゲート絶縁膜を形成するの
が一般的である。従来、このゲート絶縁膜の形成は、ａ
−Ｓｉ：Ｈ薄膜を多結晶Ｓｉ薄膜に変えた後に一度真空
を破ってから行っている（例えば、Extended Abstracts
on SSDM, 967(1990) および応用電子物性分科会研究報
告JSAP CatalogNo:AP902204 No.432, 19(1990))。
【０００４】一方、結晶性薄膜の欠陥を低減させる方法
としてプラズマ水素化が知られており、広く応用されて
いる（IEEE, EDL vol.10(1989)123)。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ように多結晶Ｓｉ薄膜形成後に一度真空を破ってしまう
と、この多結晶Ｓｉ薄膜の清浄な表面に水や炭化水素物
の分子が吸着して汚染されたり、ガス種との反応により
表面が変質（酸化など）してしまう。このように表面が
汚染されたり変質したりした多結晶Ｓｉ薄膜上にゲート
絶縁膜を形成すると、トランジスタの性能（オン電流、
しきい値電圧、サブスレッショルド・スウィング・ファ
クターなど）や信頼性（絶縁耐圧など）および均一性
（ウェハー内特性）に悪影響が生じるという問題があっ
た。
【０００６】一方、結晶性薄膜の欠陥を低減させるため
に上述の従来のプラズマ水素化を行うときには、特にこ
の結晶性薄膜が多結晶Ｓｉ薄膜の場合、その表面にＳｉ
Ｏ2膜が形成されていると、プラズマ水素化の処理によ
って、この多結晶Ｓｉ薄膜の電気伝導度が大きく変化し
てしまうことが報告されている（Mat. Res. Symp. Pro
c. E5,4(1992)) 。すなわち、上述の従来のプラズマ水
素化法においては、レーザ結晶化法を用いて基板上に多
結晶Ｓｉ薄膜を形成し、次にプラズマ水素化を行うとき
に基板を一旦大気中に取り出すので、このときに多結晶
Ｓｉ薄膜の表面が大気にさらされて自然酸化膜が形成さ
れる。そして、この状態で多結晶Ｓｉ薄膜のプラズマ水
素化を行うと、図２２に示すように、この多結晶Ｓｉ薄
膜の電気伝導度が数桁も変化する。このような電気伝導
度の大きな変化は、薄膜半導体素子の特性のばらつきの
原因となり、問題である。
【０００７】従って、この発明の目的は、清浄で高品質
な半導体／絶縁膜界面を形成することができることによ
り、高性能かつ高信頼性の薄膜半導体素子を良好な均一
性で製造することができる薄膜半導体素子の製造方法お
よび製造装置を提供することにある。
【０００８】この発明の他の目的は、電気伝導度の大き
な変化を生じることなく半導体薄膜を水素化することが
できることにより、高性能かつ高信頼性の薄膜半導体素
子を良好な均一性で製造することができる薄膜半導体素
子の製造方法および製造装置を提供することにある。こ
の発明の上記目的および他の目的は、本明細書の以下の
記述より明らかとなるであろう。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明による薄膜半導体素子の製造
方法は、基板上に形成された半導体薄膜の少なくとも表
面層を減圧下または不活性ガス雰囲気中で溶融再結晶化
し、溶融再結晶化された半導体薄膜が形成された基板
（１）を減圧下または不活性ガス雰囲気中に保持したま
ま、溶融再結晶化された半導体薄膜上に絶縁膜を形成す
る工程に移るようにしている。
【００１０】この発明の第２の発明による薄膜半導体素
子の製造方法は、基板上に形成された半導体薄膜の少な
くとも表面層を減圧下または不活性ガス雰囲気中で溶融
再結晶化し、溶融再結晶化された半導体薄膜が形成され
た基板を減圧下または不活性ガス雰囲気中に保持したま
ま、溶融再結晶化された半導体薄膜を水素化する工程に
移るようにしている。
【００１１】この発明の第３の発明による薄膜半導体素
子の製造方法は、基板上に形成された半導体薄膜の少な
くとも表面層を減圧下または不活性ガス雰囲気中で溶融
再結晶化し、溶融再結晶化された半導体薄膜が形成され
た基板を減圧下または不活性ガス雰囲気中に保持したま
ま、溶融再結晶化された半導体薄膜を水素化する工程に
移り、溶融再結晶化された半導体薄膜を水素化した後、
溶融再結晶化および水素化された半導体薄膜が形成され
た基板を減圧下または不活性ガス雰囲気中に保持したま
ま、溶融再結晶化および水素化された半導体薄膜上に絶
縁膜を形成する工程に移るようにしている。
【００１２】この発明の第１の発明、第２の発明および
第３の発明による薄膜半導体素子の製造方法において、
半導体薄膜の溶融再結晶化は、半導体薄膜にエネルギー
を照射することにより行うことができる。具体的には、
このエネルギー照射は、レーザ光やランプ（赤外線ラン
プや紫外線ランプなど）による光などを用いて行うこと
ができる。この発明の第１の発明、第２の発明および第
３の発明による薄膜半導体素子の製造方法の好適な一実
施形態においては、半導体薄膜にレーザ光を照射するこ
とにより溶融再結晶化を行う。
【００１３】この発明の第１の発明および第３の発明に
よる薄膜半導体素子の製造方法において、絶縁膜の形成
は、例えばＣＶＤ法により行うことができる。この発明
の第１の発明および第３の発明による薄膜半導体素子の
製造方法の好適な一実施形態においては、プラズマＣＶ
Ｄ法により絶縁膜を形成する。
【００１４】この発明の第２の発明および第３の発明に
よる薄膜半導体素子の製造方法においては、典型的に
は、溶融再結晶化された半導体薄膜が形成された基板を
励起された水素ガス雰囲気中に保持することにより、溶
融再結晶化された半導体薄膜を水素化する。
【００１５】この発明の第２の発明および第３の発明に
よる薄膜半導体素子の製造方法においては、好適には、
溶融再結晶化された半導体薄膜が形成された基板を１０
ｍＴｏｒｒ以下の圧力の水素ガス雰囲気中に保持し、水
素ガスを電子サイクロトロン共鳴を用いて励起し、励起
された水素ガスを用いて溶融再結晶化された半導体薄膜
を水素化する。
【００１６】この発明の第４の発明による薄膜半導体素
子の製造装置は、基板上に形成された半導体薄膜の少な
くとも表面層を減圧下または不活性ガス雰囲気中で溶融
再結晶化するための第１の処理室と、溶融再結晶化され
た半導体薄膜上に絶縁膜を形成するための第２の処理室
とを有し、溶融再結晶化された半導体薄膜が形成された
基板を減圧下または不活性ガス雰囲気中に保持したまま
第１の処理室から第２の処理室に移すように構成されて
いる。
【００１７】この発明の第５の発明による薄膜半導体素
子製造装置は、基板上に形成された半導体薄膜の少なく
とも表面層を減圧下または不活性ガス雰囲気中で溶融再
結晶化するための第１の処理室と、溶融再結晶化された
半導体薄膜を水素化するための第３の処理室とを有し、
溶融再結晶化された半導体薄膜が形成された基板を減圧
下または不活性ガス雰囲気中に保持したまま第１の処理
室から第３の処理室に移すように構成されている。
【００１８】この発明の第６の発明による薄膜半導体素
子製造装置は、基板上に形成された半導体薄膜の少なく
とも表面層を減圧下または不活性ガス雰囲気中で溶融再
結晶化するための第１の処理室と、溶融再結晶化された
半導体薄膜を水素化するための第３の処理室と、溶融再
結晶化および水素化された半導体薄膜上に絶縁膜を形成
するための第２の処理室とを有し、溶融再結晶化された
半導体薄膜が形成された基板を減圧下または不活性ガス
雰囲気中に保持したまま第１の処理室から第３の処理室
に移すとともに、溶融再結晶化および水素化された半導
体薄膜が形成された基板を減圧下または不活性ガス雰囲
気中に保持したまま第３の処理室から第２の処理室に移
すように構成されている。
【００１９】この発明の第４の発明、第５の発明および
第６の発明による薄膜半導体素子の製造装置において、
半導体薄膜の溶融再結晶化は、この発明の第１の発明、
第２の発明および第３の発明による薄膜半導体素子の製
造方法と同様に、半導体薄膜にレーザ光やランプ（赤外
線ランプや紫外線ランプなど）による光などを照射する
ことにより行うことができる。
【００２０】この発明の第４の発明および第６の発明に
よる薄膜半導体素子の製造装置において、絶縁膜の形成
は、プラズマＣＶＤ法などのＣＶＤ法により行うことが
できる。
【００２１】この発明の第４の発明、第５の発明および
第６の発明による薄膜半導体素子の製造装置において、
第１の処理室は、典型的には、光照射用の窓を有する真
空室である。
【００２２】この発明の第４の発明および第６の発明に
よる薄膜半導体素子の製造装置において、第３の処理室
は、典型的には、水素ガスの導入口と水素ガスを励起す
るための電極機構とを有する真空室である。好適には、
この電極機構は平行平板電極を有し、この平行平板電極
のうちの半導体薄膜に対向する側の電極はメッシュ電極
である。
【００２３】
【作用】この発明の第１の発明による薄膜半導体素子の
製造方法によれば、半導体薄膜を溶融再結晶化して多結
晶半導体薄膜に変えた後、大気にさらすことなく、この
多結晶半導体薄膜の清浄な表面上に絶縁膜を形成するこ
とができるので、清浄で高品質な半導体／絶縁膜界面を
形成することができ、これによって高性能かつ高信頼性
の薄膜半導体素子を良好な均一性で製造することができ
る。
【００２４】この発明の第２の発明による薄膜半導体素
子の製造方法によれば、半導体薄膜を溶融再結晶化して
多結晶半導体薄膜に変えた後、大気にさらすことなく、
この多結晶半導体薄膜の表面を清浄に保ったままこの多
結晶半導体薄膜を水素化することができるので、上述の
従来のプラズマ水素化法を用いた場合に生じる電気伝導
度の異常な変化を防止することができ、これによって高
性能かつ高信頼性の薄膜半導体素子を良好な均一性で製
造することができる。
【００２５】この発明の第３の発明による薄膜半導体素
子の製造方法によれば、半導体薄膜を溶融再結晶化して
多結晶半導体薄膜に変えた後、大気にさらすことなく、
この多結晶半導体薄膜の清浄な表面上への絶縁膜の形成
およびこの多結晶半導体薄膜の水素化を行うことができ
るので、清浄で高品質な半導体／絶縁膜界面を形成する
ことができるとともに、上述の従来のプラズマ水素化法
を用いた場合に生じる電気伝導度の異常な変化を防止す
ることができ、これによって高性能かつ高信頼性の薄膜
半導体素子を良好な均一性で製造することができる。
【００２６】この発明の第４の発明による薄膜半導体素
子の製造装置によれば、この発明の第１の発明による薄
膜半導体素子の製造方法と同様に、清浄で高品質な半導
体／絶縁膜界面を形成することができることにより、高
性能かつ高信頼性の薄膜半導体素子を良好な均一性で製
造することができる。
【００２７】この発明の第５の発明による薄膜半導体素
子の製造装置によれば、この発明の第２の発明による薄
膜半導体素子の製造方法と同様に、表面を清浄に保った
まま多結晶半導体薄膜を水素化することができることに
より上述の従来のプラズマ水素化法を用いた場合に生じ
る電気伝導度の異常な変化を防止することができるの
で、高性能かつ高信頼性の薄膜半導体素子を良好な均一
性で製造することができる。
【００２８】この発明の第６の発明による薄膜半導体素
子の製造装置によれば、この発明の第３の発明による薄
膜半導体素子の製造方法と同様に、清浄で高品質な半導
体／絶縁膜界面を形成することができ、かつ表面を清浄
に保ったまま多結晶半導体薄膜を水素化することができ
ることにより上述の従来のプラズマ水素化法を用いた場
合に生じる電気伝導度の異常な変化を防止することがで
きるので、高性能かつ高信頼性の薄膜半導体素子を良好
な均一性で製造することができる。
【００２９】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
【００３０】まず、この発明の実施例において多結晶Ｓ
ｉＴＦＴの製造に使用するマルチチャンバー型の薄膜半
導体素子製造装置について説明する。
【００３１】図１に示すように、この薄膜半導体素子製
造装置は、絶縁膜形成用のＣＶＤ室Ｃ1 、ａ−Ｓｉ：Ｈ
薄膜形成用のＣＶＤ室Ｃ2 、レーザアニール室Ｃ3 およ
びこれらの間の試料の搬送を行うロボット室Ｃ4 を有す
る。ロボット室Ｃ4 においては、ロボットアームＡによ
り試料の搬送が行われる。
【００３２】この場合、ＣＶＤ室Ｃ1 、Ｃ2 は、ドライ
ポンプＰ1 、ターボ分子ポンプ（ＴＭＰ）Ｐ2 およびク
ライオトラップＴ1 を有する真空排気系により真空排気
することができるようになっている。Ｖ1 〜Ｖ6 はバル
ブを示す。また、レーザアニール室Ｃ3 は、ドライポン
プＰ3 、ＴＭＰＰ4 およびクライオトラップＴ2 を有す
る真空排気系により真空排気することができるようにな
っている。Ｖ7 〜Ｖ12はバルブを示す。さらに、ロボッ
ト室Ｃ4 は、ドライポンプＰ5 、ＴＭＰＰ6 およびクラ
イオトラップＴ3 を有する真空排気系により真空排気す
ることができるようになっている。Ｖ13〜Ｖ16はバルブ
を示す。
【００３３】ＣＶＤ室Ｃ1 、Ｃ2 においては、本出願人
により先に提案されたリモートプラズマＣＶＤ法（特開
平５−２１３９３号公報）と呼ばれるプラズマＣＶＤ法
を用いてそれぞれ絶縁膜およびａ−Ｓｉ：Ｈ薄膜の形成
が行われる。これらのＣＶＤ室Ｃ1 、Ｃ2 の構成の一例
を図２に示す。図２において、ＳＷはステンレス鋼製の
外壁、ＱＷは石英製の外壁、ＵＥは上部電極、ＬＥは下
部電極、ＭＥはメッシュ電極、ＱＲは多数の穴（図示せ
ず）が形成された石英リングを示す。ここで、下部電極
ＬＥは接地され、上部電極ＵＥに高周波電力が印加され
るようになっている。メッシュ電極ＭＥには可変の電圧
が印加される。そして、このＣＶＤ室内でリモートプラ
ズマＣＶＤを行うには、下部電極ＬＥ上に試料、例えば
ガラスウェハー１を載せ、このＣＶＤ室内にＳｉ原料と
してのＳｉＨ4 ガスなどを外部から導入するとともに、
形成すべき膜の種類に応じたガス（Ａｒ、Ｈｅ、Ｎ
2 Ｏ、Ｏ2 、ＮＨ3 など）を外部から石英リングＱＲ内
に導入してその穴からＣＶＤ室内に導入し、上部電極Ｕ
Ｅに高周波電力を印加することによりメッシュ電極ＭＥ
の上側の空間にプラズマＰＬを形成し、ガラスウェハー
１上に所望の膜を形成する。
【００３４】レーザアニール室Ｃ3 の構成の一例を図３
に示す。図３において、ＳＷはステンレス鋼製の外壁、
ＵＥは上部電極、ＬＥは下部電極、ＱＲは多数の穴が形
成された石英リングを示す。上部電極ＵＥは、直線導入
機ＬＦにより直線移動することができるようになってい
る。また、図３において、ＯＲはＯリング、Ｗは石英窓
を示す。そして、このレーザアニール室Ｃ3 内でレーザ
アニールを行うには、下部電極ＬＥ上に試料、例えばガ
ラスウェハー１を載せ、雰囲気として用いるガス（Ａ
ｒ、Ｈ2 、Ｏ2 、Ｈｅなど）を外部から石英リングＱＲ
内に導入してその穴からレーザアニール室Ｃ3 内に導入
し、そのガス雰囲気中で、外部に設けられた例えばエキ
シマーレーザによるレーザ光Ｌを石英窓Ｗを通してガラ
スウェハー１に照射する。この照射時には、直線導入機
ＬＦにより上部電極ＵＥを下部電極ＬＥからずれた位置
に移動し、この上部電極ＵＥがレーザ光Ｌの照射の妨げ
とならないようにする。
【００３５】次に、上述のように構成された薄膜半導体
素子製造装置を用いて多結晶ＳｉＴＦＴを製造する方法
について説明する。
【００３６】図４はこの発明の第１実施例によるｎチャ
ネル多結晶ＳｉＴＦＴの製造方法を示す。この第１実施
例によるｎチャネル多結晶ＳｉＴＦＴの製造方法におい
ては、まず、図４Ａに示すように、例えば超音波有機洗
浄を行った清浄なガラスウェハー１を用意する。
【００３７】次に、図４Ｂに示すように、ガラスウェハ
ー１上に通常のプラズマＣＶＤ法によりＰドープのａ−
Ｓｉ：Ｈ薄膜（以下「ａ−Ｓｉ：Ｈ、Ｐ薄膜」という）
２を形成した後、このａ−Ｓｉ：Ｈ、Ｐ薄膜２をフォト
リソグラフィーおよびエッチングにより、チャネル部に
対応する部分が除去されるようにパターニングする。こ
のエッチングは例えばドライエッチングにより行われ
る。この状態における平面図を図５に示す。なお、この
ａ−Ｓｉ：Ｈ、Ｐ薄膜２の膜厚は例えば２０ｎｍであ
る。
【００３８】次に、図４Ｃに示すように、通常のプラズ
マＣＶＤ法によりａ−Ｓｉ：Ｈ薄膜３を形成する。この
ａ−Ｓｉ：Ｈ薄膜３の膜厚は例えば２０ｎｍである。
【００３９】次に、図４Ｄに示すように、例えばドライ
エッチングによりａ−Ｓｉ：Ｈ、Ｐ薄膜２およびａ−Ｓ
ｉ：Ｈ薄膜３をパターニングして島状化する。この状態
における平面図を図６に示す。
【００４０】次に、図４Ｄに示すガラスウェハー１を図
１に示す薄膜半導体素子製造装置のレーザアニール室Ｃ
3 内に入れ、このレーザアニール室Ｃ3 内で、図４Ｅに
示すように、例えばエキシマーレーザによるレーザ光Ｌ
をａ−Ｓｉ：Ｈ、Ｐ薄膜２およびａ−Ｓｉ：Ｈ薄膜３に
照射して溶融再結晶化により多結晶Ｓｉ薄膜４に変化さ
せる。この際、この多結晶Ｓｉ薄膜４のうちのチャネル
部となる部分以外の部分には、ａ−Ｓｉ：Ｈ、Ｐ薄膜２
中のＰがドーピングされることにより、例えばｎ+ 型の
ソース領域５およびドレイン領域６が形成される。な
お、レーザ光Ｌとしては、より具体的には、例えばＸｅ
Ｃｌエキシマーレーザによるレーザ光（波長３０８ｎ
ｍ）やＫｒＦエキシマーレーザによるレーザ光（波長２
４８ｎｍ）などを用いることができる。
【００４１】次に、図４Ｅに示すガラスウェハー１を、
図１に示す薄膜半導体素子製造装置のロボット室Ｃ4 の
ロボットアームＡを用いて、大気にさらすことなく、絶
縁膜形成用のＣＶＤ室Ｃ1 内に搬送する。そして、この
ＣＶＤ室Ｃ1 内で、図４Ｆに示すように、例えばＳｉＯ
2 膜から成るゲート絶縁膜７をリモートプラズマＣＶＤ
法により形成する。このゲート絶縁膜７の膜厚は例えば
２００ｎｍである。
【００４２】次に、図４Ｆに示すガラスウェハー１を図
１に示す薄膜半導体素子製造装置のＣＶＤ室Ｃ1 から外
部に取り出した後、図４Ｇに示すように、ゲート絶縁膜
７の所定部分を例えばウェットエッチングにより除去し
てコンタクトホール７ａ、７ｂを形成する。この状態に
おける平面図を図７に示す。
【００４３】次に、図４Ｇに示すガラスウェハー１の全
面に例えばＡｌ膜を真空蒸着などにより形成した後、こ
のＡｌ膜を例えばウェットエッチングによりパターニン
グして、図４Ｈに示すように、ゲート電極８、ソース電
極９およびドレイン電極１０を形成する。この状態にお
ける平面図を図８に示す。なお、このＡｌ膜の膜厚は例
えば１００ｎｍである。以上により、目的とするｎチャ
ネル多結晶ＳｉＴＦＴが完成する。
【００４４】以上のように、この第１実施例によれば、
図１に示す薄膜半導体素子製造装置のレーザアニール室
Ｃ3 内でレーザ光Ｌの照射による溶融再結晶化により多
結晶Ｓｉ薄膜４を形成した後に、大気にさらすことなく
ガラスウェハー１をＣＶＤ室Ｃ1 内に移動し、このＣＶ
Ｄ室Ｃ1 内で多結晶Ｓｉ薄膜４の清浄な表面上にゲート
絶縁膜７を形成するようにしているので、多結晶Ｓｉ薄
膜４とゲート絶縁膜７との界面を清浄で高品質なものと
することができる。これによって、性能（オン電流、し
きい値電圧、サブスレッショルド・スウィング・ファク
ターなど）や信頼性（絶縁耐圧など）および均一性（ウ
ェハー内特性）に優れたｎチャネル多結晶ＳｉＴＦＴを
実現することができる。
【００４５】次に、この発明の第２実施例によるｎチャ
ネル多結晶ＳｉＴＦＴの製造方法について説明する。図
９はこの発明の第２実施例によるｎチャネル多結晶Ｓｉ
ＴＦＴの製造方法を示す。
【００４６】この第２実施例によるｎチャネル多結晶Ｓ
ｉＴＦＴの製造方法においては、まず、図９Ａに示すよ
うに、超音波有機洗浄を行った清浄なガラスウェハー１
を用意する。
【００４７】次に、図９Ｂに示すように、ガラスウェハ
ー１上に通常のプラズマＣＶＤ法によりａ−Ｓｉ：Ｈ、
Ｐ薄膜２を形成した後、このａ−Ｓｉ：Ｈ、Ｐ薄膜２を
フォトリソグラフィーおよび例えばドライエッチングの
ようなエッチングにより、チャネル部に対応する部分が
除去されるようにパターニングする。この状態における
平面図は図５に示すと同様である。
【００４８】次に、図９Ｂに示すガラスウェハー１を図
１に示す薄膜半導体素子製造装置のＣＶＤ室Ｃ2 内に入
れ、このＣＶＤ室Ｃ2 内で、図９Ｃに示すように、ａ−
Ｓｉ：Ｈ薄膜３をリモートプラズマＣＶＤ法により形成
する。
【００４９】次に、図９Ｃに示すガラスウェハー１を、
図１に示す薄膜半導体素子製造装置のロボット室Ｃ4 の
ロボットアームＡを用いて、大気にさらすことなく、レ
ーザアニール室Ｃ3 内に搬送する。そして、このレーザ
アニール室Ｃ3 内で、図９Ｄに示すように、例えばエキ
シマーレーザによるレーザ光Ｌをａ−Ｓｉ：Ｈ、Ｐ薄膜
２およびａ−Ｓｉ：Ｈ薄膜３に照射して溶融再結晶化に
より多結晶Ｓｉ薄膜４に変化させる。この際、この多結
晶Ｓｉ薄膜４のうちのチャネル部となる部分以外の部分
は、ａ−Ｓｉ：Ｈ、Ｐ薄膜２中のＰがドーピングされる
ことにより、例えばｎ+ 型となる。
【００５０】次に、図９Ｄに示すガラスウェハー１を、
図１に示す薄膜半導体素子製造装置のロボット室Ｃ4 の
ロボットアームＡを用いて、大気にさらすことなく、絶
縁膜形成用のＣＶＤ室Ｃ1 内に搬送する。そして、この
ＣＶＤ室Ｃ1 内で、図９Ｅに示すように、例えばＳｉＯ
2 膜から成るゲート絶縁膜７をリモートプラズマＣＶＤ
法により形成する。
【００５１】次に、図９Ｅに示すガラスウェハー１を図
１に示す薄膜半導体素子製造装置のＣＶＤ室Ｃ1 内から
外部に取り出した後、図９Ｆに示すように、例えばドラ
イエッチングにより多結晶Ｓｉ薄膜４およびゲート絶縁
膜７をパターニングして島状化する。この状態における
多結晶Ｓｉ薄膜４のうちのｎ+ 型の部分がそれぞれソー
ス領域５およびドレイン領域６を構成する。この状態に
おける平面図は図６に示すと同様である。
【００５２】次に、図９Ｇに示すように、ゲート絶縁膜
７の所定部分を例えばウェットエッチングにより除去し
てコンタクトホール７ａ、７ｂを形成する。この状態に
おける平面図は図７に示すと同様である。
【００５３】次に、図９Ｇに示すガラスウェハー１の全
面に例えばＡｌ膜を真空蒸着などにより形成した後、こ
のＡｌ膜を例えばウェットエッチングによりパターニン
グして、図９Ｈに示すように、ゲート電極８、ソース電
極９およびドレイン電極１０を形成する。この状態にお
ける平面図を図１０に示す。
【００５４】次に、図９Ｈに示すガラスウェハー１を図
１に示す薄膜半導体素子製造装置のＣＶＤ室Ｃ1 内に入
れ、このＣＶＤ室Ｃ1 内で、図９Ｉに示すように、例え
ばＳｉＯ2 膜から成る層間絶縁膜１１をリモートプラズ
マＣＶＤ法により形成する。この層間絶縁膜１１によっ
て、パターニングにより露出した多結晶Ｓｉ薄膜４の側
壁を覆うことができ、その露出を防止することができ
る。
【００５５】次に、図９Ｊに示すように、層間絶縁膜１
１の所定部分を例えばウェットエッチングにより除去し
てコンタクトホール１１ａ、１１ｂ、１１ｃを形成す
る。この状態における平面図を図１１に示す。
【００５６】次に、図９Ｊに示すガラスウェハー１の全
面に例えばＡｌ膜を真空蒸着などにより形成した後、こ
のＡｌ膜を例えばウェットエッチングによりパターニン
グする。これによって、図９Ｋに示すように、目的とす
る厚さおよび形状のゲート電極８、ソース電極９および
ドレイン電極１０が形成される。この状態における平面
図は図８に示すと同様である。以上により、目的とする
ｎチャネル多結晶ＳｉＴＦＴが完成する。
【００５７】以上のように、この第２実施例によれば、
ａ−Ｓｉ：Ｈ薄膜３の形成、溶融再結晶化による多結晶
Ｓｉ薄膜４の形成およびゲート絶縁膜７の形成を、それ
ぞれ図１に示す薄膜半導体素子製造装置のＣＶＤ室
Ｃ2 、レーザアニール室Ｃ3 およびＣＶＤ室Ｃ1 内で、
ガラスウェハー１を途中で大気にさらすことなく行って
いるので、多結晶Ｓｉ薄膜４とゲート絶縁膜７との界面
を清浄で高品質なものとすることができるとともに、ａ
−Ｓｉ：Ｈ薄膜３の表面の汚染や変質を防止してこのａ
−Ｓｉ：Ｈ薄膜３およびａ−Ｓｉ：Ｈ、Ｐ薄膜２の溶融
再結晶化により形成される多結晶Ｓｉ薄膜４も良質なも
のとすることができる。これによって、第１実施例と同
様に、性能（オン電流、しきい値電圧、サブスレッショ
ルド・スウィング・ファクターなど）や信頼性（絶縁耐
圧など）および均一性（ウェハー内特性）に優れたｎチ
ャネル多結晶ＳｉＴＦＴを実現することができる。
【００５８】ところで、半導体薄膜を多結晶半導体薄膜
にする方法としては、半導体薄膜を溶融再結晶化させる
方法と、半導体薄膜を固相成長させる方法とがある。後
者の半導体薄膜を固相成長させる方法では、大粒径の多
結晶半導体薄膜を形成することができるが、固相成長に
より得られる多結晶半導体薄膜よりも溶融再結晶化によ
り得られる多結晶半導体薄膜の方が膜質が良いことが知
られている（例えば、IEEE Trans. Electron Devices v
ol.38, 2058(1991))。従って、特性の良好なデバイスを
製造するためには、半導体薄膜を溶融再結晶化させるの
が良い。この半導体薄膜の溶融再結晶化においては、ガ
ラスウェハー上の半導体薄膜を溶融させる場合には、ガ
ラスの融点が低いことにより基板全体を高温に保つこと
ができないので、半導体薄膜だけを短時間加熱すること
ができるエキシマーレーザなどによるレーザ光の照射が
好適に用いられる。
【００５９】このように半導体薄膜を短時間溶融した場
合に得られる多結晶半導体薄膜中の結晶粒の粒径は、半
導体薄膜の膜厚によって制限される。また、出発物質と
しての半導体薄膜がａ−Ｓｉ：Ｈ薄膜のように膜中に多
量の水素を含有している場合には、半導体薄膜を溶融さ
せたときに爆発的に水素が放出されて膜が破壊されてし
まうおそれがあるため、厚いａ−Ｓｉ：Ｈ薄膜ほど、多
結晶Ｓｉ薄膜化するのは困難である（例えば、Extended
Abstracts on SSDM, 967(1990))。このような理由によ
り、例えば３００℃程度の低温で、大粒径（例えば、５
０ｎｍ以上）の多結晶Ｓｉ薄膜をａ−Ｓｉ：Ｈ薄膜から
得ることは、従来は困難であった。
【００６０】この問題を解決するために、溶融させた後
の半導体薄膜を一度大気にさらしてから、再度、成膜お
よび溶融を実行することが考えられるが、このようにし
ても結晶粒の粒径を増大させることはできない。なぜな
らば、このように半導体薄膜を溶融させた後に大気にさ
らしてしまうと、多結晶半導体薄膜の清浄な表面に水や
炭化水素物の分子が吸着して表面が汚染されたり、ガス
種との反応により表面が変質（酸化など）してしまうか
らである。このように汚染されたり変質したりした部分
は結晶粒界となり、結晶成長の際のバリアーとして働く
ため、粒径の増大が妨げられるのである。
【００６１】そこで、この問題を解決し、大粒径の多結
晶半導体薄膜、特に多結晶Ｓｉ薄膜を形成することがで
きる方法について図１２を参照しながら説明する。
【００６２】すなわち、まず、例えば超音波有機洗浄を
行った清浄なガラスウェハー１を図１に示す薄膜半導体
素子製造装置のＣＶＤ室Ｃ2 内に入れる。そして、この
ＣＶＤ室Ｃ2 内で、図１２Ａに示すように、ガラスウェ
ハー１上にａ−Ｓｉ：Ｈ薄膜３をリモートプラズマＣＶ
Ｄ法により形成する。
【００６３】次に、図１２Ａに示すガラスウェハー１
を、図１に示す薄膜半導体素子製造装置のロボット室Ｃ
4 のロボットアームＡを用いて、大気にさらすことな
く、レーザアニール室Ｃ4 内に搬送する。そして、この
レーザアニール室Ｃ3 内で、図１２Ｂに示すように、例
えばエキシマーレーザによるレーザ光Ｌをａ−Ｓｉ：Ｈ
薄膜３に照射して溶融再結晶化により多結晶Ｓｉ薄膜４
に変化させる。符号４ａは多結晶Ｓｉ薄膜４中の結晶粒
を示す。
【００６４】次に、図１２Ｂに示すガラスウェハー１
を、図１に示す薄膜半導体素子製造装置のロボット室Ｃ
4 のロボットアームＡを用いて、大気にさらすことな
く、再びＣＶＤ室Ｃ2 内に入れる。そして、このＣＶＤ
室Ｃ2 内で、図１２Ｃに示すように、多結晶Ｓｉ薄膜４
上にａ−Ｓｉ：Ｈ薄膜３をリモートプラズマＣＶＤ法に
よりに形成する。
【００６５】次に、図１２Ｃに示すガラスウェハー１
を、図１に示す薄膜半導体素子製造装置のロボット室Ｃ
4 のロボットアームＡを用いて、大気にさらすことな
く、再びレーザアニール室Ｃ3 内に搬送する。そして、
このレーザアニール室Ｃ3 内で、図１２Ｄに示すよう
に、例えばエキシマーレーザによるレーザ光Ｌをａ−Ｓ
ｉ：Ｈ薄膜３および多結晶Ｓｉ薄膜４に照射して溶融再
結晶化を行わせる。これによって、図１２Ｂに示す多結
晶Ｓｉ薄膜４に比べて厚く、結晶粒４ａの粒径も大きい
多結晶Ｓｉ薄膜４が形成される。
【００６６】以上のようなａ−Ｓｉ：Ｈ薄膜３の形成と
レーザ光Ｌによる溶融再結晶化とを必要な回数だけ繰り
返すことにより、大粒径の多結晶Ｓｉ薄膜４を得ること
ができる。
【００６７】この発明の第３実施例においては、上述の
ような大粒径の多結晶Ｓｉ薄膜を形成する方法を用いて
ｎチャネル多結晶ＳｉＴＦＴを製造する。
【００６８】この第３実施例によるｎチャネル多結晶Ｓ
ｉＴＦＴの製造方法においては、第２実施例によるｎチ
ャネル多結晶ＳｉＴＦＴの製造方法における図９Ｂに示
す工程までプロセスを進めた後、図１に示す薄膜半導体
素子製造装置を用いて、図９Ｃに示すａ−Ｓｉ：Ｈ薄膜
３の形成と図９Ｄに示すレーザ光Ｌによる溶融再結晶化
とを必要な回数だけ繰り返すことにより、十分に大粒径
の多結晶Ｓｉ薄膜４を形成する。例えば、ａ−Ｓｉ：
Ｈ、Ｐ薄膜２の膜厚を２０ｎｍ、一回のリモートプラズ
マＣＶＤにより形成されるａ−Ｓｉ：Ｈ薄膜３の膜厚を
２０ｎｍとし、ａ−Ｓｉ：Ｈ薄膜３の形成およびその後
の溶融再結晶化を３回繰り返した場合には、膜厚が８０
ｎｍ、従って結晶粒４ａの粒径が８０ｎｍ程度と大粒径
の多結晶Ｓｉ薄膜４を形成することができる。
【００６９】次に、このようにして大粒径化された多結
晶Ｓｉ薄膜４が形成されたガラスウェハー１を、図１に
示す薄膜半導体素子製造装置のレーザアニール室Ｃ3 か
らＣＶＤ室Ｃ1 に大気にさらすことなく搬送する。そし
て、このＣＶＤ室Ｃ1 内で、図９Ｅに示すと同様に、多
結晶Ｓｉ薄膜４の清浄な表面上にゲート絶縁膜７を形成
する。この後、図９Ｆ〜図９Ｋと同様にプロセスを進
め、目的とするｎチャネル多結晶ＳｉＴＦＴを完成させ
る。
【００７０】以上のように、この第３実施例によれば、
第２実施例によるｎチャネル多結晶ＳｉＴＦＴの製造プ
ロセスに、図１２に示す多結晶Ｓｉ薄膜の大粒径化のプ
ロセスを加えていることにより、特に電界効果移動度が
例えば５０ｃｍ2 ／Ｖ・ｓ以上と高い高性能のｎチャネ
ル多結晶ＳｉＴＦＴを実現することができる。
【００７１】次に、この発明の第４実施例について説明
する。図１３はこの第４実施例において用いる薄膜半導
体素子製造装置を示す。図１３に示すように、この薄膜
半導体素子製造装置は、レーザ光Ｌの照射用の窓Ｗを有
するレーザアニール室Ｃ3 と、外部から導入される水素
（Ｈ2 ）をプラズマ化するための互いに対向した上部電
極ＵＥ´および下部電極ＬＥ´を有する水素化室Ｃ5 と
を有し、これらのレーザアニール室Ｃ3 および水素化室
Ｃ5 が、図示省略した真空搬送系を介して結合された構
成を有する。これらのレーザアニール室Ｃ3 および水素
化室Ｃ5 は、それぞれ図示省略した真空排気系により例
えば２×１０-7Ｔｏｒｒ程度の圧力に真空排気可能とな
っている。
【００７２】このように構成された図１３に示す薄膜半
導体素子製造装置によれば、まず、あらかじめ例えばａ
−Ｓｉ：Ｈ薄膜３が形成されたガラスウェハー１をレー
ザアニール室Ｃ3 内に入れ、このレーザアニール室Ｃ3
内で、石英窓Ｗを介してａ−Ｓｉ：Ｈ薄膜３にレーザ光
Ｌを照射して溶融再結晶化により多結晶Ｓｉ薄膜４を形
成した後、真空を破ることなく、ガラスウェハー１を水
素化室Ｃ5 内に搬送する。そして、この水素化室Ｃ5 内
で、上部電極ＵＥ´に高周波電力を印加することにより
この上部電極ＵＥ´と下部電極ＬＥ´との間に発生され
た水素プラズマにより、上述の溶融再結晶化により得ら
れた多結晶Ｓｉ薄膜４のプラズマ水素化を行う。
【００７３】図１４は上述のようにして溶融再結晶化お
よびプラズマ水素化を行うことにより得られた厚さ２０
ｎｍの多結晶Ｓｉ薄膜４の暗伝導度および光伝導度のプ
ラズマ水素化時の水素ガス圧力依存性を測定した結果を
示す。ただし、プラズマ水素化の条件は、水素ガス流量
１００ｓｃｃｍ、温度２７０℃、高周波電力５Ｗおよび
水素化時間３０秒である。また、図１５は上述のように
して溶融再結晶化およびプラズマ水素化を行うことによ
り得られた厚さ２０ｎｍの多結晶Ｓｉ薄膜４の暗伝導度
および光伝導度のプラズマ水素化時の水素化時間依存性
を測定した結果を示す。ただし、プラズマ水素化の条件
は、水素ガス流量１００ｓｃｃｍ、温度２７０℃、高周
波電力５Ｗおよび水素ガス圧力０．５Ｔｏｒｒである。
【００７４】図１４からわかるように、水素ガス圧力が
約０．５Ｔｏｒｒ以上で光伝導度が大きくなっており、
このことからレーザ光Ｌによる溶融再結晶化の際に多結
晶Ｓｉ薄膜４中に発生した欠陥が減少していることが確
認された。また、図１５からわかるように、水素化時間
は約３０秒以上であれば、良好なプラズマ水素化を行う
ことができる。さらに、図１４および図１５に示す特性
には、図２２に示したような電気伝導度の異常な変化は
見られないことから、安定した水素化が行われたことが
わかる。これは、上述のような真空中一貫プロセスによ
り、表面が清浄に保たれたまま多結晶Ｓｉ薄膜４のプラ
ズマ水素化が行われたことを示す。
【００７５】以上のように、この第４実施例によれば、
レーザアニール室Ｃ3 内でａ−Ｓｉ：Ｈ薄膜３の溶融再
結晶化を行った後、これにより得られた多結晶Ｓｉ薄膜
４の表面を清浄に保ったまま水素化室Ｃ5 内でこの多結
晶Ｓｉ薄膜４のプラズマ水素化を行うことができるの
で、すでに述べた従来のプラズマ水素化法を用いた場合
に生じる多結晶Ｓｉ薄膜４の電気伝導度の異常な変化を
なくすことができる。そして、この多結晶Ｓｉ薄膜４を
用いてＴＦＴなどの薄膜半導体素子を形成することによ
り、薄膜半導体素子の特性のばらつきを抑えることがで
きる。
【００７６】次に、この発明の第５実施例について説明
する。図１６はこの第５実施例において用いる薄膜半導
体素子製造装置を示す。図１６に示すように、この薄膜
半導体素子製造装置は、レーザアニール室と水素化室と
が一体化された単一のレーザアニールおよび水素化室Ｃ
6 を有する。このレーザアニールおよび水素化室Ｃ
6 は、図示省略した真空排気系により例えば２×１０-7
Ｔｏｒｒ程度の圧力に真空排気可能になっている。この
レーザアニールおよび水素化室Ｃ6 においては、図示省
略した直線導入機により図１６中左右方向に移動可能な
プラズマ放電用の上部電極ＵＥ”が設けられている。図
示は省略するが、この場合、ガラスウェハー１は下部電
極上に置かれている。なお、このレーザアニールおよび
水素化室Ｃ6 は、より具体的には、図３に示すレーザア
ニール室Ｃ3 と同様に構成することができる。
【００７７】このように構成された図１６に示す薄膜半
導体素子製造装置によれば、レーザアニールおよび水素
化室Ｃ6 内で、まず、上部電極ＵＥ”をガラスウェハー
１の上方から外れた位置に移動させた状態で、ガラスウ
ェハー１上にあらかじめ形成された例えばａ−Ｓｉ：Ｈ
薄膜３に石英窓Ｗを介してレーザ光Ｌを照射して溶融再
結晶化を行う。次に、上部電極ＵＥ”をガラスウェハー
１の上方に移動させた後、レーザアニールおよび水素化
室Ｃ6 内に水素ガスを導入する。次に、この上部電極Ｕ
Ｅ”に高周波電力を印加することにより水素ガスのプラ
ズマ放電を起こさせ、上述の溶融再結晶化により形成さ
れた多結晶Ｓｉ薄膜のプラズマ水素化を行う。
【００７８】この第５実施例によっても、第４実施例と
同様に、ａ−Ｓｉ：Ｈ薄膜３の溶融再結晶化を行った
後、これにより得られる多結晶Ｓｉ薄膜の表面を清浄に
保ったままこの多結晶Ｓｉ薄膜のプラズマ水素化を行う
ことができるので、この多結晶Ｓｉ薄膜の電気伝導度の
異常な変化が生じるのを防止することができる。
【００７９】次に、この発明の第６実施例について説明
する。図１７はこの第６実施例において用いる薄膜半導
体素子製造装置を示す。図１７に示すように、この薄膜
半導体素子製造装置は、水素化室Ｃ5 内の下部電極がメ
ッシュ電極ＭＥ´となっており、上部電極ＵＥ´とこの
メッシュ電極ＭＥ´との間に水素プラズマＰＬ´を発生
させることができるようになっている。その他の構成は
第４実施例において用いた図１３に示す薄膜半導体素子
製造装置と同様であるので、説明を省略する。
【００８０】このように構成された図１７に示す薄膜半
導体素子製造装置によれば、まず、レーザアニール室Ｃ
3 内で、ガラスウェハー１上のａ−Ｓｉ：Ｈ薄膜３にレ
ーザ光Ｌを照射して溶融再結晶化を行った後、真空を破
ることなくガラスウェハー１を水素化室Ｃ5 内に搬送
し、この水素化室Ｃ5 内で、上部電極ＵＥ´およびメッ
シュ電極ＭＥ間に発生された水素プラズマにより、上述
の溶融再結晶化により得られた多結晶Ｓｉ薄膜４のリモ
ートプラズマ水素化を行う。
【００８１】この第６実施例によれば、第４実施例と同
様に、多結晶Ｓｉ薄膜４のプラズマ水素化により電気伝
導度の異常な変化が生じるのを防止することができるほ
か、次のような利点も得ることができる。すなわち、こ
の第６実施例においては、プラズマ水素化に用いられる
水素プラズマＰＬ´は上部電極ＵＥ´およびメッシュ電
極ＭＥ間に閉じ込められるため、プラズマ水素化時に高
エネルギーのイオンが多結晶Ｓｉ薄膜４に照射されるこ
とがない。そして、電荷のない中性の水素原子のみがメ
ッシュ電極ＭＥ´を通って多結晶Ｓｉ薄膜４の水素化に
寄与する。このため、プラズマ水素化時に多結晶Ｓｉ薄
膜４に欠陥が発生するのを防止することができる。
【００８２】次に、この発明の第７実施例について説明
する。図１８はこの第７実施例において用いる薄膜半導
体素子製造装置を示す。図１８に示すように、この薄膜
半導体素子製造装置は、電子サイクロトロン共鳴（ＥＣ
Ｒ）を利用して水素プラズマを発生させるプラズマガン
ＰＧを有し、このプラズマガンＰＧにより発生される水
素プラズマによりプラズマ水素化を行う水素化室Ｃ5 を
有する。ＭＧは電磁石を示す。その他の構成は第４実施
例において用いた図１３に示す薄膜半導体素子製造装置
と同様であるので、説明を省略する。
【００８３】このように構成された図１８に示す薄膜半
導体素子製造装置によれば、まず、レーザアニール室Ｃ
3 内で、ガラスウェハー１上にあらかじめ形成されたａ
−Ｓｉ：Ｈ薄膜３にレーザ光Ｌを照射して溶融再結晶化
を行った後、真空を破ることなくガラスウェハー１を水
素化室Ｃ5 内に搬送し、この水素化室Ｃ5 内で、プラズ
マガンＰＧにより発生された水素プラズマにより、上述
の溶融再結晶化により得られた多結晶Ｓｉ薄膜４のプラ
ズマ水素化を行う。
【００８４】この第７実施例によれば、第４実施例と同
様に、多結晶Ｓｉ薄膜４のプラズマ水素化により電気伝
導度の異常な変化が生じるのを防止することができるほ
か、次のような利点も得ることができる。すなわち、こ
の第７実施例においては、水素プラズマを発生させるた
めに、マイクロ波による励起と電磁石ＭＧによる共鳴現
象とを用いたＥＣＲを利用して水素ガスの励起を行って
いるので、水素ガスの励起効率を高くすることができ、
これによってプラズマ水素化を高い効率で行うことがで
きる。また、このようにＥＣＲを利用してプラズマ水素
化を行うことにより、通常のプラズマ水素化法では実現
することが困難な、１０ｍＴｏｒｒ以下の低圧力下での
プラズマ水素化が可能である。
【００８５】次に、この発明の第８実施例について説明
する。図１９はこの第８実施例において用いる薄膜半導
体素子製造装置を示す。図１９に示すように、この薄膜
半導体素子製造装置は、第６実施例において用いた図１
７に示す薄膜半導体素子製造装置の水素化室Ｃ5 に、絶
縁膜を形成するためのＣＶＤ室Ｃ1 が、図示省略した真
空搬送系を介してさらに結合された構成を有する。この
ＣＶＤ室Ｃ1 においては、下部電極はメッシュ電極ＭＥ
により構成されている。そして、このＣＶＤ室Ｃ1 内に
絶縁膜の形成に必要なガスを導入し、上部電極ＵＥに高
周波電力を印加してこの上部電極ＵＥとメッシュ電極Ｍ
Ｅとの間にプラズマを発生させることによりリモートプ
ラズマＣＶＤが行われるようになっている。
【００８６】このように構成された図１９に示す薄膜半
導体素子製造装置によれば、まず、レーザアニール室Ｃ
3 内で、ガラスウェハー１上にあらかじめ形成されたａ
−Ｓｉ：Ｈ薄膜３にレーザ光Ｌを照射して溶融再結晶化
を行った後、真空を破ることなくガラスウェハー１を水
素化室Ｃ5 内に搬送し、この水素化室Ｃ5 内で、上部電
極ＵＥ´およびメッシュ電極ＭＥ´間に発生された水素
プラズマにより、上述の溶融再結晶化により得られた多
結晶Ｓｉ薄膜４のリモートプラズマ水素化を行う。次
に、真空を破ることなくガラスウェハー１をＣＶＤ室Ｃ
1 内に搬送し、このＣＶＤ室Ｃ1 内で、上部電極ＵＥお
よびメッシュ電極ＭＥ間に発生されたプラズマを用いて
多結晶Ｓｉ薄膜４上にリモートプラズマＣＶＤ法により
例えばＳｉＯ2 膜１２を形成する。
【００８７】この第８実施例によれば、ａ−Ｓｉ：Ｈ薄
膜３の溶融再結晶化を行った後にこれにより得られる多
結晶Ｓｉ薄膜４の表面を清浄に保ったままこの多結晶Ｓ
ｉ薄膜４のプラズマ水素化を行うことができるととも
に、プラズマ水素化を行った多結晶Ｓｉ薄膜４の表面を
清浄に保ったままこの多結晶Ｓｉ薄膜４上にＳｉＯ2 膜
１２を形成することができるので、プラズマ水素化によ
り多結晶Ｓｉ薄膜４の電気伝導度の異常な変化が生じる
のを防止することができるとともに、清浄で高品質な多
結晶Ｓｉ薄膜／ＳｉＯ2 膜界面を形成することができ
る。
【００８８】図２０はこの発明の第９実施例によるｐチ
ャネル多結晶ＳｉＴＦＴの製造方法を示す。
【００８９】この第９実施例によるｐチャネル多結晶Ｓ
ｉＴＦＴの製造方法においては、まず、図２０Ａに示す
ように、例えば超音波有機洗浄を行った清浄なガラスウ
ェハー１を用意する。
【００９０】次に、図２０Ｂに示すように、ガラスウェ
ハー１上に通常のプラズマＣＶＤ法によりＢドープのａ
−Ｓｉ：Ｈ薄膜（以下「ａ−Ｓｉ：Ｈ、Ｂ薄膜」とい
う）１３を形成し、このａ−Ｓｉ：Ｈ、Ｂ薄膜１３をフ
ォトリソグラフィーおよびエッチングにより、チャネル
部に対応する部分が除去されるようにパターニングす
る。
【００９１】次に、図２０Ｃに示すように、通常のプラ
ズマＣＶＤ法によりａ−Ｓｉ：Ｈ薄膜３を形成する。
【００９２】次に、図２０Ｄに示すように、例えばドラ
イエッチングによりａ−Ｓｉ：Ｈ、Ｂ薄膜１３およびａ
−Ｓｉ：Ｈ薄膜３をパターニングして島状化する。
【００９３】次に、図２０Ｄに示すガラスウェハー１を
図１９に示す薄膜半導体素子製造装置のレーザアニール
室Ｃ3 内に入れ、このレーザアニール室Ｃ3 内で、図２
０Ｅに示すように、例えばエキシマーレーザによるレー
ザ光Ｌをａ−Ｓｉ：Ｈ、Ｂ薄膜１３およびａ−Ｓｉ：Ｈ
薄膜３に照射して溶融再結晶化により多結晶Ｓｉ薄膜４
に変化させる。この際、この多結晶Ｓｉ薄膜４のうちの
チャネル部となる部分以外の部分には、ａ−Ｓｉ：Ｈ、
Ｂ薄膜１３中のＢがドーピングされることにより、例え
ばｐ+ 型のソース領域１４およびドレイン領域１５が形
成される。ここで、レーザ光Ｌとしては、より具体的に
は、例えばＸｅＣｌエキシマーレーザによるレーザ光
（波長３０８ｎｍ）やＫｒＦエキシマーレーザによるレ
ーザ光（波長２４８ｎｍ）などを用いることができる。
【００９４】上述のようにして溶融再結晶化により多結
晶Ｓｉ薄膜４を形成した後、レーザアニール室Ｃ3 内に
おいて、上部電極ＵＥをガラスウェハー１の上方に移動
させる。次に、レーザアニール室Ｃ3 内に水素ガスを導
入した後、上部電極ＵＥに高周波電力を印加して放電を
起こさせることにより水素プラズマを形成し、これによ
って多結晶Ｓｉ薄膜４のプラズマ水素化を行う。
【００９５】次に、図２０Ｅに示すガラスウェハー１
を、真空を破ることなく、すなわち大気にさらすことな
く、図１９に示す薄膜半導体素子製造装置の絶縁膜形成
用のＣＶＤ室Ｃ1 内に搬送する。そして、このＣＶＤ室
Ｃ1 内で、図２０Ｆに示すように、例えばＳｉＯ2 膜か
ら成るゲート絶縁膜７をリモートプラズマＣＶＤ法によ
り形成する。
【００９６】次に、図２０Ｆに示すガラスウェハー１を
図１９に示す薄膜半導体素子製造装置のＣＶＤ室Ｃ1 か
ら外部に取り出した後、図２０Ｇに示すように、ゲート
絶縁膜７の所定部分を例えばウェットエッチングにより
除去してコンタクトホール７ａ、７ｂを形成する。
【００９７】次に、図２０Ｇに示すガラスウェハー１の
全面に例えばＡｌ膜を真空蒸着などにより形成した後、
このＡｌ膜を例えばウェットエッチングによりパターニ
ングして、図２０Ｈに示すように、ゲート電極８、ソー
ス電極９およびドレイン電極１０を形成する。なお、こ
のＡｌ膜の膜厚は例えば１００ｎｍである。以上によ
り、目的とするｐチャネル多結晶ＳｉＴＦＴが完成す
る。
【００９８】図２１は上述のようにして製造されたｐチ
ャネル多結晶ＳｉＴＦＴのドレイン電流−ゲート電圧特
性を測定した結果を示す。ただし、このｐチャネル多結
晶ＳｉＴＦＴのゲート幅は２０μｍ、ゲート長は１０μ
ｍ、ゲート絶縁膜２を構成するＳｉＯ2 膜の厚さは１２
０ｎｍであり、ドレイン電圧は１Ｖである。図２０から
わかるように、多結晶Ｓｉ薄膜４のプラズマ水素化によ
り電気伝導度の異常な変化が起こらないため、しきい値
電圧が約−１．８Ｖと小さい、良好な特性が得られてい
る。
【００９９】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【０１００】例えば、図１に示す薄膜半導体素子製造装
置は処理室としてＣＶＤ室Ｃ1 、ＣＶＤ室Ｃ2 およびレ
ーザアニール室Ｃ3 を有しているが、これらに加えて、
例えば、化学的表面処理を行う処理室やＣＶＤ法以外の
方法による成膜室を設けてもよい。ここで、化学的表面
処理とは、プラズマ水素化などのプラズマ処理、ガスフ
ロー処理、光処理などをいう。また、ＣＶＤ法以外の方
法による成膜室とは、スパッター室や蒸着室などをい
う。
【０１０１】また、例えば、図１に示す薄膜半導体素子
製造装置に、プラズマ重合などによりフォトレジストを
形成するフォトレジスト形成室、フォトレジスト露光室
およびフォトレジストの露光領域または非露光領域を選
択に除去し、あるいは露光の有無にかかわらずフォトレ
ジスト全体を除去するフォトレジスト除去室を追加すれ
ば、上述の実施例における各種のパターニングを行う際
に用いられるフォトレジストパターンの形成およびその
除去も、ガラスウェハー１を大気にさらすことなく、連
続的に行うことができる。さらに、これに加えて、ａ−
Ｓｉ：Ｈ、Ｐ薄膜を形成するＣＶＤ室、エッチング室お
よびＡｌ膜の蒸着室を設ければ、製造途中でガラスウェ
ハー１を大気にさらすことなく、多結晶ＳｉＴＦＴを製
造することも可能である。
【０１０２】なお、例えば、一つの処理室に複数の処理
機能を持たせ、この処理室内で連続的に複数の処理を行
うようにしてもよい。第５実施例において用いた図１６
に示す薄膜半導体素子製造装置はその一例であるが、こ
れ以外に、例えば、図１に示す薄膜半導体素子製造装置
におけるレーザアニール室Ｃ3 とＣＶＤ室Ｃ1 との両機
能を併せ持つ一つの処理室内で、レーザアニールと絶縁
膜の形成とを連続的に行うようにしてもよい。
【０１０３】また、この発明は、Ｓｉ薄膜以外の各種半
導体薄膜を用いた薄膜半導体素子の製造に適用すること
が可能である。
【０１０４】
【発明の効果】以上説明したように、この発明によれ
ば、清浄で高品質の半導体／絶縁膜界面を形成すること
ができることにより、高性能かつ高信頼性の薄膜半導体
素子を良好な均一性で製造することができる。
【０１０５】また、この発明によれば、表面を清浄に保
ったまま多結晶半導体薄膜の水素化を行うことができる
ことにより、高性能の薄膜半導体素子を良好な均一性で
製造することができる。
【図面の簡単な説明】
【図１】この発明の実施例において用いられるマルチチ
ャンバー型の薄膜半導体素子製造装置を示す略線図であ
る。
【図２】図１に示す薄膜半導体素子製造装置のＣＶＤ室
の構成の一例を示す断面図である。
【図３】図１に示す薄膜半導体素子製造装置のレーザア
ニール室の構成の一例を示す断面図である。
【図４】この発明の第１実施例によるｎチャネル多結晶
ＳｉＴＦＴの製造方法を説明するための断面図である。
【図５】図４Ｂに示す状態に対応する平面図である。
【図６】図４Ｄに示す状態に対応する平面図である。
【図７】図４Ｇに示す状態に対応する平面図である。
【図８】図４Ｈに示す状態に対応する平面図である。
【図９】この発明の第２実施例によるｎチャネル多結晶
ＳｉＴＦＴの製造方法を説明するための断面図である。
【図１０】図９Ｈに示す状態に対応する平面図である。
【図１１】図９Ｊに示す状態に対応する平面図である。
【図１２】大粒径の多結晶Ｓｉ薄膜を形成する方法を説
明するための断面図である。
【図１３】この発明の第４実施例において用いられる薄
膜半導体素子製造装置を示す略線図である。
【図１４】この発明の第４実施例において溶融再結晶化
およびプラズマ水素化を行うことにより形成された多結
晶Ｓｉ薄膜の暗伝導度および光伝導度のプラズマ水素化
時の水素ガス圧力依存性の測定結果の一例を示すグラフ
である。
【図１５】この発明の第４実施例において溶融再結晶化
およびプラズマ水素化を行うことにより形成された多結
晶Ｓｉ薄膜の暗伝導度および光伝導度のプラズマ水素化
時の水素化時間依存性の測定結果の一例を示すグラフで
ある。
【図１６】この発明の第５実施例において用いられる薄
膜半導体素子製造装置を示す略線図である。
【図１７】この発明の第６実施例において用いられる薄
膜半導体素子製造装置を示す略線図である。
【図１８】この発明の第７実施例において用いられる薄
膜半導体素子製造装置を示す略線図である。
【図１９】この発明の第８実施例において用いられる薄
膜半導体素子製造装置を示す略線図である。
【図２０】この発明の第９実施例によるｐチャネル多結
晶ＳｉＴＦＴの製造方法を説明するための断面図であ
る。
【図２１】この発明の第９実施例により製造されたｐチ
ャネル多結晶ＳｉＴＦＴのドレイン電流−ゲート電圧特
性の測定結果の一例を示すグラフである。
【図２２】レーザ光の照射によりａ−Ｓｉ：Ｈ薄膜の溶
融再結晶化を行った後に一旦真空を破ってからプラズマ
水素化を行うことにより形成された多結晶Ｓｉ薄膜の暗
伝導度および光伝導度のプラズマ水素化時の水素化時間
依存性の測定結果の一例を示すグラフである。
【符号の説明】
Ｃ1 、Ｃ2 ＣＶＤ室 Ｃ3 レーザアニール室 Ｃ4 ロボット室 Ｃ5 水素化室 Ｃ6 レーザアニールおよび水素化室 １ ガラスウェハー ２ ａ−Ｓｉ：Ｈ、Ｐ薄膜 ３ ａ−Ｓｉ：Ｈ薄膜 Ｌ レーザ光 ４ 多結晶Ｓｉ薄膜 ４ａ 結晶粒 ５、 ソース領域 ６ ドレイン領域 ７ ゲート絶縁膜 １３ ａ−Ｓｉ：Ｈ、Ｂ薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324 Ｚ 21/336 (72)発明者 香野 淳 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 関谷 光信 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 金谷 康弘 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 矢野 三千久 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された半導体薄膜の少なく
    とも表面層を減圧下または不活性ガス雰囲気中で溶融再
    結晶化し、 上記溶融再結晶化された上記半導体薄膜が形成された上
    記基板を減圧下または不活性ガス雰囲気中に保持したま
    ま、上記溶融再結晶化された上記半導体薄膜上に絶縁膜
    を形成する工程に移るようにしたことを特徴とする薄膜
    半導体素子の製造方法。
  2. 【請求項２】 基板上に形成された半導体薄膜の少なく
    とも表面層を減圧下または不活性ガス雰囲気中で溶融再
    結晶化し、 上記溶融再結晶化された上記半導体薄膜が形成された上
    記基板を減圧下または不活性ガス雰囲気中に保持したま
    ま、上記溶融再結晶化された上記半導体薄膜を水素化す
    る工程に移るようにしたことを特徴とする薄膜半導体素
    子の製造方法。
  3. 【請求項３】 基板上に形成された半導体薄膜の少なく
    とも表面層を減圧下または不活性ガス雰囲気中で溶融再
    結晶化し、 上記溶融再結晶化された上記半導体薄膜が形成された上
    記基板を減圧下または不活性ガス雰囲気中に保持したま
    ま、上記溶融再結晶化された上記半導体薄膜を水素化す
    る工程に移り、 上記溶融再結晶化された上記半導体薄膜を水素化した
    後、上記溶融再結晶化および水素化された上記半導体薄
    膜が形成された上記基板を減圧下または不活性ガス雰囲
    気中に保持したまま、上記溶融再結晶化および水素化さ
    れた上記半導体薄膜上に絶縁膜を形成する工程に移るよ
    うにしたことを特徴とする薄膜半導体素子の製造方法。
  4. 【請求項４】 上記半導体薄膜に光を照射することによ
    り上記溶融再結晶化を行うようにしたことを特徴とする
    請求項１、２または３記載の薄膜半導体素子の製造方
    法。
  5. 【請求項５】 上記光はレーザ光であることを特徴とす
    る請求項４記載の薄膜半導体素子の製造方法。
  6. 【請求項６】 プラズマＣＶＤ法により上記絶縁膜を形
    成するようにしたことを特徴とする請求項１、３、４ま
    たは５記載の薄膜半導体素子の製造方法。
  7. 【請求項７】 上記溶融再結晶化された上記半導体薄膜
    が形成された上記基板を励起された水素ガス雰囲気中に
    保持することにより上記溶融再結晶化された上記半導体
    薄膜を水素化するようにしたことを特徴とする請求項
    ２、３、４または５記載の薄膜半導体素子の製造方法。
  8. 【請求項８】 上記溶融再結晶化された上記半導体薄膜
    が形成された上記基板を１０ｍＴｏｒｒ以下の圧力の水
    素ガス雰囲気中に保持し、上記水素ガスを電子サイクロ
    トロン共鳴を用いて励起し、上記励起された上記水素ガ
    スを用いて上記溶融再結晶化された上記半導体薄膜を水
    素化するようにしたことを特徴とする請求項２、３、４
    または５記載の薄膜半導体素子の製造方法。
  9. 【請求項９】 基板上に形成された半導体薄膜の少なく
    とも表面層を減圧下または不活性ガス雰囲気中で溶融再
    結晶化するための第１の処理室と、 上記溶融再結晶化された上記半導体薄膜上に絶縁膜を形
    成するための第２の処理室とを有し、 上記溶融再結晶化された上記半導体薄膜が形成された上
    記基板を減圧下または不活性ガス雰囲気中に保持したま
    ま上記第１の処理室から上記第２の処理室に移すように
    構成されていることを特徴とする薄膜半導体素子の製造
    装置。
  10. 【請求項１０】 基板上に形成された半導体薄膜の少な
    くとも表面層を減圧下または不活性ガス雰囲気中で溶融
    再結晶化するための第１の処理室と、 上記溶融再結晶化された上記半導体薄膜を水素化するた
    めの第３の処理室とを有し、 上記溶融再結晶化された上記半導体薄膜が形成された上
    記基板を減圧下または不活性ガス雰囲気中に保持したま
    ま上記第１の処理室から上記第３の処理室に移すように
    構成されていることを特徴とする薄膜半導体素子の製造
    装置。
  11. 【請求項１１】 基板上に形成された半導体薄膜の少な
    くとも表面層を減圧下または不活性ガス雰囲気中で溶融
    再結晶化するための第１の処理室と、 上記溶融再結晶化された上記半導体薄膜を水素化するた
    めの第３の処理室と、 上記溶融再結晶化および水素化された上記半導体薄膜上
    に絶縁膜を形成するための第２の処理室とを有し、 上記溶融再結晶化された上記半導体薄膜が形成された上
    記基板を減圧下または不活性ガス雰囲気中に保持したま
    ま上記第１の処理室から上記第３の処理室に移すととも
    に、上記溶融再結晶化および水素化された上記半導体薄
    膜が形成された上記基板を減圧下または不活性ガス雰囲
    気中に保持したまま上記第３の処理室から上記第２の処
    理室に移すように構成されていることを特徴とする薄膜
    半導体素子の製造装置。
  12. 【請求項１２】 上記半導体薄膜に光を照射することに
    より上記溶融再結晶化を行うようにしたことを特徴とす
    る請求項９、１０または１１記載の薄膜半導体素子の製
    造装置。
  13. 【請求項１３】 上記光はレーザ光であることを特徴と
    する請求項１２記載の薄膜半導体素子の製造装置。
  14. 【請求項１４】 プラズマＣＶＤ法により上記絶縁膜を
    形成するようにしたことを特徴とする請求項９、１１、
    １２または１３記載の薄膜半導体素子の製造装置。
  15. 【請求項１５】 上記第１の処理室は光照射用の窓を有
    する真空室であることを特徴とする請求項９、１０また
    は１１記載の薄膜半導体素子の製造装置。
  16. 【請求項１６】 上記第３の処理室は上記水素ガスの導
    入口と上記水素ガスを励起するための電極機構とを有す
    る真空室であることを特徴とする請求項１０または１１
    記載の薄膜半導体素子の製造装置。
  17. 【請求項１７】 上記電極機構は平行平板電極を有し、
    上記平行平板電極のうちの上記半導体薄膜に対向する側
    の電極はメッシュ電極であることを特徴とする請求項１
    ６記載の薄膜半導体素子の製造装置。
JP5273051A 1993-05-27 1993-10-05 薄膜半導体素子の製造方法および製造装置 Pending JPH0799321A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5273051A JPH0799321A (ja) 1993-05-27 1993-10-05 薄膜半導体素子の製造方法および製造装置
US08/250,679 US5648276A (en) 1993-05-27 1994-05-26 Method and apparatus for fabricating a thin film semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-148470 1993-05-27
JP14847093 1993-05-27
JP5273051A JPH0799321A (ja) 1993-05-27 1993-10-05 薄膜半導体素子の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPH0799321A true JPH0799321A (ja) 1995-04-11

Family

ID=26478660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5273051A Pending JPH0799321A (ja) 1993-05-27 1993-10-05 薄膜半導体素子の製造方法および製造装置

Country Status (2)

Country Link
US (1) US5648276A (ja)
JP (1) JPH0799321A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2325342A (en) * 1997-05-12 1998-11-18 Lg Electronics Inc Method of crystallizing amorphous silicon layer
JPH11219133A (ja) * 1998-02-02 1999-08-10 Tdk Corp 画像表示装置
US6124154A (en) * 1996-10-22 2000-09-26 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
WO2001004939A1 (fr) * 1999-07-13 2001-01-18 Hitachi, Ltd. Couche mince semi-conductrice, affichage a cristaux liquides comprenant cette couche, et procede de fabrication associe
EP1102111A2 (en) 1999-11-19 2001-05-23 Hitachi, Ltd. Liquid crystal display device having improved TFTs and a fabrication method thereof
US6274888B1 (en) 1999-01-11 2001-08-14 Hitachi, Ltd Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US6444507B1 (en) 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
WO2003083164A1 (en) * 2002-03-29 2003-10-09 Lg Electronics Inc. Surface treatment system, surface treatment method and product produced by surface treatment method
US6642091B1 (en) 1999-07-15 2003-11-04 Nec Corporation Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device
US6673126B2 (en) 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US6861614B1 (en) 1999-07-08 2005-03-01 Nec Corporation S system for the formation of a silicon thin film and a semiconductor-insulating film interface
US6863733B1 (en) 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
US6989300B1 (en) 1999-07-13 2006-01-24 Nec Corporation Method for forming semiconductor films at desired positions on a substrate
JP2007019529A (ja) * 2006-08-25 2007-01-25 Nec Corp 半導体薄膜形成装置
JP2007116187A (ja) * 2006-12-11 2007-05-10 Semiconductor Energy Lab Co Ltd 半導体の作製方法
JP2008277680A (ja) * 2007-05-07 2008-11-13 Ulvac Japan Ltd ポリシリコン層の改質方法、ポリシリコン太陽電池の製造方法及びポリシリコン型薄膜トランジスタの製造方法並びにポリシリコン層の改質装置
US7569440B2 (en) 1995-04-20 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
WO2010110252A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2010110253A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
KR20160004904A (ko) * 2014-07-04 2016-01-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US5858819A (en) 1994-06-15 1999-01-12 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
DE19802131B4 (de) 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6326219B2 (en) 1999-04-05 2001-12-04 Ultratech Stepper, Inc. Methods for determining wavelength and pulse length of radiant energy used for annealing
JP4378806B2 (ja) * 1999-09-28 2009-12-09 日本電気株式会社 Ｃｖｄ装置およびその基板洗浄方法
EP1488454B1 (en) * 2001-02-16 2013-01-16 Ignis Innovation Inc. Pixel driver circuit for an organic light emitting diode
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US20030196680A1 (en) * 2002-04-19 2003-10-23 Dielectric Systems, Inc Process modules for transport polymerization of low epsilon thin films
KR100897771B1 (ko) * 2001-03-13 2009-05-15 도쿄엘렉트론가부시키가이샤 막형성방법 및 막형성장치
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US7745822B2 (en) * 2003-06-27 2010-06-29 Nec Corporation Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
US7825021B2 (en) * 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
WO2006063448A1 (en) 2004-12-15 2006-06-22 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
KR20080032072A (ko) 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
EP1971975B1 (en) 2006-01-09 2015-10-21 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
EP3133590A1 (en) 2006-04-19 2017-02-22 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP5086625B2 (ja) * 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2009127065A1 (en) 2008-04-18 2009-10-22 Ignis Innovation Inc. System and driving method for light emitting device display
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9134825B2 (en) 2011-05-17 2015-09-15 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP3547301A1 (en) 2011-05-27 2019-10-02 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
WO2012164474A2 (en) 2011-05-28 2012-12-06 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
DE112014000422T5 (de) 2013-01-14 2015-10-29 Ignis Innovation Inc. Ansteuerschema für Emissionsanzeigen, das eine Kompensation für Ansteuertransistorschwankungen bereitstellt
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
CN105144361B (zh) 2013-04-22 2019-09-27 伊格尼斯创新公司 用于oled显示面板的检测系统
WO2015022626A1 (en) 2013-08-12 2015-02-19 Ignis Innovation Inc. Compensation accuracy
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322253A (en) * 1980-04-30 1982-03-30 Rca Corporation Method of making selective crystalline silicon regions containing entrapped hydrogen by laser treatment
JPS61105869A (ja) * 1984-10-30 1986-05-23 Seiko Epson Corp 薄膜トランジスタの製造方法
US5296405A (en) * 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JPS6451626A (en) * 1987-08-24 1989-02-27 Nippon Telegraph & Telephone Hydrogenating method to silicon thin-film transistor
JPH02208942A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH02263799A (ja) * 1989-04-03 1990-10-26 Sumitomo Metal Ind Ltd 基板加熱装置及びその操業方法
JPH036028A (ja) * 1989-06-02 1991-01-11 Ricoh Co Ltd 薄膜トランジスタの製造方法
US5214002A (en) * 1989-10-25 1993-05-25 Agency Of Industrial Science And Technology Process for depositing a thermal CVD film of Si or Ge using a hydrogen post-treatment step and an optional hydrogen pre-treatment step
JP2917388B2 (ja) * 1990-04-05 1999-07-12 セイコーエプソン株式会社 半導体装置の製造方法
JPH04133313A (ja) * 1990-09-25 1992-05-07 Semiconductor Energy Lab Co Ltd 半導体作製方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569440B2 (en) 1995-04-20 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
US6124154A (en) * 1996-10-22 2000-09-26 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
WO2004079826A1 (ja) * 1996-10-22 2004-09-16 Mitsutoshi Miyasaka 薄膜トランジスタの製造方法、及び表示装置と電子機器
US6444507B1 (en) 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
GB2325342B (en) * 1997-05-12 2000-03-01 Lg Electronics Inc Method of crystallizing amorphous silicon layer and method of fabricating a thin film transistor
GB2325342A (en) * 1997-05-12 1998-11-18 Lg Electronics Inc Method of crystallizing amorphous silicon layer
JPH11219133A (ja) * 1998-02-02 1999-08-10 Tdk Corp 画像表示装置
US6673126B2 (en) 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US6512247B1 (en) 1999-01-11 2003-01-28 Hitachi, Ltd. Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US7297982B2 (en) 1999-01-11 2007-11-20 Hitachi, Ltd. Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US6274888B1 (en) 1999-01-11 2001-08-14 Hitachi, Ltd Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US6965122B2 (en) 1999-01-11 2005-11-15 Hitachi, Ltd. Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US7312418B2 (en) 1999-07-08 2007-12-25 Nec Corporation Semiconductor thin film forming system
US6861614B1 (en) 1999-07-08 2005-03-01 Nec Corporation S system for the formation of a silicon thin film and a semiconductor-insulating film interface
US7419860B2 (en) 1999-07-13 2008-09-02 Hitachi, Ltd. Method of fabricating a semiconductor thin film
WO2001004939A1 (fr) * 1999-07-13 2001-01-18 Hitachi, Ltd. Couche mince semi-conductrice, affichage a cristaux liquides comprenant cette couche, et procede de fabrication associe
US6989300B1 (en) 1999-07-13 2006-01-24 Nec Corporation Method for forming semiconductor films at desired positions on a substrate
US6863733B1 (en) 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
US6642091B1 (en) 1999-07-15 2003-11-04 Nec Corporation Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device
EP1102111A2 (en) 1999-11-19 2001-05-23 Hitachi, Ltd. Liquid crystal display device having improved TFTs and a fabrication method thereof
US7315335B2 (en) 1999-11-19 2008-01-01 Hitachi, Ltd. Liquid crystal display device with variations of positions of peaks of depth distributions of concentration of impurities in polycrystalline being within 10% of thickness
WO2003083164A1 (en) * 2002-03-29 2003-10-09 Lg Electronics Inc. Surface treatment system, surface treatment method and product produced by surface treatment method
JP2007019529A (ja) * 2006-08-25 2007-01-25 Nec Corp 半導体薄膜形成装置
JP2007116187A (ja) * 2006-12-11 2007-05-10 Semiconductor Energy Lab Co Ltd 半導体の作製方法
JP2008277680A (ja) * 2007-05-07 2008-11-13 Ulvac Japan Ltd ポリシリコン層の改質方法、ポリシリコン太陽電池の製造方法及びポリシリコン型薄膜トランジスタの製造方法並びにポリシリコン層の改質装置
WO2010110252A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2010110253A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
JPWO2010110252A1 (ja) * 2009-03-27 2012-09-27 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
KR20160004904A (ko) * 2014-07-04 2016-01-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2016017186A (ja) * 2014-07-04 2016-02-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
US9869022B2 (en) 2014-07-04 2018-01-16 Hitachi Kokusai Electric, Inc. Substrate processing apparatus

Also Published As

Publication number Publication date
US5648276A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
KR0139793B1 (ko) 막형성 방법
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
JP3165304B2 (ja) 半導体装置の作製方法及び半導体処理装置
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JP3165324B2 (ja) 半導体装置の作製方法
JP2001131741A (ja) 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法
US6777354B2 (en) Semiconductor device and method of manufacturing the same
JP2001102587A (ja) 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JPH05198507A (ja) 半導体作製方法
KR100305255B1 (ko) 다결정실리콘박막의제조방법
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
JP3565911B2 (ja) 半導体装置の作製方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
KR100221352B1 (ko) 다결정 실리콘의 형성방법 및 형성장치
JP3612009B2 (ja) 半導体装置の作製方法
JP4001906B2 (ja) 半導体装置の作製方法
JP3612018B2 (ja) 半導体装置の作製方法
JP3051363B2 (ja) 半導体装置の作製方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
US11791155B2 (en) Diffusion barriers for germanium
JPH1041513A (ja) 半導体素子の製造方法およびその装置
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法