JPWO2010110252A1 - Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 - Google Patents

Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 Download PDF

Info

Publication number
JPWO2010110252A1
JPWO2010110252A1 JP2011506053A JP2011506053A JPWO2010110252A1 JP WO2010110252 A1 JPWO2010110252 A1 JP WO2010110252A1 JP 2011506053 A JP2011506053 A JP 2011506053A JP 2011506053 A JP2011506053 A JP 2011506053A JP WO2010110252 A1 JPWO2010110252 A1 JP WO2010110252A1
Authority
JP
Japan
Prior art keywords
mosfet
semiconductor layer
insulating film
main surface
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011506053A
Other languages
English (en)
Inventor
和田　圭司
圭司 和田
原田　真
真 原田
増田　健良
健良 増田
美紗子 穂永
美紗子 穂永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2010110252A1 publication Critical patent/JPWO2010110252A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

ＭＯＳＦＥＴ１は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板（２）と、ＳｉＣ基板（２）の主面上に形成された半導体層（２１）と、半導体層（２１）の表面に接触するように形成された絶縁膜（２６）とを備えている。サブスレッショルドスロープが０．４Ｖ／Ｄｅｃａｄｅ以下である。

Description

本発明は、ＭＯＳＦＥＴおよびＭＯＳＦＥＴの製造方法に関する。
従来より、炭化ケイ素（ＳｉＣ）を用いた半導体装置が知られている（たとえば、国際公開ＷＯ０１／０１８８７２号パンフレット（以下、特許文献１と呼ぶ））。特許文献１では、面方位がほぼ｛０３−３８｝であり４Ｈ（Ｈｅｘａｇｏｎａｌ）型ポリタイプのＳｉＣ基板を用いてＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成していることが記載されている。また当該ＭＯＳＦＥＴでは、ゲート酸化膜をドライ酸化（熱酸化）により形成していることが記載されている。上記特許文献１では、このようなＭＯＳＦＥＴにおいて大きなチャネル移動度（約１００ｃｍ2／Ｖｓ）を実現できることが記載されている。
国際公開第０１／０１８８７２号パンフレット
しかしながら、本発明者が検討した結果、上述したＭＯＳＦＥＴにおいてチャネル移動度が十分に大きくならない場合があることを見い出した。チャネル移動度が大きくならない場合には、ＳｉＣを用いた半導体装置の優れた特性を安定して発揮させることができない。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、チャネル移動度を向上したＭＯＳＦＥＴおよびＭＯＳＦＥＴの製造方法を提供することである。
本発明者は、上述のようにＭＯＳＦＥＴにおいて大きなチャネル移動度を再現性よく実現するために、チャネル移動度が小さくなる原因について鋭意研究した結果、本発明を完成した。つまり、チャネル移動度が小さくなるのは、ゲート酸化膜と当該ゲート酸化膜下に位置するＳｉＣ半導体膜との界面に存在するトラップ（以下、界面準位または、界面準位密度とも言う）に起因することを見い出した。これは、上述したＭＯＳＦＥＴのしきい値電圧が理論値に比べて大幅に高くなっていることからも推定される。そこで、本発明者は、このような界面準位の影響を低減したＭＯＳＦＥＴを実現するように鋭意研究した結果、本発明を見い出した。
すなわち、本発明のＭＯＳＦＥＴは、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板と、ＳｉＣ基板の主面上に形成された半導体層と、半導体層の表面に接触するように形成された絶縁膜とを備え、サブスレッショルドスロープが０．４Ｖ／Ｄｅｃａｄｅ以下である。
本発明のＭＯＳＦＥＴの製造方法は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板を準備する工程と、ＳｉＣ基板の主面上に半導体層を形成する工程と、半導体層の表面に接触するように絶縁膜を形成する工程とを備え、サブスレッショルドスロープが０．４Ｖ／Ｄｅｃａｄｅ以下である。
本発明者は、界面準位と関係を有するサブスレッショルドスロープに着目し、移動度が向上するサブスレッショルドスロープの範囲を鋭意研究した。その結果、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることにより、絶縁膜と半導体層との界面近傍における界面準位密度を再現性よく低減できることを見い出した。これにより、半導体層において絶縁膜と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。したがって、チャネル移動度を向上することができる。
なお、オフ角の下限を５０°としたのは、オフ角が４３．３°の（０１−１４）面からオフ角が５１．５°の（０１−１３）面にかけてオフ角の増大とともにキャリア移動度の顕著な増大が見られたこと、また、上記（０１−１４）面から（０１−１３）面の間のオフ角の範囲には自然面が無いこと、といった理由による。
また、オフ角の上限を６５°としたのは、オフ角が６２．１°の（０１−１２）面からオフ角が９０°の（０１−１０）面にかけてオフ角の増大とともにキャリア移動度の顕著な減少が見られたこと、また、上記（０１−１２)面から（０１−１０）面の間のオフ角の範囲には自然面が無いこと、といった理由による。
上記ＭＯＳＦＥＴにおいて好ましくは、半導体層と、絶縁膜との間に、窒素原子を含む領域をさらに備えている。
上記ＭＯＳＦＥＴにおいて好ましくは、半導体層と、絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上である。
上記ＭＯＳＦＥＴの製造方法において好ましくは、絶縁膜を形成する工程は、絶縁膜をドライ酸化により形成する工程と、絶縁膜を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程とを含む。
本発明者は、半導体層と絶縁膜との界面近傍の窒素原子濃度を高めることにより、界面準位の影響を低減することを見い出した。このため、チャネル移動度をさらに向上したＭＯＳＦＥＴを実現することができる。
上記ＭＯＳＦＥＴにおいて好ましくは、半導体層はＳｉＣよりなる。ＳｉＣは、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン（Ｓｉ）と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。このため、高効率化、高電圧化、および大容量化のＭＯＳＦＥＴを実現できる。
上記ＭＯＳＦＥＴにおいては、上記ＳｉＣ基板の主面のオフ方位が＜１１−２０＞方向±５°以下の範囲であってもよい。
＜１１−２０＞方向は、ＳｉＣ基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル層の形成などを容易とし、ＭＯＳＦＥＴの製造を容易に実施することができる。
上記ＭＯＳＦＥＴにおいては、上記ＳｉＣ基板の主面のオフ方位が＜０１−１０＞方向±５°以下の範囲であってもよい。
＜０１−１０＞方向は、上記＜１１−２０＞方向と同様に、ＳｉＣ基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル層の形成などを容易とし、ＭＯＳＦＥＴの製造を容易に実施することができる。
上記ＭＯＳＦＥＴにおいては、上記ＳｉＣ基板の主面の面方位は、面方位｛０３−３８｝に対してオフ角が−３°以上＋５°以下とすることができる。
これにより、チャネル移動度をより一層向上させることができる。ここで、面方位{０３−３８}に対するオフ角を−３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
ここで、「面方位{０３−３８}に対してオフ角が−３°以上＋５°以下である」状態とは、＜０００１＞方向およびオフ方位の基準としての＜０１−１０＞方向の張る平面への上記主面の法線の正射影と、{０３−３８}面の法線とのなす角度が−３°以上＋５°以下である状態を意味し、その符号は、上記正射影が＜０１−１０＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
なお、上記主面の面方位は、実質的に{０３−３８}であることがより好ましく、上記主面の面方位は{０３−３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３−３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３−３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３−３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
上記ＭＯＳＦＥＴにおいては、基板の上記主面は、＜０１−１０＞方向における（０−３３−８）面に対するオフ角が−３°以上＋５°以下であってもよい。
｛０３−３８｝面の中でも特にＣ（カーボン）面側の面である（０−３３−８）面に近い面上に半導体層および絶縁膜を形成する構造を採用することにより、キャリア移動度が大幅に向上する。
ここで、本願において、六方晶の単結晶炭化珪素の（０００１）面はシリコン面、（０００−１）面はカーボン面と定義される。また、「＜０１−１０＞方向における（０−３３−８）面に対するオフ角」とは、＜０００−１＞方向およびオフ方位の基準としての＜０１−１０＞方向の張る平面への上記主面の法線の正射影と、（０−３３−８）面の法線とのなす角度であり、その符号は、上記正射影が＜０１−１０＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００−１＞方向に対して平行に近づく場合が負である。そして、上記＜０１−１０＞方向における（０−３３−８）面に対するオフ角が−３°以上＋５°以下である主面とは、当該主面が炭化珪素結晶において上記条件を満たすカーボン面側の面であることを意味する。なお、本願において（０−３３−８）面は、結晶面を規定するための軸の設定により表現が異なる等価なカーボン面側の面を含むとともに、シリコン面側の面を含まない。
以上より、本発明のＭＯＳＦＥＴおよびその製造方法によれば、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることにより、チャネル移動度を向上することができる。
本発明の実施の形態におけるＭＯＳＦＥＴを概略的に示す断面図である。 本発明の実施の形態において、｛０３−３８｝面を説明するための図である。 本発明の実施の形態におけるＭＯＳＦＥＴの製造方法を示すフローチャートである。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 本発明例１、２のＭＯＳＦＥＴを概略的に示す断面図である。 実施例１において、移動度とサブスレッショルドスロープとの関係を示す図である。 実施例２において作製したＭＯＳキャパシタを概略的に示す断面図である。 実施例２において、エネルギーと界面準位密度との関係を示す図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
図１を参照して、本発明の一実施の形態におけるＭＯＳＦＥＴ１を説明する。本実施の形態におけるＭＯＳＦＥＴ１は、縦型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ１は、基板２と、半導体層２１と、ウエル領域２３と、ソース領域２４と、コンタクト領域２５と、絶縁膜２６と、ゲート電極１０と、ソース電極２７と、層間絶縁膜２８と、ドレイン電極１２とを備えている。
基板２は、たとえばｎ+ＳｉＣ基板である。基板２は、｛０００１}面に対しオフ角が５０°以上６５°以下、好ましくは｛０３−３８｝面である主面を有している。ここで、図２に示すように、｛０３−３８｝面とは、｛０００１｝面に対して約５５°（５４．７°）の傾斜を有する面である。言い換えると、｛０３−３８｝面とは、＜０００１＞軸方向に対して約３５°（３５．３°）の傾斜を有している面である。
なお、基板２の主面のオフ方位は、＜１１−２０＞方向±５°以下の範囲であってもよく、＜０１−１０＞方向±５°以下の範囲であってもよい。また、基板２の主面の面方位は、面方位｛０３−３８｝に対してオフ角が−３°以上＋５°以下であってもよい。また、基板２の主面は、＜０１−１０＞方向における（０−３３−８）面に対するオフ角が−３°以上＋５°以下であってもよい。これらの場合、チャネル移動度を向上することができる。特に、基板２の主面の面方位を（０−３３−８）とすることにより、チャネル移動度を一層向上することができる。
基板２の主面上に、たとえばｎ型ＳｉＣからなる半導体層２１が形成されている。ウエル領域２３は、半導体層２１とｐｎ接合をなすように、半導体層２１の主面の一部に位置している。ウエル領域２３は、たとえばｐ型ＳｉＣである。ソース領域２４は、ウエル領域２３とｐｎ接合をなすように、ウエル領域２３内の主面の一部に位置している。ソース領域２４は、たとえばＳｉＣである。コンタクト領域２５は、ソース領域２４とｐｎ接合をなすように、ウエル領域２３内の主面の一部に位置している。コンタクト領域２５は、たとえばＳｉＣである。
また半導体層２１は、ソース領域２４と同じ導電型（ｎ）であり、ソース領域２４よりも低い不純物濃度を有している。半導体層２１は、たとえば１０μｍの厚みを有している。なお、半導体層２１と、ソース領域２４の不純物濃度との高低は特に限定されない。ソース領域２４の不純物濃度は半導体層２１の不純物濃度よりも高いことが好ましく、たとえば１×１０18ｃｍ-3〜１×１０20ｃｍ-3の不純物濃度を有する。ｎ型不純物としては、たとえば窒素（Ｎ）、リン（Ｐ）などを用いることができる。
またウエル領域２３は、半導体層２１と異なる第２の導電型（ｐ）である。ｐ型不純物としては、たとえばアルミニウム（Ａｌ）、ボロン（Ｂ）などを用いることができる。ウエル領域２３は、たとえば５×１０15ｃｍ-3〜５×１０18ｃｍ-3の不純物濃度を有する。
ウエル領域２３におけるソース領域２４と半導体層２１とに挟まれた領域は、ＭＯＳＦＥＴ１のチャネルとなる。本実施の形態では、ｎチャネルが形成されるように導電型を定めたが、ｐチャネルが形成されるように第１および第２の導電型を上述した内容と逆に定めてもよい。
絶縁膜２６は、半導体層２１とゲート電極１０とを絶縁するためのものであり、ソース領域２４と半導体層２１とに挟まれる少なくともウエル領域２３上に接触するように形成されている。
ゲート電極１０は、絶縁膜２６上に形成され、ソース領域２４と半導体層２１とに挟まれるウエル領域２３と少なくとも対向するように形成されている。なお、ゲート電極１０は、ソース領域２４と半導体層２１との間に位置するウエル領域２３上に対向するように形成されていれば、その他の領域上にさらに形成されていてもよい。
ソース領域２４およびコンタクト領域２５に電気的に接続するように、ソース領域２４およびコンタクト領域２５上にはソース電極２７が形成されている。このソース電極２７は、絶縁膜２６によりゲート電極１０と電気的に絶縁されている。また、基板２に電気的に接続するように、基板２において半導体層２１と接触する面と反対側の面にはドレイン電極１２が形成されている。
ＭＯＳＦＥＴ１のサブスレッショルドスロープは、０．４Ｖ／Ｄｅｃａｄｅ以下である。これにより、界面準位密度を低減することができるので、移動度を大きくすることができる。
ここで、上記サブスレッショルドスロープについて説明する。「サブスレッショルドスロープ（サブスレッショルドスイング、Ｓ値などとも言う）」とは、しきい値電圧以下において、ソース−ドレイン間に流れる電流を一桁増大させるのに必要なゲート電圧を意味する。サブスレッショルドスロープは、ゲート電圧をＶGとし、ドレイン電流をＩDとすると、下記の式１で表される。
Figure 2010110252
また半導体層２１と、絶縁膜２６との界面には、窒素原子を含む領域が形成されていることが好ましい。たとえば、半導体層２１と、絶縁膜２６との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であることが好ましい。この場合、チャネル長を有するチャネル領域（半導体層２１におけるウエル領域２３の間の領域）での移動度（チャネル移動度）を十分大きな値とすることができる。
これは以下のような理由によると考えられる。すなわち、絶縁膜２６と半導体層２１との界面において、絶縁膜２６を熱酸化などによって形成した場合に界面準位が多く形成される。そして、そのままではチャネル領域におけるチャネル移動度が極めて小さくなる。この問題に対し、上述のように当該絶縁膜２６と半導体層２１との界面領域に窒素原子を導入することにより、上述した界面準位の影響を低減してチャネル移動度を向上させることができる。
続いて、本実施の形態におけるＭＯＳＦＥＴ１の製造方法について説明する。
まず、図３に示すように、基板準備工程（Ｓ１０）を実施する。この工程においては、面方位｛０００１｝に対するオフ角が５０°以上６５°以下、たとえば面方位（０３−３８）または（０−３３−８）である面を主面とする導電型がｎ型のＳｉＣ基板を基板２として準備する。このような基板は、たとえば（０００１）面を主面とするインゴットから（０３−３８）面または（０−３３−８）面が主面として露出するように基板２を切り出すといった手法により得ることができる。この工程では、製造するＭＯＳＦＥＴ１のチャネル移動度を一層向上させる観点から、（０−３３−８）面が主面の基板２を準備することが特に好ましい。また、この基板２としては、たとえば基板の比抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、半導体層形成工程（Ｓ２０）を実施する。具体的には、図４に示すように、基板２の主面上に半導体層２１を形成する。半導体層２１は、たとえば導電型がｎ型のＳｉＣからなり、その厚みは１０μｍである。また、半導体層２１におけるｎ型の不純物の濃度としては、１×１０16ｃｍ-3という値を用いることができる。
次に、注入工程（Ｓ３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物（たとえばＡｌ）を半導体層２１に注入することにより、図５に示すようにウエル領域２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物（たとえばＰ）を所定の領域に注入することにより、ソース領域２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、コンタクト領域２５を形成する。その結果、図５に示すような構造を得る。
このような注入工程（Ｓ３０）の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１７００〜１８００℃、加熱時間３０分といった条件を用いることができる。活性化アニールにより、イオン注入領域の不純物を活性化するとともに、結晶性の回復を行なうことができる。
次に、ゲート絶縁膜形成工程（Ｓ４０）を実施する。具体的には、図６に示すように、半導体層２１、ウエル領域２３、ソース領域２４およびコンタクト領域２５上を覆うように絶縁膜２６を形成する。この絶縁膜２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、たとえば加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。絶縁膜の厚みとしては、たとえば４０ｎｍという値を用いることができる。
次に、窒素アニール工程（Ｓ５０）を実施する。具体的には、雰囲気ガスとしてたとえば一酸化窒素（ＮＯ）ガス、一酸化二窒素（Ｎ2Ｏ）ガスなどの窒素（Ｎ）原子を含有するガスを雰囲気ガスとして用いて熱処理する。雰囲気ガスは、窒素酸化物であることが好ましい。
熱処理の条件としては、たとえば加熱温度を１１００℃以上１３００℃以下、加熱時間を３０分以上１２０分以下とする条件を用いることができる。この結果、絶縁膜２６と下層の半導体層２１、ウエル領域２３、ソース領域２４、コンタクト領域２５との間の界面近傍に窒素原子を導入することができる。
また、この窒素アニール工程の後、さらに、不活性ガスであるＡｒガスを用いたアニールを行なってもよい。具体的には、Ａｒガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
また、この窒素アニール工程の後、さらに、有機洗浄、酸洗浄、ＲＣＡ洗浄などの表面洗浄化を行ってもよい。
次に、電極形成工程（Ｓ６０）を実施する。具体的には、絶縁膜２６上に高濃度ｎ型ポリＳｉなどのゲート電極１０となるべき層をＣＶＤ（Chemical Vapor Deposition：化学蒸着）法などにより形成する。この層上に、フォトリソグラフィ法を用いて、ゲート電極１０となるべき領域以外の領域が開口したパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、パターンから露出した層をＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）などにより除去する。これにより、図７に示すように、ゲート電極１０を形成できる。
次に、ゲート電極１０を覆うように、ＳｉＯ2などよりなる層間絶縁膜２８となるべき絶縁膜をＣＶＤ法などにより形成する。たとえばＣＶＤ法、あるいはプラズマＣＶＤ法により酸化珪素（ＳｉＯ2）、窒化珪素（Ｓｉ3Ｎ4）を堆積しても良い。たとえばプラズマＣＶＤ法によるＳｉＯ2堆積の条件としては、テトラエトキシシラン（ＴＥＯＳ）と酸素（Ｏ2）との原料ガスを用いて、加熱温度３５０℃で、たとえば１μｍ堆積しても良い。この絶縁膜上に、フォトリソグラフィ法を用いて、層間絶縁膜２８となるべき領域以外の領域が開口したパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、パターンから露出した絶縁膜をＲＩＥなどにより除去する。これにより、図７に示すように、開口部を有する層間絶縁膜２８を形成できる。
次に、層間絶縁膜２８上に、フォトリソグラフィ法を用いて、ソース領域２４の一部およびコンタクト領域２５が開口したパターンを有するレジスト膜を形成する。パターンおよびレジスト上に、Ｎｉなどの導体膜を形成する。その後、レジストを除去（リフトオフ）することにより、絶縁膜２６および層間絶縁膜２８から開口したソース領域２４およびコンタクト領域２５と接触するソース電極２７の一部を形成することができる。また、基板２の裏面上にドレイン電極１２を形成する。ドレイン電極１２は、たとえばニッケル（Ｎｉ）を用いることができる。ソース電極２７およびドレイン電極１２を形成した後に、たとえば合金化のための熱処理を行なう。これにより、図７に示すように、ソース電極２７の一部およびドレイン電極１２を形成することができる。
次いで、先に形成した一部のソース電極２７上に、上部ソース電極２７を形成する。上部ソース電極２７は、たとえばリフトオフ、エッチングなどを用いて形成することができる。
以上説明したように、本実施の形態におけるＭＯＳＦＥＴ１は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面、好ましくは｛０３−３８｝面を有するＳｉＣ基板２と、ＳｉＣ基板２上に形成された半導体層２１と、半導体層２１の表面に接触するように形成された絶縁膜２６とを備え、サブスレッショルドスロープが０．４Ｖ／Ｄｅｃａｄｅ以下である。
また本実施の形態におけるＭＯＳＦＥＴ１の製造方法は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面、好ましくは｛０３−３８｝面を主面として有するＳｉＣ基板２を準備する基板準備工程（Ｓ１０）と、ＳｉＣ基板２上に半導体層２１を形成する半導体層形成工程（Ｓ２０）と、半導体層２１の表面に接触するように絶縁膜２６を形成するゲート絶縁膜形成工程（Ｓ４０）とを備え、サブスレッショルドスロープが０．４Ｖ／Ｄｅｃａｄｅ以下である。
本発明者は、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることにより、絶縁膜２６と半導体層２１との界面近傍における界面準位密度を効果的に低減できることを見い出した。これにより、半導体層２１において絶縁膜２６と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。さらに、トラップされたキャリアが固定電荷として振舞うことを抑制することができる。このため、ゲート電極の印加電圧（しきい値電圧）を小さく維持して、キャリアの多くがソース−ドレイン間の電流に寄与できる。したがって、チャネル移動度を向上することができるＭＯＳＦＥＴ１が得られる。このように、本実施の形態では、大きなチャネル移動度を再現性良く実現することができるので、ＭＯＳＦＥＴ１の優れた特性を安定して発揮させることができる。
本実施例では、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることによって、ＭＯＳＦＥＴの移動度を向上できる効果について調べた。
（本発明例１、２）
本発明例１、２のＭＯＳＦＥＴは、基本的には図８に示す横型のＭＯＳＦＥＴ３を製造した。
具体的には、まず、基板準備工程（Ｓ１０）では、基板２として（０３−３８）面を主面として有する４Ｈ−ＳｉＣ基板を準備した。
次に、半導体層形成工程（Ｓ２０）では、半導体層３１として、０．８μｍ程度の厚みを有し、１×１０16ｃｍ-3の不純物濃度を有するｐ型ＳｉＣ層を形成した。このｐ型ＳｉＣ層の主面は（０３−３８）面であった。
次に、注入工程（Ｓ３０）では、マスク材料としてＳｉＯ2を用いた。また、Ｐをｎ型不純物として１×１０19ｃｍ-3の不純物濃度を有するソース領域２４、ドレイン領域２９を形成した。また、Ａｌをｐ型不純物として１×１０19ｃｍ-3の不純物濃度を有するコンタクト領域２５を形成した。
注入工程（Ｓ３０）の後、活性化アニール処理を行なった。この活性化アニール処理としては、Ａｒガスを雰囲気ガスとして用いて、加熱温度１７００〜１８００℃、加熱時間３０分と条件とした。
次に、ゲート絶縁膜形成工程（Ｓ４０）として、加熱温度を１２００℃、加熱時間を本発明例１では３０分、本発明例２では４５分の条件でドライ酸化により、絶縁膜２６としてゲート酸化膜を形成した。また、表面洗浄化を行った。
次に、窒素アニール工程（Ｓ５０）として、ＮＯを含む雰囲気中で、加熱温度を本発明例１では１１００℃、本発明例２では１２００℃で、加熱時間を１２０分とする条件で、熱処理を行なった。
次に、電極形成工程（Ｓ６０）として、ポリＳｉよりなるゲート電極１０、Ｎｉよりなるソース電極２７、Ｎｉよりなるドレイン電極１２を形成した。
以上の工程（Ｓ１０〜Ｓ６０）を実施することにより、本発明例１、２のＭＯＳＦＥＴ３をそれぞれ製造した。
（比較例１）
比較例１のＭＯＳＦＥＴは、本発明例１のＭＯＳＦＥＴの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、窒素アニール工程（Ｓ５０）を実施しなかった点、ゲート絶縁膜形成工程（Ｓ４０）において、加熱温度を１３００℃、加熱時間を２０分の条件とした点において異なっていた。
（比較例２）
比較例２のＭＯＳＦＥＴは、本発明例１のＭＯＳＦＥＴの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、ゲート絶縁膜形成工程（Ｓ４０）において加熱温度を１３００℃、加熱時間を３０分とした点、窒素アニール工程（Ｓ５０）において加熱温度を１３００℃、加熱時間を６０分とした点において異なっていた。
（比較例３）
比較例３のＭＯＳＦＥＴは、本発明例１のＭＯＳＦＥＴの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、ゲート絶縁膜形成工程（Ｓ４０）において加熱温度を１３００℃、加熱時間を３０分とした点、窒素アニール工程（Ｓ５０）において加熱温度を１２００℃、加熱時間を６０分とした点において異なっていた。
（測定方法）
本発明例１、２および比較例１〜３のＭＯＳＦＥＴについて、移動度およびサブスレッショルドスロープを測定した。
具体的には、移動度は、ソース−ドレイン間電圧ＶDS＝０．１Ｖとし、ゲート電圧ＶGを印加して、ソース−ドレイン間電流ＩDSを測定した（ゲート電圧依存性を測定した）。そして、ｇm＝（δＩDS）／（δＶG）として、チャネル移動度μ＝ｇm×（Ｌ×ｄ）／（Ｗ×ε×ＶDS）
（ここで、Ｌ：ゲート長、ｄ：酸化膜厚、Ｗ：ゲート幅、ε：酸化膜の誘電率）
という式から、移動度のゲート電圧に対する最大値を求めた。
サブスレッショルドスロープは、ソース−ドレイン間電圧ＶDS＝０．１Ｖとし、ゲート電圧ＶGを印加して、ゲート電圧ＶGがしきい値電圧以下の範囲において、ソース−ドレイン間電流ＩDSのゲート電圧に対する片対数プロットにおける直線領域で上記式１からサブスレッショルドスロープを測定した。その結果を図９に示す。
図９に示すように、サブスレッショルドスロープが０．４の本発明例１および２のＭＯＳＦＥＴは、７４（ｃｍ2／Ｖｓ）以上９２（ｃｍ2／Ｖｓ）以下の高い移動度を実現できた。一方、サブスレッショルドスロープが０．９〜１．０の比較例１〜３のＭＯＳＦＥＴは、２．５（ｃｍ2／Ｖｓ）以上２０（ｃｍ2／Ｖｓ）以下の低い移動度であった。
以上より、本実施例によれば、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることにより、移動度を向上できることがわかった。
ここで、本実施例では、基板２として（０３−３８）面を主面として有するＳｉＣ基板を用いたが、（０−３３−８）面を主面として有するＳｉＣ基板を用いることにより、移動度をより向上できるという知見を本発明者は有している。
本実施例では、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることによって、界面準位密度を低減できる効果について調べた。
一般的に、サブスレッショルドスロープ（Ｓ値）から界面準位密度を求めるためには、下記の式２において、既知の絶縁膜容量Ｃox、強反転時の空乏層容量Ｃd（たとえば強反転時の最大空乏層幅から計算できる）を用いて、界面準位密度Ｄit＝０の場合の理論Ｓ値を求めることができる。
Figure 2010110252
なお、上記式２において、ｋはボルツマン定数を意味し、Ｔは絶対温度を意味し、Ｃdは強反転時の空乏層容量を意味し、Ｃitは界面準位容量（Ｃit＝ｑＤit）を意味し、Ｃoxは酸化膜容量を意味する。
上記式２と実施例１でのＳ値とを比較することで、界面準位容量Ｃitを算出し、界面準位密度Ｄitを導出することができる。しかし、上記式２から算出されるＤit精度はあまり高くないことがわかった。このため、本実施例では、以下に示すように、図１０に示すＭＯＳキャパシタ３０を作製し、その容量−電圧特性より、精度を向上して界面準位密度Ｄitを検討した。
（本発明例３）
具体的には、まず、基板２として、本発明例１の基板準備工程（Ｓ１０）と同様の基板を用いた。
次に、基板２上に、本発明例１の半導体層形成工程（Ｓ２０）と同様の半導体層２１を形成した。
次に、半導体層２１上に、本発明例１のゲート絶縁膜形成工程（Ｓ４０）と同様の絶縁膜２６を形成した。
次に、加熱温度を１１００℃、加熱時間を６０分とした点を除き、本発明例１と同様の窒素アニール工程（Ｓ５０）を実施した。
次に、絶縁膜２６上に、本発明例１の電極形成工程（Ｓ６０）と同様のゲート電極１０を形成した。また、裏面コンタクト電極１８としてＮｉを形成した。
以上より、本発明例３のＭＯＳキャパシタを製造した。
（比較例４）
比較例４のＭＯＳキャパシタは、本発明例３のＭＯＳキャパシタの製造方法と基本的には同様の構成を備えていたが、ゲート絶縁膜形成工程（Ｓ４０）において加熱温度を１２００℃、加熱時間を３０分とした点、窒素アニール工程（Ｓ５０）を実施しなかった点において異なっていた。
（比較例５）
比較例５のＭＯＳキャパシタは、本発明例３のＭＯＳキャパシタの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、窒素アニール工程（Ｓ５０）において加熱温度を１３００℃、加熱時間を６０分とした点において異なっていた。
（測定方法）
本発明例３、比較例４および５のＭＯＳキャパシタについて、エネルギーと、界面準位密度とを測定した。なお、エネルギーとは、ＭＯＳ界面（半導体層２１と絶縁膜２６との界面）の半導体層側における導電帯の底を基準とした、バンドギャップ内のエネルギーとした。
また界面準位密度は、容量Ｃ−電圧Ｖ特性よりＨｉｇｈ−Ｌｏｗ法により測定した。その結果を図１１に示す。
図１１に示すように、本発明例３のＭＯＳキャパシタでは、ＭＯＳ界面における界面準位が低かった。このことから、絶縁膜２６を、窒素原子を含有するガスを雰囲気ガスとして用いて熱処理することにより、界面準位密度を低減できることがわかった。
また、本発明例３のＭＯＳキャパシタの条件でＭＯＳＦＥＴを製造すると、サブスレッショルドスロープは０．４以下であった。このことから、サブスレッショルドスロープを０．４以下にすることにより、界面準位密度を低減できることがわかった。
界面準位密度が低減されると、以下の効果を有していると考えられる。すなわち、ソース−ドレイン間の電流に寄与せずに界面準位にトラップされる反転電子を低減できる。このため、ソース−ドレイン間へ十分な電流を流すために必要な反転チャネル電子を形成するために必要なゲート電圧への印加、つまりしきい値電圧を小さくできる。以上より、サブスレッショルドスロープを０．４以下にすることにより、界面準位密度を低減できるので、移動度を向上できると考えられる。
一方、比較例４および５のＭＯＳキャパシタでは、ＭＯＳ界面における界面準位が高かった。比較例４、５のＭＯＳキャパシタの条件でＭＯＳＦＥＴを製造すると、サブスレッショルドスロープは０．４を超えていた。このことから、ＭＯＳ界面に反転チャネルの電子がトラップされると、ＭＯＳＦＥＴの移動度が低下し、負の固定電荷として振舞うため、しきい値電圧が大きくなると考えられる。特許文献１では、比較例４のように窒素アニール工程（Ｓ５０）を行なっていない。このため、上記特許文献１では、比較例４と同程度の界面準位密度となると考えられる。したがって、上記特許文献１のＭＯＳＦＥＴでは、高い移動度を再現性よく実現することは困難であることが言える。
以上より、本実施例によれば、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることによって、移動度を向上できる根拠となる界面準位密度を低減できることがわかった。また、大きなチャネル移動度を再現性よく実現できると考えられる。
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、ＳｉＣからなる半導体層に絶縁膜が接触して形成されるＭＯＳＦＥＴに有利に適用される。
１，３ ＭＯＳＦＥＴ、２ 基板、１０ ゲート電極、１２ ドレイン電極、１８ 裏面コンタクト電極、２１，３１ 半導体層、２３ ウエル領域、２４ ソース領域、２５ コンタクト領域、２６ 絶縁膜、２７ ソース電極、２８ 層間絶縁膜、２９ ドレイン領域、３０ ＭＯＳキャパシタ。

Claims (10)

  1. ｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素基板（２）と、
    前記炭化ケイ素基板（２）の前記主面上に形成された半導体層（２１、３１）と、
    前記半導体層（２１、３１）の表面に接触するように形成された絶縁膜（２６）とを備え、
    サブスレッショルドスロープが０．４Ｖ／Ｄｅｃａｄｅ以下である、ＭＯＳＦＥＴ（１、３）。
  2. 前記半導体層（２１、３１）と、前記絶縁膜（２６）との間に、窒素原子を含む領域をさらに備えた、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  3. 前記半導体層（２１、３１）と、前記絶縁膜（２６）との界面から１０ｎｍ以内の前記領域における窒素濃度の最大値が１×１０21ｃｍ-3以上である、請求の範囲第２項に記載のＭＯＳＦＥＴ（１、３）。
  4. 前記半導体層（２１、３１）は炭化ケイ素よりなる、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  5. 前記炭化ケイ素基板（２）の前記主面のオフ方位が＜１１−２０＞方向±５°以下の範囲である、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  6. 前記炭化ケイ素基板（２）の前記主面のオフ方位が＜０１−１０＞方向±５°以下の範囲である、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  7. 前記炭化ケイ素基板（２）の前記主面の面方位は、面方位｛０３−３８｝に対してオフ角が−３°以上＋５°以下である、請求の範囲第６項に記載のＭＯＳＦＥＴ（１、３）。
  8. 前記炭化ケイ素基板（２）の前記主面は、＜０１−１０＞方向における（０−３３−８）面に対するオフ角が−３°以上＋５°以下である、請求の範囲第６項に記載のＭＯＳＦＥＴ（１、３）。
  9. ｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素基板（２）を準備する工程と、
    前記炭化ケイ素基板（２）の前記主面上に半導体層（２１、３１）を形成する工程と、
    前記半導体層（２１、３１）の表面に接触するように絶縁膜（２６）を形成する工程とを備え、
    サブスレッショルドスロープが０．４Ｖ／Ｄｅｃａｄｅ以下である、ＭＯＳＦＥＴ（１、３）の製造方法。
  10. 前記絶縁膜（２６）を形成する工程は、前記絶縁膜（２６）をドライ酸化により形成する工程と、前記絶縁膜（２６）を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程とを含む、請求の範囲第９項に記載のＭＯＳＦＥＴ（１、３）の製造方法。
JP2011506053A 2009-03-27 2010-03-23 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 Pending JPWO2010110252A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009079408 2009-03-27
JP2009079408 2009-03-27
PCT/JP2010/054952 WO2010110252A1 (ja) 2009-03-27 2010-03-23 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法

Publications (1)

Publication Number Publication Date
JPWO2010110252A1 true JPWO2010110252A1 (ja) 2012-09-27

Family

ID=42780945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011506053A Pending JPWO2010110252A1 (ja) 2009-03-27 2010-03-23 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法

Country Status (8)

Country Link
US (1) US8536583B2 (ja)
EP (1) EP2413364A4 (ja)
JP (1) JPWO2010110252A1 (ja)
KR (1) KR20110133541A (ja)
CN (1) CN102150271B (ja)
CA (1) CA2736950A1 (ja)
TW (1) TW201044587A (ja)
WO (1) WO2010110252A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5725024B2 (ja) * 2010-12-22 2015-05-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2012253293A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP7106881B2 (ja) * 2018-02-09 2022-07-27 株式会社デンソー 炭化珪素基板および炭化珪素半導体装置
US11239079B2 (en) 2020-03-19 2022-02-01 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145761A (ja) * 1989-11-01 1991-06-20 Toshiba Corp 半導体装置
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JPH1027762A (ja) * 1996-03-18 1998-01-27 Hyundai Electron Ind Co Ltd 誘導結合形プラズマｃｖｄ方法及びこれを用いて生成された非晶質シリコン薄膜，及び、窒化シリコン膜，非晶質薄膜トランジスタ
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP3854508B2 (ja) * 1999-09-07 2006-12-06 株式会社シクスオン ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP4064436B2 (ja) * 2004-06-11 2008-03-19 松下電器産業株式会社 パワー素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587330A (en) 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4059939B2 (ja) * 1996-08-23 2008-03-12 株式会社半導体エネルギー研究所 パワーｍｏｓデバイス及びその作製方法
JP3987796B2 (ja) * 2000-10-03 2007-10-10 クリー インコーポレイテッド Ｎ２ｏを用いた、炭化ケイ素層上への酸化物層の製造方法
WO2005053034A1 (ja) 2003-11-25 2005-06-09 Matsushita Electric Industrial Co., Ltd. 半導体素子
WO2005093796A1 (ja) * 2004-03-26 2005-10-06 The Kansai Electric Power Co., Inc. バイポーラ型半導体装置およびその製造方法
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP5037003B2 (ja) * 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
US20080001173A1 (en) 2006-06-23 2008-01-03 International Business Machines Corporation BURIED CHANNEL MOSFET USING III-V COMPOUND SEMICONDUCTORS AND HIGH k GATE DIELECTRICS
US20090032873A1 (en) 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145761A (ja) * 1989-11-01 1991-06-20 Toshiba Corp 半導体装置
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JPH1027762A (ja) * 1996-03-18 1998-01-27 Hyundai Electron Ind Co Ltd 誘導結合形プラズマｃｖｄ方法及びこれを用いて生成された非晶質シリコン薄膜，及び、窒化シリコン膜，非晶質薄膜トランジスタ
JP3854508B2 (ja) * 1999-09-07 2006-12-06 株式会社シクスオン ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP4064436B2 (ja) * 2004-06-11 2008-03-19 松下電器産業株式会社 パワー素子

Also Published As

Publication number Publication date
WO2010110252A1 (ja) 2010-09-30
US20110169016A1 (en) 2011-07-14
TW201044587A (en) 2010-12-16
CA2736950A1 (en) 2010-09-30
EP2413364A1 (en) 2012-02-01
KR20110133541A (ko) 2011-12-13
EP2413364A4 (en) 2013-05-08
US8536583B2 (en) 2013-09-17
CN102150271A (zh) 2011-08-10
CN102150271B (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
WO2010110253A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
TWI440180B (zh) Silicon carbide semiconductor device and manufacturing method thereof
JP5603008B2 (ja) 大きな反転層移動度を有するＳｉＣＭＯＳＦＥＴの形成方法
JP4843854B2 (ja) Ｍｏｓデバイス
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2010116886A9 (ja) 絶縁ゲート型バイポーラトランジスタ
WO2010116887A1 (ja) 絶縁ゲート型電界効果トランジスタ
JP2012209422A (ja) Ｉｇｂｔ
JP4956904B2 (ja) 炭化珪素半導体装置とその製造方法
WO2010110252A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2006156478A (ja) 炭化珪素半導体装置およびその製造方法
US20110062450A1 (en) Silicon carbide semiconductor device
JP5564781B2 (ja) 炭化ケイ素半導体装置およびその製造方法
JPWO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP2018206872A (ja) 半導体装置
JP3941641B2 (ja) 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置
JP5187118B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805