JP4064436B2 - パワー素子 - Google Patents

パワー素子 Download PDF

Info

Publication number
JP4064436B2
JP4064436B2 JP2006519596A JP2006519596A JP4064436B2 JP 4064436 B2 JP4064436 B2 JP 4064436B2 JP 2006519596 A JP2006519596 A JP 2006519596A JP 2006519596 A JP2006519596 A JP 2006519596A JP 4064436 B2 JP4064436 B2 JP 4064436B2
Authority
JP
Japan
Prior art keywords
resistance
temperature
region
power element
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006519596A
Other languages
English (en)
Other versions
JPWO2005122273A1 (ja
Inventor
真 北畠
修 楠本
正雄 内田
邦方 高橋
賢哉 山下
浩一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4064436B2 publication Critical patent/JP4064436B2/ja
Publication of JPWO2005122273A1 publication Critical patent/JPWO2005122273A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、ワイドバンドギャップ半導体を用いたパワー素子に関する。
高耐圧かつ大電流特性を有するパワー素子は、様々な分野で使用されている。パワー素子には、電力損失によってパワー素子の温度が上昇し、素子特性が変化するという問題がある。このような素子特性の変化を抑えるため、従来から、パワー素子を冷却することによって安全動作温度以下に保持する構造が採用されている。具体的には、パワー素子をパッケージ基材に接触させ、パワー素子で発生した熱をパッケージ基材に逃すことにより、素子温度の上昇を抑えている。
室温で約１．１１ｅＶ程度のバンドギャップを有するシリコン半導体を用いたパワー素子（Ｓｉパワー素子）は、１５０℃を越える温度になると、熱暴走してショート状態となり電流制御素子として機能しなくなる。従って、Ｓｉパワー素子における最も電流密度が高い部分の温度が１５０℃を超えないように熱設計される。特に、Ｓｉパワー素子の内部における電流密度が５０Ａ／ｃｍ2以上となる場合には、Ｓｉパワー素子の内部で発生する熱が顕著になるので、効率的に熱を放出する必要がある。
しかしながら、パワー素子の温度が安全動作温度（１５０℃）以下に保たれている場合でも、温度変化によってパワー素子における導通時の電気抵抗（以下、「オン抵抗」と称する。）が変化し、信頼性を低下させるという問題がある。
従来のＳｉパワー素子として、Ｓｉ−ＭＯＳＦＥＴ（金属―酸化物―半導体電界効果ランジスタ）を例に説明する。Ｓｉ−ＭＯＳＦＥＴは、フルパワーで用いられる場合でも安全動作温度（１５０℃）以下の範囲に保持されるように、パッケージ基材自体およびＳｉ−ＭＯＳＦＥＴのパッケージ基材への実装方法が最適化されている。Ｓｉ−ＭＯＳＦＥＴの素子温度が１５０℃以下に保たれていれば、素子の破壊は起こらない。
しかしながら、素子温度が１００℃程度まで上昇すると、通常、オン抵抗が大きく変化する。図４は、従来のＳｉ−ＭＯＳＦＥＴにおけるオン抵抗ＲDS(on)の温度特性を示すグラフの一例であり、非特許文献１に開示されている。図４において、Ｉｄはドレイン電流、ＶＧＳはソース−ドレイン間電位をそれぞれ意味している。図４に示すように、従来のＳｉ−ＭＯＳＦＥＴのオン抵抗は、素子の温度Ｔｊが高くなるにつれて増加する。１００℃におけるオン抵抗の値は、室温下におけるオン抵抗の値の２倍以上となる。
Ｓｉ−ＭＯＳＦＥＴのオン抵抗が温度上昇に伴って増大する理由は、オン抵抗が主にＳｉ−ＭＯＳＦＥＴのドリフト領域における電気抵抗によって決まり、ドリフト領域の電気抵抗が大きな温度依存性を示すからである。ドリフト領域は、比較的低い濃度の不純物を含む領域である。ドリフト領域では、温度が上昇すると、フォノン散乱が増大してキャリアの伝導を阻害するため、電気抵抗が増大すると考えられる。
Ｓｉ−ＭＯＳＦＥＴにおける電気特性の温度変化は、以下のような問題を引き起こす。
インバータ等の機器を制御する回路は、一般的に、Ｓｉ−ＭＯＳＦＥＴなどのスイッチング素子を備えたパワーエレクトロニクス回路である。Ｓｉ−ＭＯＳＦＥＴの電気特性が温度により変化すると、それに伴って、インバータ等の回路の負荷に流れる電流も変化してしまう。このように、回路の負荷に流れる電流が温度依存性を示すと、その回路によって制御されるシステムの動作が不安定になるという問題を生じる。システムを安定して動作させるためには、Ｓｉ−ＭＯＳＦＥＴの温度上昇によってＳｉ−ＭＯＳＦＥＴのオン抵抗が増大しても回路の付加に対して同じ電流が供給されるように、例えば電圧を上げるようなフィードバック制御をかける必要がある。しかし、このようなフィードバック制御を設けると、回路構成が複雑になり、製造コストも増大してしまう。
Ｓｉ−ＭＯＳＦＥＴ以外の他のＳｉパワー素子も、温度によって電気特性が変化するため、上記と同様の問題を有している。他のＳｉパワー素子として、Ｓｉ−ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を例に説明する。Ｓｉ−ＩＧＢＴのオン抵抗は、温度の上昇に伴って減少する。従って、Ｓｉ−ＩＧＢＴを含む回路を構成した場合、Ｓｉ−ＩＧＢＴの温度が上昇してＳｉ−ＩＧＢＴにおける電気抵抗が減少すると、電圧を下げるようなフィードバック制御をかける必要がある。また、ＩＧＢＴにおけるオン抵抗は、Ｓｉ−ＭＯＳＦＥＴにおけるオン抵抗より大きい温度依存性を示す。そのため、動作時にＳｉ−ＩＧＢＴを流れる電流によって発生する熱をより高効率に放熱できるように、Ｓｉ−ＩＧＢＴの熱設計を行い、Ｓｉ−ＩＧＢＴの温度を低温に保つ必要がある。
なお、ＳｉＣに関しては、ＭＯＳＦＥＴのオン抵抗の特性評価が特許文献１、２および非特許文献２に開示されている。
特開２００２−２６１２７５公報 特開平７−１３１０１６号公報 Infineon社 Cool MOS Power Transistor dataシート SPP04N60C3,SPB04N60C3, SPA04N60C3 「高反転層チャネル移動度を有するプレーナ型４Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ」、ＦＥＤジャーナル Ｖｏｌ．１１ Ｎｏ．２（２０００） ｐ８２の図３
上述したように、従来のＳｉパワー素子における電気特性は、素子温度に依存して変化する。従って、Ｓｉパワー素子を含む回路を用いてシステムを安定して動作させようとすると、回路の付加に対して一定の電流が流れるようにフィードバック制御を行う必要があり、回路構成が複雑になる。
本発明は、上記事情に鑑みてなされたものであり、その目的は、オン抵抗の温度変化を抑えたパワー素子を提供することにある。
本発明のパワー素子は、ソース電極と、ドレイン電極と、前記ソース領域と前記ドレイン電極との間で直列電流径路を形成するチャネル領域およびドリフト領域を含むワイドギャップ半導体とを備えたパワー素子であって、前記直列電流径路のうち前記チャネル領域以外の領域は正の温度依存性を示すオン抵抗を有し、かつ、前記チャネル領域は負の温度依存性を示すオン抵抗を有しており、前記パワー素子の温度を−３０℃から１００℃へ変化させた場合のパワー素子全体におけるオン抵抗の変化の、−３０℃におけるパワー素子全体のオン抵抗に対する割合が５０％以下である。
好ましい実施形態において、前記パワー素子全体におけるオン抵抗の温度変化は、前記電流経路のうちの前記チャネル領域以外の領域におけるオン抵抗の温度変化ΔＲpと、前記チャネル領域におけるオン抵抗の温度変化ΔＲnとを相殺させることによって得られる。
好ましい実施形態において、前記パワー素子の温度を−３０℃から１００℃へ変化させた場合において、前記温度変化ΔＲpの絶対値は、前記温度変化ΔＲnの１／２以上２倍以下である。
好ましい実施形態において、電子の３００Ｋにおけるチャネル移動度が１０ｃｍ2／Ｖｓ以上であり、前記パワー素子の温度が−３０℃以上１００℃以下のとき、前記チャネル領域のオン抵抗が、前記電流径路のうちの前記チャネル領域以外の領域におけるオン抵抗の２倍以上２０倍以下である。
好ましい実施形態において、前記パワー素子の温度が−３０℃以上１００℃以下のとき、前記チャネル領域のオン抵抗は２００ｍΩｃｍ2以下である。
好ましい実施形態において、前記直列電流経路には、５０Ａ／ｃｍ2 以上の電流密度の電流が流れる。
好ましい実施形態において、前記ワイドバンドギャップ半導体は炭化珪素である。
好ましい実施形態において、前記パワー素子は、炭化珪素基板と、前記炭化珪素基板の主面上に形成された炭化珪素層とを備え、前記ソース電極は前記炭化珪素層上に設けられ、前記ドレイン電極は前記炭化珪素基板の裏面に形成されている。
好ましい実施形態において、前記炭化珪素基板の主面は（０００１）面である。
本発明によると、素子温度によるオン抵抗の変化を抑えた、温度に対する安定度の高いパワー素子を提供できる。このようなパワー素子を用いてインバータ回路などのパワーエレクトロニクス回路を構成すると、フィードバック制御のための冗長な回路を設けなくてよいので有利である。従って、フィードバック回路が簡略化または省略された単純な構成を有し、かつシステムを安定に動作させることができる信頼性の高いパワーエレクトロニクス回路を提供できる。さらに、そのようなパワーエレクトロニクス回路を備えた信頼性の高いパワーエレクトロニクスシステムを実現できる。
本発明のパワー素子は、温度上昇に伴って導通状態の電気抵抗が所望の割合で減少する部分（チャネル領域）と、温度上昇に伴って導通状態の電気抵抗が所望の割合で増加する部分（チャネル領域に対して直列的に接続された領域）とを有しており、これらの部分における電気抵抗の変化を互いに相殺させることにより、−３０℃でのパワー素子全体の導通状態の電気抵抗に対して、１００℃での導通状態の電気抵抗の変化幅が５０％以下となる。このようなパワー素子は、炭化珪素（ＳｉＣ）などのワイドギャップ半導体を用いて形成されている。なお、本明細書では、「パワー素子」とは、耐圧が１００Ｖ以上であり、かつ１Ａ以上の電流を制御する半導体素子を指す。
Ｓｉを用いた従来のパワー素子によると、例えばＭＯＳＦＥＴの場合、全体のオン抵抗は主にドリフト領域のオン抵抗によって決まる。そのため、ＭＯＳＦＥＴ全体のオン抵抗は、ドリフト領域のオン抵抗と同様の温度依存性を示すことになる。
本発明者らは、パワー素子におけるオン抵抗の温度依存性を抑えるため、パワー素子の構成について種々の検討を行った。このとき、ＳｉＣなどのワイドギャップ半導体を用いてＭＯＳＦＥＴを形成すると、チャネル領域のオン抵抗が、Ｓｉ−ＭＯＳＦＥＴにおけるチャネル領域のオン抵抗よりも極めて高くなる点に注目した。なお、本明細書では、「ワイドバンドギャップ半導体」とは、伝導帯の下端と価電子帯の上端とのエネルギー差（バンドギャップ）が２．０ｅＶ以上である半導体を意味する。そのようなワイドバンドギャップ半導体としては、ＳｉＣの他、ＧＡＮ、ＡｌＮ等のＩＩＩ族窒化物、ダイヤモンド等が挙げられる。
ＳｉＣは、Ｓｉよりも１桁以上高い界面準位密度を有するため、ＳｉＣ−ＭＯＳＦＥＴのチャネル移動度（チャネル領域における電界効果移動度）は低い。そのため、チャネル領域のオン抵抗は極めて高くなる。従来のＳｉＣ−ＭＯＳＦＥＴにおけるチャネル領域のオン抵抗は、素子内の他の領域（ドリフト領域など）におけるオン抵抗の１００倍以上となる場合もある。これは、ＳｉＣ−ＭＯＳＦＥＴのオン抵抗を増加させる一つの要因となっており、チャネル領域のオン抵抗を低下させることにより、低オン抵抗・低損失のパワーデバイスを実現するための開発が進められている。本発明は、ＳｉＣ−ＭＯＳＦＥＴでは、チャネル領域のオン抵抗が、素子全体のオン抵抗に影響を与えるほど高いという点を逆手に利用し、ＭＯＳＦＥＴなどのパワー素子の温度に対する安定性を改善するものである。
本発明者らが調べた結果、ＳｉＣ−ＭＯＳＦＥＴでは、チャネル領域の構造や形成方法などによって、チャネル領域におけるオン抵抗の温度依存性を制御できることを見出した。図１は、チャネル領域におけるオン抵抗の温度依存性を示すグラフの一例である。図１の横軸は、１／Ｔ（Ｔ：素子の温度）、縦軸はチャネル領域における導通状態の電気抵抗（オン抵抗）Ｒ1である。図１からわかるように、チャネル領域におけるオン抵抗Ｒ1のグラフの勾配を、オン抵抗Ｒ1が最小となる温度Ｔ１よりも温度の高い領域と、温度Ｔ１よりも温度の低い領域とで変化させることができる。
この知見に基づけば、チャネル領域のオン抵抗の温度依存性を、素子内の他の領域における電気抵抗の温度依存性と反対になるように設計できる。
なお、チャネル領域のオン抵抗Ｒ1の温度依存性が「負」になる場合があること自体は公知である（非特許文献２）。しかしながら、このような「負」の温度依存性は、電子の３００Ｋにおけるチャネル移動度が１０ｃｍ2／Ｖｓよりも充分に低いレベルにあるときに観察されている。チャネル移動度が１０ｃｍ2／Ｖｓ以上になると、オン抵抗の温度依存性は「正」となる傾向がある。この点については、後に詳細に説明する。
本発明では、チャネル移動度が１０ｃｍ2／Ｖｓ以上になるような場合であっても、各種の設計パラメータを調節することにより、チャネル領域におけるオン抵抗Ｒ1の温度依存性を「負」にすることができ、また、その値が他の領域におけるオン抵抗の温度依存性（正）を相殺するレベルに調節できることを見出して、本発明を完成した。
本発明では、パワー素子の使用環境やパワー素子に対する放熱構造を考慮して、素子温度範囲を−３０℃から１００℃とし、この範囲内でオン抵抗が高い安定性を有するように設計を行う。より具体的には、素子温度を−３０℃から１００℃へ変化させた場合のオン抵抗の変化ΔＲonの、−３０℃におけるオン抵抗Ｒon(-30℃)に対する割合（ΔＲon／Ｒon(-30℃)）が５０％以下となるように、パワー素子の設計を行う。これにより、パワー素子を含むパワーエレクトロニクス回路を形成する際に、フィードバック回路を簡略化することが可能になる。なお、上記割合（ΔＲon／Ｒon(-30℃)）が５０％を超えると、高温でパワー素子のオン抵抗が増大し、パワーエレクトロニクス回路に十分な電流が流れなくなる。そのため、フィードバック制御を行わなければ、このパワーエレクトロニクス回路によって制御される機器のパワーが低下してしまう。
以下、図面を参照しながら、本発明による実施形態のパワー素子の構成を説明する。本実施形態は、炭化珪素（ＳｉＣ）を用いた縦型ＭＯＳＦＥＴである。
本実施形態のＭＯＳＦＥＴは複数のユニットセルを備えており、図２（ａ）は、そのうちの４個のユニットセルの構成を示す平面図である。また、図２（ｂ）は、図２（ａ）におけるＡ−Ａ'断面図である。
図２に示すように、ＭＯＳＦＥＴは、ｎ型のＳｉＣ基板４の主面上に形成された炭化珪素層１０炭化珪素層１０は、ドリフト領域３、ｐ型のウェル領域８、ウェル領域８の内部に設けられたコンタクト領域（ｎ+領域）９、およびチャネル層５を有している。チャネル層５は、例えば、ｎ型のＳｉＣ層を含む蓄積チャネル構造を有している。チャネル層５のうちウェル領域８の上面と接する部分はチャネル領域１となる。ドリフト領域３は、ｎ型の高抵抗領域であり、チャネル領域１を介してコンタクト領域９と接続されている。コンタクト領域９は、炭化珪素層１０の上に形成されたソース電極１３と接続されている。また、チャネル領域１の上には、ゲート酸化膜１５を介してゲート電極１７が設けられている。一方、ＳｉＣ基板４の裏面にはドレイン電極１１が形成されている。
図２のＭＯＳＦＥＴは、例えばノーマリーオフ型に設定されており、ゲート電極１７に電圧を印加すると、ドレイン電極１１からチャネル領域１を介してソース電極１３へ電流が流れる（オン状態）。ゲート電極１７に電圧を印加しない状態（オフ状態）では、チャネル領域１は空乏化される。さらに、ｐ型のウェル領域８およびｎ型のドリフト領域（ｎー領域）３の間のｐｎ接合が逆バイアスされて、主としてウェル領域８からドリフト領域３に空乏層が拡がり、隣接するウェル領域間のＪＦＥＴ領域（ジャンクション領域）２が空乏化される。その結果、ドレイン電極１１からソース電極１３へ電流を流すことはできない。
オン状態において、ドリフト電極１１からの電流は、ＳｉＣ基板４、ドリフト領域３、ＪＦＥＴ領域２およびチャネル領域１を経て、ソース電極１３へ流れる。このような電流の模式的な経路を、図２に矢印２０を用いて示す。ＭＯＳＦＥＴのオン抵抗Ｒonは、電流経路２０に沿った各領域における電気抵抗の和となる。すなわち、ＳｉＣ基板４の抵抗Ｒ4、ドリフト領域３の抵抗Ｒ3、ＪＦＥＴ領域２の抵抗Ｒ2およびチャネル領域１の抵抗Ｒ1の和となる（Ｒon＝Ｒ1＋Ｒ2＋Ｒ3＋Ｒ4）。
電流経路２０に沿った各領域のうち、ＪＦＥＴ領域２、ドリフト領域３および基板４の電気抵抗Ｒ2、Ｒ3、Ｒ4の温度依存性は正であり、温度上昇に伴って増大する。これらの領域の電気抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）は、例えば図３の曲線２５で示される。この電気抵抗の和が（Ｒ2＋Ｒ3＋Ｒ4）で示される部分が、前述した「温度上昇に伴って導通状態の電気抵抗が所望の割合で増加する部分（チャネル領域に対して直列的に接続された領域）」に相当する。
一方、チャネル領域１の電気抵抗Ｒ1の温度依存性は、前述したように、チャネル領域１の構造や形成方法などによって、また温度範囲によって変化し得る。そこで、チャネル領域１の電気抵抗Ｒ1が、−３０℃〜１００℃の温度で負の温度依存性を有するように、チャネル層５の構造および形成方法を制御する。チャネル領域１の電気抵抗Ｒ1は、例えば図３の曲線２６で示される。なお、具体的なチャネル層５の構造や形成方法は後述する。
これにより、素子温度をＴ１からＴ２（Ｔ１、Ｔ２：−３０℃〜１００℃の範囲内）まで変化させた場合の、ＪＦＥＴ領域２、ドリフト領域３および基板４の電気抵抗の温度による変化分Δ（Ｒ2＋Ｒ3＋Ｒ4）＝ΔＲpと、チャネル領域１の電気抵抗の温度による変化分ΔＲ1＝ΔＲnとを互いにうち消し合わせることができる。その結果、ＭＯＳＦＥＴ全体のオン抵抗ＲONは、図３の曲線２７に示すように、従来よりも小さい温度依存性を有する。具体的には、素子温度を−３０℃から１００℃へ変化させた場合のオン抵抗の変化ΔＲonの、−３０℃におけるオン抵抗Ｒon(-30℃)に対する割合（ΔＲon／Ｒon(-30℃)）は５０％以下である。
素子温度を−３０℃から１００℃へ変化させた場合において、ＪＦＥＴ領域２、ドリフト領域３および基板４のオン抵抗の温度による変化分Δ（Ｒ2＋Ｒ3＋Ｒ4）と、チャネル領域１のオン抵抗の温度による変化分ΔＲ1とを互いにうち消し合わせる（すなわち、相殺する）ためには、Δ（Ｒ2＋Ｒ3＋Ｒ4）の絶対値がΔＲ1の絶対値の１／２以上２倍以下であることが好ましい。
なお、チャネル層５の構造や形成方法によって、オン抵抗Ｒ1の温度依存性だけでなく電気抵抗Ｒ1の値も制御することができる。オン抵抗Ｒonの温度依存性をより効果的に低減するためには、オン抵抗Ｒ1が、ＪＦＥＴ領域２、ドリフト領域３および基板４の抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）の約２倍以上２０倍以下であることが好ましい。２倍未満であれば、ＪＦＥＴ領域２、ドリフト領域３、基板４のオン抵抗の温度変化分Δ（Ｒ2＋Ｒ3＋Ｒ4）がチャネル領域１のオン抵抗の温度変化分ΔＲ1よりも大きくなりすぎて、オン抵抗の温度依存性（正）を十分に低減できない。反対に、２０倍より大きい場合には、チャネル領域１の電気抵抗の温度依存性が支配的になり、オン抵抗の温度依存性（負）を十分に低減することは困難である。より好ましくは、チャネル領域１のオン抵抗Ｒ1が、ＪＦＥＴ領域２、ドリフト領域３および基板４のオン抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）の２倍以上１０倍以下、さらに好ましくは約５倍である。約５倍であれば、温度依存性の変化分Δ（Ｒ2＋Ｒ3＋Ｒ4）、ΔＲ1がそれぞれうち消し合う結果、ＭＯＳＦＥＴ全体のオン抵抗Ｒonの温度依存性をほぼゼロにできる。
本発明のパワー素子における電流経路に流れるオン電流の電流密度は特に限定しないが、オン電流の電流密度が大きいと（例えば５０Ａ／ｃｍ2 以上）、より効果的にオン抵抗Ｒonの温度依存性を低減できる。
以下、本実施形態のＭＯＳＦＥＴの実施例を説明する。
本実施例のＭＯＳＦＥＴは、基本的には図２に示す構成を有し、その耐圧は６００Ｖである。本実施例のＭＯＳＦＥＴは、ＭＯＳＦＥＴ全体のオン抵抗の温度依存性をほぼゼロにできるように設計されている。具体的には、次に説明するように設計されている。
ＭＯＳＦＥＴ（面積：０．０１ｍｍ2）は、９個のユニットセルから構成されている。各ユニットセルにおいて、ｐ型ウェル領域８（サイズ：１５μｍ×１５μｍ）の不純物濃度（Ａｌ濃度）を１×１０18ｃｍ-3とする。また、チャネル層５を、厚さが１５０ｎｍで、ｎ型不純物（Ｎ）を１×１０17ｃｍ-3の濃度で含むＳｉＣ層とする。チャネル層５のうちｐ型ウェル領域８の上に位置する部分（すなわちチャネル領域１）の長さ（チャネル長）１Ｌを２μｍとする。隣接するウェル領域８の間隔２Ｗを３μｍとする。
さらに、ＳｉＣ基板４のｎ型不純物濃度や、ドリフト領域３のｎ型不純物濃度などを適宜調整することにより、ＪＦＥＴ領域２、ドリフト領域３および基板４のオン抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）が調整されており、素子温度が室温のとき、オン状態における電気抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）は３０Ωである。これに対し、チャネル領域１の電気抵抗Ｒ1は１５０Ωである。従って、チャネル領域１のオン抵抗Ｒ1が、その他の領域におけるオン抵抗の和の約５倍となる。その結果、チャネル領域とその他の領域との温度依存性の変化分が互いにうち消し合うので、ＭＯＳＦＥＴ全体の電気抵抗の温度依存性をほぼゼロに抑えることができる。
本実施例のＭＯＳＦＥＴの場合、−３０℃におけるオン抵抗Ｒon(-30℃)と１００℃におけるオン抵抗Ｒon(100℃)の差ΔＲon（＝Ｒon(100℃)−Ｒon(-30℃)）の、−３０℃におけるオン抵抗Ｒon(-30℃)に対する割合（ΔＲon／Ｒon(−30℃)）を１０％以下に抑えることができる。従って、本実施例のＭＯＳＦＥＴを用いると、極めて安定な回路を構成できることが確認できる。この回路には冗長なフィードバック回路を設ける必要がないので有利である。
本実施例では、ドリフト領域３、ウェル領域８、コンタクト領域９や電極１１、１３、１７などは、公知の方法で形成される。チャネル層５は、例えばＣＶＤ法を用いて形成できる。このとき、ＣＶＤ成長条件などを最適化することにより、チャネル層５の表面平坦性を確保する。好ましくは、チャネル層５の表面凹凸が、チャネル層５の厚さに比べて十分小さくなるように、例えばチャネル層５の厚さの１０％である１５ｎｍ以下となるように制御する。これにより、低抵抗（１５０Ω）で、かつ負の温度依存性を有するチャネル層５が得られる。なお、チャネル層５の表面凸凹が大きい（例えば１００ｎｍ程度）と、チャネル層５のオン抵抗Ｒ1は６００Ω以上と高くなり、その他の領域の電気抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）の２０倍以上となるおそれがある。
また、本発明者らは、チャネル層５の抵抗Ｒ1や温度依存性を制御するためには、チャネル層５の上に形成されるゲート酸化膜１５の厚さやチャネル層５の熱処理条件（活性化アニールなど）を制御することが有効であることを確認した。
本実施例では、ゲート酸化膜１５の厚さを８０ｎｍとし、上述したようにチャネル層５のオン抵抗Ｒ1を１５０Ωまで低減できたが、ゲート酸化膜１５の厚さを増加させるとチャネル層５のオン抵抗Ｒ1は増加し、厚さが１００ｎｍ以上のときチャネル層５のオン抵抗Ｒ1は６００Ω以上となる。一方、ゲート酸化膜１５の厚さを８０ｎｍよりも減少させると、チャネル層５のオン抵抗Ｒ1は１５０Ωよりも減少する。
また、チャネル層５の温度依存性も、ゲート酸化膜１５の厚さに伴って変化する。具体的には、ゲート酸化膜１５の厚さを小さくすると、チャネル層５のオン抵抗Ｒ1が負の温度依存性を有する温度領域がより低温側に移動する。すなわち、チャネル層５オン抵抗Ｒ1が最小となる温度Ｔ１（図１）がより低くなることを確認した。この場合、チャネル層５のオン抵抗Ｒ1の負の温度依存の係数は減少する。
このように、チャネル層５の抵抗Ｒ1や温度依存性を制御してパワー素子全体のオン抵抗の温度依存性を抑えるためには、ゲート酸化膜１５の厚さやチャネル層５の形成条件などを最適化する必要がある。
なお、上記実施例は、耐圧が６００ＶのＭＯＳＦＥＴ素子におけるチャネル層５やゲート酸化膜１５の形成条件の一例であり、例えばＭＯＳＦＥＴ素子の耐圧が変わると、チャネル層５以外の領域における電気抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）が変化するため、チャネル層５のオン抵抗Ｒ1の最適値や温度依存係数の最適値も変化する。
また、チャネル層５のオン抵抗Ｒ1の温度依存性によって、他の領域の電気抵抗の温度依存性を相殺する場合、他の領域の電気抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）は１０ｍΩｃｍ2以下であることが好ましい。この電気抵抗の和が１０ｍΩｃｍ2を超えると、それに伴って、パワー素子の温度を−３０℃から１００℃まで変化させたときの電気抵抗の和の温度変化Δ（Ｒ2＋Ｒ3＋Ｒ4）が大きくなり、チャネル層５のオン抵抗Ｒ1の温度変化ΔＲ1で相殺することが困難となるからである。
本発明の好ましい実施形態では、チャネル層５における電子のチャネル移動度が室温（３００Ｋ）で１０ｃｍ2／Ｖｓ以上である。チャネル移動度が１０ｃｍ2／Ｖｓよりも低い場合、チャネル層５のオン抵抗Ｒ1が大きくなりすぎるため、電流損失が大きく、パワー素子として適さない。
前述のように、３００Kにおける電子のチャネル移動度が１０ｃｍ2／Ｖｓよりも低い状態では、チャネル層のオン抵抗が負の温度依存性を有する場合のあることが知られているが、このようなチャネル層を用いてトランジスタを形成したとしても、損失が大きいため、パワー素子としては実用に供することはできない。
なお、前述した非特許文献２は、（０３−３８）面や（１１−２０）面にチャネル領域を形成することにより、１０ｃｍ2／Ｖｓ以上の高いチャネル移動度を達成できることも教示している。しかしながら、それらのチャネル移動度は、温度の上昇とともに低下しており、チャネル層のオン抵抗は「正」の温度依存性を有している。
一方、本実施形態では、チャネル移動度が１０ｃｍ2／Ｖｓ以上の高い値を示し、かつ温度上昇とともに増大する（オン抵抗が減少する）チャネル層を形成し、それによってパワー素子全体のオン抵抗の温度依存性を抑制している。
本実施形態では、４Ｈ−ＳｉＣの（０００１）面にチャネル領域を形成し、しかも、ＭＯＳ界面（ＳｉＯ2／ＳｉＣ界面）における窒素濃度を１×１０20ｃｍ-2以上１×１０22ｃｍ-2以下の範囲に調節している。４Ｈ−ＳｉＣの（０００１）面におけるＳｉＯ2／ＳｉＣ界面には、炭素などの不純物やダングリングボンドが存在するため、チャネル移動度は低くなる。しかしながら、界面における窒素濃度を上記範囲内に調節することにより、不純物やダングリングボンドを不活性化（パッシベート）できるため、界面準位密度を低減し、高いチャネル移動度を実現することができる。
本発明では、チャネル領域における電子のチャネル移動度（３００Ｋ）を１０ｃｍ2／Ｖｓ以上に調節しつつ、その温度特性を利用している。なお、本発明に適したチャネル移動度および温度依存性を実現するには、界面準位密度が、伝導帯および荷電子帯のうちの少なくとも一方のバンド端付近におけるポテンシャル範囲で１×１０12ｃｍ-2／ｅＶ以下であることが好ましい。
なお、チャネル領域の導電型を規定する不純物の濃度が１×１０16ｃｍ-3以上の高濃度部分と、１×１０16ｃｍ-3未満の低濃度部分（不純物を含まない真性半導体）部分を少なくとも一層ずつ積層することによってチャネル領域を形成することが好ましい。このような層状構造としては、δドープ積層構造（δドープ層＋アンドープ層の交互積層）が挙げられる。例えば、δドープ層は１０ｎｍ程度、アンドープ層は４０ｎｍ程度に設定される。このような層厚にて、例えば、δドープ層が３層、アンドープ層が４層となるように交互に積層すると、３０ｎｍ＋１６０ｎｍ＝１９０ｎｍとなり、チャネル領域の層状構造の総厚は約０．２μｍとなる。
このような層状構造を有するチャネル領域によれば、１０ｃｍ2／Ｖｓ以上の高いチャネル移動度と、温度上昇とともにチャネル移動度が増大する特性を再現性良く実現できる。このような層状チャネル構造は、ＭＯＳ界面から離れた領域のチャンネル電流密度を高めるため、高いチャネル移動度と所望の温度特性を同時に満たすことができると考えられる。実験によると、層状チャネル領域の総厚は１μｍ以下に設定することが好ましく、０．５μｍ以下に設定することが更に好ましい。
パワー素子の温度が−３０℃以上１００℃以下の範囲において、他の領域の電気抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）が上記上限値（１０ｍΩｃｍ2）以下のとき、電気抵抗の和の温度変化Δ（Ｒ2＋Ｒ3＋Ｒ4）をより効果的に相殺するためには、チャネル層５のオン抵抗Ｒ1は２００ｍΩｃｍ2以下であることが好ましい。より好ましくは、上記温度範囲におけるチャネル層５のオン抵抗Ｒ1は、他の領域の電気抵抗の和（Ｒ2＋Ｒ3＋Ｒ4）の５倍の５０ｍΩｃｍ2以下である。５０ｍΩｃｍ2以下であれば、パワー素子全体におけるオン抵抗の温度変化を抑制しつつ、パワー素子の低損失化を実現できる。
チャネル層５におけるチャネル長１Ｌや厚さおよび不純物濃度は上記に限定されず、ＭＯＳＦＥＴにおける他の部分のサイズや抵抗値等によって変化し得る。また、チャネル層５の構造や形成方法は上記構造や形成方法に限定されず、チャネル領域１が所望の範囲の電気抵抗Ｒ1を有するように、かつ、チャネル領域１の電気抵抗Ｒ1が所望の温度依存性を有するように適宜選択される。チャネル層５は、界面準位の影響を低減してチャネル移動度を向上させるために、蓄積チャネル構造を有することが好ましい。蓄積チャネル構造は、出願人が特許出願２００２−５４４７８９で開示しているように、アンドープＳｉＣ層とｎ型ドープ層（δドープ層）とを交互に積層させた構造（δドープ構造）であってもよい。その場合、例えばδドープ層の不純物濃度、およびδドープ層およびアンドープ層の厚さ、特にδドープ構造の最上面におけるアンドープＳｉＣ層の厚さを変えることにより、チャネル領域１のオン抵抗Ｒ1を調整できる。
なお、本実施例のＭＯＳＦＥＴの面積は０．０１ｍｍ2と小さいため、上述したような電気抵抗の値（Ｒ1：１５０Ω、Ｒ2＋Ｒ3＋Ｒ4：５０Ω）が得られるが、ＭＯＳＦＥＴの素子面積を増大させたり、ユニットセルの集積度を上げると、上記電気抵抗の値は減少する。具体的には、本実施例と同様の構成を有し、面積が１ｍｍ2のＭＯＳＦＥＴの場合には、各領域の電気抵抗の値は本実施例における電気抵抗の値の１／１００となる。また、面積が１ｃｍ2のＭＯＳＦＥＴの場合は、電気抵抗の値は本実施例における電気抵抗の値の１／１００００となる。
上記実施例では、チャネル領域１における電気抵抗Ｒ1の値や温度依存性を制御することによって、オン抵抗の温度変化の割合（ΔＲon／Ｒon(-30℃)）を５０％以下、好ましくは１０％以下に抑えているが、逆にドリフト領域３などの温度依存性が正の領域における電気抵抗の値を故意に増加させることによって、素子全体のオン抵抗の温度変化を抑えることもできる。あるいは、チャネル領域１などの温度依存性が負の領域における抵抗値およびドリフト領域３などの温度依存性が正の領域における抵抗値の両方を制御することによって、ＭＯＳＦＥＴ全体のオン抵抗Ｒonの温度変化を抑えてもよい。なお、ドリフト領域３における電気抵抗Ｒ3は、例えばドリフト領域３の不純物濃度などを変えることによって調整できる。
本発明のパワー素子は、図２に示すようなＭＯＳＦＥＴに限定されない。トランジスタ構造を有し、電流経路に温度依存性が正の部分および温度依存性が負の部分が含まれたパワー半導体素子であれば良い。例えば、ＪＦＥＴ、ＭＩＳＦＥＴ、ＭＥＳＦＥＴなどのＦＥＴ（電界効果トランジスタ）、ＩＧＢＴ等のバイポーラ・伝導度変調型スイッチング素子であっても良い。
本発明によると、オン抵抗の温度変化を抑えた信頼性の高いパワー素子を提供できる。本発明は、ワイドバンドギャップ半導体を用いたＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、ＩＧＢＴなどのパワーＦＥＴに適用され得る。
本発明のパワー素子を用いると、冗長なフィードバック回路を設けることなく、安定度の高い制御回路を構成できる。また、そのような制御回路を備えた信頼性の高いシステムを構築できる。
ＳｉＣ−ＭＯＳＦＥＴにおけるチャネル領域の電気抵抗と素子温度との関係を示すグラフである。 （ａ）および（ｂ）は、それぞれ、本発明による実施形態のパワー素子の平面図および断面図である。 本発明による実施形態のＭＯＳＦＥＴにおけるオン抵抗の温度変化を示すグラフである。 従来のＳｉパワー素子におけるオン抵抗の温度変化を示すグラフである。
符号の説明
１ チャネル領域
２ ＪＦＥＴ（ジャンクション）領域
３ ドリフト領域
４ 基板
５ チャネル層
８ ウェル領域
９ コンタクト領域
１０ 炭化珪素層
１１ ドレイン電極
１３ ソース電極
１５ ゲート絶縁膜
１７ ゲート電極

Claims (8)

  1. ソース電極と、
    ドレイン電極と、
    前記ソース領域と前記ドレイン電極との間で直列電流径路を形成するチャネル領域およびドリフト領域を含むワイドギャップ半導体と、
    を備えたパワー素子であって、
    前記直列電流径路のうち前記チャネル領域以外の領域は正の温度依存性を示すオン抵抗を有し、かつ、前記チャネル領域は負の温度依存性を示すオン抵抗を有しており、
    前記パワー素子の温度を−３０℃から１００℃へ変化させた場合のパワー素子全体におけるオン抵抗の変化の、−３０℃におけるパワー素子全体のオン抵抗に対する割合が５０％以下であるパワー素子。
  2. 前記パワー素子全体におけるオン抵抗の温度変化は、前記電流経路のうちの前記チャネル領域以外の領域におけるオン抵抗の温度変化ΔＲpと、前記チャネル領域におけるオン抵抗の温度変化ΔＲnとを相殺させることによって得られる請求項１に記載パワー素子。
  3. 前記パワー素子の温度を−３０℃から１００℃へ変化させた場合において、前記温度変化ΔＲpの絶対値は、前記温度変化ΔＲnの１／２以上２倍以下である請求項２に記載のパワー素子。
  4. 電子の３００Ｋにおけるチャネル移動度が１０ｃｍ2／Ｖｓ以上であり、前記パワー素子の温度が−３０℃以上１００℃以下のとき、前記チャネル領域のオン抵抗が、前記電流径路のうちの前記チャネル領域以外の領域におけるオン抵抗の２倍以上２０倍以下である請求項１に記載のパワー素子。
  5. 前記直列電流経路には、５０Ａ／ｃｍ2 以上の電流密度の電流が流れる請求項１に記載のパワー素子。
  6. 前記ワイドバンドギャップ半導体は炭化珪素である請求項１に記載のパワー素子。
  7. 前記パワー素子は、炭化珪素基板と、前記炭化珪素基板の主面上に形成された炭化珪素層とを備え、
    前記ソース電極は前記炭化珪素層上に設けられ、前記ドレイン電極は前記炭化珪素基板の裏面に形成されている請求項１に記載のパワー素子。
  8. 前記炭化珪素基板の主面は（０００１）面である、請求項７に記載のパワー素子。
JP2006519596A 2004-06-11 2005-06-10 パワー素子 Active JP4064436B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004174037 2004-06-11
JP2004174037 2004-06-11
PCT/JP2005/010691 WO2005122273A1 (ja) 2004-06-11 2005-06-10 パワー素子

Publications (2)

Publication Number Publication Date
JP4064436B2 true JP4064436B2 (ja) 2008-03-19
JPWO2005122273A1 JPWO2005122273A1 (ja) 2008-04-10

Family

ID=35503383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006519596A Active JP4064436B2 (ja) 2004-06-11 2005-06-10 パワー素子

Country Status (4)

Country Link
US (1) US7671409B2 (ja)
EP (1) EP1775774A4 (ja)
JP (1) JP4064436B2 (ja)
WO (1) WO2005122273A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010110253A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2010110252A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
WO2010116887A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型電界効果トランジスタ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP5225546B2 (ja) * 2005-12-27 2013-07-03 株式会社豊田中央研究所 半導体装置
JP5018349B2 (ja) * 2007-08-30 2012-09-05 住友電気工業株式会社 半導体装置
US7829402B2 (en) 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
JP5563779B2 (ja) * 2009-03-30 2014-07-30 日産自動車株式会社 半導体装置
DE112012002603B4 (de) * 2011-06-23 2017-02-02 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9029874B2 (en) 2012-09-13 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
US9515145B2 (en) * 2013-02-28 2016-12-06 Mitsubishi Electric Corporation Vertical MOSFET device with steady on-resistance
EP2973720A4 (en) * 2013-03-13 2016-11-02 D3 Semiconductor LLC DEVICE ARCHITECTURE AND METHOD FOR TEMPERATURE COMPENSATION OF VERTICAL FIELD EFFECT DEVICES
US9397657B1 (en) 2014-07-24 2016-07-19 Eaton Corporation Methods and systems for operating hybrid power devices using multiple current-dependent switching patterns
US9722581B2 (en) 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
WO2016071990A1 (ja) * 2014-11-06 2016-05-12 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3404064B2 (ja) * 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
JP2910573B2 (ja) 1993-09-10 1999-06-23 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP3397260B2 (ja) * 1994-03-24 2003-04-14 株式会社日立製作所 絶縁ゲート形トランジスタの駆動方法と絶縁ゲート形トランジスタ
US5736753A (en) 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JPH09289312A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Works Ltd 半導体素子
WO2002043157A1 (fr) 2000-11-21 2002-05-30 Matsushita Electric Industrial Co.,Ltd. Dispositif a semi-conducteur et procede de fabrication associe
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
EP1306890A2 (en) 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6734462B1 (en) * 2001-12-07 2004-05-11 The United States Of America As Represented By The Secretary Of The Army Silicon carbide power devices having increased voltage blocking capabilities
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010110253A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2010110252A1 (ja) * 2009-03-27 2010-09-30 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
JPWO2010110252A1 (ja) * 2009-03-27 2012-09-27 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
US8513673B2 (en) 2009-03-27 2013-08-20 Sumitomo Electric Industries, Ltd. MOSFET and method for manufacturing MOSFET
US8536583B2 (en) 2009-03-27 2013-09-17 Sumitomo Electric Industries, Ltd. MOSFET and method for manufacturing MOSFET
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
WO2010116887A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型電界効果トランジスタ
US8502236B2 (en) 2009-04-10 2013-08-06 Sumitomo Electric Industries, Ltd. Insulated gate field effect transistor
US8525187B2 (en) 2009-04-10 2013-09-03 Sumitomo Electric Industries, Ltd. Insulated gate bipolar transistor

Also Published As

Publication number Publication date
US7671409B2 (en) 2010-03-02
JPWO2005122273A1 (ja) 2008-04-10
EP1775774A1 (en) 2007-04-18
WO2005122273A1 (ja) 2005-12-22
EP1775774A4 (en) 2008-10-22
US20080265260A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
JP4064436B2 (ja) パワー素子
US8049223B2 (en) Semiconductor device with large blocking voltage
US9865591B2 (en) Silicon carbide semiconductor device
JP5015361B2 (ja) 半導体素子および半導体装置
US9793392B2 (en) Semiconductor device
US7768066B2 (en) Semiconductor device and electrical circuit device using thereof
JP5481605B2 (ja) 半導体素子
JP5428144B2 (ja) 半導体装置
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10326012B2 (en) Nitride semiconductor device
WO2017047286A1 (ja) 半導体装置
US9029874B2 (en) Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
US20210066488A1 (en) Silcon carbide field-effect transistors
CN108538915B (zh) 半导体外延晶片、半导体元件以及半导体元件的制造方法
JP2019140165A (ja) 炭化珪素半導体素子およびその製造方法
JP6550869B2 (ja) 半導体装置
JP2018064047A (ja) 半導体装置および半導体装置の製造方法
US20220384625A1 (en) Mos devices with increased short circuit robustness
JP2018026431A (ja) 窒化物半導体装置
WO2016013182A1 (ja) 炭化珪素半導体素子およびその製造方法
JPWO2019077877A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7486571B2 (ja) 炭化珪素トランジスタデバイス
JP2004311815A (ja) 半導体装置およびその製造方法
JP7411465B2 (ja) 半導体装置
US10847620B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4064436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6