JPH09289312A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH09289312A JPH09289312A JP10103496A JP10103496A JPH09289312A JP H09289312 A JPH09289312 A JP H09289312A JP 10103496 A JP10103496 A JP 10103496A JP 10103496 A JP10103496 A JP 10103496A JP H09289312 A JPH09289312 A JP H09289312A
- Authority
- JP
- Japan
- Prior art keywords
- region
- regions
- temp
- temperature coefficient
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 別部材と共に大型の集積回路チップが構成さ
れることなく、環境温度が温度上昇しても動作可能とす
る。 【解決手段】 シリコン基板1 の表面に設けられたＭＯ
Ｓトランジスタであって、チャネル領域20は、正の温度
係数を有した材料製の第１の領域20a 及びその第１の領
域20a に直列接続され負の温度係数を有した材料製の第
２の領域20b からなる構成としている。
れることなく、環境温度が温度上昇しても動作可能とす
る。 【解決手段】 シリコン基板1 の表面に設けられたＭＯ
Ｓトランジスタであって、チャネル領域20は、正の温度
係数を有した材料製の第１の領域20a 及びその第１の領
域20a に直列接続され負の温度係数を有した材料製の第
２の領域20b からなる構成としている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タを構成する半導体素子に関するものである。
タを構成する半導体素子に関するものである。
【０００２】
【従来の技術】従来、この種の半導体素子として、図２
及び図３に示すものがある。このものは、シリコン基板
A の表面に設けられたＭＯＳトランジスタX であって、
チャネル領域X1は、シリコンの単結晶からなっている。
及び図３に示すものがある。このものは、シリコン基板
A の表面に設けられたＭＯＳトランジスタX であって、
チャネル領域X1は、シリコンの単結晶からなっている。
【０００３】上記したシリコンの単結晶は、正の温度係
数を有している。従って、このＭＯＳトランジスタA
は、環境温度の温度上昇するにつれて、そのソース領域
X2とドレイン領域X3との間の前述したチャネル領域X1の
オン抵抗（Ｒon）が上昇するために、約８５°Ｃまでし
か動作することができなかった。そのために、ＭＯＳト
ランジスタX による機能回路素子部Y1が設けられた集積
回路チップY は、図２に示すように、ペルチェ効果によ
る熱電冷却機能を有する熱電冷却部Y2及び温度検知機能
を有する温度センサー部Y3と共に構成される。
数を有している。従って、このＭＯＳトランジスタA
は、環境温度の温度上昇するにつれて、そのソース領域
X2とドレイン領域X3との間の前述したチャネル領域X1の
オン抵抗（Ｒon）が上昇するために、約８５°Ｃまでし
か動作することができなかった。そのために、ＭＯＳト
ランジスタX による機能回路素子部Y1が設けられた集積
回路チップY は、図２に示すように、ペルチェ効果によ
る熱電冷却機能を有する熱電冷却部Y2及び温度検知機能
を有する温度センサー部Y3と共に構成される。
【０００４】
【発明が解決しようとする課題】上記した半導体素子に
あっては、上記したように、熱電冷却部X2及び温度セン
サー部X3といった別部材と共に集積回路チップY を構成
すると、約８５°Ｃを越える高温でも動作することがで
きるようになる。
あっては、上記したように、熱電冷却部X2及び温度セン
サー部X3といった別部材と共に集積回路チップY を構成
すると、約８５°Ｃを越える高温でも動作することがで
きるようになる。
【０００５】しかしながら、上記した集積回路チップY
は、熱電冷却部Y2及び温度センサー部Y3と共に構成され
ているために、小型化の妨げとなっていた。
は、熱電冷却部Y2及び温度センサー部Y3と共に構成され
ているために、小型化の妨げとなっていた。
【０００６】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、別部材と共に大型の集積
回路チップが構成されることなく、環境温度が温度上昇
しても動作可能な半導体素子を提供することにある。
で、その目的とするところは、別部材と共に大型の集積
回路チップが構成されることなく、環境温度が温度上昇
しても動作可能な半導体素子を提供することにある。
【０００７】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載のものは、シリコン基板の表面に
設けられたＭＯＳトランジスタであって、チャネル領域
は、正の温度係数を有した材料製の第１の領域及びその
第１の領域に直列接続され負の温度係数を有した材料製
の第２の領域からなる構成としている。
ために、請求項１記載のものは、シリコン基板の表面に
設けられたＭＯＳトランジスタであって、チャネル領域
は、正の温度係数を有した材料製の第１の領域及びその
第１の領域に直列接続され負の温度係数を有した材料製
の第２の領域からなる構成としている。
【０００８】また、請求項２記載のものは、請求項１記
載のものにおいて、前記第１の領域は、前記シリコン基
板そのものからなる構成としている。
載のものにおいて、前記第１の領域は、前記シリコン基
板そのものからなる構成としている。
【０００９】
【発明の実施の形態】本発明の一実施形態を図１(a) 及
び(b) に基づいて以下に説明する。この半導体素子は、
正の温度係数を有する単結晶のシリコン基板1 の表面に
設けられたＮＭＯＳトランジスタ10であって、同図(a)
及び(b) に示す製造過程を経て製造される。
び(b) に基づいて以下に説明する。この半導体素子は、
正の温度係数を有する単結晶のシリコン基板1 の表面に
設けられたＮＭＯＳトランジスタ10であって、同図(a)
及び(b) に示す製造過程を経て製造される。
【００１０】まず、同図(a) に示すように、シリコン基
板1 の表面からドライエッチングすることにより溝部11
を形成し、その溝部11に負の温度係数を有した多結晶の
シリコンをＬＰ−ＣＶＤにより堆積して堆積部12を形成
する。こうして形成された堆積部12は、その堆積部12に
隣接してドライエッチングされずに残っている隣接部13
に直列接続されることとなる。
板1 の表面からドライエッチングすることにより溝部11
を形成し、その溝部11に負の温度係数を有した多結晶の
シリコンをＬＰ−ＣＶＤにより堆積して堆積部12を形成
する。こうして形成された堆積部12は、その堆積部12に
隣接してドライエッチングされずに残っている隣接部13
に直列接続されることとなる。
【００１１】次に、上記した堆積部12及び隣接部13の表
面を熱酸化することによりゲート酸化膜14を形成し、そ
のゲート酸化膜14上にゲート電極15を形成するために多
結晶のシリコンをＬＰ−ＣＶＤにより堆積し、そのゲー
ト電極15の両側部分にイオン注入して後に熱拡散するこ
とにより、同図(b) に示すように、ソース領域16及びド
レイン領域17を形成する。上記した製造過程を経て製造
されたＮＭＯＳトランジスタ10は、正の温度係数を有す
る単結晶のシリコン製の隣接部12からなる第１の領域20
a と、負の温度係数を有する多結晶のシリコン製の堆積
部13からなる第２の領域20b と、によりソース領域16と
ドレイン領域17との間にチャネル領域20が形成されてい
る。また、堆積部12と隣接部13とは、上記したように、
直列接続されているのであるから、第１の領域20a と第
２の領域20b とが直列接続されていることとなる。
面を熱酸化することによりゲート酸化膜14を形成し、そ
のゲート酸化膜14上にゲート電極15を形成するために多
結晶のシリコンをＬＰ−ＣＶＤにより堆積し、そのゲー
ト電極15の両側部分にイオン注入して後に熱拡散するこ
とにより、同図(b) に示すように、ソース領域16及びド
レイン領域17を形成する。上記した製造過程を経て製造
されたＮＭＯＳトランジスタ10は、正の温度係数を有す
る単結晶のシリコン製の隣接部12からなる第１の領域20
a と、負の温度係数を有する多結晶のシリコン製の堆積
部13からなる第２の領域20b と、によりソース領域16と
ドレイン領域17との間にチャネル領域20が形成されてい
る。また、堆積部12と隣接部13とは、上記したように、
直列接続されているのであるから、第１の領域20a と第
２の領域20b とが直列接続されていることとなる。
【００１２】かかる半導体素子にあっては、チャネル領
域20の温度係数は、第１の領域20aに基づく正の温度係
数と第２の領域20b に基づく負の温度係数との和になる
ために、零に近いものとなるから、従来例のように、別
部材と共に大型の集積回路チップが構成されることな
く、環境温度が温度上昇しても動作可能となる。
域20の温度係数は、第１の領域20aに基づく正の温度係
数と第２の領域20b に基づく負の温度係数との和になる
ために、零に近いものとなるから、従来例のように、別
部材と共に大型の集積回路チップが構成されることな
く、環境温度が温度上昇しても動作可能となる。
【００１３】また、第１の領域20a は、シリコン基板1
そのものからなるために、他の材料を必要とせず、比較
的容易に構成することができる。
そのものからなるために、他の材料を必要とせず、比較
的容易に構成することができる。
【００１４】なお、本実施形態では、第１の領域20a
は、シリコン基板1 そのものからなる構成であるが、他
の材料と部分的に交換した構成や、他の材料と完全に置
換した構成とすることにより、チャネル領域20の温度係
数を微調整してもよい。
は、シリコン基板1 そのものからなる構成であるが、他
の材料と部分的に交換した構成や、他の材料と完全に置
換した構成とすることにより、チャネル領域20の温度係
数を微調整してもよい。
【００１５】また、本実施形態は、ＮＭＯＳトランジス
タ10であるが、ＰＭＯＳトランジスタでも、同様の効果
を奏することができる。
タ10であるが、ＰＭＯＳトランジスタでも、同様の効果
を奏することができる。
【００１６】
【発明の効果】請求項１記載のものは、チャネル領域の
温度係数は、第１の領域に基づく正の温度係数と第２の
領域に基づく負の温度係数との和になるために、零に近
いものとなるから、従来例のように、別部材と共に大型
の集積回路チップが構成されることなく、環境温度が温
度上昇しても動作可能となる。
温度係数は、第１の領域に基づく正の温度係数と第２の
領域に基づく負の温度係数との和になるために、零に近
いものとなるから、従来例のように、別部材と共に大型
の集積回路チップが構成されることなく、環境温度が温
度上昇しても動作可能となる。
【００１７】請求項２記載のものは、第１の領域は、シ
リコン基板そのものからなるために、他の材料を必要と
せず、比較的容易に構成することができる。
リコン基板そのものからなるために、他の材料を必要と
せず、比較的容易に構成することができる。
【図１】本発明の一実施形態の製造過程を示す断面図で
ある。
ある。
【図２】従来例を示す断面図である。
【図３】同上のものを用いた集積回路チップの断面図で
ある。
ある。
1 シリコン基板 20 チャネル領域 20a 第１の領域 20b 第２の領域
Claims (2)
- 【請求項１】 シリコン基板の表面に設けられたＭＯＳ
トランジスタであって、チャネル領域は、正の温度係数
を有した材料製の第１の領域及びその第１の領域に直列
接続され負の温度係数を有した材料製の第２の領域から
なることを特徴とする半導体素子。 - 【請求項２】 前記第１の領域は、前記シリコン基板そ
のものからなることを特徴とする請求項１記載の半導体
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10103496A JPH09289312A (ja) | 1996-04-23 | 1996-04-23 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10103496A JPH09289312A (ja) | 1996-04-23 | 1996-04-23 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09289312A true JPH09289312A (ja) | 1997-11-04 |
Family
ID=14289892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10103496A Pending JPH09289312A (ja) | 1996-04-23 | 1996-04-23 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09289312A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122273A1 (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | パワー素子 |
| JP2007180116A (ja) * | 2005-12-27 | 2007-07-12 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
-
1996
- 1996-04-23 JP JP10103496A patent/JPH09289312A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122273A1 (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | パワー素子 |
| US7671409B2 (en) | 2004-06-11 | 2010-03-02 | Panasonic Corporation | Wide gap semiconductor power device with temperature independent resistivity due to channel region resistivity having negative temperature dependence |
| JP2007180116A (ja) * | 2005-12-27 | 2007-07-12 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166003B1 (en) | Semiconductor integrated circuit | |
| US4395726A (en) | Semiconductor device of silicon on sapphire structure having FETs with different thickness polycrystalline silicon films | |
| US20020005581A1 (en) | Semiconductor device having an insulated gate and a fabrication process thereof | |
| JPS6072243A (ja) | 半導体集積回路装置 | |
| JPS62162362A (ja) | Ｍｏｓ型集積回路及びその製造方法 | |
| KR100775688B1 (ko) | 반도체 장치의 제조 방법 | |
| US6630718B1 (en) | Transistor gate and local interconnect | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPH09289312A (ja) | 半導体素子 | |
| KR920018985A (ko) | 전하결합소자를 갖춘 집적회로 및 그 제조방법. | |
| JPS63228710A (ja) | 半導体装置 | |
| JPH06334503A (ja) | 縦型ｍｉｓトランジスタ | |
| JPH10163337A (ja) | 半導体装置の製造方法 | |
| JPH09293855A (ja) | 半導体素子 | |
| EP0268472B1 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| US4509070A (en) | Metal-insulator-semiconductor transistor device | |
| JPH05347410A (ja) | 半導体装置とその製法 | |
| JPH03124047A (ja) | 集積回路装置 | |
| JPH01764A (ja) | 半導体装置 | |
| KR920010435B1 (ko) | 반도체 집적회로 | |
| JPH06181312A (ja) | 半導体装置及びその製造方法 | |
| JPS61292371A (ja) | 半導体装置 | |
| JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0666470B2 (ja) | Ｍｉｓ型半導体装置 | |
| JPH0770607B2 (ja) | 半導体装置 |