JP4381491B2 - 異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路の製造方法 - Google Patents
異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路の製造方法 Download PDFInfo
- Publication number
- JP4381491B2 JP4381491B2 JP01444998A JP1444998A JP4381491B2 JP 4381491 B2 JP4381491 B2 JP 4381491B2 JP 01444998 A JP01444998 A JP 01444998A JP 1444998 A JP1444998 A JP 1444998A JP 4381491 B2 JP4381491 B2 JP 4381491B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate insulating
- insulating film
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 27
- 239000010410 layer Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000002356 single layer Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、全般的に絶縁ゲート電界効果トランジスタに関連し、特に単層基板上に形成され、しかも異なるゲートキャパシタンスを有するような電界効果トランジスタに関連する。
【０００２】
【従来の技術】
例えば、静的ランダムアクセス記憶装置（ＳＲＡＭ）を絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴｓ）により構成する場合のような、ある状況においては、単層半導体基板上にＩＧＦＥＴｓを形成する際に、他のＩＧＦＥＴｓより十分に大きいゲートキャパシタンスを有するものをいくつか含むように形成することが望まれる。
【０００３】
ＩＧＦＥＴｓを用いて構成されるＳＲＡＭセルは、一般に、交差結合（cross-coupled）されたフリップフロップの形で双安定回路を含む。１組のゲートトランジスタが、セル内の記憶トランジスタを異なるビット線に結合する。ゲートトランジスタは、そのセル状態を読み出すために、すなわち結合したビット線に高電圧或いは低電圧を加えるために、オン或いはオフする。ゲートトランジスタの１つがオンする時、電荷がその記憶トランジスタから流れ出し、そして十分な電流が生じれば、結果的にセルの状態が変化する。状態を読み出しているとき、変化が起きることは、セル状態に対して望ましいことではないのは明らかである。そのような意図していない状態変化を防ぐために、セル内の記憶ＦＥＴは、一般のゲートＦＥＴより４〜５倍大きくする。実質的に大きな領域を有し、そのため実質的に大きなキャパシタンスを有する記憶トランジスタは、読み出し動作中実質的な電荷の流れを防ぎ、それによって読み出し動作に対して応答するセルにおける意図しない状態変化を防ぐことができる。
【０００４】
基板上で他のトランジスタより４〜５倍大きいトランジスタを利用することは、しかしながら、半導体基板上の面積を占有し、結果的に基板上に形成されうるデバイスの数を制限するので、不利である。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、単層基板上に形成され、しかも上述のような先行技術より少ない面積しか利用せずにすむ、異なるゲートキャパシタンスを有するＩＧＦＥＴｓを提供することにある。
【０００６】
【課題を解決するための手段】
単層基板上に形成される集積回路は、その基板上に形成される第１のＦＥＴを含み、そのＦＥＴは第１の領域及び第１のキャパシタンスを有する。基板上に形成される第２のＦＥＴは、実質的に第１の領域に等しい領域を有するが、そのキャパシタンスは、実質的に第１のキャパシタンスより小さい。１つの特徴においては、ＦＥＴの内あるものが、他のＦＥＴよりも厚いゲート酸化膜を有する。もう１つの特徴においては、ＦＥＴの内のあるもののゲート絶縁膜が、他のＦＥＴのゲート絶縁膜とは異なる材料から形成される。
【０００７】
単層基板上にそのようなＩＧＦＥＴｓを作り上げるための方法はまた、ソース及びドレイン領域が基板の表面に近接して形成することにより与えられる。第１のゲート絶縁膜の層は、第１及び第２のＦＥＴのチャネルに渡って基板の表面上に形成される。第１のゲート酸化膜の層は、それからマスク用窒化膜に覆われ、ＦＥＴの１つのチャネル上にあるそのマスク用窒化膜は、後にエッチングにより取り除かれる。第２のゲート絶縁膜の層は、エッチングの結果として露出した第１のゲート絶縁膜の層に堆積する。その後、そのマスク用窒化膜及びどちらか一方のＦＥＴのチャネル上にない第１の絶縁膜の層の一部は、両方とも取り除かれる。
【０００８】
本発明の前述したものやその他の目的、特徴、利点は、図面を参照して進行する以下の好ましい実施例の詳細な記述から、一層明らかになるであろう。
【０００９】
【発明の実施の形態】
図１は、本発明の実施例を具体化したＳＲＡＭメモリセルを示す。そのセルは、ＮＭＯＳ記憶トランジスタ１２、１４を含む。記憶トランジス１２はＰＭＯＳトランジスタ１８を通ってＶｃｃライン１６に接続され、記憶トランジスタ１４は、ＰＭＯＳトランジスタ２０を通ってＶｃｃライン１６に接続される。トランジスタ１２は、ＮＭＯＳゲートトランジスタ２４を経由して第１のビット線２２に接続される。同じようにで、記憶トランジスタ１４は、ＮＭＯＳゲートトランジスタ２８を経由して第２のビット線２６に接続される。
【００１０】
図１に示すＳＲＡＭセルの回路図は、技術的には既知である。しかしながらＳＲＡＭセルを形成する方法や結果的にできる集積回路が、本発明の主題になっており、図２−７を参照にして記述される好ましい実施例においてそれを示す。
【００１１】
図２−７により、本発明に従った１組のＩＧＦＥＴｓの構造を、絶縁層のある開口部における１組のＮチャネルトランジスタ構造により連続的に示す。図２において、Ｐ形にドープされたシリコンウエハーのような、Ｐ形半導体基板３２がフィールド酸化膜領域３４，３６を有し、その中にはＮ＋にドープされた領域３８，４０，４２が成長しており、それらの領域は既知の方法により基板３２の表面に近接して形成されている。後程にさらに明確にはするが、領域３８，４０は、ここでは第２のＦＥＴと呼んでいるＦＥＴ２４のソース及びドレイン領域を構成し、領域４０，４２は、ここでは第１のＦＥＴと呼んでいるＦＥＴ１２のソース及びドレイン領域を構成する。領域３８と４０の間の領域は、ＦＥＴ２４のチャネルを構成し、領域４０と４２の間の領域は、ＦＥＴ１２のチャネルを構成する。フィールド酸化膜３４，３６及びＮ＋にドープされた領域３８，４０，４２を既知の方法で基板３２上に形成した後、第１のゲート酸化膜４４の層を、図２に示すようにフィールド酸化膜領域３４，３６の間の基板表面に堆積させる。その後、図３に示すように、マスク用の窒化膜４６をゲート酸化膜４４上に堆積させる。
【００１２】
図４では、Ｎ＋にドープされた領域４０，４２の間に画定されるチャネル上のエリアはマスクされ、窒化膜４６内の開口部４８を作り出し、それによって領域４０，４２の間に画定されるチャネル上のゲート酸化膜層４４の一部が露出する。
【００１３】
次に図５では、第２のゲート酸化膜５０の層を堆積させるが、そこで堆積するのは、窒化膜４６内の開口部４８により露出したゲート酸化膜の一部分のみである。
【００１４】
その後、窒化膜４６の残りの部分は、図６に示すように、ゲート酸化膜５０に覆われた部分を除いて、エッチングされ、酸化膜４４が露出する。
【００１５】
その後、ポリシリコンゲート材料５２が、トランジスタ２４内のゲート酸化膜４４の上方に向かって露出した表面上及び、トランジスタ１２内のゲート酸化膜５０の露出した表面上に形成される。同様に、肩状酸化物（oxide shoulder）５４が、トランジスタ２４，１２内のゲート材料５２の円周上に形成される。ゲート材料５２及び肩状酸化物５４は、既知の方法において、堆積させ、形成する。
【００１６】
別の実施例では、異なるゲート材料が、各トランジスタにおいて実質的に同じ厚さで堆積させることも可能であり、その場合は異なるゲートキャパシタンスを生じる異なる材料、例えば二酸化シリコン及び窒化シリコンを用いる。さらに別の実施例では、層４４は、１つのゲート酸化膜材料であり、層５０で用いるのは別のタイプの材料である。例えば二酸化シリコン及び窒化シリコンがこれに当たる。
【００１７】
以上本発明について実施例を用いて説明したが、当業者にとって明らかなように、本発明はその技術的範囲内において様々な変形・変更を加えて実施することができる。
【００１８】
【発明の効果】
上述したように本発明によれば、単層基板上に異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを構成でき、大きなゲートキャパシタンスを有する電界効果トランジスタが要求される集積回路を従来より小さい面積で構成することが可能である。
【図面の簡単な説明】
【図１】ＩＧＦＥＴｓを用いて構成したＳＲＡＭセルの略式回路図である。
【図２】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図３】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図４】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図５】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図６】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図７】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【符号の説明】
１２ ＮＭＯＳ記憶トランジスタ
１４ ＮＭＯＳ記憶トランジスタ
１６ Ｖｃｃライン
１８ ＰＭＯＳトランジスタ
２０ ＰＭＯＳトランジスタ
２２ 第１ビット線
２４ ＮＭＯＳゲートトランジスタ
２６ 第２ビット線
２８ ＮＭＯSゲートトランジスタ
３２ Ｐ形半導体基板
３４ フィールド酸化膜領域
３６ フィールド酸化膜領域
３８ Ｎ＋にドープされた領域
４０ Ｎ＋にドープされた領域
４２ Ｎ＋にドープされた領域
４４ 第１のゲート絶縁膜
４６ マスク用窒化膜
４８ 開口部
５０ 第２のゲート絶縁膜
５２ ポリシリコンゲート材料
５４ 肩状酸化物
【発明の属する技術分野】
本発明は、全般的に絶縁ゲート電界効果トランジスタに関連し、特に単層基板上に形成され、しかも異なるゲートキャパシタンスを有するような電界効果トランジスタに関連する。
【０００２】
【従来の技術】
例えば、静的ランダムアクセス記憶装置（ＳＲＡＭ）を絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴｓ）により構成する場合のような、ある状況においては、単層半導体基板上にＩＧＦＥＴｓを形成する際に、他のＩＧＦＥＴｓより十分に大きいゲートキャパシタンスを有するものをいくつか含むように形成することが望まれる。
【０００３】
ＩＧＦＥＴｓを用いて構成されるＳＲＡＭセルは、一般に、交差結合（cross-coupled）されたフリップフロップの形で双安定回路を含む。１組のゲートトランジスタが、セル内の記憶トランジスタを異なるビット線に結合する。ゲートトランジスタは、そのセル状態を読み出すために、すなわち結合したビット線に高電圧或いは低電圧を加えるために、オン或いはオフする。ゲートトランジスタの１つがオンする時、電荷がその記憶トランジスタから流れ出し、そして十分な電流が生じれば、結果的にセルの状態が変化する。状態を読み出しているとき、変化が起きることは、セル状態に対して望ましいことではないのは明らかである。そのような意図していない状態変化を防ぐために、セル内の記憶ＦＥＴは、一般のゲートＦＥＴより４〜５倍大きくする。実質的に大きな領域を有し、そのため実質的に大きなキャパシタンスを有する記憶トランジスタは、読み出し動作中実質的な電荷の流れを防ぎ、それによって読み出し動作に対して応答するセルにおける意図しない状態変化を防ぐことができる。
【０００４】
基板上で他のトランジスタより４〜５倍大きいトランジスタを利用することは、しかしながら、半導体基板上の面積を占有し、結果的に基板上に形成されうるデバイスの数を制限するので、不利である。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、単層基板上に形成され、しかも上述のような先行技術より少ない面積しか利用せずにすむ、異なるゲートキャパシタンスを有するＩＧＦＥＴｓを提供することにある。
【０００６】
【課題を解決するための手段】
単層基板上に形成される集積回路は、その基板上に形成される第１のＦＥＴを含み、そのＦＥＴは第１の領域及び第１のキャパシタンスを有する。基板上に形成される第２のＦＥＴは、実質的に第１の領域に等しい領域を有するが、そのキャパシタンスは、実質的に第１のキャパシタンスより小さい。１つの特徴においては、ＦＥＴの内あるものが、他のＦＥＴよりも厚いゲート酸化膜を有する。もう１つの特徴においては、ＦＥＴの内のあるもののゲート絶縁膜が、他のＦＥＴのゲート絶縁膜とは異なる材料から形成される。
【０００７】
単層基板上にそのようなＩＧＦＥＴｓを作り上げるための方法はまた、ソース及びドレイン領域が基板の表面に近接して形成することにより与えられる。第１のゲート絶縁膜の層は、第１及び第２のＦＥＴのチャネルに渡って基板の表面上に形成される。第１のゲート酸化膜の層は、それからマスク用窒化膜に覆われ、ＦＥＴの１つのチャネル上にあるそのマスク用窒化膜は、後にエッチングにより取り除かれる。第２のゲート絶縁膜の層は、エッチングの結果として露出した第１のゲート絶縁膜の層に堆積する。その後、そのマスク用窒化膜及びどちらか一方のＦＥＴのチャネル上にない第１の絶縁膜の層の一部は、両方とも取り除かれる。
【０００８】
本発明の前述したものやその他の目的、特徴、利点は、図面を参照して進行する以下の好ましい実施例の詳細な記述から、一層明らかになるであろう。
【０００９】
【発明の実施の形態】
図１は、本発明の実施例を具体化したＳＲＡＭメモリセルを示す。そのセルは、ＮＭＯＳ記憶トランジスタ１２、１４を含む。記憶トランジス１２はＰＭＯＳトランジスタ１８を通ってＶｃｃライン１６に接続され、記憶トランジスタ１４は、ＰＭＯＳトランジスタ２０を通ってＶｃｃライン１６に接続される。トランジスタ１２は、ＮＭＯＳゲートトランジスタ２４を経由して第１のビット線２２に接続される。同じようにで、記憶トランジスタ１４は、ＮＭＯＳゲートトランジスタ２８を経由して第２のビット線２６に接続される。
【００１０】
図１に示すＳＲＡＭセルの回路図は、技術的には既知である。しかしながらＳＲＡＭセルを形成する方法や結果的にできる集積回路が、本発明の主題になっており、図２−７を参照にして記述される好ましい実施例においてそれを示す。
【００１１】
図２−７により、本発明に従った１組のＩＧＦＥＴｓの構造を、絶縁層のある開口部における１組のＮチャネルトランジスタ構造により連続的に示す。図２において、Ｐ形にドープされたシリコンウエハーのような、Ｐ形半導体基板３２がフィールド酸化膜領域３４，３６を有し、その中にはＮ＋にドープされた領域３８，４０，４２が成長しており、それらの領域は既知の方法により基板３２の表面に近接して形成されている。後程にさらに明確にはするが、領域３８，４０は、ここでは第２のＦＥＴと呼んでいるＦＥＴ２４のソース及びドレイン領域を構成し、領域４０，４２は、ここでは第１のＦＥＴと呼んでいるＦＥＴ１２のソース及びドレイン領域を構成する。領域３８と４０の間の領域は、ＦＥＴ２４のチャネルを構成し、領域４０と４２の間の領域は、ＦＥＴ１２のチャネルを構成する。フィールド酸化膜３４，３６及びＮ＋にドープされた領域３８，４０，４２を既知の方法で基板３２上に形成した後、第１のゲート酸化膜４４の層を、図２に示すようにフィールド酸化膜領域３４，３６の間の基板表面に堆積させる。その後、図３に示すように、マスク用の窒化膜４６をゲート酸化膜４４上に堆積させる。
【００１２】
図４では、Ｎ＋にドープされた領域４０，４２の間に画定されるチャネル上のエリアはマスクされ、窒化膜４６内の開口部４８を作り出し、それによって領域４０，４２の間に画定されるチャネル上のゲート酸化膜層４４の一部が露出する。
【００１３】
次に図５では、第２のゲート酸化膜５０の層を堆積させるが、そこで堆積するのは、窒化膜４６内の開口部４８により露出したゲート酸化膜の一部分のみである。
【００１４】
その後、窒化膜４６の残りの部分は、図６に示すように、ゲート酸化膜５０に覆われた部分を除いて、エッチングされ、酸化膜４４が露出する。
【００１５】
その後、ポリシリコンゲート材料５２が、トランジスタ２４内のゲート酸化膜４４の上方に向かって露出した表面上及び、トランジスタ１２内のゲート酸化膜５０の露出した表面上に形成される。同様に、肩状酸化物（oxide shoulder）５４が、トランジスタ２４，１２内のゲート材料５２の円周上に形成される。ゲート材料５２及び肩状酸化物５４は、既知の方法において、堆積させ、形成する。
【００１６】
別の実施例では、異なるゲート材料が、各トランジスタにおいて実質的に同じ厚さで堆積させることも可能であり、その場合は異なるゲートキャパシタンスを生じる異なる材料、例えば二酸化シリコン及び窒化シリコンを用いる。さらに別の実施例では、層４４は、１つのゲート酸化膜材料であり、層５０で用いるのは別のタイプの材料である。例えば二酸化シリコン及び窒化シリコンがこれに当たる。
【００１７】
以上本発明について実施例を用いて説明したが、当業者にとって明らかなように、本発明はその技術的範囲内において様々な変形・変更を加えて実施することができる。
【００１８】
【発明の効果】
上述したように本発明によれば、単層基板上に異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを構成でき、大きなゲートキャパシタンスを有する電界効果トランジスタが要求される集積回路を従来より小さい面積で構成することが可能である。
【図面の簡単な説明】
【図１】ＩＧＦＥＴｓを用いて構成したＳＲＡＭセルの略式回路図である。
【図２】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図３】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図４】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図５】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図６】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【図７】図１にある回路内の２つのＩＧＦＥＴｓの形成過程を示す断面図である。
【符号の説明】
１２ ＮＭＯＳ記憶トランジスタ
１４ ＮＭＯＳ記憶トランジスタ
１６ Ｖｃｃライン
１８ ＰＭＯＳトランジスタ
２０ ＰＭＯＳトランジスタ
２２ 第１ビット線
２４ ＮＭＯＳゲートトランジスタ
２６ 第２ビット線
２８ ＮＭＯSゲートトランジスタ
３２ Ｐ形半導体基板
３４ フィールド酸化膜領域
３６ フィールド酸化膜領域
３８ Ｎ＋にドープされた領域
４０ Ｎ＋にドープされた領域
４２ Ｎ＋にドープされた領域
４４ 第１のゲート絶縁膜
４６ マスク用窒化膜
４８ 開口部
５０ 第２のゲート絶縁膜
５２ ポリシリコンゲート材料
５４ 肩状酸化物
Claims (7)
- 単層半導体基板上に絶縁ゲート電界効果トランジスタ（ＦＥＴ）を形成するための方法であって、
第１のＦＥＴ及び第２のＦＥＴに対する、前記基板の表面に近接したソース及びドレイン領域を形成する過程と、
前記ソース及びドレイン領域が形成された前記基板の前記表面に第１のゲート絶縁膜となる酸化物の層を形成する過程と、
前記第１のゲート絶縁膜の層上にマスク材料膜を形成する過程と、
前記第１のＦＥＴに対するゲート開口部を形成するために前記マスク材料膜の一部をエッチングで取り除く過程と、
前記エッチングの結果として露出した前記第１のゲート絶縁膜の層上に第２のゲート絶縁膜となる窒化物の層を堆積する過程と、かつ
第２のゲート絶縁膜となる窒化物の層を堆積した後、前記マスク材料膜の残りの部分を取り除く過程とを有し、
前記第１のゲート絶縁膜の材料である酸化物と、前記第２のゲート絶縁膜の材料である窒化物とが、同じ厚さで異なるゲートキャパシタンスを生じるような異なる材料であることを特徴とする方法。 - チャネルが、各ＦＥＴの前記ソース及びドレイン領域の間の前記基板内に画定され、その各チャネルが同一の面積を占めることを特徴とする請求項１に記載の方法。
- 前記第１のＦＥＴと前記第２のＦＥＴが占める面積が同一であることを特徴とする請求項１に記載の方法。
- 前記第１のＦＥＴに対する前記第２のゲート絶縁膜の層上にゲート端子を形成し、
かつ前記第２のＦＥＴに対する前記第１のゲート絶縁膜の層上にゲート端子を形成する過程を更に含むことを特徴とする請求項１に記載の方法。 - 単層基板上に絶縁ゲート電界効果トランジスタ（ＦＥＴ）を形成するための方法であって、
第１のＦＥＴ及び第２のＦＥＴに対する、前記基板の表面に近接したソース及びドレイン領域を形成する過程と、
前記ソース及びドレイン領域が形成された前記基板の前記表面上に第１のゲート絶縁膜となる酸化物の層を形成する過程と、
前記第１のゲート絶縁膜の前記層上にマスク材料膜を形成する過程と、
前記第２のＦＥＴに対するゲート開口部を形成するために前記マスク材料膜の一部をエッチングにより取り除く過程と、
前記マスク材料膜の一部をエッチングする結果として露出する前記第１のゲート絶縁膜の層の一部の領域をエッチングにより取り除く過程と、
前記第１のゲート絶縁膜の層の一部を取り除いた結果として露出した前記基板の表面上に第２のゲート絶縁膜となる窒化物の層を堆積する過程と、かつ
第２のゲート絶縁膜となる窒化物の層を堆積した後、前記マスク材料膜の残りの部分を取り除く過程とを有し、
前記第１のゲート絶縁膜と前記第２のゲート絶縁膜が実質的に同じ厚さに堆積され、前記第１のゲート絶縁膜の材料である酸化物と、前記第２のゲート絶縁膜の材料である窒化物とが、同じ厚さで異なるゲートキャパシタンスを生じるような異なる材料であることを特徴とする方法。 - チャネルが、各ＦＥＴの前記ソース及びドレイン領域の間の前記基板内に画定され、その各チャネルが同一の面積を占めることを特徴とする請求項５に記載の方法。
- 前記第１のＦＥＴと前記第２のＦＥＴが占める面積が同一であることを特徴とする請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/791,244 US6117736A (en) | 1997-01-30 | 1997-01-30 | Method of fabricating insulated-gate field-effect transistors having different gate capacitances |
| US08/791,244 | 1997-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223779A JPH10223779A (ja) | 1998-08-21 |
| JP4381491B2 true JP4381491B2 (ja) | 2009-12-09 |
Family
ID=25153099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01444998A Expired - Fee Related JP4381491B2 (ja) | 1997-01-30 | 1998-01-27 | 異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6117736A (ja) |
| JP (1) | JP4381491B2 (ja) |
| DE (1) | DE19802056A1 (ja) |
| TW (1) | TW439156B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882993A (en) * | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| JP3967440B2 (ja) * | 1997-12-09 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6339001B1 (en) * | 2000-06-16 | 2002-01-15 | International Business Machines Corporation | Formulation of multiple gate oxides thicknesses without exposing gate oxide or silicon surface to photoresist |
| JP4460741B2 (ja) * | 2000-09-27 | 2010-05-12 | 株式会社東芝 | 電力用半導体素子及びその製造方法 |
| JP4618914B2 (ja) * | 2001-03-13 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4546201B2 (ja) * | 2004-03-17 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20060017113A1 (en) * | 2004-07-21 | 2006-01-26 | University Of Florida Research Foundation, Inc. | High transconductance and drive current high voltage MOS transistors |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US8957511B2 (en) | 2005-08-22 | 2015-02-17 | Madhukar B. Vora | Apparatus and methods for high-density chip connectivity |
| US7745301B2 (en) | 2005-08-22 | 2010-06-29 | Terapede, Llc | Methods and apparatus for high-density chip connectivity |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4003071A (en) * | 1971-09-18 | 1977-01-11 | Fujitsu Ltd. | Method of manufacturing an insulated gate field effect transistor |
| JPS4843590A (ja) * | 1971-10-04 | 1973-06-23 | ||
| US3837071A (en) * | 1973-01-16 | 1974-09-24 | Rca Corp | Method of simultaneously making a sigfet and a mosfet |
| DE2832388C2 (de) * | 1978-07-24 | 1986-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat |
| US4918026A (en) * | 1989-03-17 | 1990-04-17 | Delco Electronics Corporation | Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip |
| US5057449A (en) * | 1990-03-26 | 1991-10-15 | Micron Technology, Inc. | Process for creating two thicknesses of gate oxide within a dynamic random access memory |
| US5391505A (en) | 1993-11-01 | 1995-02-21 | Lsi Logic Corporation | Active device constructed in opening formed in insulation layer and process for making same |
| KR0136935B1 (ko) * | 1994-04-21 | 1998-04-24 | 문정환 | 메모리 소자의 제조방법 |
| US5480828A (en) * | 1994-09-30 | 1996-01-02 | Taiwan Semiconductor Manufacturing Corp. Ltd. | Differential gate oxide process by depressing or enhancing oxidation rate for mixed 3/5 V CMOS process |
| TW344897B (en) * | 1994-11-30 | 1998-11-11 | At&T Tcorporation | A process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
-
1997
- 1997-01-30 US US08/791,244 patent/US6117736A/en not_active Expired - Lifetime
-
1998
- 1998-01-21 DE DE19802056A patent/DE19802056A1/de not_active Withdrawn
- 1998-01-27 JP JP01444998A patent/JP4381491B2/ja not_active Expired - Fee Related
- 1998-03-04 TW TW087103103A patent/TW439156B/zh not_active IP Right Cessation
-
2000
- 2000-06-15 US US09/594,478 patent/US6300663B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223779A (ja) | 1998-08-21 |
| US6117736A (en) | 2000-09-12 |
| TW439156B (en) | 2001-06-07 |
| US6300663B1 (en) | 2001-10-09 |
| DE19802056A1 (de) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266507A (en) | Method of fabricating an offset dual gate thin film field effect transistor | |
| US4213139A (en) | Double level polysilicon series transistor cell | |
| US6228704B1 (en) | Process for manufacturing semiconductor integrated circuit device | |
| JPH08204029A (ja) | 半導体装置およびその製造方法 | |
| US6281088B1 (en) | Method of manufacturing SRAM having enhanced cell ratio | |
| JP2601176B2 (ja) | 半導体記憶装置 | |
| US20030141558A1 (en) | Semiconductor integrated circuit device and a method of manufacturing thereof | |
| US5151374A (en) | Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode | |
| JP4381491B2 (ja) | 異なるゲートキャパシタンスを有する絶縁ゲート電界効果トランジスタを備えた集積回路の製造方法 | |
| JP2006511091A (ja) | 反転型ＦｉｎＦＥＴ薄膜トランジスタを用いたＦｉｎＦＥＴＳＲＡＭセル | |
| JP2001267431A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6136657A (en) | Method for fabricating a semiconductor device having different gate oxide layers | |
| US6025253A (en) | Differential poly-edge oxidation for stable SRAM cells | |
| JPH10303319A (ja) | 半導体素子及びその製造方法 | |
| KR0124626B1 (ko) | 박막 트랜지스터 제조방법 | |
| US5960278A (en) | Method of manufacturing SRAM cell | |
| KR20010057116A (ko) | 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법 | |
| JPH0590537A (ja) | 半導体装置とその製造方法 | |
| KR100338816B1 (ko) | Ｓｒａｍ의 ｍｏｓ 트랜지스터 및 박막 트랜지스터의게이트전극 형성방법 | |
| JP2754977B2 (ja) | スタティックメモリ | |
| KR0151020B1 (ko) | 박막 트랜지스터 제조방법 및 그 구조 | |
| JPH06151773A (ja) | スタティック型半導体記憶装置およびその製造方法 | |
| KR100566311B1 (ko) | 씨모스 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 | |
| KR100401488B1 (ko) | 에스램의 풀-업 소자용 박막 트랜지스터의 제조방법 | |
| EP0821413B1 (en) | SRAM-cells and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080215 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080313 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |