WO2010110253A1 - Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 - Google Patents

Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 Download PDF

Info

Publication number
WO2010110253A1
WO2010110253A1 PCT/JP2010/054954 JP2010054954W WO2010110253A1 WO 2010110253 A1 WO2010110253 A1 WO 2010110253A1 JP 2010054954 W JP2010054954 W JP 2010054954W WO 2010110253 A1 WO2010110253 A1 WO 2010110253A1
Authority
WO
WIPO (PCT)
Prior art keywords
mosfet
insulating film
less
semiconductor layer
main surface
Prior art date
Application number
PCT/JP2010/054954
Other languages
English (en)
French (fr)
Inventor
和田　圭司
原田　真
増田　健良
美紗子 穂永
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US13/120,890 priority Critical patent/US8513673B2/en
Priority to EP10756049.2A priority patent/EP2413365A4/en
Priority to CN201080002562.XA priority patent/CN102150270B/zh
Priority to JP2011506054A priority patent/JPWO2010110253A1/ja
Priority to CA2738385A priority patent/CA2738385A1/en
Publication of WO2010110253A1 publication Critical patent/WO2010110253A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • the present invention relates to a MOSFET and a method for manufacturing the MOSFET.
  • Patent Document 1 a semiconductor device using silicon carbide (SiC) is known (for example, International Publication WO01 / 018872 pamphlet (hereinafter referred to as Patent Document 1)).
  • MOSFET Metal-Oxide Field-Effect Transistor
  • 4H Long-Effect Transistor
  • the gate oxide film is formed by dry oxidation (thermal oxidation).
  • Patent Document 1 describes that such a MOSFET can achieve a large channel mobility (about 100 cm 2 / Vs).
  • the channel mobility may not be sufficiently increased in the MOSFET described above. If the channel mobility does not increase, the excellent characteristics of the semiconductor device using SiC cannot be stably exhibited.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a MOSFET having improved channel mobility and a method for manufacturing the MOSFET.
  • the present inventor has completed the present invention as a result of intensive studies on the cause of the decrease in channel mobility in order to achieve high channel mobility with high reproducibility in the MOSFET as described above. That is, the channel mobility is reduced due to traps (hereinafter also referred to as interface state density or interface state density) present at the interface between the gate insulating film and the SiC semiconductor film located under the gate insulating film. I found something to do. Therefore, the present inventor has found the present invention as a result of diligent research to realize a MOSFET in which the influence of the interface state is reduced.
  • the MOSFET in one aspect of the present invention is formed on a silicon carbide (SiC) substrate having a main surface with an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane, and the main surface of the SiC substrate.
  • the semiconductor layer and an insulating film formed to be in contact with the surface of the semiconductor layer and having a thickness of 30 nm to 46 nm and a threshold voltage is 2.3 V or less.
  • a MOSFET manufacturing method comprising: preparing a silicon carbide (SiC) substrate having a main surface having an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane; And a step of forming a semiconductor layer on the surface and a step of forming an insulating film having a thickness of 30 nm to 46 nm so as to be in contact with the surface of the semiconductor layer, and the threshold voltage is 2.3 V or less.
  • a MOSFET includes a silicon carbide (SiC) substrate having a main surface with an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane, and a semiconductor formed on the main surface of the SiC substrate.
  • SiC silicon carbide
  • a method for manufacturing a MOSFET comprising: preparing a silicon carbide (SiC) substrate having a main surface having an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane; A step of forming a semiconductor layer on the surface, and a step of forming an insulating film having a thickness of more than 46 nm and less than 100 nm so as to be in contact with the surface of the semiconductor layer, and the threshold voltage exceeds 2.3 V 4.9V or less.
  • SiC silicon carbide
  • the present inventor has paid attention to the threshold voltage having a relationship with the interface state, and intensively studied the range of the threshold voltage in which the mobility is improved.
  • the threshold voltage is set to 2.3 V or less.
  • the threshold voltage is 2 It has been found that the interface state density in the vicinity of the interface between the insulating film and the semiconductor layer can be reduced with good reproducibility by exceeding .3 V and not exceeding 4.9 V. Thereby, in the region facing the insulating film in the semiconductor layer, it is possible to suppress trapping of many carriers serving as the inversion channel layer at the interface state. Therefore, channel mobility can be improved.
  • the lower limit of the off angle is set to 50 ° because the off angle increases from the (01-14) surface having an off angle of 43.3 ° to the (01-13) surface having an off angle of 51.5 ° as the off angle increases. This is because a significant increase in mobility was observed and there was no natural surface in the range of the off angle between the (01-14) plane and the (01-13) plane.
  • the upper limit of the off-angle is 65 ° because the off-angle increases and the carrier mobility increases from the (01-12) plane with an off-angle of 62.1 ° to the (01-10) plane with an off-angle of 90 °. This is due to the fact that there is a significant decrease in the above-mentioned values and that there is no natural surface in the range of the off angle between the (01-12) surface and the (01-10) surface.
  • the “threshold voltage” means a threshold voltage when the acceptor density is converted to 1 ⁇ 10 16 cm ⁇ 3 .
  • the subthreshold slope is preferably 0.4 V or less.
  • the present inventor has paid attention to the subthreshold slope having a relationship with the interface state, and intensively studied the range of the subthreshold slope where the mobility is improved. As a result, it was found that the interface state density in the vicinity of the interface between the insulating film and the semiconductor layer can be reduced with good reproducibility by setting the subthreshold slope to 0.4 V / Decade or less. Thereby, in the region facing the insulating film in the semiconductor layer, it is possible to suppress trapping of many carriers serving as the inversion channel layer at the interface state. Therefore, channel mobility can be further improved.
  • a region containing nitrogen atoms is further provided between the semiconductor layer and the insulating film.
  • the maximum value of the nitrogen concentration in a region within 10 nm from the interface between the semiconductor layer and the insulating film is preferably 1 ⁇ 10 21 cm ⁇ 3 or more.
  • the step of forming the insulating film includes a step of forming the insulating film by dry oxidation, and a heat treatment using the gas containing nitrogen atoms as the atmosphere gas. Including the step of.
  • the present inventor has found that the influence of the interface state is reduced by increasing the nitrogen atom concentration in the vicinity of the interface between the semiconductor layer and the insulating film. For this reason, a MOSFET with further improved channel mobility can be realized.
  • the semiconductor layer is preferably made of SiC.
  • SiC has a large band gap, and a maximum dielectric breakdown electric field and thermal conductivity are larger than those of silicon (Si), while carrier mobility is as large as that of silicon, and an electron saturation drift velocity and breakdown voltage are also large. . For this reason, MOSFET with high efficiency, high voltage, and large capacity can be realized.
  • the off orientation of the main surface of the SiC substrate may be in a range of ⁇ 11-20> direction ⁇ 5 ° or less.
  • the ⁇ 11-20> direction is a typical off orientation in the SiC substrate. Then, by setting the variation in the off orientation due to slicing variations in the substrate manufacturing process to ⁇ 5 °, the formation of an epitaxial layer on the SiC substrate is facilitated, and the MOSFET is easily manufactured. be able to.
  • the off orientation of the main surface of the SiC substrate may be in the range of ⁇ 01-10> direction ⁇ 5 ° or less.
  • the ⁇ 01-10> direction is a typical off orientation in the SiC substrate, similar to the ⁇ 11-20> direction. Then, by setting the variation in the off orientation due to slicing variations in the substrate manufacturing process to ⁇ 5 °, the formation of an epitaxial layer on the SiC substrate is facilitated, and the MOSFET is easily manufactured. be able to.
  • the plane orientation of the main surface of the SiC substrate can be set to an off angle of ⁇ 3 ° to + 5 ° with respect to the plane orientation ⁇ 03-38 ⁇ .
  • the channel mobility can be further improved.
  • the off angle with respect to the plane orientation ⁇ 03-38 ⁇ is set to ⁇ 3 ° or more and + 5 ° or less.
  • the channel mobility is particularly high within this range. Is based on the obtained.
  • the state that “the off angle is ⁇ 3 ° or more and + 5 ° or less with respect to the plane orientation ⁇ 03-38 ⁇ ” means that the ⁇ 0001> direction and the ⁇ 01-10> direction as a reference for the off orientation are stretched.
  • This means that the angle formed between the normal projection of the principal surface to the plane and the normal of the ⁇ 03-38 ⁇ plane is -3 ° or more and + 5 ° or less, and the sign is The case where it approaches parallel to the ⁇ 01-10> direction is positive, and the case where the orthographic projection approaches parallel to the ⁇ 0001> direction is negative.
  • the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ , and the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ .
  • the surface orientation of the main surface is substantially ⁇ 03-38 ⁇ , taking into account the processing accuracy of the substrate, etc., the substrate is within an off-angle range where the surface orientation can be substantially regarded as ⁇ 03-38 ⁇ .
  • the off angle range is, for example, a range of ⁇ 2 ° with respect to ⁇ 03-38 ⁇ .
  • the main surface of the SiC substrate may have an off angle with respect to the (0-33-8) plane in the ⁇ 01-10> direction of ⁇ 3 ° to + 5 °. .
  • the (0001) plane of hexagonal single crystal silicon carbide is defined as the silicon plane
  • the (000-1) plane is defined as the carbon plane.
  • the “off angle with respect to the (0-33-8) plane in the ⁇ 01-10> direction” refers to the above described plane extending in the ⁇ 01-10> direction as a reference for the ⁇ 000-1> direction and the off orientation. This is the angle formed between the orthogonal projection of the normal of the principal surface and the normal of the (0-33-8) surface, and the sign is that the orthogonal projection may approach parallel to the ⁇ 01-10> direction. It is positive and negative when the orthographic projection approaches parallel to the ⁇ 000-1> direction.
  • the main surface having an off angle with respect to the (0-33-8) plane in the ⁇ 01-10> direction of -3 ° or more and + 5 ° or less is a carbon surface satisfying the above conditions in a silicon carbide crystal. It means the side surface.
  • the (0-33-8) plane includes an equivalent carbon plane-side plane whose expression differs depending on the setting of an axis for defining a crystal plane, and does not include a silicon plane-side plane.
  • the thickness of the insulating film when the thickness of the insulating film is not less than 30 nm and not more than 46 nm, the thickness of the insulating film exceeds 46 nm by setting the threshold voltage to 2.3 V or less. In the case of 100 nm or less, the channel mobility can be improved by setting the threshold voltage to more than 2.3 V and 4.9 V or less.
  • Example 2 it is a figure which shows the relationship between a threshold voltage and an interface state density.
  • Example 3 it is a figure which shows the relationship between a gate voltage and a mobility.
  • FIG. 6 is a cross-sectional view schematically showing a MOSFET fabricated in Example 4.
  • Example 4 it is a figure which shows the relationship between a mobility and a subthreshold slope.
  • FIG. 10 is a cross-sectional view schematically showing a MOS capacitor manufactured in Example 5.
  • Example 5 it is a figure which shows the relationship between energy and an interface state density.
  • Example 6 it is a figure which shows the relationship between channel mobility and an interface state density.
  • MOSFET 1 according to an embodiment of the present invention will be described.
  • MOSFET 1 in the present embodiment is a vertical MOSFET.
  • MOSFET 1 includes substrate 2, semiconductor layer 21, well region 23, source region 24, contact region 25, insulating film 26, gate electrode 10, source electrode 27, interlayer insulating film 28, and drain electrode. 12.
  • the substrate 2 is, for example, an n + SiC substrate.
  • the substrate 2 has a main surface with an off angle of 50 ° or more and 65 ° or less, preferably a ⁇ 03-38 ⁇ plane, with respect to the ⁇ 0001 ⁇ plane.
  • the ⁇ 03-38 ⁇ plane is a plane having an inclination of about 55 ° (54.7 °) with respect to the ⁇ 0001 ⁇ plane.
  • the ⁇ 03-38 ⁇ plane is a plane having an inclination of about 35 ° (35.3 °) with respect to the ⁇ 0001> axis direction.
  • the off orientation of the main surface of the substrate 2 may be in the range of ⁇ 11-20> direction ⁇ 5 ° or less, or in the range of ⁇ 01-10> direction ⁇ 5 ° or less.
  • the plane orientation of the main surface of the substrate 2 may be an off angle of ⁇ 3 ° to + 5 ° with respect to the plane orientation ⁇ 03-38 ⁇ .
  • the main surface of the substrate 2 may have an off angle of not less than ⁇ 3 ° and not more than + 5 ° with respect to the (0-33-8) plane in the ⁇ 01-10> direction.
  • channel mobility can be improved.
  • the plane orientation of the main surface of the substrate 2 to (0-33-8)
  • the channel mobility can be further improved.
  • a semiconductor layer 21 made of, for example, n-type SiC is formed on the main surface of the substrate 2.
  • the well region 23 is located on a part of the main surface of the semiconductor layer 21 so as to form a pn junction with the semiconductor layer 21.
  • Well region 23 is, for example, p-type SiC.
  • the source region 24 is located on a part of the main surface in the well region 23 so as to form a pn junction with the well region 23.
  • Source region 24 is, for example, SiC.
  • the contact region 25 is located on a part of the main surface in the well region 23 so as to form a pn junction with the source region 24.
  • Contact region 25 is, for example, SiC.
  • the semiconductor layer 21 has the same conductivity type (n) as the source region 24 and has a lower impurity concentration than the source region 24.
  • the semiconductor layer 21 has a thickness of 10 ⁇ m, for example.
  • the level of the impurity concentration of the semiconductor layer 21 and the source region 24 is not particularly limited.
  • the impurity concentration of the source region 24 is preferably higher than the impurity concentration of the semiconductor layer 21 and has an impurity concentration of, for example, 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 .
  • As the n-type impurity for example, nitrogen (N), phosphorus (P), or the like can be used.
  • the well region 23 has a second conductivity type (p) different from that of the semiconductor layer 21.
  • p a second conductivity type
  • the p-type impurity for example, aluminum (Al), boron (B), or the like can be used.
  • Well region 23 has an impurity concentration of, for example, 5 ⁇ 10 15 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • a region sandwiched between the source region 24 and the semiconductor layer 21 in the well region 23 becomes a channel of the MOSFET 1.
  • the conductivity type is determined so that the n-channel is formed, but the first and second conductivity types may be determined in reverse to the above-described contents so that the p-channel is formed.
  • the insulating film 26 is for insulating the semiconductor layer 21 and the gate electrode 10 and is formed so as to contact at least the well region 23 sandwiched between the source region 24 and the semiconductor layer 21.
  • the insulating film 26 has a thickness of 30 nm to 100 nm.
  • the gate electrode 10 is formed on the insulating film 26 and is formed so as to face at least the well region 23 sandwiched between the source region 24 and the semiconductor layer 21.
  • the gate electrode 10 may be further formed on other regions as long as the gate electrode 10 is formed so as to face the well region 23 located between the source region 24 and the semiconductor layer 21.
  • a source electrode 27 is formed on the source region 24 and the contact region 25 so as to be electrically connected to the source region 24 and the contact region 25.
  • the source electrode 27 is electrically insulated from the gate electrode 10 by the insulating film 26.
  • a drain electrode 12 is formed on the surface of the substrate 2 opposite to the surface in contact with the semiconductor layer 21 so as to be electrically connected to the substrate 2.
  • the threshold voltage of the MOSFET 1 is 2.3 V or less, preferably 1.5 V or more and 2.3 V or less.
  • the threshold voltage of the MOSFET exceeds 2.3 V and is 4.9 V or less, preferably 2.5 V or more and 4.9 V or less.
  • the threshold voltage means a minimum gate voltage necessary for forming a strong inversion channel layer in the channel.
  • the epsilon 0 is the vacuum dielectric constant
  • k is the Boltzmann constant
  • T is the absolute temperature
  • the acceptor density and N a the intrinsic carrier density and n i
  • the threshold voltage V th is expressed by the following equation 1, where ox is q, elementary charge is q, work function difference is ⁇ m ⁇ s, and effective fixed charge is Q eff .
  • V Qeff in Equation 1 is expressed by Equation 2 below, where d ox is the thickness of the insulating film and ⁇ ox is the dielectric constant of the insulating film.
  • the subthreshold slope of the MOSFET 1 is preferably 0.4 V / Decade or less. Thereby, the interface state density can be further reduced, so that the mobility can be further increased.
  • Sub-threshold slope (also referred to as sub-threshold swing, S value)” means a gate voltage required to increase the current flowing between the source and the drain by an order of magnitude below the threshold voltage.
  • the subthreshold slope is expressed by the following Equation 3 where the gate voltage is V G and the drain current is ID .
  • a region containing nitrogen atoms is preferably formed at the interface between the semiconductor layer 21 and the insulating film 26.
  • the maximum value of the nitrogen concentration in a region within 10 nm from the interface between the semiconductor layer 21 and the insulating film 26 is preferably 1 ⁇ 10 21 cm ⁇ 3 or more.
  • mobility (channel mobility) in a channel region having a channel length (a region between the well regions 23 in the semiconductor layer 21) can be set to a sufficiently large value.
  • a substrate preparation step (S10) is performed.
  • the conductivity type whose principal surface is a plane whose off-angle with respect to the plane orientation ⁇ 0001 ⁇ is 50 ° to 65 °, for example, the plane orientation (03-38) or (0-33-8) is n-type.
  • the SiC substrate is prepared as the substrate 2.
  • Such a substrate is obtained by, for example, a method of cutting the substrate 2 from an ingot having the (0001) plane as the main surface so that the (03-38) plane or the (0-33-8) plane is exposed as the main plane. Can do.
  • the substrate 2 whose (0-33-8) plane is the main surface from the viewpoint of further improving the channel mobility of the MOSFET 1 to be manufactured.
  • the substrate 2 for example, a substrate having a specific resistance of 0.02 ⁇ cm may be used.
  • a semiconductor layer forming step (S20) is performed. Specifically, as shown in FIG. 4, the semiconductor layer 21 is formed on the main surface of the substrate 2.
  • the semiconductor layer 21 is made of, for example, n-type SiC and has a thickness of 10 ⁇ m. Further, as the concentration of the n-type impurity in the semiconductor layer 21, a value of 1 ⁇ 10 16 cm ⁇ 3 can be used.
  • an injection step (S30) is performed. Specifically, by using an oxide film formed by photolithography and etching as a mask, a p-type impurity (for example, Al) is implanted into the semiconductor layer 21, thereby forming a well as shown in FIG. Region 23 is formed. Further, after removing the used oxide film, an oxide film having a new pattern is formed again by photolithography and etching. Then, using the oxide film as a mask, an n-type conductive impurity (for example, P) is implanted into a predetermined region, thereby forming the source region 24. Further, a contact region 25 is formed by implanting a p-type conductive impurity by the same method. As a result, a structure as shown in FIG. 5 is obtained.
  • a p-type impurity for example, Al
  • activation annealing treatment is performed.
  • this activation annealing treatment for example, argon (Ar) gas is used as an atmospheric gas, and conditions such as a heating temperature of 1700 to 1800 ° C. and a heating time of 30 minutes can be used.
  • Ar argon
  • the impurities in the ion implantation region can be activated and the crystallinity can be recovered.
  • the insulating film 26 to be formed has a thickness of 30 nm to 100 nm.
  • an insulating film 26 is formed so as to cover the semiconductor layer 21, the well region 23, the source region 24, and the contact region 25.
  • a condition for forming the insulating film 26 for example, dry oxidation (thermal oxidation) may be performed.
  • a heating temperature of 1200 ° C. and a heating time of 30 minutes can be used.
  • a nitrogen annealing step (S50) is performed. Specifically, heat treatment is performed using a gas containing nitrogen (N) atoms such as nitrogen monoxide (NO) gas or dinitrogen monoxide (N 2 O) gas as the atmosphere gas.
  • the atmospheric gas is preferably nitrogen oxide.
  • a heating temperature of 1100 ° C. to 1300 ° C. and a heating time of 30 minutes to 120 minutes can be used.
  • nitrogen atoms can be introduced near the interface between the insulating film 26 and the underlying semiconductor layer 21, well region 23, source region 24, and contact region 25.
  • annealing using Ar gas which is an inert gas may be further performed.
  • Ar gas may be used as the atmosphere gas, and the heating temperature may be 1100 ° C. and the heating time may be 60 minutes.
  • surface cleaning such as organic cleaning, acid cleaning, and RCA cleaning may be further performed.
  • an electrode formation step (S60) is performed. Specifically, a layer to be the gate electrode 10 such as high-concentration n-type poly-Si is formed on the insulating film 26 by a CVD (Chemical Vapor Deposition) method or the like. On this layer, a photolithography method is used to form a resist film having a pattern in which a region other than the region to be the gate electrode 10 is opened. Using the resist film as a mask, the layer exposed from the pattern is removed by RIE (Reactive Ion Etching) or the like. Thereby, the gate electrode 10 can be formed as shown in FIG.
  • RIE Reactive Ion Etching
  • an insulating film to be the interlayer insulating film 28 made of SiO 2 or the like is formed by CVD or the like so as to cover the gate electrode 10.
  • silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) may be deposited by CVD or plasma CVD.
  • a source gas of tetraethoxysilane (TEOS) and oxygen (O 2 ) may be used and deposited at a heating temperature of 350 ° C., for example, 1 ⁇ m.
  • a resist film having a pattern in which a region other than the region to be the interlayer insulating film 28 is opened is formed on the insulating film by using a photolithography method.
  • the resist film as a mask, the insulating film exposed from the pattern is removed by RIE or the like. Thereby, as shown in FIG. 7, an interlayer insulating film 28 having an opening can be formed.
  • a resist film having a pattern in which a part of the source region 24 and the contact region 25 are opened is formed on the interlayer insulating film 28 by photolithography.
  • a conductor film such as Ni is formed on the pattern and the resist.
  • the resist is removed (lifted off), so that a part of the source electrode 27 in contact with the source region 24 and the contact region 25 opened from the insulating film 26 and the interlayer insulating film 28 can be formed.
  • a drain electrode 12 is formed on the back surface of the substrate 2.
  • nickel (Ni) can be used for the drain electrode 12.
  • heat treatment for alloying is performed. Thereby, as shown in FIG. 7, a part of the source electrode 27 and the drain electrode 12 can be formed.
  • the upper source electrode 27 is formed on the part of the source electrode 27 previously formed.
  • the upper source electrode 27 can be formed using, for example, lift-off or etching. Thereby, MOSFET 1 shown in FIG. 1 can be manufactured.
  • MOSFET 1 in the present embodiment includes SiC substrate 2 having a principal surface, preferably a ⁇ 03-38 ⁇ surface, with an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ surface, and SiC.
  • a semiconductor layer 21 formed on the substrate 2 and an insulating film 26 formed so as to be in contact with the surface of the semiconductor layer 21 are provided.
  • the threshold voltage when the thickness of the insulating film 26 is 30 nm or more and 46 nm or less is 2.3 V or less, and the threshold voltage when the thickness of the insulating film 26 exceeds 46 nm and 100 nm or less exceeds 2.3 V and exceeds 4 .9V or less.
  • the manufacturing method of MOSFET 1 in the present embodiment prepares SiC substrate 2 having a main surface having an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane, preferably a ⁇ 03-38 ⁇ plane as a main surface.
  • the threshold voltage when the thickness of the insulating film 26 is 30 nm or more and 46 nm or less is 2.3 V or less, and the threshold voltage when the thickness of the insulating film 26 exceeds 46 nm and 100 nm or less exceeds 2.3 V and exceeds 4 .9V or less.
  • the inventor of the present invention has a threshold voltage of 2.3 V or less when the thickness of the insulating film 26 is 30 nm or more and 46 nm or less, and a threshold voltage of 2 or more when the thickness of the insulating film 26 exceeds 46 nm and is 100 nm or less. It has been found that the interface state density in the vicinity of the interface between the insulating film 26 and the semiconductor layer 21 can be effectively reduced by setting the voltage in the vicinity of .3 V to 4.9 V or less. Thereby, in the region facing the insulating film 26 in the semiconductor layer 21, it is possible to suppress trapping many of the carriers serving as the inversion channel layer at the interface state. Furthermore, it is possible to suppress trapped carriers from acting as fixed charges.
  • MOSFET 1 that can improve channel mobility is obtained.
  • the excellent characteristics of MOSFET 1 can be stably exhibited.
  • the relationship between the thickness of the insulating film and the threshold voltage was examined.
  • the threshold voltage in which the thickness of the insulating film 26 is 30 nm or more and 100 nm or less is simulated in the MOSFET structure under the following conditions shown in FIG.
  • the MOSFET was subjected to the nitrogen annealing step (S50).
  • the main surface of the SiC substrate was the (03-38) plane.
  • the acceptor density was 1 ⁇ 10 16 cm ⁇ 3 .
  • the gate electrode was made of poly-Si.
  • the fixed charge density Q eff due to electrons trapped at the interface state was set to ⁇ 5 ⁇ 10 11 cm ⁇ 2 .
  • the channel direction (the direction in which drain current flows) was defined as the ⁇ 11-20> direction. The results are shown in Table 1 below.
  • Comparative Example 1 In Comparative Example 1, a SiC substrate having a main surface with an off angle of 8 ° with respect to the (0001) plane in the MOSFET structure shown in FIG. 1 was used. Therefore, the fixed charge density Q eff due to electrons trapped in the interface state of Comparative Example 1 is set to ⁇ 2 ⁇ 10 12 cm ⁇ 2 . The results are shown in Table 1 below.
  • Comparative Example 2 In Comparative Example 2, the MOSFET having the insulating film thickness of 46 nm and the channel direction of ⁇ 11-20> in Example 4 of Patent Document 1 was used as the MOSFET of Comparative Example 2.
  • the MOSFET of Example 4 of Patent Document 1 has an insulating film thickness of 35 to 46 nm and an acceptor density of 5 ⁇ 10 15 cm ⁇ 3 .
  • the nitrogen annealing step (S50) is not performed.
  • the MOSFET of Patent Document 1 when the acceptor density is converted to 1 ⁇ 10 16 cm ⁇ 3 , the fixed charge density Q eff due to electrons trapped at the interface state is estimated to be ⁇ 7.5 ⁇ 10 11 cm ⁇ 2. Can do. From this, the threshold voltage of 2.3 to 2.5 V described in FIG. 11 of Patent Document 1 was converted to the threshold voltage when the acceptor density was converted to 1 ⁇ 10 16 cm ⁇ 3 . The results are shown in Table 2 below.
  • a MOSFET having an insulating film thickness of 46 nm and a channel direction of ⁇ 11-20> was defined as Comparative Example 2.
  • the threshold voltage when the acceptor density is converted to 1 ⁇ 10 16 cm ⁇ 3 is compared between the invention example 3 in which the thickness of the insulating film is 46 nm and the comparative example 2, the invention example 3 is compared. This could be reduced as compared with Example 2. Further, as shown in Table 2, when the threshold voltages of all MOSFETs disclosed in Patent Document 1 are converted to acceptor density of 1 ⁇ 10 16 cm ⁇ 3 , the threshold voltage is the thickness of the insulating film. Was larger than the threshold voltage of Invention Example 3 which is the same or larger.
  • the threshold voltage can be 2.3 V or less, and when the thickness of the insulating film exceeds 46 nm and is 100 nm or less, the threshold voltage is reduced. It was confirmed that a MOSFET capable of exceeding 2.3 V and 4.9 V or less could be realized. In order to realize such a MOSFET, it has been confirmed that it is effective to heat-treat the insulating film 26 using a gas containing nitrogen atoms as an atmospheric gas (nitrogen annealing step (S50)).
  • the relationship between the thickness of the insulating film and the threshold voltage was investigated, and the effect of reducing the interface state density of the MOSFET by examining the threshold voltage was investigated.
  • the threshold voltage when the acceptor density is converted to 1 ⁇ 10 16 cm ⁇ 3 is 2 as shown in Invention Example 3 and Comparative Example 2 when the thickness of the insulating film is 46 nm or less. It was found that the interface state density can be greatly reduced to 5 ⁇ 10 11 cm ⁇ 2 eV ⁇ 1 or less by setting the voltage to .3 V or less.
  • the interface state density can be reduced, it is considered that the following effects are obtained. That is, in the region facing the insulating film in the semiconductor layer, it is possible to suppress trapping many carriers serving as the inversion channel layer at the interface state. Therefore, the channel mobility of the MOSFET can be improved with good reproducibility.
  • the threshold voltage and the interface state density were examined when the thickness of the insulating film was 46 nm or less, but the same applies to the case where the thickness of the insulating film exceeds 46 nm. In other words, the interface state density can be effectively reduced with the low threshold voltage of the present invention.
  • an SiC substrate having the (03-38) plane as the principal surface was used as the substrate 2 of Invention Example 3, but an SiC substrate having the (0-33-8) plane as the principal surface was used.
  • the present inventor has the knowledge that a lower threshold voltage can be realized and the interface state density can be more effectively reduced by using it.
  • Example 8 a MOSFET having an insulating film thickness of 37 nm, a threshold voltage of 1.8 V, and a channel direction of ⁇ 11-20> direction was prepared.
  • the MOSFET was subjected to the nitrogen annealing step (S50). About this MOSFET, the gate voltage was applied and the channel mobility was measured. The result is shown in FIG.
  • the channel mobility of the MOSFET of Example 8 of the present invention was 100 cm 2 / Vs.
  • the mobility in the same channel direction ( ⁇ 11-20>) as Example 8 of the present invention was 96 cm 2 / Vs at the maximum. From this, it was found that the channel mobility of the MOSFET of Example 8 of the present invention was improved as compared with the channel mobility of the MOSFET of Patent Document 1.
  • the channel mobility can be improved by reducing the threshold voltage.
  • the effect of improving the mobility of the MOSFET was investigated by setting the subthreshold slope to 0.4 V / Decade or less.
  • a 4H—SiC substrate having a (03-38) plane as a main surface was prepared as the substrate 2.
  • a p-type SiC layer having a thickness of about 0.8 ⁇ m and an impurity concentration of 1 ⁇ 10 16 cm ⁇ 3 was formed as the semiconductor layer 31.
  • the main surface of this p-type SiC layer was the (03-38) plane.
  • SiO 2 was used as a mask material. Further, a source region 24 and a drain region 29 having an impurity concentration of 1 ⁇ 10 19 cm ⁇ 3 were formed using P as an n-type impurity. Further, a contact region 25 having an impurity concentration of 1 ⁇ 10 19 cm ⁇ 3 was formed using Al as a p-type impurity.
  • activation annealing treatment was performed.
  • Ar gas was used as the atmosphere gas, and the heating temperature was 1700 to 1800 ° C. and the heating time was 30 minutes.
  • the gate oxide film is formed as the insulating film 26 by dry oxidation under the conditions of a heating temperature of 1200 ° C. and a heating time of 30 minutes in Invention Example 9 and 45 minutes in Invention Example 10. A film was formed. Moreover, surface cleaning was performed.
  • a gate electrode 10 made of poly-Si, a source electrode 27 made of Ni, and a drain electrode 12 made of Ni were formed.
  • MOSFETs 3 of Invention Examples 9 and 10 were manufactured.
  • Comparative Example 3 The MOSFET of Comparative Example 3 had basically the same configuration as the MOSFET manufacturing method of Inventive Example 9, except that the main surface of the substrate was the (0001) plane, and the nitrogen annealing step (S50). In the gate insulating film forming step (S40), the heating temperature was 1300 ° C. and the heating time was 20 minutes.
  • Comparative Example 4 The MOSFET of Comparative Example 4 had basically the same configuration as the MOSFET manufacturing method of Inventive Example 9, but the main surface of the substrate was the (0001) plane, and the gate insulating film forming step ( The difference was that the heating temperature was 1300 ° C. and the heating time was 30 minutes in S40), and the heating temperature was 1300 ° C. and the heating time was 60 minutes in the nitrogen annealing step (S50).
  • Comparative Example 5 The MOSFET of Comparative Example 5 had basically the same configuration as the MOSFET manufacturing method of Inventive Example 9, but the main surface of the substrate was the (0001) plane, and the gate insulating film forming step ( The difference was that the heating temperature was 1300 ° C. and the heating time was 30 minutes in S40), and the heating temperature was 1200 ° C. and the heating time was 60 minutes in the nitrogen annealing step (S50).
  • the subthreshold slope was measured from the above equation 3 in the linear region in the semilog plot against voltage. The result is shown in FIG.
  • the MOSFETs of Examples 9 and 10 of the present invention having a subthreshold slope of 0.4 were able to realize a high mobility of 74 (cm 2 / Vs) or more and 92 (cm 2 / Vs) or less.
  • the MOSFETs of Comparative Examples 3 to 5 having a subthreshold slope of 0.9 to 1.0 had a low mobility of 2.5 (cm 2 / Vs) to 20 (cm 2 / Vs).
  • the mobility can be improved by setting the subthreshold slope to 0.4 V / Decade or less.
  • an SiC substrate having a (03-38) plane as a main surface was used as the substrate 2 of Invention Examples 9 and 10, but an SiC having a (0-33-8) plane as a main surface.
  • the inventor has the knowledge that mobility can be further improved by using a substrate.
  • the interface state capacity Cit can be calculated, and the interface state density Dit can be derived.
  • the Dit accuracy calculated from the above equation 4 is not so high. Therefore, in this example, as shown below, the MOS capacitor 30 shown in FIG. 12 was fabricated, and the interface state density Dit was examined with improved accuracy from the capacitance-voltage characteristics.
  • an insulating film 26 similar to that in the gate insulating film forming step (S40) of Example 9 of the present invention was formed on the semiconductor layer 21.
  • Example 9 a nitrogen annealing step similar to Example 9 of the present invention was performed except that the heating temperature was 1100 ° C. and the heating time was 60 minutes.
  • the MOS capacitor of Invention Example 11 was manufactured.
  • the MOS capacitor of Comparative Example 6 had basically the same configuration as the manufacturing method of the MOS capacitor of Inventive Example 11, but the heating temperature was 1200 ° C. and the heating time was set in the gate insulating film forming step (S40). The difference was that the time was 30 minutes and the nitrogen annealing step (S50) was not performed.
  • the MOS capacitor of Comparative Example 7 had basically the same configuration as the method of manufacturing the MOS capacitor of Inventive Example 11, but the main surface of the substrate was the (0001) plane, and the nitrogen annealing step ( In S50), the heating temperature was 1300 ° C. and the heating time was 60 minutes.
  • the interface state density was measured by the High-Low method from the capacitance C-voltage V characteristics. The result is shown in FIG.
  • the interface state at the MOS interface was low. This indicates that the interface state density can be reduced by heat-treating the insulating film 26 using a gas containing nitrogen atoms as an atmospheric gas.
  • the subthreshold slope was 0.4 or less. From this, it was found that the interface state density can be reduced by setting the subthreshold slope to 0.4 or less.
  • the interface state density When the interface state density is reduced, it is considered that the following effects are obtained. That is, inversion electrons trapped at the interface state without contributing to the source-drain current can be reduced. Therefore, it is possible to reduce the application to the gate voltage necessary for forming the inversion channel electrons necessary for flowing a sufficient current between the source and the drain, that is, the threshold voltage. From the above, it is considered that the mobility can be improved because the interface state density can be reduced by setting the subthreshold slope to 0.4 or less.
  • the interface state density which is the basis for improving the mobility, can be reduced by setting the subthreshold slope to 0.4 V / Decade or less. It is also considered that a large channel mobility can be realized with good reproducibility.
  • the MOS capacitors of Invention Example 9, Comparative Example 3 and Comparative Example 5 described in Example 4 were prepared.
  • the acceptor density was 1 ⁇ 10 16 cm ⁇ 3 and the thickness of the insulating film was 40 nm.
  • Example 9 of the present invention had higher mobility than Comparative Examples 3 and 5 having a higher interface state density than Example 9 of the present invention. Further, FIG. 14 indicates that the channel mobility increases as the interface state density decreases.
  • the present invention is advantageously applied to a MOSFET formed by contacting an insulating film with a semiconductor layer made of SiC.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　ＭＯＳＦＥＴ１は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板（２）と、ＳｉＣ基板（２）の主面上に形成された半導体層（２１）と、半導体層（２１）の表面に接触するように形成された絶縁膜（２６）とを備えている。絶縁膜（２６）の厚みが３０ｎｍ以上４６ｎｍ以下の場合には、しきい値電圧が２．３Ｖ以下である。絶縁膜（２６）の厚みが４６ｎｍ超えて１００ｎｍ以下の場合には、しきい値電圧が２．３Ｖを超えて４．９Ｖ以下である。

Description

ＭＯＳＦＥＴおよびＭＯＳＦＥＴの製造方法
　本発明は、ＭＯＳＦＥＴおよびＭＯＳＦＥＴの製造方法に関する。
　従来より、炭化ケイ素（ＳｉＣ）を用いた半導体装置が知られている（たとえば、国際公開ＷＯ０１／０１８８７２号パンフレット（以下、特許文献１と呼ぶ））。特許文献１では、面方位がほぼ｛０３－３８｝であり４Ｈ（Ｈｅｘａｇｏｎａｌ）型ポリタイプのＳｉＣ基板を用いてＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を形成していることが記載されている。また当該ＭＯＳＦＥＴでは、ゲート酸化膜をドライ酸化（熱酸化）により形成していることが記載されている。上記特許文献１では、このようなＭＯＳＦＥＴにおいて大きなチャネル移動度（約１００ｃｍ2／Ｖｓ）を実現できることが記載されている。
国際公開第０１／０１８８７２号パンフレット
　しかしながら、本発明者が検討した結果、上述したＭＯＳＦＥＴにおいてチャネル移動度が十分に大きくならない場合があることを見い出した。チャネル移動度が大きくならない場合には、ＳｉＣを用いた半導体装置の優れた特性を安定して発揮させることができない。
　この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、チャネル移動度を向上したＭＯＳＦＥＴおよびＭＯＳＦＥＴの製造方法を提供することである。
　本発明者は、上述のようにＭＯＳＦＥＴにおいて大きなチャネル移動度を再現性よく実現するために、チャネル移動度が小さくなる原因について鋭意研究した結果、本発明を完成した。つまり、チャネル移動度が小さくなるのは、ゲート絶縁膜と当該ゲート絶縁膜下に位置するＳｉＣ半導体膜との界面に存在するトラップ（以下、界面準位または、界面準位密度とも言う）に起因することを見い出した。そこで、本発明者は、このような界面準位の影響を低減したＭＯＳＦＥＴを実現するように鋭意研究した結果、本発明を見い出した。
　すなわち、本発明の一の局面におけるＭＯＳＦＥＴは、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板と、ＳｉＣ基板の主面上に形成された半導体層と、半導体層の表面に接触するように形成され、かつ３０ｎｍ以上４６ｎｍ以下の厚みを有する絶縁膜とを備え、しきい値電圧が２．３Ｖ以下である。
　本発明の一の局面におけるＭＯＳＦＥＴの製造方法は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板を準備する工程と、ＳｉＣ基板の主面上に半導体層を形成する工程と、半導体層の表面に接触するように、３０ｎｍ以上４６ｎｍ以下の厚みを有する絶縁膜を形成する工程とを備え、しきい値電圧が２．３Ｖ以下である。
　本発明の他の局面におけるＭＯＳＦＥＴは、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板と、ＳｉＣ基板の主面上に形成された半導体層と、半導体層の表面に接触するように形成され、かつ４６ｎｍ超えて１００ｎｍ以下の厚みを有する絶縁膜とを備え、しきい値電圧が２．３Ｖを超えて４．９Ｖ以下である。
　本発明の他の局面におけるＭＯＳＦＥＴの製造方法は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素（ＳｉＣ）基板を準備する工程と、ＳｉＣ基板の主面上に半導体層を形成する工程と、半導体層の表面に接触するように、４６ｎｍ超えて１００ｎｍ以下の厚みを有する絶縁膜を形成する工程とを備え、しきい値電圧が２．３Ｖを超えて４．９Ｖ以下である。
　本発明者は、界面準位と関係を有するしきい値電圧に着目し、移動度が向上するしきい値電圧の範囲を鋭意研究した。その結果、絶縁膜の厚みが３０ｎｍ以上４６ｎｍ以下の場合にはしきい値電圧を２．３Ｖ以下にすることにより、絶縁膜の厚みが４６ｎｍ超えて１００ｎｍ以下の場合にはしきい値電圧を２．３Ｖを超えて４．９Ｖ以下にすることにより、絶縁膜と半導体層との界面近傍における界面準位密度を再現性よく低減できることを見い出した。これにより、半導体層において絶縁膜と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。したがって、チャネル移動度を向上することができる。
　なお、オフ角の下限を５０°としたのは、オフ角が４３．３°の（０１－１４）面からオフ角が５１．５°の（０１－１３）面にかけてオフ角の増大とともにキャリア移動度の顕著な増大が見られたこと、また、上記（０１－１４）面から（０１－１３）面の間のオフ角の範囲には自然面が無いこと、といった理由による。
　また、オフ角の上限を６５°としたのは、オフ角が６２．１°の（０１－１２）面からオフ角が９０°の（０１－１０）面にかけてオフ角の増大とともにキャリア移動度の顕著な減少が見られたこと、また、上記（０１－１２)面から（０１－１０）面の間のオフ角の範囲には自然面が無いこと、といった理由による。
　ここで、上記「しきい値電圧」とは、アクセプタ密度が１×１０16ｃｍ-3に換算したときのしきい値電圧を意味する。
　上記一および他の局面におけるＭＯＳＦＥＴにおいて好ましくは、サブスレッショルドスロープが０．４Ｖ以下である。
　本発明者は、界面準位と関係を有するサブスレッショルドスロープにさらに着目し、移動度が向上するサブスレッショルドスロープの範囲を鋭意研究した。その結果、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることにより、絶縁膜と半導体層との界面近傍における界面準位密度を再現性よく低減できることを見い出した。これにより、半導体層において絶縁膜と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。したがって、チャネル移動度をさらに向上することができる。
　上記一および他の局面におけるＭＯＳＦＥＴにおいて好ましくは、半導体層と、絶縁膜との間に、窒素原子を含む領域をさらに備えている。
　上記一および他の局面におけるＭＯＳＦＥＴにおいて好ましくは、半導体層と、絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上である。
　上記一および他の局面におけるＭＯＳＦＥＴの製造方法において好ましくは、絶縁膜を形成する工程は、絶縁膜をドライ酸化により形成する工程と、絶縁膜を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程とを含む。
　本発明者は、半導体層と絶縁膜との界面近傍の窒素原子濃度を高めることにより、界面準位の影響を低減することを見い出した。このため、チャネル移動度をさらに向上したＭＯＳＦＥＴを実現することができる。
　上記一および他の局面におけるＭＯＳＦＥＴにおいて好ましくは、半導体層はＳｉＣよりなる。ＳｉＣは、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン（Ｓｉ）と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。このため、高効率化、高電圧化、および大容量化のＭＯＳＦＥＴを実現できる。
　上記一および他の局面におけるＭＯＳＦＥＴにおいては、上記ＳｉＣ基板の主面のオフ方位が＜１１－２０＞方向±５°以下の範囲であってもよい。
　＜１１－２０＞方向は、ＳｉＣ基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル層の形成などを容易とし、ＭＯＳＦＥＴの製造を容易に実施することができる。
　上記一および他の局面におけるＭＯＳＦＥＴにおいては、上記ＳｉＣ基板の主面のオフ方位が＜０１－１０＞方向±５°以下の範囲であってもよい。
　＜０１－１０＞方向は、上記＜１１－２０＞方向と同様に、ＳｉＣ基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル層の形成などを容易とし、ＭＯＳＦＥＴの製造を容易に実施することができる。
　上記一および他の局面におけるＭＯＳＦＥＴにおいては、上記ＳｉＣ基板の主面の面方位は、面方位｛０３－３８｝に対してオフ角が－３°以上＋５°以下とすることができる。
　これにより、チャネル移動度をより一層向上させることができる。ここで、面方位{０３－３８}に対するオフ角を－３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
　ここで、「面方位{０３－３８}に対してオフ角が－３°以上＋５°以下である」状態とは、＜０００１＞方向およびオフ方位の基準としての＜０１－１０＞方向の張る平面への上記主面の法線の正射影と、{０３－３８}面の法線とのなす角度が－３°以上＋５°以下である状態を意味し、その符号は、上記正射影が＜０１－１０＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　なお、上記主面の面方位は、実質的に{０３－３８}であることがより好ましく、上記主面の面方位は{０３－３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３－３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３－３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３－３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
　上記一および他の局面におけるＭＯＳＦＥＴにおいては、上記ＳｉＣ基板の主面は、＜０１－１０＞方向における（０－３３－８）面に対するオフ角が－３°以上＋５°以下であってもよい。
　｛０３－３８｝面の中でも特にＣ（カーボン）面側の面である（０－３３－８）面に近い面上に半導体層および絶縁膜を形成する構造を採用することにより、キャリア移動度が大幅に向上する。
　ここで、本願において、六方晶の単結晶炭化珪素の（０００１）面はシリコン面、（０００－１）面はカーボン面と定義される。また、「＜０１－１０＞方向における（０－３３－８）面に対するオフ角」とは、＜０００－１＞方向およびオフ方位の基準としての＜０１－１０＞方向の張る平面への上記主面の法線の正射影と、（０－３３－８）面の法線とのなす角度であり、その符号は、上記正射影が＜０１－１０＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００－１＞方向に対して平行に近づく場合が負である。そして、上記＜０１－１０＞方向における（０－３３－８）面に対するオフ角が－３°以上＋５°以下である主面とは、当該主面が炭化珪素結晶において上記条件を満たすカーボン面側の面であることを意味する。なお、本願において（０－３３－８）面は、結晶面を規定するための軸の設定により表現が異なる等価なカーボン面側の面を含むとともに、シリコン面側の面を含まない。
　以上より、本発明のＭＯＳＦＥＴおよびその製造方法によれば、絶縁膜の厚みが３０ｎｍ以上４６ｎｍ以下の場合にはしきい値電圧を２．３Ｖ以下にすることにより、絶縁膜の厚みが４６ｎｍ超えて１００ｎｍ以下の場合にはしきい値電圧を２．３Ｖを超えて４．９Ｖ以下にすることにより、チャネル移動度を向上することができる。
本発明の実施の形態におけるＭＯＳＦＥＴを概略的に示す断面図である。 本発明の実施の形態において、｛０３－３８｝面を説明するための図である。 本発明の実施の形態におけるＭＯＳＦＥＴの製造方法を示すフローチャートである。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 本発明の実施の形態におけるＭＯＳＦＥＴを製造方法の各工程を説明するための概略断面図である。 実施例２において、しきい値電圧と界面準位密度との関係を示す図である。 実施例３において、ゲート電圧と移動度との関係を示す図である。 実施例４において作製したＭＯＳＦＥＴを概略的に示す断面図である。 実施例４において、移動度とサブスレッショルドスロープとの関係を示す図である。 実施例５において作製したＭＯＳキャパシタを概略的に示す断面図である。 実施例５において、エネルギーと界面準位密度との関係を示す図である。 実施例６において、チャネル移動度と界面準位密度との関係を示す図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　図１を参照して、本発明の一実施の形態におけるＭＯＳＦＥＴ１を説明する。本実施の形態におけるＭＯＳＦＥＴ１は、縦型のＭＯＳＦＥＴである。
　ＭＯＳＦＥＴ１は、基板２と、半導体層２１と、ウエル領域２３と、ソース領域２４と、コンタクト領域２５と、絶縁膜２６と、ゲート電極１０と、ソース電極２７と、層間絶縁膜２８と、ドレイン電極１２とを備えている。
　基板２は、たとえばｎ+ＳｉＣ基板である。基板２は、｛０００１}面に対しオフ角が５０°以上６５°以下、好ましくは｛０３－３８｝面である主面を有している。ここで、図２に示すように、｛０３－３８｝面とは、｛０００１｝面に対して約５５°（５４．７°）の傾斜を有する面である。言い換えると、｛０３－３８｝面とは、＜０００１＞軸方向に対して約３５°（３５．３°）の傾斜を有している面である。
　なお、基板２の主面のオフ方位は、＜１１－２０＞方向±５°以下の範囲であってもよく、＜０１－１０＞方向±５°以下の範囲であってもよい。また、基板２の主面の面方位は、面方位｛０３－３８｝に対してオフ角が－３°以上＋５°以下であってもよい。また、基板２の主面は、＜０１－１０＞方向における（０－３３－８）面に対するオフ角が－３°以上＋５°以下であってもよい。これらの場合、チャネル移動度を向上することができる。特に、基板２の主面の面方位を（０－３３－８）とすることにより、チャネル移動度を一層向上することができる。
　基板２の主面上に、たとえばｎ型ＳｉＣからなる半導体層２１が形成されている。ウエル領域２３は、半導体層２１とｐｎ接合をなすように、半導体層２１の主面の一部に位置している。ウエル領域２３は、たとえばｐ型ＳｉＣである。ソース領域２４は、ウエル領域２３とｐｎ接合をなすように、ウエル領域２３内の主面の一部に位置している。ソース領域２４は、たとえばＳｉＣである。コンタクト領域２５は、ソース領域２４とｐｎ接合をなすように、ウエル領域２３内の主面の一部に位置している。コンタクト領域２５は、たとえばＳｉＣである。
　また半導体層２１は、ソース領域２４と同じ導電型（ｎ）であり、ソース領域２４よりも低い不純物濃度を有している。半導体層２１は、たとえば１０μｍの厚みを有している。なお、半導体層２１と、ソース領域２４の不純物濃度との高低は特に限定されない。ソース領域２４の不純物濃度は半導体層２１の不純物濃度よりも高いことが好ましく、たとえば１×１０18ｃｍ-3～１×１０20ｃｍ-3の不純物濃度を有する。ｎ型不純物としては、たとえば窒素（Ｎ）、リン（Ｐ）などを用いることができる。
　またウエル領域２３は、半導体層２１と異なる第２の導電型（ｐ）である。ｐ型不純物としては、たとえばアルミニウム（Ａｌ）、ボロン（Ｂ）などを用いることができる。ウエル領域２３は、たとえば５×１０15ｃｍ-3～５×１０18ｃｍ-3の不純物濃度を有する。
　ウエル領域２３におけるソース領域２４と半導体層２１とに挟まれた領域は、ＭＯＳＦＥＴ１のチャネルとなる。本実施の形態では、ｎチャネルが形成されるように導電型を定めたが、ｐチャネルが形成されるように第１および第２の導電型を上述した内容と逆に定めてもよい。
　絶縁膜２６は、半導体層２１とゲート電極１０とを絶縁するためのものであり、ソース領域２４と半導体層２１とに挟まれる少なくともウエル領域２３上に接触するように形成されている。絶縁膜２６は、３０ｎｍ以上１００ｎｍ以下の厚みを有している。
　ゲート電極１０は、絶縁膜２６上に形成され、ソース領域２４と半導体層２１とに挟まれるウエル領域２３と少なくとも対向するように形成されている。なお、ゲート電極１０は、ソース領域２４と半導体層２１との間に位置するウエル領域２３上に対向するように形成されていれば、その他の領域上にさらに形成されていてもよい。
　ソース領域２４およびコンタクト領域２５に電気的に接続するように、ソース領域２４およびコンタクト領域２５上にはソース電極２７が形成されている。このソース電極２７は、絶縁膜２６によりゲート電極１０と電気的に絶縁されている。
　また、基板２に電気的に接続するように、基板２において半導体層２１と接触する面と反対側の面にはドレイン電極１２が形成されている。
　絶縁膜２６の厚みが３０ｎｍ以上４６ｎｍ以下の場合、ＭＯＳＦＥＴ１のしきい値電圧は２．３Ｖ以下であり、好ましくは１．５Ｖ以上２．３Ｖ以下である。絶縁膜２６の厚みが４６ｎｍ超えて１００ｎｍ以下の厚みの場合、ＭＯＳＦＥＴのしきい値電圧は２．３Ｖを超えて４．９Ｖ以下であり、好ましくは２．５Ｖ以上４．９Ｖ以下である。これにより、界面準位密度を低減することができるので、移動度を大きくすることができる。
　ここで、上記しきい値電圧について説明する。しきい値電圧とは、チャネル内に強反転状態の反転チャネル層を形成するために必要な最小ゲート電圧を意味する。ε0を真空の誘電率とし、εSiCをＳｉＣの誘電率とし、ｋはボルツマン定数とし、Ｔは絶対温度とし、アクセプタ密度をＮaとし、真性キャリア密度をｎiとし、絶縁膜容量をＣoxとし、ｑを素電荷とし、仕事関数差をφm－φsとし、実効固定電荷をＱeffとすると、しきい値電圧Ｖthは下記の式１で表される。
Figure JPOXMLDOC01-appb-M000001
　式１中のＶQeffは、ｄoxを絶縁膜の厚みとし、εoxを絶縁膜の誘電率とすると、下記の式２で表される。
Figure JPOXMLDOC01-appb-M000002
　また、ＭＯＳＦＥＴ１のサブスレッショルドスロープは、０．４Ｖ／Ｄｅｃａｄｅ以下であることが好ましい。これにより、界面準位密度をさらに低減することができるので、移動度をさらに大きくすることができる。
　ここで、上記サブスレッショルドスロープについて説明する。「サブスレッショルドスロープ（サブスレッショルドスイング、Ｓ値などとも言う）」とは、しきい値電圧以下において、ソース－ドレイン間に流れる電流を一桁増大させるのに必要なゲート電圧を意味する。サブスレッショルドスロープは、ゲート電圧をＶGとし、ドレイン電流をＩDとすると、下記の式３で表される。
Figure JPOXMLDOC01-appb-M000003
　また半導体層２１と、絶縁膜２６との界面には、窒素原子を含む領域が形成されていることが好ましい。たとえば、半導体層２１と、絶縁膜２６との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であることが好ましい。この場合、チャネル長を有するチャネル領域（半導体層２１におけるウエル領域２３の間の領域）での移動度（チャネル移動度）を十分大きな値とすることができる。
　これは以下のような理由によると考えられる。すなわち、絶縁膜２６と半導体層２１との界面において、絶縁膜２６を熱酸化などによって形成した場合に界面準位が多く形成される。そして、そのままではチャネル領域におけるチャネル移動度が極めて小さくなる。この問題に対し、上述のように当該絶縁膜２６と半導体層２１との界面領域に窒素原子を導入することにより、上述した界面準位の影響を低減してチャネル移動度を向上させることができる。
　続いて、本実施の形態におけるＭＯＳＦＥＴ１の製造方法について説明する。
　まず、図３に示すように、基板準備工程（Ｓ１０）を実施する。この工程においては、面方位｛０００１｝に対するオフ角が５０°以上６５°以下、たとえば面方位（０３－３８）または（０－３３－８）である面を主面とする導電型がｎ型のＳｉＣ基板を基板２として準備する。このような基板は、たとえば（０００１）面を主面とするインゴットから（０３－３８）面または（０－３３－８）面が主面として露出するように基板２を切り出すといった手法により得ることができる。この工程では、製造するＭＯＳＦＥＴ１のチャネル移動度を一層向上させる観点から、（０－３３－８）面が主面の基板２を準備することが特に好ましい。また、この基板２としては、たとえば基板の比抵抗が０．０２Ωｃｍといった基板を用いてもよい。
　次に、半導体層形成工程（Ｓ２０）を実施する。具体的には、図４に示すように、基板２の主面上に半導体層２１を形成する。半導体層２１は、たとえば導電型がｎ型のＳｉＣからなり、その厚みは１０μｍである。また、半導体層２１におけるｎ型の不純物の濃度としては、１×１０16ｃｍ-3という値を用いることができる。
　次に、注入工程（Ｓ３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物（たとえばＡｌ）を半導体層２１に注入することにより、図５に示すようにウエル領域２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物（たとえばＰ）を所定の領域に注入することにより、ソース領域２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、コンタクト領域２５を形成する。その結果、図５に示すような構造を得る。
　このような注入工程（Ｓ３０）の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１７００～１８００℃、加熱時間３０分といった条件を用いることができる。活性化アニールにより、イオン注入領域の不純物を活性化するとともに、結晶性の回復を行なうことができる。
　次に、ゲート絶縁膜形成工程（Ｓ４０）を実施する。形成する絶縁膜２６の厚みは、３０ｎｍ以上１００ｎｍ以下である。
　具体的には、図６に示すように、半導体層２１、ウエル領域２３、ソース領域２４およびコンタクト領域２５上を覆うように絶縁膜２６を形成する。この絶縁膜２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、たとえば加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
　次に、窒素アニール工程（Ｓ５０）を実施する。具体的には、雰囲気ガスとしてたとえば一酸化窒素（ＮＯ）ガス、一酸化二窒素（Ｎ2Ｏ）ガスなどの窒素（Ｎ）原子を含有するガスを雰囲気ガスとして用いて熱処理する。雰囲気ガスは、窒素酸化物であることが好ましい。
　熱処理の条件としては、たとえば加熱温度を１１００℃以上１３００℃以下、加熱時間を３０分以上１２０分以下とする条件を用いることができる。この結果、絶縁膜２６と下層の半導体層２１、ウエル領域２３、ソース領域２４、コンタクト領域２５との間の界面近傍に窒素原子を導入することができる。
　また、この窒素アニール工程（Ｓ５０）の後、さらに、不活性ガスであるＡｒガスを用いたアニールを行なってもよい。具体的には、Ａｒガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
　また、この窒素アニール工程の後、さらに、有機洗浄、酸洗浄、ＲＣＡ洗浄などの表面洗浄化を行ってもよい。
　次に、電極形成工程（Ｓ６０）を実施する。具体的には、絶縁膜２６上に高濃度ｎ型ポリＳｉなどのゲート電極１０となるべき層をＣＶＤ（Chemical　Vapor　Deposition：化学蒸着）法などにより形成する。この層上に、フォトリソグラフィ法を用いて、ゲート電極１０となるべき領域以外の領域が開口したパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、パターンから露出した層をＲＩＥ（Reactive　Ion　Etching：反応性イオンエッチング）などにより除去する。これにより、図７に示すように、ゲート電極１０を形成できる。
　次に、ゲート電極１０を覆うように、ＳｉＯ2などよりなる層間絶縁膜２８となるべき絶縁膜をＣＶＤ法などにより形成する。たとえばＣＶＤ法、あるいはプラズマＣＶＤ法により酸化珪素（ＳｉＯ2）、窒化珪素（Ｓｉ3Ｎ4）を堆積しても良い。たとえばプラズマＣＶＤ法によるＳｉＯ2堆積の条件としては、テトラエトキシシラン（ＴＥＯＳ）と酸素（Ｏ2）との原料ガスを用いて、加熱温度３５０℃で、たとえば１μｍ堆積しても良い。この絶縁膜上に、フォトリソグラフィ法を用いて、層間絶縁膜２８となるべき領域以外の領域が開口したパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、パターンから露出した絶縁膜をＲＩＥなどにより除去する。これにより、図７に示すように、開口部を有する層間絶縁膜２８を形成できる。
　次に、層間絶縁膜２８上に、フォトリソグラフィ法を用いて、ソース領域２４の一部およびコンタクト領域２５が開口したパターンを有するレジスト膜を形成する。パターンおよびレジスト上に、Ｎｉなどの導体膜を形成する。その後、レジストを除去（リフトオフ）することにより、絶縁膜２６および層間絶縁膜２８から開口したソース領域２４およびコンタクト領域２５と接触するソース電極２７の一部を形成することができる。また、基板２の裏面上にドレイン電極１２を形成する。ドレイン電極１２は、たとえばニッケル（Ｎｉ）を用いることができる。ソース電極２７およびドレイン電極１２を形成した後に、たとえば合金化のための熱処理を行なう。これにより、図７に示すように、ソース電極２７の一部およびドレイン電極１２を形成することができる。
　次いで、先に形成した一部のソース電極２７上に、上部ソース電極２７を形成する。上部ソース電極２７は、たとえばリフトオフ、エッチングなどを用いて形成することができる。これにより、図１に示すＭＯＳＦＥＴ１を製造することができる。
　以上説明したように、本実施の形態におけるＭＯＳＦＥＴ１は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面、好ましくは｛０３－３８｝面を有するＳｉＣ基板２と、ＳｉＣ基板２上に形成された半導体層２１と、半導体層２１の表面に接触するように形成された絶縁膜２６とを備えている。絶縁膜２６の厚みが３０ｎｍ以上４６ｎｍ以下の場合のしきい値電圧は２．３Ｖ以下であり、絶縁膜２６の厚みが４６ｎｍ超えて１００ｎｍ以下の場合のしきい値電圧は２．３Ｖ超えて４．９Ｖ以下である。
　また本実施の形態におけるＭＯＳＦＥＴ１の製造方法は、｛０００１｝面に対しオフ角が５０°以上６５°以下である主面、好ましくは｛０３－３８｝面を主面として有するＳｉＣ基板２を準備する基板準備工程（Ｓ１０）と、ＳｉＣ基板２上に半導体層２１を形成する半導体層形成工程（Ｓ２０）と、半導体層２１の表面に接触するように絶縁膜２６を形成するゲート絶縁膜形成工程（Ｓ４０）とを備えている。絶縁膜２６の厚みが３０ｎｍ以上４６ｎｍ以下の場合のしきい値電圧は２．３Ｖ以下であり、絶縁膜２６の厚みが４６ｎｍ超えて１００ｎｍ以下の場合のしきい値電圧は２．３Ｖ超えて４．９Ｖ以下である。
　本発明者は、絶縁膜２６の厚みが３０ｎｍ以上４６ｎｍ以下の場合のしきい値電圧は２．３Ｖ以下であり、絶縁膜２６の厚みが４６ｎｍ超えて１００ｎｍ以下の場合のしきい値電圧は２．３Ｖ超えて４．９Ｖ以下にすることにより、絶縁膜２６と半導体層２１との界面近傍における界面準位密度を効果的に低減できることを見い出した。これにより、半導体層２１において絶縁膜２６と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。さらに、トラップされたキャリアが固定電荷として振舞うことを抑制することができる。このため、ゲート電極の印加電圧（しきい値電圧）を小さく維持して、キャリアの多くがソース－ドレイン間の電流に寄与できる。したがって、チャネル移動度を向上することができるＭＯＳＦＥＴ１が得られる。このように、本実施の形態では、大きなチャネル移動度を再現性良く実現することができるので、ＭＯＳＦＥＴ１の優れた特性を安定して発揮させることができる。
　本実施例では、絶縁膜の厚みとしきい値電圧との関係を調べた。
　（本発明例１～７）
　本発明例１～７は、図１に示す以下の条件のＭＯＳＦＥＴの構造において、絶縁膜２６の厚みが３０ｎｍ以上１００ｎｍ以下のしきい値電圧をシュミレーションした。なお、本発明例１～７では、窒素アニール工程（Ｓ５０）を実施したＭＯＳＦＥＴとした。また、ＳｉＣ基板の主表面を（０３－３８）面とした。アクセプタ密度を１×１０16ｃｍ-3とした。ゲート電極をポリＳｉとした。界面準位にトラップされた電子による固定電荷密度Ｑeffを－５×１０11ｃｍ-2とした。チャネル方向（ドレイン電流が流れる方向）を＜１１－２０＞方向とした。その結果を下記の表１に示す。
　（比較例１）
　比較例１は、図１に示すＭＯＳＦＥＴの構造において、（０００１）面に対しオフ角が８°である主表面を有するＳｉＣ基板を用いた。このため、比較例１の界面準位にトラップされた電子による固定電荷密度Ｑeffを－２×１０12ｃｍ-2とした。その結果を下記の表１に示す。
Figure JPOXMLDOC01-appb-T000004
　（比較例２）
　比較例２は、上記特許文献１の実施例４において絶縁膜の厚みが４６ｎｍで、チャネル方向が＜１１－２０＞であるＭＯＳＦＥＴを比較例２のＭＯＳＦＥＴとした。
　具体的には、上記特許文献１の実施例４のＭＯＳＦＥＴは、絶縁膜の厚さが３５～４６ｎｍであり、アクセプタ密度が５×１０15ｃｍ-3であることが記載されている。この特許文献１では、窒素アニール工程（Ｓ５０）は実施されていなかった。この特許文献１のＭＯＳＦＥＴにおいて、アクセプタ密度を１×１０16ｃｍ-3に換算すると、界面準位にトラップされた電子による固定電荷密度Ｑeffは－７．５×１０11ｃｍ-2と見積もることができる。このことから、上記特許文献１の図１１に記載のしきい値電圧２．３～２．５Ｖを、アクセプタ密度が１×１０16ｃｍ-3に換算したときのしきい値電圧に変換した。その結果を下記の表２に示す。
Figure JPOXMLDOC01-appb-T000005
　絶縁膜の厚みが４６ｎｍで、チャネル方向が＜１１－２０＞であるＭＯＳＦＥＴを比較例２とした。
　なお、アクセプタ密度を増加すると、しきい値電圧が増加することは、上記式１からも明らかである。
　（評価結果）
　表１に示すように、絶縁膜の厚みが同じ本発明例３と比較例１とをそれぞれ比較すると、本発明例３のしきい値電圧は、比較例１のしきい値電圧よりも低減できた。
　また、絶縁膜の厚みが４６ｎｍの本発明例３と、比較例２とについて、アクセプタ密度が１×１０16ｃｍ-3に換算したときのしきい値電圧を比較すると、本発明例３は比較例２よりも低減できた。また、表２に示すように、上記特許文献１に開示の全てのＭＯＳＦＥＴのしきい値電圧をアクセプタ密度が１×１０16ｃｍ-3に換算したときのしきい値電圧は、絶縁膜の厚みが同じまたはそれより大きい本発明例３のしきい値電圧よりも大きかった。さらに、本発明例３のチャネル方向と同じ方向の＜１１－２０＞の上記特許文献１のＭＯＳＦＥＴにおいて、アクセプタ密度が１×１０16ｃｍ-3に換算しなかったとき（アクセプタ密度が５×１０15ｃｍ-3）のしきい値電圧は２．４Ｖであった。このため、チャネル方向を同じにすると、本発明例３のしきい値電圧は上記特許文献１のしきい値電圧よりも低減できた。このことから、本発明のＭＯＳＦＥＴのしきい値電圧は、上記特許文献１のしきい値電圧よりも低減できたことが確認できた。
　以上より、絶縁膜の厚みが３０ｎｍ以上４６ｎｍ以下の場合にはしきい値電圧を２．３Ｖ以下にすることができ、絶縁膜の厚みが４６ｎｍ超えて１００ｎｍ以下の場合にはしきい値電圧を２．３Ｖを超えて４．９Ｖ以下にすることができるＭＯＳＦＥＴを実現できることが確認できた。また、このようなＭＯＳＦＥＴを実現するためには、絶縁膜２６を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理すること（窒素アニール工程（Ｓ５０））が有効であることが確認できた。
　本実施例では、絶縁膜の厚みとしきい値電圧との関係を調べ、しきい値電圧を低減することによって、ＭＯＳＦＥＴの界面準位密度を低減できる効果について調べた。
　上述した本発明例３、および比較例２のＭＯＳＥＴについて、界面準位密度をシュミレーションした。その結果を図８に示す。
　図８に示すように、しきい値電圧が低いほど、界面準位密度を低減できることがわかった。
　特に、図８において、絶縁膜の厚みが４６ｎｍ以下の場合の本発明例３および比較例２に示すように、アクセプタ密度が１×１０16ｃｍ-3に換算したときのしきい値電圧を２．３Ｖ以下にすることにより、界面準位密度を５×１０11ｃｍ-2ｅＶ-1以下と大きく低減できることがわかった。
　また、絶縁膜を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理すること（窒素アニール工程（Ｓ５０））により、上述したように界面準位密度を効果的に低減できることがわかった。
　なお、界面準位密度を低減できると、以下の効果を有していると考えられる。すなわち、半導体層において絶縁膜と対向する領域において、反転チャネル層となるキャリアの多くが界面準位にトラップされることを抑制することができる。したがって、ＭＯＳＦＥＴのチャネル移動度を再現性よく向上することができる。
　また、本実施例では、絶縁膜の厚みが４６ｎｍ以下の場合についてしきい値電圧と界面準位密度を調べたが、絶縁膜の厚みが４６ｎｍを超える場合についても、同様である。すなわち、本発明の低いしきい値電圧であれば、界面準位密度を効果的に低減することができる。
　ここで、本実施例では、本発明例３の基板２として（０３－３８）面を主面として有するＳｉＣ基板を用いたが、（０－３３－８）面を主面として有するＳｉＣ基板を用いることにより、より低いしきい値電圧を実現でき、界面準位密度をより効果的に低減することができるという知見を本発明者は有している。
　本実施例では、しきい値電圧を低減することによって、ＭＯＳＦＥＴの移動度を向上できる効果について調べた。
　（本発明例８）
　本発明例８では、絶縁膜の厚みが３７ｎｍで、しきい値電圧が１．８Ｖで、チャネル方向が＜１１－２０＞方向のＭＯＳＦＥＴを準備した。なお、本発明例８では、窒素アニール工程（Ｓ５０）を実施したＭＯＳＦＥＴとした。このＭＯＳＦＥＴについて、ゲート電圧を印加して、チャネル移動度を測定した。その結果を図９に示す。
　図９に示すように、本発明例８のＭＯＳＦＥＴのチャネル移動度は１００ｃｍ2／Ｖｓであった。上記特許文献１の実施例４では、本発明例８と同じチャネル方向（＜１１－２０＞）の場合の移動度は最大で９６ｃｍ2／Ｖｓであった。このことから、本発明例８のＭＯＳＦＥＴのチャネル移動度は、上記特許文献１のＭＯＳＦＥＴのチャネル移動度に比べて向上していることがわかった。
　以上より、本実施例によれば、しきい値電圧を低減することにより、チャネル移動度を向上できることが確認できた。
　本実施例では、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることによって、ＭＯＳＦＥＴの移動度を向上できる効果について調べた。
　（本発明例９、１０）
　本発明例９、１０のＭＯＳＦＥＴは、基本的には図１０に示す横型のＭＯＳＦＥＴ３を製造した。
　具体的には、まず、基板準備工程（Ｓ１０）では、基板２として（０３－３８）面を主面として有する４Ｈ－ＳｉＣ基板を準備した。
　次に、半導体層形成工程（Ｓ２０）では、半導体層３１として、０．８μｍ程度の厚みを有し、１×１０16ｃｍ-3の不純物濃度を有するｐ型ＳｉＣ層を形成した。このｐ型ＳｉＣ層の主面は（０３－３８）面であった。
　次に、注入工程（Ｓ３０）では、マスク材料としてＳｉＯ2を用いた。また、Ｐをｎ型不純物として１×１０19ｃｍ-3の不純物濃度を有するソース領域２４、ドレイン領域２９を形成した。また、Ａｌをｐ型不純物として１×１０19ｃｍ-3の不純物濃度を有するコンタクト領域２５を形成した。
　注入工程（Ｓ３０）の後、活性化アニール処理を行なった。この活性化アニール処理としては、Ａｒガスを雰囲気ガスとして用いて、加熱温度１７００～１８００℃、加熱時間３０分と条件とした。
　次に、ゲート絶縁膜形成工程（Ｓ４０）として、加熱温度を１２００℃、加熱時間を本発明例９では３０分、本発明例１０では４５分の条件でドライ酸化により、絶縁膜２６としてゲート酸化膜を形成した。また、表面洗浄化を行った。
　次に、窒素アニール工程（Ｓ５０）として、ＮＯを含む雰囲気中で、加熱温度を本発明例９では１１００℃、本発明例１０では１２００℃で、加熱時間を１２０分とする条件で、熱処理を行なった。
　次に、電極形成工程（Ｓ６０）として、ポリＳｉよりなるゲート電極１０、Ｎｉよりなるソース電極２７、Ｎｉよりなるドレイン電極１２を形成した。
　以上の工程（Ｓ１０～Ｓ６０）を実施することにより、本発明例９、１０のＭＯＳＦＥＴ３をそれぞれ製造した。
　（比較例３）
　比較例３のＭＯＳＦＥＴは、本発明例９のＭＯＳＦＥＴの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、窒素アニール工程（Ｓ５０）を実施しなかった点、ゲート絶縁膜形成工程（Ｓ４０）において、加熱温度を１３００℃、加熱時間を２０分の条件とした点において異なっていた。
　（比較例４）
　比較例４のＭＯＳＦＥＴは、本発明例９のＭＯＳＦＥＴの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、ゲート絶縁膜形成工程（Ｓ４０）において加熱温度を１３００℃、加熱時間を３０分とした点、窒素アニール工程（Ｓ５０）において加熱温度を１３００℃、加熱時間を６０分とした点において異なっていた。
　（比較例５）
　比較例５のＭＯＳＦＥＴは、本発明例９のＭＯＳＦＥＴの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、ゲート絶縁膜形成工程（Ｓ４０）において加熱温度を１３００℃、加熱時間を３０分とした点、窒素アニール工程（Ｓ５０）において加熱温度を１２００℃、加熱時間を６０分とした点において異なっていた。
　（測定方法）
　本発明例９、１０および比較例３～５のＭＯＳＦＥＴについて、移動度およびサブスレッショルドスロープを測定した。
　具体的には、移動度は、ソース－ドレイン間電圧ＶDS＝０．１Ｖとし、ゲート電圧ＶGを印加して、ソース－ドレイン間電流ＩDSを測定した（ゲート電圧依存性を測定した）。そして、ｇm＝（δＩDS）／（δＶG）として、チャネル移動度μ＝ｇm×（Ｌ×ｄ）／（Ｗ×ε×ＶDS）
（ここで、Ｌ：ゲート長、ｄ：絶縁膜厚、Ｗ：ゲート幅、ε：絶縁膜の誘電率）
という式から、移動度のゲート電圧に対する最大値を求めた。
　サブスレッショルドスロープは、ソース－ドレイン間電圧ＶDS＝０．１Ｖとし、ゲート電圧ＶGを印加して、ゲート電圧ＶGがしきい値電圧以下の範囲において、ソース－ドレイン間電流ＩDSのゲート電圧に対する片対数プロットにおける直線領域で上記式３からサブスレッショルドスロープを測定した。その結果を図１１に示す。
　図１１に示すように、サブスレッショルドスロープが０．４の本発明例９および１０のＭＯＳＦＥＴは、７４（ｃｍ2／Ｖｓ）以上９２（ｃｍ2／Ｖｓ）以下の高い移動度を実現できた。一方、サブスレッショルドスロープが０．９～１．０の比較例３～５のＭＯＳＦＥＴは、２．５（ｃｍ2／Ｖｓ）以上２０（ｃｍ2／Ｖｓ）以下の低い移動度であった。
　以上より、本実施例によれば、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることにより、移動度を向上できることがわかった。
　ここで、本実施例では、本発明例９および１０の基板２として（０３－３８）面を主面として有するＳｉＣ基板を用いたが、（０－３３－８）面を主面として有するＳｉＣ基板を用いることにより、移動度をより向上できるという知見を本発明者は有している。
　本実施例では、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることによって、界面準位密度を低減できる効果について調べた。
　一般的に、サブスレッショルドスロープ（Ｓ値）から界面準位密度を求めるためには、下記の式４において、既知の絶縁膜容量Ｃox、強反転時の空乏層容量Ｃd（たとえば強反転時の最大空乏層幅から計算できる）を用いて、界面準位密度Ｄit＝０の場合の理論Ｓ値を求めることができる。
Figure JPOXMLDOC01-appb-M000006
　なお、上記式４において、ｋはボルツマン定数を意味し、Ｔは絶対温度を意味し、Ｃdは強反転時の空乏層容量を意味し、Ｃitは界面準位容量（Ｃit＝ｑＤit）を意味し、Ｃoxは絶縁膜容量を意味する。
　上記式４と上記実施例４でのＳ値とを比較することで、界面準位容量Ｃitを算出し、界面準位密度Ｄitを導出することができる。しかし、上記式４から算出されるＤit精度はあまり高くないことがわかった。このため、本実施例では、以下に示すように、図１２に示すＭＯＳキャパシタ３０を作製し、その容量－電圧特性より、精度を向上して界面準位密度Ｄitを検討した。
　（本発明例１１）
　具体的には、まず、基板２として、本発明例９の基板準備工程（Ｓ１０）と同様の基板を用いた。
　次に、基板２上に、本発明例９の半導体層形成工程（Ｓ２０）と同様の半導体層２１を形成した。
　次に、半導体層２１上に、本発明例９のゲート絶縁膜形成工程（Ｓ４０）と同様の絶縁膜２６を形成した。
　次に、加熱温度を１１００℃、加熱時間を６０分とした点を除き、本発明例９と同様の窒素アニール工程（Ｓ５０）を実施した。
　次に、絶縁膜２６上に、本発明例９の電極形成工程（Ｓ６０）と同様のゲート電極１０を形成した。また、裏面コンタクト電極１８としてＮｉを形成した。
　以上より、本発明例１１のＭＯＳキャパシタを製造した。
　（比較例６）
　比較例６のＭＯＳキャパシタは、本発明例１１のＭＯＳキャパシタの製造方法と基本的には同様の構成を備えていたが、ゲート絶縁膜形成工程（Ｓ４０）において加熱温度を１２００℃、加熱時間を３０分とした点、窒素アニール工程（Ｓ５０）を実施しなかった点において異なっていた。
　（比較例７）
　比較例７のＭＯＳキャパシタは、本発明例１１のＭＯＳキャパシタの製造方法と基本的には同様の構成を備えていたが、基板の主面が（０００１）面であった点、窒素アニール工程（Ｓ５０）において加熱温度を１３００℃、加熱時間を６０分とした点において異なっていた。
　（測定方法）
　本発明例１１、比較例６および７のＭＯＳキャパシタについて、エネルギーと、界面準位密度とを測定した。なお、エネルギーとは、ＭＯＳ界面（半導体層２１と絶縁膜２６との界面）の半導体層側における導電帯の底を基準とした、バンドギャップ内のエネルギーとした。
　また界面準位密度は、容量Ｃ－電圧Ｖ特性よりＨｉｇｈ－Ｌｏｗ法により測定した。その結果を図１３に示す。
　図１３に示すように、本発明例１１のＭＯＳキャパシタでは、ＭＯＳ界面における界面準位が低かった。このことから、絶縁膜２６を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理することにより、界面準位密度を低減できることがわかった。
　また、本発明例１１のＭＯＳキャパシタの条件でＭＯＳＦＥＴを製造すると、サブスレッショルドスロープは０．４以下であった。このことから、サブスレッショルドスロープを０．４以下にすることにより、界面準位密度を低減できることがわかった。
　界面準位密度が低減されると、以下の効果を有していると考えられる。すなわち、ソース－ドレイン間の電流に寄与せずに界面準位にトラップされる反転電子を低減できる。このため、ソース－ドレイン間へ十分な電流を流すために必要な反転チャネル電子を形成するために必要なゲート電圧への印加、つまりしきい値電圧を小さくできる。以上より、サブスレッショルドスロープを０．４以下にすることにより、界面準位密度を低減できるので、移動度を向上できると考えられる。
　一方、比較例６および７のＭＯＳキャパシタでは、ＭＯＳ界面における界面準位が高かった。比較例６および７のＭＯＳキャパシタの条件でＭＯＳＦＥＴを製造すると、サブスレッショルドスロープは０．４を超えていた。このことから、ＭＯＳ界面に反転チャネルの電子がトラップされると、ＭＯＳＦＥＴの移動度が低下し、負の固定電荷として振舞うため、しきい値電圧が大きくなると考えられる。上記特許文献１では、比較例６のように窒素アニール工程（Ｓ５０）を行なっていない。このため、上記特許文献１では、比較例６と同程度の界面準位密度となると考えれられる。したがって、上記特許文献１のＭＯＳＦＥＴでは、高い移動度を再現性よく実現することは困難であることが言える。
　以上より、本実施例によれば、サブスレッショルドスロープを０．４Ｖ／Ｄｅｃａｄｅ以下にすることによって、移動度を向上できる根拠となる界面準位密度を低減できることがわかった。また、大きなチャネル移動度を再現性よく実現できると考えられる。
　本実施例では、界面準位密度を低減することによって、移動度を向上できる効果について調べた。
　実施例４で説明した本発明例９、比較例３および比較例５のＭＯＳキャパシタを準備した。本発明例９、比較例９および比較例１１のＭＯＳキャパシタにおいて、アクセプタ密度は１×１０16ｃｍ-3で、絶縁膜の厚みは４０ｎｍであった。
　本発明例９、比較例３および比較例５のＭＯＳＦＥＴについて、ゲート電圧を印加して、チャネル移動度を測定した。また比較例３および比較例５と同じ条件で作製したＭＯＳキャパシタから界面準位密度を求めた。その結果として、チャネル移動度と、界面準位密度との関係を図１４に示す。
　図１４に示すように、本発明例９は、本発明例９よりも界面準位密度が高い比較例３および５よりも、移動度が高かった。また、図１４から、界面準位密度が低い程、チャネル移動度が高くなることがわかった。
　以上より、界面準位密度を低減できると、移動度を向上できることがわかった。このことから、上述したように、本発明の閾値電圧および本発明のサブスレッショルドスロープに低減することにより、移動度を効果的に向上できることがわかった。
　以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、ＳｉＣからなる半導体層に絶縁膜が接触して形成されるＭＯＳＦＥＴに有利に適用される。
　１，３　ＭＯＳＦＥＴ、２　基板、１０　ゲート電極、１２　ドレイン電極、１８　裏面コンタクト電極、２１，３１　半導体層、２３　ウエル領域、２４　ソース領域、２５　コンタクト領域、２６　絶縁膜、２７　ソース電極、２８　層間絶縁膜、２９　ドレイン領域、３０　ＭＯＳキャパシタ。

Claims (22)

  1. 　｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素基板（２）と、
    　前記炭化ケイ素基板（２）の前記主面上に形成された半導体層（２１、３１）と、
    　前記半導体層（２１、３１）の表面に接触するように形成され、かつ３０ｎｍ以上４６ｎｍ以下の厚みを有する絶縁膜（２６）とを備え、
    　しきい値電圧が２．３Ｖ以下である、ＭＯＳＦＥＴ（１、３）。
  2. 　サブスレッショルドスロープが０．４Ｖ以下である、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  3. 　前記半導体層（２１、３１）と、前記絶縁膜（２６）との間に、窒素原子を含む領域をさらに備えた、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  4. 　前記半導体層（２１、３１）と、前記絶縁膜（２６）との界面から１０ｎｍ以内の前記領域における窒素濃度の最大値が１×１０21ｃｍ-3以上である、請求の範囲第３項に記載のＭＯＳＦＥＴ（１、３）。
  5. 　前記半導体層（２１、３１）は炭化ケイ素よりなる、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  6. 　前記炭化ケイ素基板（２）の前記主面のオフ方位が＜１１－２０＞方向±５°以下の範囲である、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  7. 　前記炭化ケイ素基板（２）の前記主面のオフ方位が＜０１－１０＞方向±５°以下の範囲である、請求の範囲第１項に記載のＭＯＳＦＥＴ（１、３）。
  8. 　前記炭化ケイ素基板（２）の前記主面の面方位は、面方位｛０３－３８｝に対してオフ角が－３°以上＋５°以下である、請求の範囲第７項に記載のＭＯＳＦＥＴ（１、３）。
  9. 　前記炭化ケイ素基板（２）の前記主面は、＜０１－１０＞方向における（０－３３－８）面に対するオフ角が－３°以上＋５°以下である、請求の範囲第７項に記載のＭＯＳＦＥＴ（１、３）。
  10. 　｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素基板（２）と、
    　前記炭化ケイ素基板（２）の前記主面上に形成された半導体層（２１、３１）と、
    　前記半導体層（２１、３１）の表面に接触するように形成され、かつ４６ｎｍ超えて１００ｎｍ以下の厚みを有する絶縁膜（２６）とを備え、
    　しきい値電圧が２．３Ｖを超えて４．９Ｖ以下である、ＭＯＳＦＥＴ（１、３）。
  11. 　サブスレッショルドスロープが０．４Ｖ以下である、請求の範囲第１０項に記載のＭＯＳＦＥＴ（１、３）。
  12. 　前記半導体層（２１、３１）と、前記絶縁膜（２６）との間に、窒素原子を含む領域をさらに備えた、請求の範囲第１０項に記載のＭＯＳＦＥＴ（１、３）。
  13. 　前記半導体層（２１、３１）と、前記絶縁膜（２６）との界面から１０ｎｍ以内の前記領域における窒素濃度の最大値が１×１０21ｃｍ-3以上である、請求の範囲第１２項に記載のＭＯＳＦＥＴ（１、３）。
  14. 　前記半導体層（２１、３１）は炭化ケイ素よりなる、請求の範囲第１０項に記載のＭＯＳＦＥＴ（１、３）。
  15. 　前記炭化ケイ素基板（２）の前記主面のオフ方位が＜１１－２０＞方向±５°以下の範囲である、請求の範囲第１０項に記載のＭＯＳＦＥＴ（１、３）。
  16. 　前記炭化ケイ素基板（２）の前記主面のオフ方位が＜０１－１０＞方向±５°以下の範囲である、請求の範囲第１０項に記載のＭＯＳＦＥＴ（１、３）。
  17. 　前記炭化ケイ素基板（２）の前記主面の面方位は、面方位｛０３－３８｝に対してオフ角が－３°以上＋５°以下である、請求の範囲第１６項に記載のＭＯＳＦＥＴ（１、３）。
  18. 　前記炭化ケイ素基板（２）の前記主面は、＜０１－１０＞方向における（０－３３－８）面に対するオフ角が－３°以上＋５°以下である、請求の範囲第１６項に記載のＭＯＳＦＥＴ（１、３）。
  19. 　｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素基板（２）を準備する工程と、
    　前記炭化ケイ素基板（２）の前記主面上に半導体層（２１、３１）を形成する工程と、
    　前記半導体層（２１、３１）の表面に接触するように、３０ｎｍ以上４６ｎｍ以下の厚みを有する絶縁膜（２６）を形成する工程とを備え、
    　しきい値電圧が２．３Ｖ以下である、ＭＯＳＦＥＴ（１、３）の製造方法。
  20. 　前記絶縁膜（２６）を形成する工程は、前記絶縁膜（２６）をドライ酸化により形成する工程と、前記絶縁膜（２６）を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程とを含む、請求の範囲第１９項に記載のＭＯＳＦＥＴ（１、３）の製造方法。
  21. 　｛０００１｝面に対しオフ角が５０°以上６５°以下である主面を有する炭化ケイ素基板（２）を準備する工程と、
    　前記炭化ケイ素基板（２）の前記主面上に半導体層（２１、３１）を形成する工程と、
    　前記半導体層（２１、３１）の表面に接触するように、４６ｎｍ超えて１００ｎｍ以下の厚みを有する絶縁膜（２６）を形成する工程とを備え、
    　しきい値電圧が２．３Ｖを超えて４．９Ｖ以下である、ＭＯＳＦＥＴ（１、３）の製造方法。
  22. 　前記絶縁膜（２６）を形成する工程は、前記絶縁膜（２６）をドライ酸化により形成する工程と、前記絶縁膜（２６）を窒素原子を含有するガスを雰囲気ガスとして用いて熱処理する工程とを含む、請求の範囲第２１項に記載のＭＯＳＦＥＴ（１、３）の製造方法。
PCT/JP2010/054954 2009-03-27 2010-03-23 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 WO2010110253A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US13/120,890 US8513673B2 (en) 2009-03-27 2010-03-23 MOSFET and method for manufacturing MOSFET
EP10756049.2A EP2413365A4 (en) 2009-03-27 2010-03-23 MOSFET AND MOSFET MANUFACTURING METHOD
CN201080002562.XA CN102150270B (zh) 2009-03-27 2010-03-23 Mosfet和用于制造mosfet的方法
JP2011506054A JPWO2010110253A1 (ja) 2009-03-27 2010-03-23 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
CA2738385A CA2738385A1 (en) 2009-03-27 2010-03-23 Mosfet and method for manufacturing mosfet

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-079409 2009-03-27
JP2009079409 2009-03-27

Publications (1)

Publication Number Publication Date
WO2010110253A1 true WO2010110253A1 (ja) 2010-09-30

Family

ID=42780946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/054954 WO2010110253A1 (ja) 2009-03-27 2010-03-23 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法

Country Status (8)

Country Link
US (1) US8513673B2 (ja)
EP (1) EP2413365A4 (ja)
JP (1) JPWO2010110253A1 (ja)
KR (1) KR20110133542A (ja)
CN (1) CN102150270B (ja)
CA (1) CA2738385A1 (ja)
TW (1) TW201044586A (ja)
WO (1) WO2010110253A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118101A1 (ja) * 2010-03-23 2011-09-29 住友電気工業株式会社 半導体装置およびその製造方法
JP2012146798A (ja) * 2011-01-12 2012-08-02 Sumitomo Electric Ind Ltd 半導体装置
JP2013077761A (ja) * 2011-09-30 2013-04-25 Toshiba Corp 炭化珪素半導体装置
JP2014236178A (ja) * 2013-06-05 2014-12-15 信越半導体株式会社 半導体基板の評価方法
KR20180041503A (ko) * 2016-10-14 2018-04-24 한국전기연구원 SiC 금속 산화물 반도체 소자의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
WO2012017798A1 (ja) 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) * 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5853648B2 (ja) * 2011-11-30 2016-02-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR101372111B1 (ko) 2011-12-13 2014-03-07 현대자동차주식회사 사용자에 의한 튜닝이 가능한 전동식 조향장치
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
US8952431B2 (en) * 2013-05-09 2015-02-10 International Business Machines Corporation Stacked carbon-based FETs
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP6183080B2 (ja) * 2013-09-09 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9525053B2 (en) 2013-11-01 2016-12-20 Samsung Electronics Co., Ltd. Integrated circuit devices including strained channel regions and methods of forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145761A (ja) * 1989-11-01 1991-06-20 Toshiba Corp 半導体装置
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JPH1027762A (ja) * 1996-03-18 1998-01-27 Hyundai Electron Ind Co Ltd 誘導結合形プラズマｃｖｄ方法及びこれを用いて生成された非晶質シリコン薄膜，及び、窒化シリコン膜，非晶質薄膜トランジスタ
WO2001018872A1 (fr) 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP4064436B2 (ja) * 2004-06-11 2008-03-19 松下電器産業株式会社 パワー素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4059939B2 (ja) * 1996-08-23 2008-03-12 株式会社半導体エネルギー研究所 パワーｍｏｓデバイス及びその作製方法
WO2002029874A2 (en) 2000-10-03 2002-04-11 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2005053034A1 (ja) 2003-11-25 2005-06-09 Matsushita Electric Industrial Co., Ltd. 半導体素子
JP5285202B2 (ja) * 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US20090032873A1 (en) 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
WO2010029776A1 (ja) * 2008-09-12 2010-03-18 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2009272365A (ja) * 2008-05-01 2009-11-19 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145761A (ja) * 1989-11-01 1991-06-20 Toshiba Corp 半導体装置
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JPH1027762A (ja) * 1996-03-18 1998-01-27 Hyundai Electron Ind Co Ltd 誘導結合形プラズマｃｖｄ方法及びこれを用いて生成された非晶質シリコン薄膜，及び、窒化シリコン膜，非晶質薄膜トランジスタ
WO2001018872A1 (fr) 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP3854508B2 (ja) * 1999-09-07 2006-12-06 株式会社シクスオン ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP4064436B2 (ja) * 2004-06-11 2008-03-19 松下電器産業株式会社 パワー素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2413365A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118101A1 (ja) * 2010-03-23 2011-09-29 住友電気工業株式会社 半導体装置およびその製造方法
JP2012146798A (ja) * 2011-01-12 2012-08-02 Sumitomo Electric Ind Ltd 半導体装置
JP2013077761A (ja) * 2011-09-30 2013-04-25 Toshiba Corp 炭化珪素半導体装置
JP2014236178A (ja) * 2013-06-05 2014-12-15 信越半導体株式会社 半導体基板の評価方法
KR20180041503A (ko) * 2016-10-14 2018-04-24 한국전기연구원 SiC 금속 산화물 반도체 소자의 제조 방법
KR102704347B1 (ko) * 2016-10-14 2024-09-06 한국전기연구원 SiC 금속 산화물 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US8513673B2 (en) 2013-08-20
CN102150270A (zh) 2011-08-10
CA2738385A1 (en) 2010-09-30
EP2413365A1 (en) 2012-02-01
US20110175110A1 (en) 2011-07-21
JPWO2010110253A1 (ja) 2012-09-27
TW201044586A (en) 2010-12-16
KR20110133542A (ko) 2011-12-13
EP2413365A4 (en) 2013-05-08
CN102150270B (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
WO2010110253A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
TWI440180B (zh) Silicon carbide semiconductor device and manufacturing method thereof
WO2010116886A9 (ja) 絶縁ゲート型バイポーラトランジスタ
WO2010116887A1 (ja) 絶縁ゲート型電界効果トランジスタ
WO2012132509A1 (ja) Ｉｇｂｔ
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2012014617A1 (ja) 半導体装置
WO2010110252A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
WO2011118101A1 (ja) 半導体装置およびその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2011089687A1 (ja) 炭化ケイ素半導体装置およびその製造方法
JP5564781B2 (ja) 炭化ケイ素半導体装置およびその製造方法
US20110062450A1 (en) Silicon carbide semiconductor device
US9647072B2 (en) Silicon carbide semiconductor device
JP5187118B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080002562.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10756049

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011506054

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20117005466

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2738385

Country of ref document: CA

Ref document number: 13120890

Country of ref document: US

Ref document number: 2010756049

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE