JP5187118B2 - 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 - Google Patents
炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5187118B2 JP5187118B2 JP2008263767A JP2008263767A JP5187118B2 JP 5187118 B2 JP5187118 B2 JP 5187118B2 JP 2008263767 A JP2008263767 A JP 2008263767A JP 2008263767 A JP2008263767 A JP 2008263767A JP 5187118 B2 JP5187118 B2 JP 5187118B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- plane
- channel
- semiconductor layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
続いて、図1〜図13を参照して、本実施の形態におけるJFET100の製造方法について説明する。なお、図3〜図13は、本実施の形態におけるJFET100の製造方法を説明するための断面図である。
本発明例1では、上述した実施の形態にしたがって、縦型のJFET100を製造した。具体的には、まず、図3に示すように、(03−38)面である主面101aを有するn型のSiC基板101を準備した。
(比較例1)
比較例1のJFETは、基本的には本発明例1のJFET100と同様に製造したが、SiC基板の主面が(0001)面であった点のみ異なっていた。
比較例2のJFETは、基本的には本発明例1のJFET100と同様に製造したが、SiC基板の主面が(11−20)面であった点のみ異なっていた。
本発明例1、比較例1および2のJFETについて、チャネル抵抗とドリフト層の耐圧を測定した。チャネル抵抗は、ゲート電極119とソース電極123とに0Vの電位を、ドレイン電極125に任意の正の電位を与え、その時のドレイン電極125とソース電極123との間に流れる電流を測定して、JFET全体の抵抗を求め、ここから、別途測定したドリフト層103の抵抗、ドレイン電極125およびソース電極123の抵抗、オーミック電極の抵抗を除くことで求めた。ドリフト層103の耐圧は、ソース電極123に0Vの電位を、ゲート電極119にチャネル層107が完全に空乏化する負の電位を、ドレイン電極125に任意の正の電位を与え、JFETのブレークダウン耐圧を測定した。その結果を下記の表1に示す。なお、下記の表1の値は、比較例1のチャネル抵抗およびドリフト層の耐圧を1としたときの相対値を示す。
表1に示すように、本発明例1のJFET100は、比較例1のJFETよりもチャネル抵抗が高く、かつ比較例2のJFETよりもドリフト層の耐圧が高かった。このため、本発明例1のJFET100は、比較例1より低いオン抵抗を維持でき、かつ比較例2よりJFET100の高い耐圧を維持できた。
Claims (4)
- {0001}面に対して30°以上60°以下傾斜した主面を有する第1導電型の炭化ケイ素基板と、
前記炭化ケイ素基板の前記主面上に形成され、表面を有する第1導電型の第1半導体層と、
前記第1半導体層の前記表面の一部に形成された第2導電型のベース領域と、
前記第1半導体層の前記表面上に形成され、表面を有する第1導電型の第2半導体層と、
前記第2半導体層の前記表面の一部に形成されるとともに、前記第2半導体層を挟んで前記ベース領域と対向する位置に形成された第2導電型のゲート領域と、
前記第2半導体層の前記表面の一部に形成されるとともに、前記ゲート領域と隣り合い、かつ前記ベース領域と対向する位置に形成された第1導電型のソース領域とを備えた、炭化ケイ素半導体装置。 - 前記ソース領域を挟んで前記ゲート領域と対向するように前記第2半導体層の前記表面に一部に形成されるとともに、前記第2半導体層の前記表面から前記ベース領域まで延在するように形成された第2導電型のベースコンタクト領域をさらに備えた、請求項1に記載の炭化ケイ素半導体装置。
- 前記炭化ケイ素基板の前記主面は、{03−38}面に対して±5°の範囲で傾斜している、請求項1または2に記載の炭化ケイ素半導体装置。
- {0001}面に対して30°以上60°以下傾斜した主面を有する第1導電型の炭化ケイ素基板を準備する工程と、
前記炭化ケイ素基板の前記主面上に、表面を有する第1導電型の第1半導体層を形成する工程と、
前記第1半導体層の前記表面の一部に、第2導電型のベース領域を形成する工程と、
前記第1半導体層の前記表面上に、表面を有する第1導電型の第2半導体層を形成する工程と、
前記第2半導体層の前記表面の一部に、かつ前記第2半導体層を挟んで前記ベース領域と対向する位置に第2導電型のゲート領域を形成する工程と、
前記第2半導体層の前記表面の一部に、かつ前記ゲート領域と隣り合うとともに前記ベース領域と対向する位置に第1導電型のソース領域を形成する工程とを備えた、炭化ケイ素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008263767A JP5187118B2 (ja) | 2008-10-10 | 2008-10-10 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008263767A JP5187118B2 (ja) | 2008-10-10 | 2008-10-10 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010093176A JP2010093176A (ja) | 2010-04-22 |
JP5187118B2 true JP5187118B2 (ja) | 2013-04-24 |
Family
ID=42255601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008263767A Expired - Fee Related JP5187118B2 (ja) | 2008-10-10 | 2008-10-10 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5187118B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201190A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 接合形電界効果トランジスタ及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3666280B2 (ja) * | 1999-01-20 | 2005-06-29 | 富士電機ホールディングス株式会社 | 炭化けい素縦形fetおよびその製造方法 |
JP4843854B2 (ja) * | 2001-03-05 | 2011-12-21 | 住友電気工業株式会社 | Mosデバイス |
-
2008
- 2008-10-10 JP JP2008263767A patent/JP5187118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010093176A (ja) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9608074B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
JP6587265B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012164707A (ja) | 半導体装置およびその製造方法 | |
JP2012243966A (ja) | 半導体装置 | |
WO2014083943A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2014083969A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2014141754A1 (ja) | 炭化珪素半導体装置 | |
JP6075120B2 (ja) | 炭化珪素半導体装置 | |
WO2015015926A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5797266B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
JP2015156429A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2006339508A (ja) | 半導体装置およびその製造方法 | |
WO2010110252A1 (ja) | Mosfetおよびmosfetの製造方法 | |
WO2014002597A1 (ja) | 炭化珪素半導体装置 | |
US9299790B2 (en) | Silicon carbide semiconductor device | |
JPWO2009104299A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6439606B2 (ja) | 炭化珪素半導体装置 | |
JP5187118B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
US9647072B2 (en) | Silicon carbide semiconductor device | |
WO2014041879A1 (ja) | 炭化珪素半導体装置 | |
JP2020150242A (ja) | 半導体装置 | |
JP5895750B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2011199306A (ja) | 半導体装置およびその製造方法 | |
WO2021210547A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |