TWI546958B - Gold and oxygen semi - high electron mobility transistor - Google Patents

Description

金氧半高電子遷移率電晶體

本發明是有關於一種電晶體，特別是指一種金氧半高電子遷移率電晶體(MOS-HEMT)。

氮化鎵系(GaN based)半導體材料不僅被視為適用於製作光電元件(optical device)的重要材料之一，同時也被視為是毫米波功率元件(millimeter transistors)，特別是用於高電子遷移率之電晶體(high-electron mobility transistors，HEMT)的重要材料。其中，以AlGaN/GaN異質結構為主的高電子遷移率之電晶體(HEMT)則是目前最常被探討的功率元件之一。目前增強型AlGaN/GaN異質結構場效電晶體常用的技術手段為凹閘技術及氟離子注入技術。凹閘技術是指在傳統AlGaN/GaN HEMT的閘極區域蝕刻形成凹槽，再於凹槽中製作蕭特基電極，利用源極及汲極的高濃度2DEG降低導通電阻；而氟離子注入技術則是利用將在閘極下方的AlGaN注入氟離子等帶負電的離子，將導電通道中的2DEG耗盡而實現增強型。

以凹閘結構而言，由於蝕刻會造成晶格損傷，因此，容易會影響元件的穩定性及可靠性；此外，由於使 用蕭特基閘極，因此，當閘極電壓超過臨界電壓值時，閘極的正向電流會迅速擴大，而使其失去對通道的控制作用。因此，為了解決相關問題，有研究將HEMT混合MOS結構，利用在閘極區域同時結合凹閘及MOS結構，或是僅在閘極區域和MOS結合，形成金氧半高電子遷移率電晶體(MOS-HEMTs)，以提高臨界電壓並降低閘極漏電流。然而，由於MOS結構的半導體層都是非摻雜的GaN(u-GaN)，因此，臨界電壓通常在~1V左右，離實際工作需求的5V還有一定的差距。

參閱圖1，例如，中國大陸公告專利CN102386223B揭示一種結合凹閘和MOS結構的增強型AlGaN/GaN異質結構場效電晶體，其是利用在襯底11上依序形成外延層/應力緩衝層12/高阻值GaN層13/異質結構勢參層14(AlGaN、AlInN...)，接著在閘極區域形成一延伸至高阻值GaN層13的凹槽，再於該凹槽內填入p-GAN15後，再於該p-GAN15及部分的異質結構勢參層14表面形成介電層16，之後，再於對應該凹槽的介電層16表面形成閘極17，及於該異質結構勢參層14的表面分別形成源極18及汲極19，而得到如圖1所示之結構。其主要是利用在閘極區下方形成一層p-GaN15，利用p-GaN15作為MOS結構的半導體層，以增加電晶體的臨界電壓值。而由其揭示內容可知，該介電層16的材料選自SiO₂、SiN_x、Al₂O₃、AlN..等，且是以等離子體增強化學氣相沉積或原子層沉積或物理氣相沉積方式形成。

然而，對前述AlGaN/GaN MOS HEMT而言，閘極/汲極遲滯(gate and drain lag)、電流-電壓耗散(current-voltage dispersion)，汲極電流崩塌(drain current collapse)，或閘極漏電流(gate current leakage)等問題則是影響其應用在高功率射頻(high power radio-frequency)及高速的效能及可靠度最主要的因素。而前述問題主要的原因主要是因為半導體材料(AlGaN)的表面能態及缺陷所導致。因此，為了改善此問題，目前有利用在半導體材料和閘極間引入不同的閘極氧化物/絕緣層，以改善前述閘極漏電流的問題。

常用於MOS HEMTs閘極氧化物層/絕緣層的材料有SiO₂、Sc₂O₃、Al₂O₃、Si₃N₄等，不過這些材料仍會有降低元件的互導參數(transconductance)，及臨界電壓漂移(threshold voltage shift)等問題，因此，便提出以高介電常數(κ)的材料，作為閘極的氧化物層/絕緣層，以更有效的減少閘極漏電流。一般高介電常數材料的選擇，大都是希望可具有較大的能隙(bandgap)、較高的介電常數、以及好的熱穩定性及可靠度，因此，稀土族氧化物薄膜，例如氧化鉿(HfO₂，κ=20~25)、氧化鋯(ZrO₂，κ~20~25)、氧化鑭(La₂O₃，κ~30)等，是在眾多高介電材料中被看好的一類。然而，此類氧化物主要的缺點在於其熱穩定性不佳，且與III-V族半導體材料(例如AlGaN)的接面品質也不佳。

因此，也有進一步提出利用多層結構作為閘極氧化物層，以改善接面品質不佳的問題。例如Yuan-Zheng Yue等人(Yuanzheng Yue,Yue Hao,Senior Member,IEEE,Jincheng Zhang,Jinyu Ni,Wei Mao,Qian Feng,and Linjie Liu,AlGaN/GaN MOS-HEMT With HfO2 Dielectric and Al₂O₃ Interfacial Passivation Layer Grown by Atomic Layer Deposition,IEEE ELECTRON DEVICE LETTERS,VOL.29,NO.8,AUGUST 2008)於2008年發表利用堆疊的Al₂O₃/HfO₂結構，先利用ALD沉積超薄(3.5nm)的Al₂O₃薄膜(κ~10)，由於Al₂O₃具有低介面能態密度、高熱穩定性及化學穩定性，因此，利用Al₂O₃作為HfO₂與GaN/AlGaN的界面保護層(interfacial passivation layer，IPL)以避免前述高介電常數材料所產生的問題。

隨著半導體製程技術不斷的發展，元件的尺寸也不斷的縮小，然而，由於閘極氧化物層的品質不夠好，使得閘極漏電流的問題嚴重影響了元件的操作，因此，如何提供更好的介電材料，滿足技術的要求，則是本技術領域者積極發展的方向。

因此，本發明之目的，即在提供一種氮化鎵系的金氧半高電子遷移率電晶體(MOS-HEMTs)。

於是，本發明金氧半高電子遷移率電晶體，包含：

一基材。

一形成於該基材表面的氮化鎵系半導體層，且該氮化鎵系半導體層具有一平坦的上表面。

一形成在該氮化鎵系半導體層的部分上表面的閘極氧化物層，其中，該閘極氧化物層是由電漿增強型原子層沉積技術(PE-ALD)沉積而得的氧化鎵所構成。

一形成在該閘極氧化物層頂面的閘極；及分別形成在該閘極氧化物層兩側的一源極及一汲極。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該閘極氧化物層的厚度不大於20nm。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該閘極氧化物層是以三乙基鎵(Triethylgallium，TEG)及氧氣(O₂)為前驅物，利用電漿增強型原子層沉積技術沉積而得，且該閘極氧化物層的厚度介於10~20nm。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該氮化鎵系半導體層具有依序自該基材向上的一第一氮化鋁鎵半導體膜、一氮化鎵半導體膜，及一第二氮化鋁鎵半導體膜。

較佳地，前述該金氧半高電子遷移率電晶體，還包括一層介於該氮化鎵半導體膜及第二氮化鋁鎵半導體膜之間的氮化鋁隔離層。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該基材選自藍寶石(Al₂O₃，Sapphire)、矽、氮化鋁，氮化鎵或碳化矽。

較佳地，前述該金氧半高電子遷移率電晶體，還包含一層介於該基材與該氮化鎵系半導體層之間的氮化鋁緩衝層。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該金氧半高電子遷移率電晶體在V_GD=-10V時，漏電流密度不大於8.0x10^-6mA/mm。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該金氧半高電子遷移率電晶體在VGS=-6V時，三端截止崩潰電壓不低於150V。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該閘極氧化物層與該氮化鎵系半導體層的接面缺陷密度小於1x10¹²eV^-1cm^-2。

較佳地，前述該金氧半高電子遷移率電晶體，其中，該金氧半高電子遷移率電晶體在2.4GHz、汲極偏壓(VDS)為16V的條件下的功率附加效益不小於9%。

本發明之功效在於：利用經由PE-ALD沉積方式形成的氧化鎵作為MOS-HEMT的閘極氧化層材料，由於氧化鎵與氮化鋁鎵之間的接面品質佳，且利用PE-ALD方式形成的氧化鎵的膜品質佳，不僅可提升與氮化鋁鎵之間接面品質不佳的問題，還可有效降低閘極漏電流。

21‧‧‧基材

22‧‧‧氮化鎵系半導體層

221‧‧‧第一氮化鋁鎵半導體膜

222‧‧‧氮化鎵半導體膜

223‧‧‧第二氮化鋁鎵半導體膜

23‧‧‧閘極氧化物層

24‧‧‧閘極

25‧‧‧源極

26‧‧‧汲極

27‧‧‧氮化鋁緩衝層

28‧‧‧氮化鋁隔離層

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一示意圖，說明習知閘極區結合凹閘和MOS結構的MOS-HEMT；圖2是一示意圖，說明本發明該具體例1製得之金氧半高電子遷移率電晶體結構； 圖3是一XPS光譜圖，說明該具體例1，閘極氧化層之Ga 3d的內層電子束縛能；圖4是一XPS光譜圖，說明該具體例1，閘極氧化層之O 1s的內層電子束縛能；圖5是一HR-TEM照片，說明該具體例1之金氧半高電子遷移率電晶體結構的切面；圖6是一電流-電壓圖，說明Ga₂O₃ MOS-HEMT與傳統的Ni/Au-HEMT的I_DS-V_DS量測結果；圖7是一電流-電壓圖，說明在V_DS=8V的條件下，Ga₂O₃ MOS-HEMT與傳統的Ni/Au-HEMT的V_GS-I_DS與g_m(轉移電導)的量測結果；圖8是一log(V_GS)-I_DS，由圖6的V_GS-I_DS轉換而得；圖9是一電流-電壓圖，說明在不同的反向偏壓下，Ga₂O₃ MOS-HEMT與傳統的Ni/Au-HEMT的漏電流密度(leakage current density)的量測結果；圖10是一電流-電壓圖，說明在V_GS=-6V時，Ga₂O₃ MOS-HEMT與傳統的Ni/Au-HEMT的三端截止崩潰電壓；圖11是一微波功率量測圖，說明在V_DS=16V時，Ga₂O₃ MOS-HEMT與傳統的Ni/Au-HEMT的微波功率量測結果。

參閱圖2，本發明金氧半高電子遷移率電晶體(MOS-HEMT)的較佳實施例，包含：一基材21、一形成於 該基材21表面的氮化鎵系半導體層22、一形成在該氮化鎵系半導體層22的部分頂面的閘極氧化物層23、一形成在該閘極氧化物層23頂面的閘極24；及分別形成在該閘極氧化物層23兩側的一源極25及一汲極26。

該基材21可選自藍寶石(Sapphire)、矽(Si)、氮化鋁(AlN)，氮化鎵(GaN)或碳化矽(SiC)，其中，藍寶石、矽、氮化鎵，及氮化鋁的導熱係數只有約0.5W/cm-K、1~1.5W/cm-K、1.3W/cm-K，及2.85W/cm-K，因此，當應用在氮化物高速場效應電晶體工作時，所產生的熱會容易堆積於電晶體內，而伴隨著嚴重的自發熱效應(Self-heating effect)，尤其在高頻段操作時更為明顯，而熱效應的發生則會降低電晶體的工作效率；相對於藍寶石、矽、氮化鎵，及氮化鋁，碳化矽擁有較佳的導熱係數(3.0~3.8W/cm-K)，因此，更適用於高功率氮化物高速元件，故，較佳地，該基材21選自碳化矽(SiC)。

於本較佳實施例中，該基材21為碳化矽，該氮化鎵系半導體層22為具有自該基材21表面依序向上形成的一第一氮化鋁鎵半導體膜221、一氮化鎵半導體膜222，及一第二氮化鋁鎵半導體膜223。

要說明的是，該高電子遷移率電晶體的半導體膜層的相關結構，可進一步依據該基材21的材料及需求而有不同的搭配調整，例如，可在該第一氮化鋁鎵半導體膜221與基材21間插入一層緩衝層27，以避免該氮化鎵半導體膜222與基材21之間因為晶格常數不匹配，造成氮化鎵 半導體膜222產生的差排缺陷延伸至元件的主動區域而影響元件品質的問題；又或者，為了減低磊晶成長該氮化鋁鎵半導體膜時，鋁成份與鎵成分會不均勻沉積，而產生合金散射的問題，因此，還可在該氮化鎵半導體膜222及第二氮化鋁鎵半導體膜223之間形成一層隔離層28，降低通道中自由載子受氮化鋁鎵半導體膜中固定正電荷庫倫吸引力散射及通道中自由載子的合金散射的機率，而可提高電子遷移率。由於該半導體相關膜層結構調整，以及與該基材21材料之間的搭配選擇為本技術領域者所知悉，因此，不再多加贅述，於本較佳實施例中，是以該第一氮化鋁鎵半導體膜221與基材21間，及氮化鎵半導體膜222與該第二氮化鋁鎵半導體膜223間分別具有一層氮化鋁緩衝層27及一層氮化鋁隔離層28，且該第二氮化鋁鎵半導體膜223的表面即為該氮化鎵系半導體層22的上表面。

該閘極氧化物層23的構成材料為氧化鎵，係利用電漿增強型原子層沉積技術形成在該第二氮化鋁鎵半導體膜223的部分表面。具體的說，該閘極氧化物層23是以三乙基鎵(Triethylgallium，TEG)及氧氣(O₂)為前驅物，利用電漿增強型原子層沉積(PE-ALD)技術而得。較佳地，該閘極氧化物層23的厚度不大於20nm，更佳地，該閘極氧化物層23的厚度介於10~20nm。

該源極25、汲極26是分別形成於該第二氮化鋁鎵半導體膜223的表面，並位於該閘極氧化物層13的兩側，且與該第二氮化鋁鎵半導體膜223成歐姆接觸，且該 閘極24是形成於該閘極氧化物層23的表面。

具體的說，本發明該較佳實施例之金氧半高電子遷移率電晶體的製備是先準備一個基材11，接著自該基材11表面依序沉積AlN(27)/AlGaN(221)/GaN(222)/AlN(28)/AlGaN(223)，而得到該氮化鎵系半導體層22，接著自該氮化鎵系半導體層22頂面以乾蝕刻(蝕刻氣體：BCl₃)方式向下蝕刻至該GaN層，將該AlN(27)/AlGaN(221)/GaN(222)定義出一Mesa區，然後，於該Mesa區的表面形成一層以金屬或合金材料構成的歐姆接觸層，接著再蝕刻移除部分的歐姆接觸層至令該Mesa區的表面露出，令該歐姆接觸層形成兩個彼此間隔的源極25及汲極26，得到一個半成品。

之後，將該半成品放入PE-ALD腔體中，於該Mesa區裸露出的表面以PE-ALD技術沉積一層氧化鎵(Ga₂O₃)，作為閘極氧化物層23，最後，再於該氧化鎵的表面沉積形成一金屬閘極24後，即可製得本發明該較佳實施例的金氧半高電子遷移率電晶體。

由於氧化鎵與氮化鋁鎵同具有鎵原子，因此，與其它的高介電常數或是絕緣材料相較，可具有更好的接面品質，然而，習知因為氧化鎵的介電常數較低(κ~10.6)，而且沉積品質不佳，因此，於選擇閘極氧化物層的材料時，氧化鎵並不被看好。然而，本發明藉由製程的改變，利用電漿增強型原子沉積(PE-ALD)技術形成氧化鎵閘極氧化物層，由於PE-ALD具有(1)可在原子等級控制 材料的形成；(2)可更精準地控制薄膜的厚度；(3)可大面積量產；(4)有優異的均勻度(uniformity)；(5)有優異的三維包覆度(conformality)；(6)無孔洞結構；(7)缺陷密度小；(8)再現性佳等優點，因此，可以有效改善氧化鎵的薄膜品質；此外，由於氧化鎵薄膜品質的提升，還可有效利用氧化鎵與氮化鋁鎵同具有鎵原子的優點，而提升氧化鎵與氮化鋁鎵的接面品質。本發明藉由薄膜品質及接面缺陷的改善，提昇氧化鎵薄膜的特性，因此，可改善習知氧化鎵作為閘極氧化層材料的缺點，讓氧化鎵可適用於閘極氧化層，而可有效降低後續製得之電晶體的漏電流，並提高崩潰電壓。

此外，相較於傳統加熱型(thermal-mode)之ALD製程，PE-ALD製程還具有下列諸多優點：(1)PE-ALD技術利用電漿來解離化學反應物，因此可以藉由改變電漿功率來控制薄膜之化學成分以及微結構，減少雜質密度，以提升薄膜品質與緻密度；(2)可增加薄膜材料以及化學反應物的選擇性；(3)可在較低的溫度下沉積薄膜，減少溫度對基材的影響以及基材種類之限制；(4)可在基材上實施電漿表面處理(plasma surface treatment)，進行表面清潔與改質。

通過下述具體例及實施例的說明，當可對本發明該金氧半高電子遷移率電晶體的相關特性可更清楚明瞭。

具體例1

首先，準備一個2吋的碳化矽(SiC，Nippon Sanson SR2000)基材，接著利用有機金屬化學氣相沉積(metal-organic chemical vapor deposition)方式，自該基材表面依序沉積Al_0.275Ga_0.725N(26nm)、AlN(1nm)、GaN(2μm)、Al_0.07Ga_0.93N(0.7μm)、以及AlN(100nm)。且前述所有的半導體磊晶層均未經摻雜。

接著使用乾蝕刻製程自最上層的該AlN向下蝕刻至GaN層，以定義出Mesa區。

乾蝕刻製程條件：

蝕刻氣體：BCl₃/Cl₂/Ar，腔體壓力：於300mtorr，ICP power：100W、RF power為20W。

接著，於該Mesa區的AlN表面依序蒸鍍形成一層具有Ti/Al/Ni/Au(19/120/30/75nm)結構的歐姆接觸層，然後在850℃、氮氣的條件下快速退火30分鐘，接著再蝕刻移除部分的Ti/Al/Ni/Au至令該Mesa區的AlN表面露出，令該歐姆接觸層形成兩個彼此間隔的源極及汲極，得到一個半成品。

之後，將該半成品放入電漿增強型原子層沉積製程(plasma-enhanced atomic layer deposition，PEALD)腔體中，在溫度：250℃、RF power：300W的條件下，以三乙基鎵(Triethylgallium，TEG)及氧氣(O₂)為前驅物，於該Mesa區裸露出的AlGaN表面以電漿增強型原子層沉積方式沉積一層厚度為10nm的氧化鎵(Ga₂O₃)，作為閘極氧化物層，最後，再於該氧化鎵的表面依序沉積 Ni/Au(70/140nm)，得到金屬閘極，即可製得如圖1所示的金氧半高電子遷移率電晶體。

比較例1

本發明該比較例1與該具體例1的製作方法大致相同，不同處在於該比較例1沒有閘極氧化物層，該金屬閘極(Ni/Au)是直接沉積於該AlGaN表面。

參閱圖3、4，圖3、4分別是該Ga₂O₃薄膜的Ga 3d XPS光譜圖及O 1s XPS光譜圖。由圖可知Ga 3d的內層電子束縛能為20.2eV，O 1s的內層電子束縛能為531eV，與文獻報導符合，故可確認該具體例1的閘極氧化物層為Ga₂O₃結構。

參閱圖5，圖5是圖2所示之結構(GaN/AlN/AlGaN/Ga₂O₃/Ni-Au)的HR-TEM圖。由圖5可得知Ga₂O₃的厚度約為10nm，且與AlGaN之間具有良好的接面品質。

接著，將前述該具體例1及比較例1製得的電晶體進行電性量測。於圖6~圖10中，該具體例1製得的電晶體以Ga₂O₃ MOS-HEMT表示，而該比較例1製得的電晶體以Ni/Au-HEMT表示。

參閱圖6，圖6是在閘極偏壓(V_G)由-6V至2V，且每次以-1V的改變條件，對該Ga₂O₃ MOS-HEMT與Ni/Au-HEMT的I_DS-V_DS量測結果。由圖6可知，無論是Ga₂O₃ MOS-HEMT或是Ni/Au-HEMT均可表現不錯的閘極調控性及夾止(pinch-off)特性，而在V_G=0V時，Ga₂O₃ MOS-HEMT的I_DSS(汲極飽和電流)約為720mA/mm，會略大於Ni/Au-HEMT的I_DSS(609mA/mm)。

此外，參閱圖7，圖7是在V_DS=8V的條件下，Ga₂O₃ MOS-HEMT與Ni/Au-HEMT的V_GS-I_DS與g_m(轉移電導)的量測結果。由圖7可知Ga₂O₃ MOS-HEMT的I_DS與g_m的值均大於Ni/Au-HEMT，而其中，I_DS與g_m的增加是因為載子遷移率(mobility)提升的關係，而載子遷移率與閘極氧化物層與半導體層(AlN)的接面缺陷密度有極大的關聯，因此，圖7結果也顯示本案利用PE-ALD技術沉積而得的Ga₂O₃閘極氧化物層，可有效降低閘極氧化物層與半導體層(AlGaN)的接面缺陷密度，因此，可有效減少載子的散射而提升載子遷移率。

參閱圖8，圖8則是將圖7的量測結果，以log(I_DS)-V_GS表示，由圖8結果可知，Ga₂O₃ MOS-HEMT的I_on/I_off(=1.5x10⁷)，優於Ni/Au-HEMT的I_on/I_off(=2.4x10⁵)，且Ga₂O₃ MOS-HEMT於關閉狀態(off-state)的漏電流(leakage current)與Ni/Au-HEMT相較，也由3.3x10^-3mA/cm²降至7.45x10^-5mA/cm²，顯示該Ga₂O₃閘極氧化層確實可有效降低閘極漏電流。

此外，由圖8的曲線，還可進一步求得Ga₂O₃ MOS-HEMT與Ni/Au-HEMT的次臨限擺幅(sub-threshold swing，SS)分別為78mV/dec及188mV/dec。次臨限擺幅 (SS)定義為電流與電壓的變化()，是元件在 次臨界區域中是否可有效關閉的指標，次臨限擺幅(SS)愈 大，表示電流對電壓的變化愈敏感，因此，可較快速的開啟與關閉元件。

而利用圖8的SS值，忽略空乏區電容(depletion capacitance)，以下列公式可求得Ga₂O₃ MOS-HEMT與Ni/Au-HEMT的N_t(effective interfacial state density)分別為3.02x10¹¹eV^-1cm^-2及4.77x10¹²eV^-1cm^-2。此顯示，以PE-ALD沉積方式沉積而得的Ga₂O₃閘極氧化層可將Ga₂O₃閘極氧化層與半導體層的接面缺陷密度由4.77x10¹²抑制到3.02x10¹¹eV^-1cm^-2，而具有較佳的接面品質。

C _ox ：閘極氧化層的電容

再參閱圖9、10，圖9是在施加反向偏壓(reverse bias)條件下，Ga₂O₃ MOS-HEMT與Ni/Au-HEMT的漏電流密度(leakage current density)的量測結果。由圖9可知，在V_GD=-10V時，Ga₂O₃ MOS-HEMT的漏電流密度可降低至約7.8x10^-6mA/mm，比Ni/Au-HEMT的漏電流密度(8.59x10^-4mA/mm)小了約2個級數(order)。而圖10則顯示該兩個電晶體在V_GS=-6V的三端截止崩潰(three terminal off-state breakdown)性質。由圖中顯示Ga₂O₃ MOS-HEMT的三端截止崩潰電壓為170V，比Ni/Au-HEMT高出44V。由前述結果也可得知，以PE-ALD方式沉積而得的Ga₂O₃閘極氧化層，因為可減少與半導體層(AlGaN)接面的缺陷密度且具有較高的能障，因此可有效的降低漏電流並提高崩潰電壓。

此外，參閱圖11，圖11是利用負載拉伸量測系統(Load pull)，在量測頻率2.4GHz、汲極偏壓(V_DS)為16V的條件下，Ga₂O₃ MOS-HEMT與Ni/Au-HEMT元件對大信號的輸出功率(output power，P_out)、功率增益(power gain，G_p)及功率附加效益(Power added efficiency，PAE)的輸出特性量測結果。由圖11可得知Ga₂O₃ MOS-HEMT無論是在輸出功率、功率增益或功率附加效益(>9%)均優於Ni/Au-HEMT，顯示本發明利用PE-ALD沉積而得的Ga₂O₃閘極氧化物層由於可具有較佳的保護及閘極絕緣效果，故可有效降低漏電流、減少功率耗散、提升驅動電流，而達成提升Ga₂O₃ MOS-HEMT的射頻功率效益的目的。

由前述結果可知，本發明利用電漿增強型原子層沉積(PE-ALD)技術沉積氧化鎵薄膜，利用PE-ALD產生電漿解離氧分子，形成氧離子作為氧化劑，因此可增加化學反應物的反應性，而令沉積而得的氧化鎵薄膜的緻密度上升，且可降低含碳量，因此，可讓元件表現出更優越的低閘極漏電流及高崩潰電壓的特性。

綜上所述，本發明利用電漿增強型原子層沉積(PE-ALD)技術於氮化鋁鎵薄膜上沉積形成氧化鎵閘極氧化物層13，因此，可有效改善氧化鎵薄膜的品質；而藉由氧化鎵薄膜品質的提升，還可有效利用氧化鎵與氮化鋁鎵同具有鎵原子的優點，進一步提升氧化鎵與氮化鋁鎵的接面品質。經由薄膜品質及接面缺陷的改善，可讓本發明之氧化鎵的特性，而更適用於閘極氧化層。此外，相較於傳統 加熱型之ALD製程，PE-ALD製程可以提供下列諸多優點：(1)可以藉由改變電漿功率來控制薄膜之化學成分以及微結構，減少雜質密度，以提升薄膜品質與緻密度；(2)可增加薄膜材料以及化學反應物的選擇性；(3)可在較低的溫度下沉積薄膜，減少溫度對基材的影響以及基材種類之限制；(4)可在基材上實施電漿表面處理(plasma surface treatment)，進行表面清潔與改質，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

21‧‧‧基材

22‧‧‧氮化鎵系半導體層

221‧‧‧第一氮化鋁鎵半導體膜

222‧‧‧氮化鎵半導體膜

223‧‧‧第二氮化鋁鎵半導體膜

23‧‧‧閘極氧化物層

24‧‧‧閘極

25‧‧‧源極

26‧‧‧汲極

27‧‧‧氮化鋁緩衝層

28‧‧‧氮化鋁隔離層

Claims (9)

1. 一種金氧半高電子遷移率電晶體，包含：一基材；一形成於該基材的表面的氮化鎵系半導體層，其中，該氮化鎵系半導體層具有依序自該基材向上的一第一氮化鋁鎵半導體膜、一氮化鎵半導體膜，及一第二氮化鋁鎵半導體膜，且該氮化鎵系半導體層具有一平坦的上表面；一形成在該氮化鎵系半導體層的部分上表面的閘極氧化物層，其中，該閘極氧化物層的構成材料為氧化鎵且是由電漿增強型原子層沉積技術形成；一形成在該閘極氧化物層頂面的閘極；及分別形成在該閘極氧化物層兩側的一源極及一汲極。
2. 如請求項1所述的金氧半高電子遷移率電晶體，其中，該閘極氧化物層的厚度不大於20nm。
3. 如請求項1所述的金氧半高電子遷移率電晶體，其中，該閘極氧化物層是以三乙基鎵(Triethylgallium，TEG)及氧氣(O₂)為前驅物，利用電漿增強型原子層沉積技術沉積而得，且該閘極氧化物層的厚度介於10~20nm。
4. 如請求項1所述的金氧半高電子遷移率電晶體，還包括一層介於該氮化鎵半導體膜及第二氮化鋁鎵半導體膜之間的氮化鋁隔離層，及一層介於該基材與該氮化鎵系半導體層之間的氮化鋁緩衝層。
5. 如請求項1所述的金氧半高電子遷移率電晶體，其中，該基材選自藍寶石、矽、氮化鋁、氮化鎵、或碳化矽。
6. 如請求項1所述的金氧半高電子遷移率電晶體，其中，該金氧半高電子遷移率電晶體在V_GD=-10V時，漏電流密度不大於8.0x10^-6mA/mm。
7. 如請求項1所述的金氧半高電子遷移率電晶體，其中，該金氧半高電子遷移率電晶體在V_GS=-6V時，三端截止崩潰電壓不低於150V。
8. 如請求項1所述的金氧半高電子遷移率電晶體，其中，該閘極氧化物層與該氮化鎵系半導體層的接面缺陷密度小於1x10¹²eV^-1cm^-2。
9. 如請求項1所述的金氧半高電子遷移率電晶體，其中，該金氧半高電子遷移率電晶體在2.4GHz、汲極偏壓(VDS)為16V的條件下的功率附加效益不小於9%。