TWI611515B - 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法 - Google Patents

採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法 Download PDF

Info

Publication number
TWI611515B
TWI611515B TW105137313A TW105137313A TWI611515B TW I611515 B TWI611515 B TW I611515B TW 105137313 A TW105137313 A TW 105137313A TW 105137313 A TW105137313 A TW 105137313A TW I611515 B TWI611515 B TW I611515B
Authority
TW
Taiwan
Prior art keywords
layer
oxide
ferroelectric
dynamic random
random access
Prior art date
Application number
TW105137313A
Other languages
English (en)
Other versions
TW201818507A (zh
Inventor
Chun Hu Cheng
鄭淳護
Chun Yen Chang
張俊彥
Yu Chien Chiu
邱于建
Original Assignee
National Taiwan Normal University
國立臺灣師範大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Taiwan Normal University, 國立臺灣師範大學 filed Critical National Taiwan Normal University
Priority to TW105137313A priority Critical patent/TWI611515B/zh
Priority to US15/726,218 priority patent/US20180166448A1/en
Application granted granted Critical
Publication of TWI611515B publication Critical patent/TWI611515B/zh
Publication of TW201818507A publication Critical patent/TW201818507A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭露一種動態隨機記憶體及其製造方法。動態隨機記憶體之儲存元包含鰭狀式電晶體及電容。鰭狀式電晶體之閘極由具有應力之應變效果的氮化或碳化金屬構成。鰭狀式電晶體之閘極介電質及/或電容之介電質由具有負電容特性之鐵電材料構成。透過應變閘極工程之應用，本發明可達到下列功效：(1)增強介電質之鐵電特性，藉以提升鰭狀式電晶體之操作速度及耐久性；(2)增強鐵電負電容效應，藉以改善鰭狀式電晶體之次臨界擺幅，致使鰭狀式電晶體之切換耗能及關閉狀態漏電流降低，以有效提升電容的電荷保存能力並改善動態隨機記憶體之操作特性。

Description

採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方 法
本發明係與動態隨機記憶體(Dynamic Random Access Memory,DRAM)有關，特別是關於一種採用應變閘極工程與鐵電(Ferroelectric)負電容(Negative capacitance)介電質之動態隨機記憶體及其製造方法。
一般而言，傳統的動態隨機記憶體(DRAM)的儲存元(Storage cell)通常採用1T1C結構組成，亦即每一儲存元包含一電晶體(Transistor)與一電容(Capacitor)，其操作原理係利用電晶體作為開關來控制電荷流入電容，並利用電容內所儲存之電荷的多寡來代表一個二進位位元(Bit)是1還是0。由於每一個位元的資料僅需一電容與一電晶體來處理，因此，相較於在靜態隨機記憶體(SRAM)上一個位元通常需要六個電晶體來處理，動態隨機記憶體可擁有非常高的密度，單位體積的容量較高，故其成本相對較低。
為了因應未來的各種不同應用領域，操作速度快且低耗能的動態隨機記憶體之儲存元開發是必要的。舉例而言，動態隨機記憶體可採用新一代的鰭狀式場效電晶體(FinFET)作為其儲存元中之電晶體，由於鰭 狀式場效電晶體具有較大的驅動電流，故能有效維持動態隨機記憶體之儲存元的操作速度。
然而，隨著摩爾定律之不斷發展，半導體元件之尺寸亦需持續微縮，導致動態隨機記憶體之儲存元中之鰭狀式場效電晶體的待機關閉電流(Ioff)過大，造成動態隨機記憶體之儲存元中之電容會有漏電的現象，其儲存的電荷容易流失而使得資料判讀不易。此時，鰭狀式場效電晶體即需不斷進行更新(Refresh)的動作，導致動態隨機記憶體之功耗明顯增加。
因此，本發明提出一種採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法，藉以解決先前技術所遭遇到之上述問題。
根據本發明之一較佳具體實施例為一種動態隨機記憶體製造方法。於此實施例中，動態隨機記憶體製造方法係用以製造一動態隨機記憶體。動態隨機記憶體包含複數個儲存元(Storage cell)。每一個儲存元分別包含一鰭狀式電晶體及一電容。動態隨機記憶體製造方法包含下列步驟：(a)以具有負電容特性之鐵電材料構成鰭狀式電晶體之一閘極介電質及/或電容之一介電質；(b)以具有應力之應變效果的氮化或碳化金屬構成鰭狀式電晶體之一閘極；以及(c)執行一應變閘極工程，致使鰭狀式電晶體之閘極介電質及/或電容之該介電質的鐵電負電容特性變強，藉以改善動態隨機記憶體之操作特性。
於一實施例中，步驟(a)中之具有負電容特性之鐵電材料包含矽氧化鉿(HfSiO)、鋯鈦酸鉛、鈦酸鍶鋇、鉭酸鍶鉍、鋯鈦酸鉛鑭、鋯 氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、釔氧化鉿(HfYO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)、釹氧化鉿(HfNdO)、釤氧化鉿(HfSmO)或鑭氧化鉿(HfLaO)。
於一實施例中，步驟(b)中之氮化或碳化金屬包含氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)。
於一實施例中，步驟(b)中之鰭狀式電晶體之閘極具有一多層金屬結構，其金屬功函數及應變力大小可透過改變氮化或碳化金屬中之氮含量或碳含量之方式進行調變。
於一實施例中，步驟(c)中之鰭狀式電晶體之閘極介電質及/或電容之該介電質係受到應變閘極工程之作用而變得更容易從一單斜晶相(Monoclinic phase)變為一斜方晶相(Orthorhombic phase)，藉以增強鰭狀式電晶體之閘極介電質及/或電容之介電質的鐵電負電容特性。
於一實施例中，步驟(c)中之改善動態隨機記憶體之操作特性係包含降低動態隨機記憶體中之鰭狀式電晶體的次臨界擺幅(Sub-threshold Swing,SS)與關閉狀態漏電流(Ioff)、提升動態隨機記憶體中之電容的電荷保存能力、減少動態隨機記憶體中之鰭狀式電晶體進行更新(Refresh)之次數及功耗。
於一實施例中，鰭狀式電晶體之疊層結構由下而上係包含矽基板、緩衝層、鐵電層、電荷捕捉層、絕緣層及金屬閘極層，其中鐵電層與電荷捕捉層之相對位置可互換且電荷捕捉層與絕緣層可存在或移 除。當電荷捕捉層與絕緣層存在時可延長動態隨機記憶體操作的維持(Retention)時間並依舊具有鐵電效應，但鐵電效應會變小；當電荷捕捉層與絕緣層移除時可具有較大的鐵電極化值並提升操作速度，但動態隨機記憶體操作的維持時間會變短。
於一實施例中，緩衝層與絕緣層係由絕緣材料構成；鐵電層係由具有負電容特性的鐵電材料構成，其係同時具有鐵電特性(Ferroelectric characteristics)與反鐵電特性(Anti-ferroelectric characteristics)並可用以產生一極化電場(Polarized electric field)；電荷捕捉層係由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成；金屬閘極層係由氮化或碳化金屬構成：鐵電層與電荷捕捉層均可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得。
於一實施例中，構成電荷捕捉層之絕緣材料為高介電常數(High-K)材料，其包含矽氧化鋯(Zirconium silicon oxide)、氮化矽(Silicon nitride)、氧化鉭(Tantalum oxide)、氮氧化矽(Silicon oxynitride)、鈦酸鍶鋇(Barium strontium titanate)、碳化矽(Silicon carbide)、碳氧化矽(Silicon oxycarbide)、二氧化鉿(Hafnium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯氧化鉿(Hafnium zirconium oxide)、氮氧矽鉿(Hafnium silicon oxynitride)、氧化鋯(Zirconium oxide)、氧化鈦(Titanium oxide)、氧化鈰(Ceiium oxide)、氧化鑭(Lanthanum oxide)、氧化鋁鑭(Lanthanum aluminum oxide)或氧化鋁(Aluminum oxide)；構成電荷捕捉層之石墨烯可具有不同結構，其包含多孔狀(Porous)石墨烯、單層狀(Single-layered)石墨烯或多層狀(Multi-layered)石墨烯。
於一實施例中，電容之疊層結構由下而上係包含第一金屬 層、緩衝層、鐵電層、電荷捕捉層、絕緣層及第二金屬層，其中鐵電層與電荷捕捉層之相對位置可互換且電荷捕捉層與絕緣層可存在或移除。當電荷捕捉層與絕緣層存在時可延長動態隨機記憶體操作的維持(Retention)時間並依舊具有鐵電效應，但鐵電效應會變小；當電荷捕捉層與絕緣層移除時可具有較大的鐵電極化值並提升操作速度，但動態隨機記憶體操作的維持時間會變短。
於一實施例中，第一金屬層與第二金屬層係由氮化或碳化金屬構成；緩衝層與絕緣層係由絕緣材料構成；鐵電層係由具有負電容特性的鐵電材料構成，其係同時具有鐵電特性(Ferroelectric characteristics)與反鐵電特性(Anti-ferroelectric characteristics)並可用以產生一極化電場(Polarized electric field)；電荷捕捉層係由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成：鐵電層與電荷捕捉層均可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得。
根據本發明之另一較佳具體實施例為一種動態隨機記憶體。於此實施例中，動態隨機記憶體包含複數個儲存元。每一個儲存元包含一鰭狀式場效電晶體及一電容。電容耦接鰭狀式場效電晶體。其中，鰭狀式電晶體之閘極由具有應力之應變效果的氮化或碳化金屬構成。鰭狀式電晶體之閘極介電質及/或電容之介電質由具有負電容特性之鐵電材料構成。動態隨機記憶體係受到一應變閘極工程之作用，致使鰭狀式電晶體之閘極介電質及/或電容之介電質的鐵電負電容特性變強，以改善動態隨機記憶體之操作特性。
相較於先前技術，根據本發明之動態隨機記憶體及其製造 方法係採用具有負電容特性之鐵電材料作為其鰭狀式電晶體之閘極介電質及/或其電容之介電質，並透過應變閘極工程之操作達到下列具體功效：(1)增強介電質之鐵電特性(Ferroelectricity)，藉以提升鰭狀式電晶體之操作速度及耐久性；(2)增強鐵電負電容效應(Ferroelectric negative-capacitance effect)，藉以改善鰭狀式電晶體之次臨界擺幅，致使鰭狀式電晶體之切換耗能及關閉狀態漏電流降低，以有效提升電容的電荷保存能力並改善動態隨機記憶體之操作特性。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
SC‧‧‧儲存元
FT‧‧‧鰭狀式電晶體
CAP‧‧‧電容
WL‧‧‧字元線
BL‧‧‧位元線
ILD‧‧‧介電層
SiO2‧‧‧二氧化矽
P+‧‧‧P型摻雜層
SE‧‧‧源極
DE‧‧‧汲極
GE‧‧‧閘極
GO‧‧‧閘極氧化層
FOX‧‧‧場氧化層
S10~S14‧‧‧步驟
HL1‧‧‧鋅氧化鉿之電滯曲線
HL2‧‧‧氧化鉿之電滯曲線
L‧‧‧根據Landau模型所模擬出之虛擬且不穩定的輔助線
UP‧‧‧能量/極化(dU/dP)曲線
SS1~SS2‧‧‧次臨界擺幅曲線
△VT‧‧‧臨界電壓變化量
P/E‧‧‧編程/擦除
VG‧‧‧閘極電壓
ID‧‧‧汲極電流
Ioff‧‧‧關閉狀態漏電流
VDD‧‧‧工作電壓
SS‧‧‧次臨界擺幅
130‧‧‧矽基板
132、142‧‧‧緩衝層
134、144‧‧‧鐵電層
136、146‧‧‧電荷捕捉層
138、148‧‧‧絕緣層
139‧‧‧金屬閘極層
140‧‧‧第一金屬層
149‧‧‧第二金屬層
圖1係繪示動態隨機記憶體之一儲存元的電路示意圖。
圖2係繪示鰭狀式電晶體與電容構成動態隨機記憶體之儲存元的剖面結構示意圖。
圖3係繪示鰭狀式電晶體之結構示意圖。
圖4係繪示根據本發明之一較佳具體實施例的動態隨機記憶體製造方法的流程圖。
圖5係分別繪示鋅氧化鉿與氧化鉿之電滯曲線以及根據Landau模型所模擬出之虛擬且不穩定的輔助線，以證明鋅氧化鉿具有負電容特性。
圖6係繪示能量/極化曲線具有兩個局部負斜率之區域代表負電容效應存在。
圖7係繪示材料之晶相由介穩態的單斜晶相轉變成更穩定的斜方晶 相代表負電容的行為。
圖8係繪示在高速的耐久循環週期下，記憶體視窗變異相當小。
圖9係繪示快速的電流響應致使在編程狀態下之鐵電-反鐵電相轉換僅需10ns即可完成。
圖10係繪示相較於傳統的金氧半場效電晶體之次臨界擺幅曲線，本發明之動態隨機記憶體中之鰭狀式電晶體受應變閘極工程之作用而產生較陡峭的次臨界擺幅曲線。
圖11係繪示鐵電材料可降低次臨界擺幅並具備負電容特性。
圖12係繪示具有負電容特性之鐵電介電質可高速切換以維持動態隨機記憶體之儲存元的操作速度，而能使電容快速充電。
圖13A及圖13B係分別繪示鰭狀式電晶體之疊層結構的示意圖及剖面圖。
圖14係繪示電容之疊層結構的剖面圖。
本發明係提出一種採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法，其透過鐵電負電容介電質之設置與應變閘極工程之操作有效增強介電質之鐵電特性，藉以提升鰭狀式電晶體之操作速度及耐久性，並增強鐵電負電容效應，藉以改善鰭狀式電晶體之次臨界擺幅，致使鰭狀式電晶體之切換耗能及關閉狀態漏電流降低，故能有效提升電容的電荷保存能力並改善動態隨機記憶體之操作特性。
根據本發明之一較佳具體實施例為一種動態隨機記憶體製 造方法。於此實施例中，動態隨機記憶體製造方法係用以製造一動態隨機記憶體。一般而言，動態隨機記憶體包含複數個儲存元(Storage cell)，並且該複數個儲存元係以矩陣形式排列，但不以此為限。
首先，請參照圖1，圖1係繪示動態隨機記憶體之一儲存元的電路示意圖。如圖1所示，動態隨機記憶體之儲存元SC包含鰭狀式電晶體FT及電容CAP。鰭狀式電晶體FT與電容CAP彼此耦接。鰭狀式電晶體FT之閘極係耦接字元線(Word line)WL且鰭狀式電晶體FT之源極(或汲極)係耦接位元線(Bit line)BL。至於圖2係繪示鰭狀式電晶體FT與電容CAP構成動態隨機記憶體之儲存元SC的剖面結構示意圖。而圖3則係繪示鰭狀式電晶體FT之結構示意圖。
接著，請參照圖4，圖4係繪示此實施例中之動態隨機記憶體製造方法的流程圖。如圖4所示，動態隨機記憶體製造方法包含下列步驟：步驟S10：以具有負電容特性之鐵電材料構成鰭狀式電晶體之一閘極介電質及/或電容之一介電質，亦即鐵電材料可以僅用於鰭狀式電晶體之閘極介電質、僅用於電容之介電質或是同時用於鰭狀式電晶體之閘極介電質與電容之介電質，端視實際應用之需求而定；步驟S12：以具有應力之應變效果的氮化或碳化金屬構成鰭狀式電晶體之一閘極；步驟S14：執行一應變閘極工程，致使鰭狀式電晶體之閘極介電質及/或電容之介電質的鐵電特性與鐵電負電容特性變強，藉以改善動態隨機記憶體之操作特性並減少功耗。
於實際應用中，步驟S10中之具有負電容特性的鐵電材料可包含矽氧化鉿(HfSiO)、鋅氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、釔氧化鉿(HfYO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)或鑭氧化鉿(HfLaO)等高介電常數(High-K)材料，但不以此為限。
需說明的是，上述以氧化鉿為基底的鐵電材料，其所摻雜的元素通常會具有某個範圍內的摻雜比例，例如鋅(Zr)為30~70%、鋁(Al)為2~12%、矽(Si)為2~5%、釔(Y)為2~12%、鑭(La)為3~6%、釓(Gd)為2~6%、鍶(Sr)為2~6%，但不以此為限。
請參照圖5至圖7，圖5至圖7均係證明材料之負電容特性的實驗結果。如圖5所示，HL1為鐵電材料-鋅氧化鉿(HfZrO)之電滯曲線；HL2為氧化鉿(HfO2)之電滯曲線；L則為根據Landau模型所模擬出之虛擬且不穩定的輔助線，由於輔助線L之dP/dE小於0，可證明鐵電材料-鋅氧化鉿具有負電容特性。如圖6所示，由於能量/極化(dU/dP)曲線UP具有兩個局部負斜率之區域，在負電容模型中，這代表著在雙穩態位能阱(bi-stable potential well)中存在有負電容效應。如圖7所示，當材料之晶相由介穩態(Metastable state)的單斜晶相(Monoclinic phase)轉變成更穩定的斜方晶相(Orthorhombic phase)時係代表著一種負電容的行為。
於實際應用中，步驟s12中之鰭狀式電晶體之閘極可具有一多層金屬結構，其金屬功函數及應變力大小可透過改變氮化或碳化金屬中之氮含量或碳含量之方式進行調變，但不以此為限。
至於步驟S12中之氮化或碳化金屬可包含氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦 (TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)等具有應力之應變效果的氮化或碳化金屬材料，但不以此為限。
若以氮化鉭(TaN)為例，在氮化鉭的沉積過程中，所通入的氣體中之氬氣與氮氣的比例(Ar：N2)須介於一定範圍內，例如100：5至100：15，才能使沉積完成的氮化鉭具備夠大的應力。
需說明的是，當步驟S14中之鰭狀式電晶體之閘極介電質受到應變閘極工程之作用時，閘極介電質將會變得更容易從介穩(Metastable)的單斜晶相(Monoclinic phase)變為斜方晶相(Orthorhombic phase)，藉以增強鰭狀式電晶體之閘極介電質的鐵電特性，故能使鰭狀式電晶體之操作速度變快並提升其耐久性。
舉例而言，如圖8所示，在高速的耐久循環週期(Endurance cycling)20ns下，記憶體視窗變異(Memory window variation)相當小。如圖9所示，快速的電流響應(Current response)揭示了在編程狀態下之鐵電-反鐵電相轉換(FE-AFE transition)僅需10ns即可完成。
此外，步驟S14所提到的改善動態隨機記憶體之操作特性可包含下列功效：降低動態隨機記憶體中之鰭狀式電晶體的次臨界擺幅(Sub-threshold Swing,SS)與關閉狀態漏電流(Ioff)、提升動態隨機記憶體中之電容的電荷保存能力、減少動態隨機記憶體中之鰭狀式電晶體進行更新(Refresh)之次數及功耗等，但不以此為限。
詳細而言，雖然基本的電晶體物理現象(次臨界擺幅之最小值為60mV/dec)對金氧半場效電晶體造成限制，使其無法進一步降低操作電壓與切換耗能。然而，如圖10所示，相較於傳統的金氧半場效電晶 體之次臨界擺幅曲線SS1受到次臨界擺幅60mV/dec的限制，本發明係採用應變閘極工程增強具有負電容特性的鐵電材料之鐵電負電容效應(Ferroelectric negative-capacitance effect)，使得本發明之動態隨機記憶體中之鰭狀式電晶體能夠產生較陡峭的次臨界擺幅曲線(次臨界擺幅<60mV/dec)SS2，不僅可降低鰭狀式電晶體的工作電壓(VDD)及切換耗能，還能減少其直流的關閉狀態漏電流(Ioff)。
請參照圖11及圖12。圖11顯示鐵電材料可降低次臨界擺幅並具備負電容特性。圖12則證明具有負電容特性之鐵電介電質可高速切換以維持動態隨機記憶體之儲存元的操作速度，而能使電容快速充電。
根據本發明之另一較佳具體實施例為一種動態隨機記憶體。於此實施例中，動態隨機記憶體包含複數個儲存元。如圖1所示，每一個儲存元SC包含一鰭狀式場效電晶體FT及一電容CAP，並且電容CAP耦接鰭狀式場效電晶體FT。鰭狀式電晶體FT之閘極係耦接字元線(Word line)WL且鰭狀式電晶體FT之源極(或汲極)係耦接位元線(Bit line)BL。至於鰭狀式電晶體FT與電容CAP構成動態隨機記憶體之儲存元SC的剖面結構示意圖請參照圖2；鰭狀式電晶體FT之結構示意圖則請參照圖3。
需說明的是，每一個儲存元SC中之鰭狀式電晶體FT的閘極係由具有應力之應變效果的氮化或碳化金屬所構成，並且鰭狀式電晶體FT之閘極介電質及/或電容CAP之介電質係由具有負電容特性之鐵電材料構成。此外，動態隨機記憶體係受到一應變閘極工程之作用，致使每一個儲存元SC中之鰭狀式電晶體FT的閘極介電質及/或電容CAP之介電質的鐵電負電容特性變強，藉以改善動態隨機記憶體之操作特性。
於實際應用中，上述具有負電容特性的鐵電材料可包含矽氧化鉿(HfSiO)、鋅氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、釔氧化鉿(HfYO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)或鑭氧化鉿(HfLaO)等高介電常數(High-K)材料，但不以此為限。
此外，鰭狀式電晶體之閘極可具有一多層金屬結構，其金屬功函數及應變力大小可透過改變氮化或碳化金屬中之氮含量或碳含量之方式進行調變，但不以此為限。於實際應用中，上述氮化或碳化金屬可包含氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)等具有應力之應變效果的氮化或碳化金屬材料，但不以此為限。
接下來，將就本發明之動態隨機記憶體中之鰭狀式電晶體與電容之不同疊層結構進行說明。
請參照圖13A及圖13B，圖13A及圖13B係分別繪示鰭狀式電晶體之疊層結構的示意圖及剖面圖。如圖13A及圖13B所示，於一實施例中，鰭狀式電晶體FT之疊層結構由下而上係包含矽基板130、緩衝層132、鐵電層134、電荷捕捉層136、絕緣層138及金屬閘極層139。
於實際應用中，鐵電層134與電荷捕捉層136之相對位置可互換且電荷捕捉層136與絕緣層138可存在或移除。當電荷捕捉層136與絕緣層138存在時可延長動態隨機記憶體操作的維持時間並依舊具有鐵電效應，但鐵電效應會變小；當電荷捕捉層136與絕緣層138移除時可具有較大的鐵電極化值並提升操作速度，但動態隨機記憶體操作的維持時間 會變短。緩衝層132與絕緣層138可由絕緣材料構成；鐵電層134可由具有負電容特性的鐵電材料構成；金屬閘極層139可由氮化或碳化金屬構成；電荷捕捉層136可由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成。
需說明的是，鐵電層134可用來產生一極化電場(Polarized electric field)並可同時具有鐵電特性(Ferroelectric characteristics)與反鐵電特性(Anti-ferroelectric characteristics)，藉以得到負電容特性(Negative capacitance characteristics)。鐵電層134可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得，但不以此為限。
此外，電荷捕捉層136亦可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得，但不以此為限。
實際上，構成電荷捕捉層136之絕緣材料可為高介電常數(High-K)材料，例如矽氧化鋯(Zirconium silicon oxide)、氮化矽(Silicon nitride)、氧化鉭(Tantalum oxide)、氮氧化矽(Silicon oxynitride)、鈦酸鍶鋇(Barium strontium titanate)、碳化矽(Silicon carbide)、碳氧化矽(Silicon oxycarbide)、二氧化鉿(Hafnium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯氧化鉿(Hafnium zirconium oxide)、氮氧矽鉿(Hafnium silicon oxynitride)、氧化鋯(Zirconium oxide)、氧化鈦(Titanium oxide)、氧化鈰(Cerium oxide)、氧化鑭(Lanthanum oxide)、氧化鋁鑭(Lanthanum aluminum oxide)或氧化鋁(Aluminum oxide)，但不以此為限。
至於構成電荷捕捉層136之石墨烯則可具有不同結構，例 如多孔狀(Porous)石墨烯、單層狀(Single-layered)石墨烯或多層狀(Multi-layered)石墨烯，但不以此為限。
此外，構成鐵電層134的鐵電材料可以是例如鋯氧化鉿(Hafnium zirconium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯鈦酸鉛(Lead zirconate titanate)、鈦酸鍶鋇(Barium strontium titanate)、鉭酸鍶鉍(Strontium bismuth tantalite)、鋯鈦酸鉛鑭(Lead lanthanum zirconate titanate)、鋁氧化鉿(Hafnium aluminum oxide)、釔氧化鉿(Hafnium yttrium oxide)或是摻雜有鍶(Sr)、釔(Y)、鋯(Zr)、鑭(La)、釹(Nd)、釤(Sm)、釓(Gd)等元素的二氧化鉿(HfO2)，但不以此為限。
請參照圖14，圖14係繪示電容之疊層結構的剖面圖。如圖14所示，於一實施例中，電容CAP之疊層結構由下而上係包含第一金屬層140、緩衝層142、鐵電層144、電荷捕捉層146、絕緣層148及第二金屬層149。
於實際應用中，鐵電層144與電荷捕捉層146之相對位置可互換且電荷捕捉層146與絕緣層148可存在或移除。當電荷捕捉層146與絕緣層148存在時可延長動態隨機記憶體操作的維持時間並依舊具有鐵電效應，但鐵電效應會變小；當電荷捕捉層146與絕緣層148移除時可具有較大的鐵電極化值並提升操作速度，但動態隨機記憶體操作的維持時間會變短，第一金屬層140與第二金屬層149可由氮化或碳化金屬構成；緩衝層142與絕緣層148可由絕緣材料構成；鐵電層144可由具有負電容特性的鐵電材料構成；電荷捕捉層146可由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成。
需說明的是，鐵電層144可用來產生一極化電場(Polarized electric field)並可同時具有鐵電特性(Ferroelectric characteristics)與反鐵電特性(Anti-ferroelectric characteristics)，藉以得到負電容特性(Negative capacitance characteristics)。鐵電層144可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得，但不以此為限。
此外，電荷捕捉層146亦可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得，但不以此為限。
實際上，構成電荷捕捉層146之絕緣材料可為高介電常數(High-K)材料，例如矽氧化鋯(Zirconium silicon oxide)、氮化矽(Silicon nitride)、氧化鉭(Tantalum oxide)、氮氧化矽(Silicon oxynitride)、鈦酸鍶鋇(Barium strontium titanate)、碳化矽(Silicon carbide)、碳氧化矽(Silicon oxycarbide)、二氧化鉿(Hafnium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯氧化鉿(Hafnium zirconium oxide)、氮氧矽鉿(Hafnium silicon oxynitride)、氧化鋯(Zirconium oxide)、氧化鈦(Titanium oxide)、氧化鈰(Cerium oxide)、氧化鑭(Lanthanum oxide)、氧化鋁鑭(Lanthanum aluminum oxide)或氧化鋁(Aluminum oxide)，但不以此為限。
至於構成電荷捕捉層146之石墨烯則可具有不同結構，例如多孔狀(Porous)石墨烯、單層狀(Single-layered)石墨烯或多層狀(Multi-layered)石墨烯，但不以此為限。
此外，構成鐵電層144的鐵電材料可以是例如鋯氧化鉿(Hafnium zirconium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯鈦酸鉛(Lead zirconate titanate)、鈦酸鍶鋇(Barium strontium titanate)、鉭酸鍶鉍(Strontium bismuth tantalite)、鋯鈦酸鉛鑭(Lead lanthanum zirconate titanate)、氧化鋁鉿(Hafnium aluminum oxide)、氧化釔鉿(Hafnium yttrium oxide)或是摻雜有鍶(Sr)、釔(Y)、鋯(Zr)、鑭(La)、釹(Nd)、釤(Sm)、釓(Gd)等元素的二氧化鉿(HfO2)，但不以此為限。
相較於先前技術，根據本發明之動態隨機記憶體及其製造方法係採用具有負電容特性之鐵電材料作為其鰭狀式電晶體之閘極介電質及/或其電容之介電質，並透過應變閘極工程之操作達到下列具體功效：(1)增強介電質之鐵電特性(Ferroelectricity)，藉以提升鰭狀式電晶體之操作速度及耐久性；(2)增強鐵電負電容效應(Ferroelectric negative-capacitance effect)，藉以改善鰭狀式電晶體之次臨界擺幅，致使鰭狀式電晶體之切換耗能及關閉狀態漏電流降低，以有效提升電容的電荷保存能力並改善動態隨機記憶體之操作特性。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
S10~S14‧‧‧步驟

Claims (24)

  1. 一種動態隨機記憶體製造方法，用以製造一動態隨機記憶體，該動態隨機記憶體包含複數個儲存元(Storage cell)，每一個儲存元分別包含一鰭狀式電晶體及一電容，該動態隨機記憶體製造方法包含下列步驟：(a)以具有負電容特性之鐵電材料構成該鰭狀式電晶體之一閘極介電質及/或該電容之一介電質；(b)以具有應力之應變效果的氮化或碳化金屬構成該鰭狀式電晶體之一閘極；以及(c)執行一應變閘極工程，致使該鰭狀式電晶體之該閘極介電質及/或該電容之該介電質的鐵電負電容特性變強，藉以改善該動態隨機記憶體之操作特性。
  2. 如申請專利範圍第1項所述之動態隨機記憶體製造方法，其中步驟(b)中之該氮化或碳化金屬包含氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)。
  3. 如申請專利範圍第1項所述之動態隨機記憶體製造方法，其中步驟(a)中之該具有負電容特性之鐵電材料包含矽氧化鉿(HfSiO)、鋯鈦酸鉛、鈦酸鍶鋇、鉭酸鍶鉍、鋯鈦酸鉛鑭、鋯氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、釔氧化鉿(HfYO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)、釹氧化鉿(HfNdO)、釤氧化鉿(HfSmO)或鑭氧化鉿(HfLaO)。
  4. 如申請專利範圍第1項所述之動態隨機記憶體製造方法，其中步驟(b)中之該鰭狀式電晶體之該閘極具有一多層金屬結構，其金屬功函數及應變力大小可透過改變該氮化或碳化金屬中之氮含量或碳含量之方式進行調變。
  5. 如申請專利範圍第1項所述之動態隨機記憶體製造方法，其中步驟(c)中之該鰭狀式電晶體之該閘極介電質及/或該電容之該介電質係受到該應變閘極工程之作用而變得更容易從一單斜晶相(Monoclinic phase)變為一斜方晶相(Orthorhombic phase)，藉以增強該鰭狀式電晶體之該閘極介電質及/或該電容之該介電質的鐵電負電容特性。
  6. 如申請專利範圍第1項所述之動態隨機記憶體製造方法，其中步驟(c)中之改善該動態隨機記憶體之操作特性係包含降低該動態隨機記憶體中之該鰭狀式電晶體的次臨界擺幅(Sub-threshold Swing,SS)與關閉狀態漏電流(Off current)、提升該動態隨機記憶體中之該電容的電荷保存能力、減少該動態隨機記憶體中之該鰭狀式電晶體進行更新(Refresh)之次數及功耗。
  7. 如申請專利範圍第1項所述之動態隨機記憶體製造方法，其中該鰭狀式電晶體之疊層結構由下而上係包含一矽基板、一緩衝層、一鐵電層、一電荷捕捉層、一絕緣層及一金屬閘極層，其中該鐵電層與該電荷捕捉層之相對位置可互換且該電荷捕捉層與該絕緣層可存在或移除；當該電荷捕捉層與該絕緣層存在時可延長該動態隨機記憶體操作的維持時間並依舊具有鐵電效應，但鐵電效應會變小；當該電荷捕捉層與該絕緣層移除時可具有較大的鐵電極化值並提升操作速度，但該動態隨機記憶體操作的維持時間會變短。
  8. 如申請專利範圍第7項所述之動態隨機記憶體製造方法，其中該緩衝層與該絕緣層係由絕緣材料構成；該鐵電層係由該具有負電容特性的鐵電材料構成，其係同時具有鐵電特性(Ferroelectric characteristics)與反鐵電特性(Anti-ferroelectric characteristics)並可用以產生一極化電場(Polarized electric field)；該電荷捕捉層係由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成；該金屬閘極層係由該氮化或碳化金屬構成：該鐵電層與該電荷捕捉層均可採 用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得。
  9. 如申請專利範圍第8項所述之動態隨機記憶體製造方法，其中構成該電荷捕捉層之該絕緣材料為高介電常數(High-K)材料，其包含矽氧化鋯(Zirconium silicon oxide)、氮化矽(Silicon nitride)、氧化鉭(Tantalum oxide)、氮氧化矽(Silicon oxynitride)、鈦酸鍶鋇(Barium strontium titanate)、碳化矽(Silicon carbide)、碳氧化矽(Silicon oxycarbide)、二氧化鉿(Hafnium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯氧化鉿(Hafnium zirconium oxide)、氮氧矽鉿(Hafnium silicon oxynitride)、氧化鋯(Zirconium oxide)、氧化鈦(Titanium oxide)、氧化鈰(Cerium oxide)、氧化鑭(Lanthanum oxide)、氧化鋁鑭(Lanthanum aluminum oxide)或氧化鋁(Aluminum oxide)；構成該電荷捕捉層之該石墨烯具有不同結構，其包含多孔狀(Porous)石墨烯、單層狀(Single-layered)石墨烯或多層狀(Multi-layered)石墨烯。
  10. 如申請專利範圍第1項所述之動態隨機記憶體製造方法，其中該電容之疊層結構由下而上係包含一第一金屬層、一緩衝層、一鐵電層、一電荷捕捉層、一絕緣層及一第二金屬層，其中該鐵電層與該電荷捕捉層之相對位置可互換且該電荷捕捉層與該絕緣層可存在或移除；當該電荷捕捉層與該絕緣層存在時可延長該動態隨機記憶體操作的維持時間並依舊具有鐵電效應，但鐵電效應會變小；當該電荷捕捉層與該絕緣層移除時可具有較大的鐵電極化值並提升操作速度，但該動態隨機記憶體操作的維持時間會變短。
  11. 如申請專利範圍第10項所述之動態隨機記憶體製造方法，其中該第一金屬層與該第二金屬層係由該氮化或碳化金屬構成；該緩衝層與該絕緣層係由絕緣材料構成；該鐵電層係由該具有負電容特性的鐵電材料構成，其係同時具有鐵電特性(Ferroelectric characteristics)與 反鐵電特性(Anti-ferroelectric characteristics)並可用以產生一極化電場(Polarized electric field)；該電荷捕捉層係由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成：該鐵電層與該電荷捕捉層均可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得。
  12. 如申請專利範圍第11項所述之動態隨機記憶體製造方法，其中構成該電荷捕捉層之該絕緣材料為高介電常數(High-K)材料，其包含矽氧化鋯(Zirconium silicon oxide)、氮化矽(Silicon nitride)、氧化鉭(Tantalum oxide)、氮氧化矽(Silicon oxynitride)、鈦酸鍶鋇(Barium strontium titanate)、碳化矽(Silicon carbide)、碳氧化矽(Silicon oxycarbide)、二氧化鉿(Hafnium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯氧化鉿(Hafnium zirconium oxide)、氮氧矽鉿(Hafnium silicon oxynitride)、氧化鋯(Zirconium oxide)、氧化鈦(Titanium oxide)、氧化鈰(Cerium oxide)、氧化鑭(Lanthanum oxide)、氧化鋁鑭(Lanthanum aluminum oxide)或氧化鋁(Aluminum oxide)；構成該電荷捕捉層之該石墨烯具有不同結構，其包含多孔狀(Porous)石墨烯、單層狀(Single-layered)石墨烯或多層狀(Multi-layered)石墨烯。
  13. 一種動態隨機記憶體，包含：複數個儲存元，每一個儲存元分別包含：一鰭狀式場效電晶體；以及一電容，耦接該鰭狀式場效電晶體；其中，該鰭狀式電晶體之一閘極係由具有應力之應變效果的一氮化或碳化金屬構成，並且該鰭狀式電晶體之一閘極介電質及/或該電容之一介電質係由具有負電容特性之鐵電材料構成，該動態隨機記憶體係受到一應變閘極工程之作用，致使該鰭狀式電晶體之該閘極介電質及/或該電容之該介電質的鐵電負電容特性變強，以改善該動態 隨機記憶體之操作特性。
  14. 如申請專利範圍第13項所述之動態隨機記憶體，其中該具有負電容特性之鐵電材料包含矽氧化鉿(HfSiO)、鋯鈦酸鉛、鈦酸鍶鋇、鉭酸鍶鉍、鋯鈦酸鉛鑭、鋯氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、釔氧化鉿(HfYO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)、釹氧化鉿(HfNdO)、釤氧化鉿(HfSmO)或鑭氧化鉿(HfLaO)。
  15. 如申請專利範圍第13項所述之動態隨機記憶體，其中該氮化或碳化金屬包含氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)。
  16. 如申請專利範圍第13項所述之動態隨機記憶體，其中該鰭狀式電晶體之該閘極具有一多層金屬結構，其金屬功函數及應變力大小可透過改變該氮化或碳化金屬中之氮含量或碳含量進行調變。
  17. 如申請專利範圍第13項所述之動態隨機記憶體，其中該鰭狀式電晶體之該閘極介電質及/或該電容之該介電質係受到該應變閘極工程之作用而變得更容易從一單斜晶相變為一斜方晶相，致使該鰭狀式電晶體之該閘極介電質及/或該電容之該介電質的鐵電負電容特性變強。
  18. 如申請專利範圍第13項所述之動態隨機記憶體，其中改善該動態隨機記憶體之操作特性係包含降低該鰭狀式電晶體之次臨界擺幅及關閉狀態漏電流、提升該電容之電荷保存能力以減少該鰭狀式電晶體進行更新之次數並減少功耗。
  19. 如申請專利範圍第13項所述之動態隨機記憶體，其中該鰭狀式電晶體之疊層結構由下而上係包含一矽基板、一緩衝層、一鐵電層、一電荷捕捉層、一絕緣層及一金屬閘極層，其中該鐵電層與該電荷捕 捉層之相對位置可互換且該電荷捕捉層與該絕緣層可存在或移除；當該電荷捕捉層與該絕緣層存在時可延長該動態隨機記憶體操作的維持時間並依舊具有鐵電效應，但鐵電效應會變小；當該電荷捕捉層與該絕緣層移除時可具有較大的鐵電極化值並提升操作速度，但該動態隨機記憶體操作的維持時間會變短。
  20. 如申請專利範圍第19項所述之動態隨機記憶體，其中該緩衝層與該絕緣層係由絕緣材料構成；該鐵電層係由該具有負電容特性的鐵電材料構成，其係同時具有鐵電特性(Ferroelectric characteristics)與反鐵電特性(Anti-ferroelectric characteristics)並可用以產生一極化電場(Polarized electric field)；該電荷捕捉層係由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成；該金屬閘極層係由該氮化或碳化金屬構成：該鐵電層與該電荷捕捉層均可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得。
  21. 如申請專利範圍第20項所述之動態隨機記憶體，其中構成該電荷捕捉層之該絕緣材料為高介電常數(High-K)材料，其包含矽氧化鋯(Zirconium silicon oxide)、氮化矽(Silicon nitride)、氧化鉭(Tantalum oxide)、氮氧化矽(Silicon oxynitride)、鈦酸鍶鋇(Barium strontium titanate)、碳化矽(Silicon carbide)、碳氧化矽(Silicon oxycarbide)、二氧化鉿(Hafnium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯氧化鉿(Hafnium zirconium oxide)、氮氧矽鉿(Hafnium silicon oxynitride)、氧化鋯(Zirconium oxide)、氧化鈦(Titanium oxide)、氧化鈰(Cerium oxide)、氧化鑭(Lanthanum oxide)、氧化鋁鑭(Lanthanum aluminum oxide)或氧化鋁(Aluminum oxide)；構成該電荷捕捉層之該石墨烯具有不同結構，其包含多孔狀(Porous)石墨烯、單層狀(Single-layered)石墨烯或多層狀(Multi-layered)石墨烯。
  22. 如申請專利範圍第13項所述之動態隨機記憶體，其中該電容之疊層結構由下而上係包含一第一金屬層、一緩衝層、一鐵電層、一電荷捕捉層、一絕緣層及一第二金屬層，其中該鐵電層與該電荷捕捉層之相對位置可互換且該電荷捕捉層與該絕緣層可存在或移除；當該電荷捕捉層與該絕緣層存在時可延長該動態隨機記憶體操作的維持時間並依舊具有鐵電效應，但鐵電效應會變小；當該電荷捕捉層與該絕緣層移除時可具有較大的鐵電極化值並提升操作速度，但該動態隨機記憶體操作的維持時間會變短。
  23. 如申請專利範圍第22項所述之動態隨機記憶體，其中該第一金屬層與該第二金屬層係由該氮化或碳化金屬構成；該緩衝層與該絕緣層係由絕緣材料構成；該鐵電層係由該具有負電容特性的鐵電材料構成，其係同時具有鐵電特性(Ferroelectric characteristics)與反鐵電特性(Anti-ferroelectric characteristics)並可用以產生一極化電場(Polarized electric field)；該電荷捕捉層係由導電材料、半導體材料、絕緣材料或石墨烯(Graphene)構成：該鐵電層與該電荷捕捉層均可採用化學氣相沉積(Chemical vapor deposition)或物理氣相沉積(Physical vapor deposition)製得。
  24. 如申請專利範圍第23項所述之動態隨機記憶體，其中構成該電荷捕捉層之該絕緣材料為高介電常數(High-K)材料，其包含矽氧化鋯(Zirconium silicon oxide)、氮化矽(Silicon nitride)、氧化鉭(Tantalum oxide)、氮氧化矽(Silicon oxynitride)、鈦酸鍶鋇(Barium strontium titanate)、碳化矽(Silicon carbide)、碳氧化矽(Silicon oxycarbide)、二氧化鉿(Hafnium oxide)、矽氧化鉿(Hafnium silicon oxide)、鋯氧化鉿(Hafnium zirconium oxide)、氮氧矽鉿(Hafnium silicon oxynitride)、氧化鋯(Zirconium oxide)、氧化鈦(Titanium oxide)、氧化鈰(Cerium oxide)、氧化鑭(Lanthanum oxide)、氧化鋁鑭(Lanthanum aluminum oxide)或氧化 鋁(Aluminum oxide)；構成該電荷捕捉層之該石墨烯具有不同結構，其包含多孔狀(Porous)石墨烯、單層狀(Single-layered)石墨烯或多層狀(Multi-layered)石墨烯。
TW105137313A 2016-11-15 2016-11-15 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法 TWI611515B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105137313A TWI611515B (zh) 2016-11-15 2016-11-15 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法
US15/726,218 US20180166448A1 (en) 2016-11-15 2017-10-05 Strained-gate Engineered Dynamic Random Access Memory Including Ferroelectric Negative Capacitance Dielectrics And Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105137313A TWI611515B (zh) 2016-11-15 2016-11-15 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI611515B true TWI611515B (zh) 2018-01-11
TW201818507A TW201818507A (zh) 2018-05-16

Family

ID=61728625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137313A TWI611515B (zh) 2016-11-15 2016-11-15 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法

Country Status (2)

Country Link
US (1) US20180166448A1 (zh)
TW (1) TWI611515B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980013A (zh) * 2019-03-04 2019-07-05 上海华力集成电路制造有限公司 一种FinFET及其制备方法
CN111162120A (zh) * 2019-12-27 2020-05-15 中国科学院微电子研究所 一种存储器件、存储器及其制作方法、电子设备和芯片
US11017830B1 (en) 2019-12-06 2021-05-25 Industrial Technology Research Institute Ferroelectric memories
CN112997318A (zh) * 2018-10-31 2021-06-18 华为技术有限公司 负电容鳍式场效应管的制备方法及负电容鳍式场效应管

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566413B2 (en) 2017-10-03 2020-02-18 Qualcomm Incorporated MIM capacitor containing negative capacitance material
US10490631B2 (en) 2017-11-24 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US10962497B2 (en) 2017-12-19 2021-03-30 International Business Machines Corporation Sensors based on negative capacitance field effect transistors
US10170520B1 (en) * 2018-02-12 2019-01-01 International Business Machines Corporation Negative-capacitance steep-switch field effect transistor with integrated bi-stable resistive system
US10679688B2 (en) * 2018-04-16 2020-06-09 Samsung Electronics Co., Ltd. Ferroelectric-based memory cell usable in on-logic chip memory
US10707347B2 (en) 2018-10-22 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor with a negative capacitance and a method of creating the same
US10892728B2 (en) * 2018-12-20 2021-01-12 Mitsubishi Electric Research Laboratories, Inc. Virtual inductors using ferroelectric capacitance and the fabrication method thereof
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
KR20210002369A (ko) 2019-06-24 2021-01-08 삼성전자주식회사 반도체 소자
TWI744663B (zh) * 2019-07-02 2021-11-01 國立臺灣師範大學 混合式儲存記憶體
US20210005728A1 (en) 2019-07-02 2021-01-07 National Taiwan Normal University Storage memory device
US11145740B2 (en) 2019-07-23 2021-10-12 National Tsing Hua University Ferroelectric field effect transistor device
CN110620151A (zh) * 2019-08-22 2019-12-27 中国科学院微电子研究所 应变技术增强负电容器件的结构及制作方法和电子设备
DE102019008095A1 (de) * 2019-11-21 2021-05-27 Aron Kirschen Kapazitive Matrixvorrichtung mit einer Schicht zur Speichung von Ladungen und Verfahren zu dessen Ansteuerung
US11227933B2 (en) * 2020-03-31 2022-01-18 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor using charge trapping band misalignment and methods of forming the same
JP2022051465A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11888019B2 (en) * 2020-12-17 2024-01-30 Micron Technology, Inc. Ferroelectric devices
US11955548B2 (en) * 2021-01-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional (2D) material for oxide semiconductor (OS) ferroelectric field-effect transistor (FeFET) device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI323462B (en) * 2004-07-02 2010-04-11 Koltek Inc Operating method for dynamic random access memory
TW201038583A (en) * 2009-04-24 2010-11-01 Advanced Tech Materials Zirconium precursors useful in atomic layer deposition of zirconium-containing films
US20130122722A1 (en) * 2010-07-07 2013-05-16 Advanced Technology Materials, Inc. DOPING OF ZrO2 FOR DRAM APPLICATIONS
TWI415250B (zh) * 2009-02-23 2013-11-11 Micron Technology Inc 具有非晶態金屬氧化物半導體通道之剛性半導體記憶體

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053802B2 (en) * 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI323462B (en) * 2004-07-02 2010-04-11 Koltek Inc Operating method for dynamic random access memory
TWI415250B (zh) * 2009-02-23 2013-11-11 Micron Technology Inc 具有非晶態金屬氧化物半導體通道之剛性半導體記憶體
TW201038583A (en) * 2009-04-24 2010-11-01 Advanced Tech Materials Zirconium precursors useful in atomic layer deposition of zirconium-containing films
US20130122722A1 (en) * 2010-07-07 2013-05-16 Advanced Technology Materials, Inc. DOPING OF ZrO2 FOR DRAM APPLICATIONS

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997318A (zh) * 2018-10-31 2021-06-18 华为技术有限公司 负电容鳍式场效应管的制备方法及负电容鳍式场效应管
CN109980013A (zh) * 2019-03-04 2019-07-05 上海华力集成电路制造有限公司 一种FinFET及其制备方法
US11017830B1 (en) 2019-12-06 2021-05-25 Industrial Technology Research Institute Ferroelectric memories
CN111162120A (zh) * 2019-12-27 2020-05-15 中国科学院微电子研究所 一种存储器件、存储器及其制作方法、电子设备和芯片

Also Published As

Publication number Publication date
US20180166448A1 (en) 2018-06-14
TW201818507A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
TWI611515B (zh) 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法
Park et al. Review and perspective on ferroelectric HfO2-based thin films for memory applications
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
Cheng et al. Low-leakage-current DRAM-like memory using a one-transistor ferroelectric MOSFET with a Hf-based gate dielectric
Pešić et al. Comparative study of reliability of ferroelectric and anti-ferroelectric memories
EP3128534B1 (en) Ferroelectric memory device and fabrication method thereof
US20160308070A1 (en) Semiconductor device
TWI605575B (zh) 三維非揮發性記憶體結構及其製造方法
KR100688575B1 (ko) 비휘발성 반도체 메모리 소자
Mikolajick et al. Next generation ferroelectric memories enabled by hafnium oxide
US20050167734A1 (en) Flash memory devices using large electron affinity material for charge trapping
Pešić et al. Variability sources and reliability of 3D—FeFETs
Müller et al. Ferroelectric hafnium oxide a game changer to FRAM?
Zheng et al. Boosting the memory window of the BEOL-compatible MFMIS ferroelectric/anti-ferroelectric FETs by charge injection
TWI782610B (zh) 記憶體元件、形成其的方法及包括記憶單元的記憶體元件
Kuesters et al. New materials in memory development sub 50 nm: trends in flash and DRAM
De et al. Roadmap of ferroelectric memories: From discovery to 3D integration
US20230011305A1 (en) Anti-ferroelectric tunnel junction with asymmetrical metal electrodes
TWI683420B (zh) 具垂直型場效電晶體的混合式儲存記憶體
Zheng et al. BEOL-Compatible MFMIS Ferroelectric/Anti-Ferroelectric FETs—Part I: Experimental Results With Boosted Memory Window
TWI744663B (zh) 混合式儲存記憶體
US12022661B2 (en) Two-terminal memory device, a method for manufacturing the same, and a semiconductor device including a two-terminal memory device
Wang et al. Enabling Low-Power Charge-Domain Nonvolatile Computing-in-Memory (CIM) With Ferroelectric Memcapacitor
Breuil et al. Gate Side Injection Operating Mode for 3D NAND Flash Memories
KR20220077051A (ko) fluorite계 물질 박막 및 이를 포함하는 반도체 소자