CN106653737A - 一种反熔丝结构及其制造方法 - Google Patents

一种反熔丝结构及其制造方法 Download PDF

Info

Publication number
CN106653737A
CN106653737A CN201510736500.6A CN201510736500A CN106653737A CN 106653737 A CN106653737 A CN 106653737A CN 201510736500 A CN201510736500 A CN 201510736500A CN 106653737 A CN106653737 A CN 106653737A
Authority
CN
China
Prior art keywords
dielectric layer
fin
grid
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510736500.6A
Other languages
English (en)
Other versions
CN106653737B (zh
Inventor
赵劼
钟汇才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510736500.6A priority Critical patent/CN106653737B/zh
Publication of CN106653737A publication Critical patent/CN106653737A/zh
Application granted granted Critical
Publication of CN106653737B publication Critical patent/CN106653737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种反熔丝结构，包括：半导体衬底；半导体衬底上的鳍；鳍表面上的栅介质层以及栅极；栅极两侧的鳍上的源漏区；源漏区表面上的反熔丝介质层以及其上的上电极。基于鳍的反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求，同时，能与鳍式器件的很好的兼容，工艺兼容性好。

Description

一种反熔丝结构及其制造方法
技术领域
本发明涉及半导体器件及制造领域，特别涉及一种反熔丝结构及其制造方法。
背景技术
反熔丝通常为三明治结构，由上下电极和中间的绝缘电介质材料组成。作为存储器，在编程之前，反熔丝上下电极处于高阻状态，通常会有几百兆欧以上，代表一种存储状态；在编程时，上下电极之间施加编程电压，在编程之后，中间的电介质材料被击穿，反熔丝上下电极处于低阻状态，通常在几百欧姆以下，则代表另一种存储状态。
目前，反熔丝主要是采用平面结构，其实现面积较大，而随着半导体工艺进程的不断推进，平面结构无法实现小面积大容量的要求，已不能满足器件高度集成化的要求。
发明内容
有鉴于此，本发明的目的在于提供一种反熔丝结构及其制造方法，提高反熔丝的集成度。
为实现上述目的，本发明有如下技术方案：
一种反熔丝结构，包括：
半导体衬底；
半导体衬底上的鳍；
鳍表面上的栅介质层以及栅极；
栅极两侧的鳍上的源漏区；
源漏区表面上的反熔丝介质层以及其上的上电极。
可选的，所述反熔丝介质层为高k介质材料。
可选的，所述上电极为多层结构，包括金属栅极材料层，该金属栅极材料层位于上电极的最下层。
可选的，所述金属栅极材料层的材料为Ti、TiAlx、TiN、TaNx、HfN、TiCx或TaCx。
可选的，所述栅介质层与反熔丝介质层为同一介质层。
此外，本发明还提供了一种反熔丝结构的制造方法，包括：
提供半导体衬底；
在衬底上形成鳍；
在鳍的表面上形成栅介质层、栅介质层上的栅极以及反熔丝介质层、反熔丝介质层之上的上电极，栅极两侧的鳍上形成有源漏区，反熔丝介质层形成在源漏区所在的鳍的表面上。
可选的，所述反熔丝介质层为高k介质材料。
可选的，所述上电极为多层结构，包括金属栅极材料层，该金属栅极材料层位于上电极的最下层。
可选的，在鳍的表面上形成栅介质层、栅介质层上的栅极以及反熔丝介质层、反熔丝介质层之上的上电极的步骤包括：
在鳍的表面上沉积介质材料层，以形成栅介质层及反熔丝介质层；
在介质材料层上形成栅极；
在栅极两侧的鳍中形成源漏区；
在源漏区上的介质材料层上形成上电极。
可选的，在鳍的表面上形成栅介质层、栅介质层上的栅极以及反熔丝介质层、反熔丝介质层之上的上电极的步骤包括：
在鳍上依次形成栅介质层以及栅极；
在栅极两侧的鳍上形成源漏区；
在源漏区上依次形成反熔丝介质层及上电极。
本发明实施例提供的反熔丝结构及其制造方法，采用鳍式结构形成反熔丝，反熔丝介质层及上电极形成在鳍的源漏区上，则鳍为下电极，基于鳍的 反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求，同时，能与鳍式器件的很好的兼容，工艺兼容性好。此外，在这种结构下，可以通过反熔丝结构的栅极选通该器件，无需进一步设置选择管器件进行选通，减少了晶体管器件的数量，进一步降低了存储阵列的面积，提高了集成度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为根据本发明实施例的反熔丝结构的俯视结构示意图；
图2和图2A示出了根据本发明实施例反熔丝结构的结构示意图，其中，图2为沿图1中AA方向的剖面结构示意图，图2A为沿图1中BB方向的剖面结构示意图；
图3根据本发明实施例的制造方法的流程图；
图4-图9示出了根据本发明实施例的制造方法形成反熔丝结构的各个过程中的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意 图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术的描述，为了提高器件的集成度，本发明提出了一种反熔丝结构，参考图2和图2A所示，包括：
半导体衬底100；
半导体衬底100上的鳍110；
鳍110表面上的栅介质层1301以及栅极200；
栅极200两侧的鳍110上的源漏区220；
源漏区220表面上的反熔丝介质层1302以及其上的上电极1401/1402。
本发明实施例提供的反熔丝结构及其制造方法，采用鳍式结构形成反熔丝，反熔丝介质层及上电极形成在鳍的源漏区上，则鳍为下电极，基于鳍的反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求，同时，能与鳍式器件的很好的兼容，工艺兼容性好。此外，在这种结构下，可以通过反熔丝结构的栅极选通该器件，无需进一步设置选择管器件进行选通，减少了晶体管器件的数量，进一步降低了存储阵列的面积，提高了集成度。
为了清楚地表述本发明的反熔丝结构的各个部件，在图1中示出了本发明实施例的反熔丝结构的俯视结构示意图，图2为沿图1中BB方向的剖面结构示意图，图2A为沿图1中AA方向的剖面结构示意图。
在本发明实施例中，所述半导体衬底100可以为Si衬底、Ge衬底等。在其他实施例中，还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等。
所述鳍110形成在半导体衬底上，可以由衬底本身来形成，鳍110之间形成有隔离120，隔离120形成在鳍的下部，将相邻的器件隔离开。
所述栅介质层1301和栅极200为形成鳍式场效应晶体管中的栅介质材料和栅极材料，优选的，栅介质层1301的材料为高k介质材料，高k介质材料和氧化硅相比，具有高介电常数的材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等；更优地，栅极200为多层的结 构，包括金属栅极和其上的多晶硅，金属栅极可以为单层或多层结构，金属栅极的材料例如可以为Ti、TiAlx、TiN、TaNx、HfN、TiCx或TaCx或他们的叠层。
在本发明实施例中，反熔丝形成在源漏区220上，这样，可以与鳍式场效应晶体管的现有工艺完全兼容，在形成源漏区220之后，进一步在源漏区220上形成反熔丝介质层1302以及反熔丝介质层1302上的上电极1401、1402。
所述源漏区220可以通过掺杂形成也可以通过外延生长形成。反熔丝介质层1302可以为合适的介质材料，优选的，反熔丝介质层1302的材料为金属氧化物，如高k介质材料，高k介质材料和氧化硅相比，具有高介电常数的材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等。更优地，所述栅介质层1301与反熔丝介质层1302为同一介质层，具有相同的材料和相同的厚度，在同一工艺中形成，可以简化工艺，提高工艺集成度。
上电极可以采用合适的电极材料，可以为单层或多层结构，优选的，上电极为多层的结构，包括金属栅极材料层和其上的多晶硅，金属栅极材料层的材料例如可以为Ti、TiAlx、TiN、TaNx、HfN、TiCx或TaCx或他们的叠层。具有高k介质材料的介质层以及金属栅极材料的上电极的反熔丝结构，与高k/金属栅的鳍式场效应晶体管具有很好的工艺兼容性，同时，在编程时，多晶硅层加载高电压，在合适的电压条件下，高k栅介质材料的反熔丝介质层击穿的同时，金属栅极材料层也可以一同被击穿，栅极介质具有稳定的材料特性，保证了编程前的稳定性和编程后的可靠性，提高器件的性能。
当然，可以根据具体的器件设计的需要，在形成源漏区之后，选择合适的材料的介质层和上电极在源漏区上形成反熔丝，工艺和材料的选择具有多样性。
此外，该反熔丝结构可以具有多栅结构，如三栅结构，多条鳍通过栅极连接起来，可以增大驱动电流，提高器件的性能。
以上对本发明的反熔丝结构的实施例进行了详细的描述，此外，本发明 还提供了上述反熔丝结构的制造方法，参考图3所示，包括：
提供半导体衬底，衬底上具有第一区域；
在衬底上形成鳍；
在鳍的表面上形成栅介质层、栅介质层上的栅极以及反熔丝介质层、反熔丝介质层之上的上电极，栅极两侧的鳍上形成有源漏区，反熔丝介质层形成在源漏区所在的鳍的表面上。
在该制造方法中，能与鳍式场效应晶体管器件的制造工艺很好的兼容，工艺兼容性好，同时，形成的反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求。
为了更好的理解本发明技术方案和技术效果，以下将结合流程图和附图图4-图8对具体的实施例的制造方法进行详细的描述，其中图4-图8为沿源漏区的剖面结构示意图，沿图1中BB向进行剖面，图6A-图8A为沿鳍延伸方向的剖面结构示意图，沿图1中AA向的剖视图。
在步骤S101，提供半导体衬底100，参考图4所示。
在本发明实施例中，所述半导体衬底100可以为Si衬底、Ge衬底等。在其他实施例中，还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等。半导体衬底之上用于形成反熔丝结构，可以理解的是，衬底上还可以进一步具有用于形成其他器件的区域，如形成场效应晶体管的区域。
本实施例中，所述衬底为体硅衬底。
在步骤S102，在衬底100上形成鳍110，参考图4所示。
在本实施例中，具体的，首先，在衬底100上形成硬掩膜层112，硬掩膜层112可以为单层或多层结构，例如可以为氮化硅；而后，在硬掩膜层112上形成光敏刻蚀剂，并进行曝光和显影，以形成刻蚀图案，接着，对硬掩膜层112进行图案化，并去除光敏刻蚀剂；而后，以硬掩膜层112为掩蔽，进行衬底100的刻蚀，从而形成鳍110，如图4所示。
在形成鳍110之后，形成鳍110之间的隔离120，参考图5所示。
具体的，首先，进行隔离材料的填充，隔离材料为介质材料，例如可以为二氧化硅，填充之后，进行平坦化，如进行化学机械研磨(CMP)工艺，以硬掩膜层112为停止层；而后，可以采用湿法腐蚀，如高温磷酸去除氮化硅的硬掩膜；接着，可以采用刻蚀技术，如湿法腐蚀，使用氢氟酸腐蚀去除一定厚度的隔离材料，保留部分的隔离材料在鳍之间，从而形成了隔离层120，如图5所示。
在步骤S103，在鳍的表面上形成栅介质层1301、栅介质层1301上的栅极200以及反熔丝介质层1302、反熔丝介质层1302之上的上电极1401、1402，栅/200两侧的鳍上形成有源漏区220，反熔丝介质层1302形成在源漏区220所在的鳍的表面上，参考图8和8A所示。
在一些实施例中，具体的，步骤S103包括如下步骤：
首先，在鳍110的表面上沉积介质材料层130，以形成栅介质层及反熔丝介质层，如图6和图6A所示。
可以通过ALD、PLD、MOCVD或其他合适的方法沉积合适的介质材料，鳍的整个表面上都被覆盖有介质材料，该介质材料作为栅介质层以及反熔丝介质层，优选的，该介质材料层为高k介质材料，高k介质材料和氧化硅相比，具有高介电常数的材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO。
接着，在介质材料层130上形成栅极200，如图7和图7A所示。
所述栅极200可以采用鳍式场效应晶体管形成栅极的工艺来形成，进一步可以在形成鳍式场效应晶体管栅极的同时形成，工艺兼容性好且集成度高，本实施例中，所述栅极200为多层的结构，包括金属栅极和其上的多晶硅，金属栅极可以为单层或多层结构，金属栅极的材料例如可以为Ti、TiAlx、TiN、TaNx、HfN、TiCx或TaCx或他们的叠层。具体的实施例中，可以通过ALD、溅射或分子束淀积等工艺先形成金属栅极材料，而后沉积多晶硅材料，并进行图案化，来形成包括金属栅极和多晶硅的栅极200。在该图案化工艺中，并不对介质材料层130进行刻蚀。在图案化时，可以通过刻蚀图案，使得一条 栅极连接多条鳍，形成具有多栅结构的结构，如三栅结构，多条鳍通过栅极连接起来，可以增大驱动电流，提高器件的性能。
而后，在栅极200两侧的鳍中形成源漏区220，如图7和图7A所示。
在形成源漏区220之前，通常先形成侧墙220。侧墙220可以为一层或多层结构，可以采用鳍式场效应晶体管形成侧墙的工艺来形成，进一步可以在形成鳍式场效应晶体管侧墙的同时形成。侧墙可以为氧化硅、氮化硅或氮氧化硅等介质材料，可以通过沉积侧墙材料，而后进行RIE(反应离子刻蚀)来形成。
所述源漏区220可以采用鳍式场效应晶体管形成源漏区的工艺来形成，进一步可以在形成鳍式场效应晶体管源漏区的同时形成该源漏区。可以通过离子注入的方式，根据期望的晶体管器件要求，注入p型或n型掺杂物或杂质到鳍110中，而后进行退火，以激活掺杂，从而形成源漏区。还可以通过外延生长或其他合适的方法来形成该源漏区220。则，源漏区220上的介质材料层130为反熔丝介质层1302，栅极220下的介质材料层130为栅介质层1301。
接着，在源漏区220上的介质材料层130上形成上电极1401、1402，参考8和图8A所示
上电极可以采用合适的电极材料，可以为单层或多层结构，优选的，上电极为多层的结构，可以采用与栅极相同或不同结构，至少包括金属栅极材料层1401，金属栅极材料层1401为上电极的最底层，为下部电极，在该金属栅极材料层还包括下部电极上的上部电极，上部电极可以为金属材料或其他导电材料，金属栅极材料层1401的材料例如可以为Ti、TiAlx、TiN、TaNx、HfN、TiCx或TaCx或他们的叠层。通常的形成的上电极的厚度大于栅极的厚度，以使得反熔丝结构能够承受更高的编程电压。可以在沉积合适的栅极材料之后，通过刻蚀来形成上电极，上电极可以形成在栅极的一侧或两侧的源漏区上，上电极可以与栅极平行并具有基本相同的形状。
在另一些实施例中，与以上实施例不同的是，栅介质层和反熔丝介质层 在不同的步骤中形成，以下将重点描述与上述实施例实现步骤S103不同的部分，相同部分将不再赘述，具体的，步骤S103包括如下步骤：
首先，在鳍上依次形成栅介质层以及栅极(图未示出)。
具体的，可以通过ALD、PLD、MOCVD或其他合适的方法沉积合适的介质材料，而后，可以通过ALD、溅射或分子束淀积等工艺先形成金属栅极材料，接着沉积掺杂的多晶硅材料，并进行图案化，形成栅介质层和栅极，此实施例中，栅介质层将一并被图案化。
接着，在栅极两侧的鳍上形成源漏区(图未示出)。
可以采用上述实施例中的方法形成侧墙以及源漏区。
而后，在源漏区上依次形成反熔丝介质层及上电极，参考图8和9所示。
可以在沉积合适的反熔丝介质材料和栅极材料之后，通过刻蚀来形成反熔丝介质层和上电极，上电极可以与栅极平行并具有基本相同的形状。
在上述优选的实施例中，反熔丝结构包括具有高k介质材料的反熔丝介质层以及底层为金属栅极材料层的上电极，与高k/金属栅的鳍式场效应晶体管具有很好的工艺兼容性，同时，在编程时，上电极加载高电压，在合适的电压条件下，高k栅介质材料的栅介质层击穿的同时，金属栅极也可以一同被击穿，可以进一步提高击穿性能。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种反熔丝结构，其特征在于，包括：
半导体衬底；
半导体衬底上的鳍；
鳍表面上的栅介质层以及栅极；
栅极两侧的鳍上的源漏区；
源漏区表面上的反熔丝介质层以及其上的上电极。
2.根据权利要求1所述的结构，其特征在于，所述反熔丝介质层为高k介质材料。
3.根据权利要求2所述的结构，其特征在于，所述上电极为多层结构，包括金属栅极材料层，该金属栅极材料层位于上电极的最下层。
4.根据权利要求3所述的结构，其特征在于，所述金属栅极材料层的材料为Ti、TiAlx、TiN、TaNx、HfN、TiCx或TaCx。
5.根据权利要求1-4中任一项所述的结构，其特征在于，所述栅介质层与反熔丝介质层为同一介质层。
6.一种反熔丝结构的制造方法，其特征在于，包括：
提供半导体衬底；
在衬底上形成鳍；
在鳍的表面上形成栅介质层、栅介质层上的栅极以及反熔丝介质层、反熔丝介质层之上的上电极，栅极两侧的鳍上形成有源漏区，反熔丝介质层形成在源漏区所在的鳍的表面上。
7.根据权利要求6所述的制造方法，其特征在于，所述反熔丝介质层为高k介质材料。
8.根据权利要求7所述的制造方法，其特征在于，所述上电极为多层结构，包括金属栅极材料层，该金属栅极材料层位于上电极的最下层。
9.根据权利要求6-8中任一项所述的制造方法，其特征在于，在鳍的表面上形成栅介质层、栅介质层上的栅极以及反熔丝介质层、反熔丝介质层之上的上电极的步骤包括：
在鳍的表面上沉积介质材料层，以形成栅介质层及反熔丝介质层；
在介质材料层上形成栅极；
在栅极两侧的鳍中形成源漏区；
在源漏区上的介质材料层上形成上电极。
10.根据权利要求6-8中任一项所述的制造方法，其特征在于，在鳍的表面上形成栅介质层、栅介质层上的栅极以及反熔丝介质层、反熔丝介质层之上的上电极的步骤包括：
在鳍上依次形成栅介质层以及栅极；
在栅极两侧的鳍上形成源漏区；
在源漏区上依次形成反熔丝介质层及上电极。
CN201510736500.6A 2015-11-02 2015-11-02 一种反熔丝结构及其制造方法 Active CN106653737B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510736500.6A CN106653737B (zh) 2015-11-02 2015-11-02 一种反熔丝结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510736500.6A CN106653737B (zh) 2015-11-02 2015-11-02 一种反熔丝结构及其制造方法

Publications (2)

Publication Number Publication Date
CN106653737A true CN106653737A (zh) 2017-05-10
CN106653737B CN106653737B (zh) 2019-10-15

Family

ID=58810253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510736500.6A Active CN106653737B (zh) 2015-11-02 2015-11-02 一种反熔丝结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106653737B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910316A (zh) * 2017-12-04 2018-04-13 睿力集成电路有限公司 半导体器件反熔丝结构及其写入和读取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457687B (en) * 2000-10-18 2001-10-01 Taiwan Semiconductor Mfg Programmable antifuse cell
CN103456711A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 鳍型反熔丝结构及其制造方法
CN103545291A (zh) * 2012-07-12 2014-01-29 美国博通公司 双反熔丝
CN104183643A (zh) * 2013-05-21 2014-12-03 新加坡商格罗方德半导体私人有限公司 具有抗熔丝配置的晶体管设备及其形成方法
CN104779237A (zh) * 2014-01-14 2015-07-15 美国博通公司 用于finfet技术的基于虚拟端栅极的抗熔丝器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457687B (en) * 2000-10-18 2001-10-01 Taiwan Semiconductor Mfg Programmable antifuse cell
CN103456711A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 鳍型反熔丝结构及其制造方法
CN103545291A (zh) * 2012-07-12 2014-01-29 美国博通公司 双反熔丝
CN104183643A (zh) * 2013-05-21 2014-12-03 新加坡商格罗方德半导体私人有限公司 具有抗熔丝配置的晶体管设备及其形成方法
CN104779237A (zh) * 2014-01-14 2015-07-15 美国博通公司 用于finfet技术的基于虚拟端栅极的抗熔丝器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910316A (zh) * 2017-12-04 2018-04-13 睿力集成电路有限公司 半导体器件反熔丝结构及其写入和读取方法

Also Published As

Publication number Publication date
CN106653737B (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
US10600913B2 (en) Semiconductor device and method for fabricating the same
KR102050146B1 (ko) 동시에 형성되는 저전압 및 고전압 로직 디바이스들을 구비한 비휘발성 메모리 어레이
CN107818943B (zh) 半导体装置及其制造方法
CN104037226B (zh) 具有非对称源极/漏极结构的FinFET及其制造方法
CN107492542B (zh) 半导体组件及其制造方法
CN106340521B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
TWI480982B (zh) 垂直記憶體單元
KR101707720B1 (ko) 장치, 소자 및 그 제조 방법
CN106206600B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
CN111968987B (zh) 三维存储器及其制造方法
TW201701357A (zh) 積體電路及其製造方法
WO2018059110A1 (zh) 存储器件及其制造方法及包括该存储器件的电子设备
TW201735364A (zh) 鰭式場效電晶體及其製造方法
CN113380823A (zh) 铁电存储器件及其形成方法
TWI743784B (zh) 形成三維水平ｎｏｒ記憶陣列之製程
KR102257468B1 (ko) 임베디드 메모리를 위한 트렌치 게이트 고전압 트랜지스터
WO2017133169A1 (zh) 连接有负电容的多栅FinFET及其制造方法及电子设备
US11647635B2 (en) Ferroelectric memory device and method of forming the same
CN112018184B (zh) 带铁电或负电容材料的器件及其制造方法及电子设备
TW202123461A (zh) 半導體元件及其製備方法
US20220367515A1 (en) Ferroelectric memory device and method of forming the same
CN111403406A (zh) 三维存储器及其制备方法
CN108962905B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
JP7439135B2 (ja) ３次元メモリデバイスおよびその製造方法
TW202347797A (zh) 多堆疊半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant