JPH0536648A - 半導体基板のエツチング方法及びこの方法により製造される半導体装置 - Google Patents
半導体基板のエツチング方法及びこの方法により製造される半導体装置Info
- Publication number
- JPH0536648A JPH0536648A JP18655991A JP18655991A JPH0536648A JP H0536648 A JPH0536648 A JP H0536648A JP 18655991 A JP18655991 A JP 18655991A JP 18655991 A JP18655991 A JP 18655991A JP H0536648 A JPH0536648 A JP H0536648A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor substrate
- semiconductor
- resist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明は、各半導体素子間の溝を微細化して形
成できる半導体基板のエッチング方法及びこの方法によ
り製造される半導体装置を得ることである。 【構成】電極(2) へのエッチング処理及びスパッタ処理
に対する防止材(3) を半導体基板(1) 表面に対して塗布
し、次に防止材(3) の表面上にレジスト(4) を塗布して
露光現像処理を行い、この露光現像処理された半導体基
板(1) に対して金属膜(5) を形成し、次にレジスト(4)
を剥離して防止材(3) に対するドライエッチング、次に
半導体基板(1) に対するドライエッチングを行い、そし
て、このドライエッチングの次に防止材(3) 及び金属膜
(5) の剥離を行う。かくして、各半導体素子(11)の間に
微細な溝(6) を有する半導体装置(10)が製造される。
成できる半導体基板のエッチング方法及びこの方法によ
り製造される半導体装置を得ることである。 【構成】電極(2) へのエッチング処理及びスパッタ処理
に対する防止材(3) を半導体基板(1) 表面に対して塗布
し、次に防止材(3) の表面上にレジスト(4) を塗布して
露光現像処理を行い、この露光現像処理された半導体基
板(1) に対して金属膜(5) を形成し、次にレジスト(4)
を剥離して防止材(3) に対するドライエッチング、次に
半導体基板(1) に対するドライエッチングを行い、そし
て、このドライエッチングの次に防止材(3) 及び金属膜
(5) の剥離を行う。かくして、各半導体素子(11)の間に
微細な溝(6) を有する半導体装置(10)が製造される。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓ等の化合物か
ら成る半導体基板のエッチング方法及びこの方法により
製造される半導体装置に関する。
ら成る半導体基板のエッチング方法及びこの方法により
製造される半導体装置に関する。
【０００２】
【従来の技術】かかる半導体装置にはＧａＡｓ等の化合
物から成る半導体基板を用い、この半導体基板上に半導
体素子が複数羅列して形成され、かつこれら半導体素子
が半導体チップとして分離された後の電極が形成されて
いる。このような半導体装置は半導体チップとして複数
に分離されるが、この分離のために各半導体素子間に溝
が形成される。
物から成る半導体基板を用い、この半導体基板上に半導
体素子が複数羅列して形成され、かつこれら半導体素子
が半導体チップとして分離された後の電極が形成されて
いる。このような半導体装置は半導体チップとして複数
に分離されるが、この分離のために各半導体素子間に溝
が形成される。
【０００３】この溝の形成は各半導体素子を分離しやす
いように深く形成される。この溝の形成方法はウエット
エッチング又はＳｉプロセスで適用されるフォトレジス
トマスクを用いた反応性イオンエッチング（ＲＩＥ）に
より行なわれたり、又へき開やハーフダイシングなどの
機械的な方法により行なわれている。
いように深く形成される。この溝の形成方法はウエット
エッチング又はＳｉプロセスで適用されるフォトレジス
トマスクを用いた反応性イオンエッチング（ＲＩＥ）に
より行なわれたり、又へき開やハーフダイシングなどの
機械的な方法により行なわれている。
【０００４】ところで、半導体装置は半導体基板１枚に
対して複数の半導体素子を高集積化し、より多くの半導
体素子を形成することが要求されている。この半導体素
子の高集積化を図るためには各半導体素子間の溝を微細
化することが行なわれる。
対して複数の半導体素子を高集積化し、より多くの半導
体素子を形成することが要求されている。この半導体素
子の高集積化を図るためには各半導体素子間の溝を微細
化することが行なわれる。
【０００５】しかしながら、ウエットエッチングは等方
性エッチングのために深くエッチングするに伴って溝の
幅も広がり、溝の微細化及び半導体素子を高集積化には
不適当となる。又、反応性イオンエッチングはエッチン
グ耐性に強くないので、深いエッチングの場合にマスク
が消滅する。さらに、へき開やハーフダイシングなどの
機械的な方法では溝の微細化が困難である。
性エッチングのために深くエッチングするに伴って溝の
幅も広がり、溝の微細化及び半導体素子を高集積化には
不適当となる。又、反応性イオンエッチングはエッチン
グ耐性に強くないので、深いエッチングの場合にマスク
が消滅する。さらに、へき開やハーフダイシングなどの
機械的な方法では溝の微細化が困難である。
【０００６】
【発明が解決しようとする課題】以上のようにいずれの
方法でも溝を微細化して形成することは困難である。そ
こで本発明は、各半導体素子間の溝を微細化して形成で
きる半導体基板のエッチング方法を提供することを目的
とする。又、本発明は、各半導体素子間に微細化した溝
を形成した半導体装置を提供することを目的とする。
方法でも溝を微細化して形成することは困難である。そ
こで本発明は、各半導体素子間の溝を微細化して形成で
きる半導体基板のエッチング方法を提供することを目的
とする。又、本発明は、各半導体素子間に微細化した溝
を形成した半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、表面に電極を
形成した少なくともＧａＡｓの化合物半導体基板のエッ
チング方法において、電極へのエッチング処理及びスパ
ッタ処理に対する防止材を半導体基板表面に対して塗布
する塗布工程と、この塗布工程の次に防止材の表面上に
レジストを塗布して露光現像処理を行う露光現像工程
と、この露光現像処理された半導体基板に対して金属膜
を形成する金属膜形成工程と、この金属膜形成工程の次
にレジストを剥離して防止材に対するドライエッチング
を行い、次に半導体基板に対するドライエッチングを行
うエッチング工程と、このエッチング工程の次に防止材
及び金属膜の剥離を行うレジスト除去工程と有して上記
目的を達成しようとする半導体基板のエッチング方法で
ある。
形成した少なくともＧａＡｓの化合物半導体基板のエッ
チング方法において、電極へのエッチング処理及びスパ
ッタ処理に対する防止材を半導体基板表面に対して塗布
する塗布工程と、この塗布工程の次に防止材の表面上に
レジストを塗布して露光現像処理を行う露光現像工程
と、この露光現像処理された半導体基板に対して金属膜
を形成する金属膜形成工程と、この金属膜形成工程の次
にレジストを剥離して防止材に対するドライエッチング
を行い、次に半導体基板に対するドライエッチングを行
うエッチング工程と、このエッチング工程の次に防止材
及び金属膜の剥離を行うレジスト除去工程と有して上記
目的を達成しようとする半導体基板のエッチング方法で
ある。
【０００８】又、本発明は、少なくともＧａＡｓの化合
物半導体基板に複数の半導体素子が形成されるとともに
表面上に複数の電極等が形成された半導体装置におい
て、各半導体素子の間に、電極へのエッチング及びスパ
ッタ処理に対する防止材と金属膜とより成る２層をレジ
スト層として施してドライエッチング処理を行って形成
された微細な溝を有する半導体装置である。
物半導体基板に複数の半導体素子が形成されるとともに
表面上に複数の電極等が形成された半導体装置におい
て、各半導体素子の間に、電極へのエッチング及びスパ
ッタ処理に対する防止材と金属膜とより成る２層をレジ
スト層として施してドライエッチング処理を行って形成
された微細な溝を有する半導体装置である。
【０００９】
【作用】このような手段を備えたことにより、電極への
エッチング及びスパッタ処理に対する防止材を半導体基
板表面に対して塗布し、次に防止材の表面上にレジスト
を塗布して露光現像処理を行い、この露光現像処理され
た半導体基板に対して金属膜を形成し、次にレジストを
除去して防止材に対するドライエッチングを行い、次に
半導体基板に対するドライエッチングを行い、そして、
このドライエッチングの次に防止材及び金属膜の剥離を
行う。これにより、各半導体素子の間に微細な溝を有す
る半導体装置が製造される。
エッチング及びスパッタ処理に対する防止材を半導体基
板表面に対して塗布し、次に防止材の表面上にレジスト
を塗布して露光現像処理を行い、この露光現像処理され
た半導体基板に対して金属膜を形成し、次にレジストを
除去して防止材に対するドライエッチングを行い、次に
半導体基板に対するドライエッチングを行い、そして、
このドライエッチングの次に防止材及び金属膜の剥離を
行う。これにより、各半導体素子の間に微細な溝を有す
る半導体装置が製造される。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は半導体基板のエッチング方法を示す
工程図である。半導体基板１上には図示しないが複数の
半導体素子が形成され、かつその表面には金Ａｕから成
る電極２が形成されている。この半導体基板１には各半
導体素子を分離して半導体チップとするための溝が形成
される。以下、この溝形成の工程について説明する。
工程図である。半導体基板１上には図示しないが複数の
半導体素子が形成され、かつその表面には金Ａｕから成
る電極２が形成されている。この半導体基板１には各半
導体素子を分離して半導体チップとするための溝が形成
される。以下、この溝形成の工程について説明する。
【００１２】先ず、塗布工程において半導体基板１の表
面にスピン・オン・グラス（ＳＯＧ，spin on glass ）
３が塗布される。このＳＯＧは酸化シリコンＳｉＯｘ、
窒素Ｎ、水素Ｈなど（有機物質を含むことあり）から成
るもので、電極２をエッチング及びスパッタにより処理
されないための防止材となる。次にＳＯＧ３の表面にレ
ジスト４が塗布される。
面にスピン・オン・グラス（ＳＯＧ，spin on glass ）
３が塗布される。このＳＯＧは酸化シリコンＳｉＯｘ、
窒素Ｎ、水素Ｈなど（有機物質を含むことあり）から成
るもので、電極２をエッチング及びスパッタにより処理
されないための防止材となる。次にＳＯＧ３の表面にレ
ジスト４が塗布される。
【００１３】次に露光現像工程において半導体基板１に
対して露光処理が行なわれる。この露光処理に使用され
るマスクには溝のパターンが形成されている。従って、
露光処理の後に現像処理が行なわれると、溝のパターン
に従ってレジスト４が残る。
対して露光処理が行なわれる。この露光処理に使用され
るマスクには溝のパターンが形成されている。従って、
露光処理の後に現像処理が行なわれると、溝のパターン
に従ってレジスト４が残る。
【００１４】次に露光現像処理された半導体基板１はス
パッタ処理装置の内部に配置されてスパッタ処理が行な
われ、この処理によりＳＯＧ３及びレジスト４の表面に
金属膜５が形成される。この金属膜５は例えばニッケル
Ｎｉ、チタンＴｉ、フッ化ストロンチウムＳｒＦ2 など
から成る。かくして、ＳＯＧ３及び金属膜５の２層から
成るレジスト層が形成される。この後、溝のパターンに
従った部分のレジスト４及び金属膜５が剥離される。
パッタ処理装置の内部に配置されてスパッタ処理が行な
われ、この処理によりＳＯＧ３及びレジスト４の表面に
金属膜５が形成される。この金属膜５は例えばニッケル
Ｎｉ、チタンＴｉ、フッ化ストロンチウムＳｒＦ2 など
から成る。かくして、ＳＯＧ３及び金属膜５の２層から
成るレジスト層が形成される。この後、溝のパターンに
従った部分のレジスト４及び金属膜５が剥離される。
【００１５】次にエッチング工程に移る。このエッチン
グ工程では先ずＳＯＧ３に対するエッチング処理が行な
われる。このエッチング処理はフッ酸によるウエットエ
ッチング又はＳＯＧ３と反応する反応ガスを用いてのド
ライエッチングにより行なわれる。これにより、金属膜
５をマスクとしてＳＯＧ３がエッチングされて溝のパタ
ーンに対応したパターン化が行なわれる。このエッチン
グの後に、半導体基板１に対するドライエッチングが行
なわれる。このドライエッチングは、 ＢＣｌ3 ＋Ｃｌ2 などの塩素系ガスにより半導体基板１をエッチングす
る。このエッチングにより深さ数十μｍ程度の溝６が形
成される。次に除去工程においてＳＯＧ３がフッ酸のウ
エット処理により剥離され、これに伴って金属膜５が剥
離される。
グ工程では先ずＳＯＧ３に対するエッチング処理が行な
われる。このエッチング処理はフッ酸によるウエットエ
ッチング又はＳＯＧ３と反応する反応ガスを用いてのド
ライエッチングにより行なわれる。これにより、金属膜
５をマスクとしてＳＯＧ３がエッチングされて溝のパタ
ーンに対応したパターン化が行なわれる。このエッチン
グの後に、半導体基板１に対するドライエッチングが行
なわれる。このドライエッチングは、 ＢＣｌ3 ＋Ｃｌ2 などの塩素系ガスにより半導体基板１をエッチングす
る。このエッチングにより深さ数十μｍ程度の溝６が形
成される。次に除去工程においてＳＯＧ３がフッ酸のウ
エット処理により剥離され、これに伴って金属膜５が剥
離される。
【００１６】このエッチング処理の結果、図２に示すよ
うな半導体装置１０が製造される。この半導体装置１０
は上記の如く半導体基板１に複数の半導体素子１１が羅
列されて形成されている。そして、これら半導体素子１
１の各間には、電極２へのエッチング処理及びスパッタ
処理に対する防止材としてのＳＯＧ３と金属膜５とより
成る２層をレジスト層として施してドライエッチング処
理を行って形成された微細な溝６が縦横に形成されてい
る。なお、円形内には溝６の拡大断面図を示す。
うな半導体装置１０が製造される。この半導体装置１０
は上記の如く半導体基板１に複数の半導体素子１１が羅
列されて形成されている。そして、これら半導体素子１
１の各間には、電極２へのエッチング処理及びスパッタ
処理に対する防止材としてのＳＯＧ３と金属膜５とより
成る２層をレジスト層として施してドライエッチング処
理を行って形成された微細な溝６が縦横に形成されてい
る。なお、円形内には溝６の拡大断面図を示す。
【００１７】このように上記一実施例においては、電極
２へのエッチング及びスパッタ処理を保護するＳＯＧ２
を塗布し、次にＳＯＧ３の表面上にレジスト４を塗布し
て露光現像処理を行い、この露光現像処理された半導体
基板１に対して金属膜５を形成し、次にレジスト４を除
去してＳＯＧ３に対するドライエッチング、次に半導体
基板１に対するドライエッチングを行い、次にＳＯＧ３
及び金属膜５を剥離するようにしたので、半導体装置の
製造工程の最終工程において各半導体チップを得るため
の溝６を、電極２へのエッチング及びスパッタ処理の悪
影響を受けずに形成でき、かつこの溝６を狭い幅で深さ
数十μｍ程度で深く形成できる。これにより、半導体基
板１の全体に半導体素子１１を高集積化して多くの半導
体素子１１を形成できる。又、ＳＯＧ３と金属膜５とか
ら成るレジスト層を形成するので、プラズマ耐性のよい
マスクとすることができ、かつＳＯＧ３の１層によるレ
ジストでは厚膜化するが、ＳＯＧ３及びと金属膜５の２
層とすることによりＳＯＧ３の膜厚を薄くできる。
２へのエッチング及びスパッタ処理を保護するＳＯＧ２
を塗布し、次にＳＯＧ３の表面上にレジスト４を塗布し
て露光現像処理を行い、この露光現像処理された半導体
基板１に対して金属膜５を形成し、次にレジスト４を除
去してＳＯＧ３に対するドライエッチング、次に半導体
基板１に対するドライエッチングを行い、次にＳＯＧ３
及び金属膜５を剥離するようにしたので、半導体装置の
製造工程の最終工程において各半導体チップを得るため
の溝６を、電極２へのエッチング及びスパッタ処理の悪
影響を受けずに形成でき、かつこの溝６を狭い幅で深さ
数十μｍ程度で深く形成できる。これにより、半導体基
板１の全体に半導体素子１１を高集積化して多くの半導
体素子１１を形成できる。又、ＳＯＧ３と金属膜５とか
ら成るレジスト層を形成するので、プラズマ耐性のよい
マスクとすることができ、かつＳＯＧ３の１層によるレ
ジストでは厚膜化するが、ＳＯＧ３及びと金属膜５の２
層とすることによりＳＯＧ３の膜厚を薄くできる。
【００１８】又、かかるエッチング方法により製造され
た半導体装置は微細で深い溝６が各半導体素子１１間に
形成され、各半導体素子１１をチップ化する際に容易に
分離でき、かつ各半導体素子１１間の間隔を狭めてより
多くの半導体素子１１を１枚の半導体基板１に形成でき
る。なお、本発明は上記一実施例に限定されるものでな
くその要旨を変更しない範囲で変形してもよい。
た半導体装置は微細で深い溝６が各半導体素子１１間に
形成され、各半導体素子１１をチップ化する際に容易に
分離でき、かつ各半導体素子１１間の間隔を狭めてより
多くの半導体素子１１を１枚の半導体基板１に形成でき
る。なお、本発明は上記一実施例に限定されるものでな
くその要旨を変更しない範囲で変形してもよい。
【００１９】
【発明の効果】以上詳記したように本発明によれば、各
半導体素子間の溝を微細化して形成できる半導体基板の
エッチング方法を提供できる。又、本発明によれば、各
半導体素子間に微細化した溝を形成した半導体装置を提
供できる。
半導体素子間の溝を微細化して形成できる半導体基板の
エッチング方法を提供できる。又、本発明によれば、各
半導体素子間に微細化した溝を形成した半導体装置を提
供できる。
【図１】本発明に係る半導体基板のエッチング方法の一
実施例を示す製造工程図。
実施例を示す製造工程図。
【図２】同エッチング方法により製造された半導体装置
の構成図。
の構成図。
１…半導体基板、２…電極、３…ＳＯＧ、４…レジス
ト、５…金属膜、６…溝、１０…半導体装置、１１…半
導体素子。
ト、５…金属膜、６…溝、１０…半導体装置、１１…半
導体素子。
Claims (2)
- 【請求項１】 表面に電極を形成した少なくともＧａＡ
ｓの化合物半導体基板のエッチング方法において、前記
電極へのエッチング処理及びスパッタ処理に対する防止
材を前記半導体基板表面に対して塗布する塗布工程と、
この塗布工程の次に前記防止材の表面上にレジストを塗
布して露光現像処理を行う露光現像工程と、この露光現
像処理された前記半導体基板に対して金属膜を形成する
金属膜形成工程と、この金属膜形成工程の次に前記レジ
ストを剥離して前記防止材に対するドライエッチングを
行い、次に前記半導体基板に対するドライエッチングを
行うエッチング工程と、このエッチング工程の次に前記
防止材及び前記金属膜の剥離を行うレジスト除去工程と
有することを特徴とする半導体基板のエッチング方法。 - 【請求項２】 少なくともＧａＡｓの化合物半導体基板
に複数の半導体素子が形成されるとともに表面上に複数
の電極等が形成された半導体装置において、前記各半導
体素子の間に、前記電極へのエッチング及びスパッタ処
理に対する防止材と金属膜とより成る２層をレジスト層
として施してドライエッチング処理を行って形成された
微細な溝を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18655991A JPH0536648A (ja) | 1991-07-25 | 1991-07-25 | 半導体基板のエツチング方法及びこの方法により製造される半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18655991A JPH0536648A (ja) | 1991-07-25 | 1991-07-25 | 半導体基板のエツチング方法及びこの方法により製造される半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536648A true JPH0536648A (ja) | 1993-02-12 |
Family
ID=16190649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18655991A Pending JPH0536648A (ja) | 1991-07-25 | 1991-07-25 | 半導体基板のエツチング方法及びこの方法により製造される半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536648A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956307A (en) * | 1995-03-08 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Device end method for reproducing data from disk, method for controlling rotation of disk, and reproduction clock generating device |
| WO2007126091A1 (ja) | 2006-05-01 | 2007-11-08 | Mitsubishi Chemical Corporation | エッチング方法、エッチングマスクおよびそれを用いた半導体装置の製造方法 |
| WO2009057764A1 (ja) | 2007-10-31 | 2009-05-07 | Mitsubishi Chemical Corporation | エッチング方法およびそれを用いた光／電子デバイスの製造方法 |
| JP2009135475A (ja) * | 2007-10-31 | 2009-06-18 | Mitsubishi Chemicals Corp | エッチング方法およびそれを用いた光／電子デバイスの製造方法 |
-
1991
- 1991-07-25 JP JP18655991A patent/JPH0536648A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956307A (en) * | 1995-03-08 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Device end method for reproducing data from disk, method for controlling rotation of disk, and reproduction clock generating device |
| US6069854A (en) * | 1995-03-08 | 2000-05-30 | Matsushita Electric Industrial Co., Ltd. | Disk reproducing device, a disk reproducing method, a disk rotation control method, and a regenerative clock signal generating device |
| US6304531B1 (en) | 1995-03-08 | 2001-10-16 | Matsushita Electric Industrial Co., Ltd. | Disk reproducing device a disk reproducing method a disk rotation control method and a regenerative clock signal generating device |
| US6445657B2 (en) | 1995-03-08 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Disk reproducing device, a disk reproducing method, a disk rotation control method, and a regenerative clock signal generating device |
| US6529456B2 (en) | 1995-03-08 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Disk reproducing device, a disk reproducing method, a disk rotation control method, and a regenerative clock signal generating device |
| WO2007126091A1 (ja) | 2006-05-01 | 2007-11-08 | Mitsubishi Chemical Corporation | エッチング方法、エッチングマスクおよびそれを用いた半導体装置の製造方法 |
| WO2009057764A1 (ja) | 2007-10-31 | 2009-05-07 | Mitsubishi Chemical Corporation | エッチング方法およびそれを用いた光／電子デバイスの製造方法 |
| JP2009135475A (ja) * | 2007-10-31 | 2009-06-18 | Mitsubishi Chemicals Corp | エッチング方法およびそれを用いた光／電子デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62271435A (ja) | レジストの剥離方法 | |
| US6218084B1 (en) | Method for removing photoresist layer | |
| JPH0536648A (ja) | 半導体基板のエツチング方法及びこの方法により製造される半導体装置 | |
| US6133145A (en) | Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| GB2378314A (en) | Process for forming uniform multiple contact holes | |
| JP2003188148A (ja) | 半導体装置の製造方法 | |
| US6589712B1 (en) | Method for forming a passivation layer using polyimide layer as a mask | |
| US7064081B2 (en) | Semiconductor device and method for producing the same | |
| JP3585039B2 (ja) | ホール形成方法 | |
| US20020028394A1 (en) | Method for manufacturing a membrane mask | |
| US20030008526A1 (en) | Method of forming variable oxide thicknesses across semiconductor chips | |
| JP2003060254A (ja) | マイクロデバイスの製造方法 | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH11162845A (ja) | 半導体素子のマスク製造方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPH03149819A (ja) | 半導体装置の製造方法 | |
| JPS59210644A (ja) | 半導体装置の製造方法 | |
| JP2913987B2 (ja) | 半導体装置の製造方法 | |
| JPH04250618A (ja) | 半導体装置の製造方法 | |
| JPH06112196A (ja) | 半導体装置の製造方法 | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JP2001196463A (ja) | 半導体装置の製造方法 |