JPS59210644A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59210644A JPS59210644A JP8412783A JP8412783A JPS59210644A JP S59210644 A JPS59210644 A JP S59210644A JP 8412783 A JP8412783 A JP 8412783A JP 8412783 A JP8412783 A JP 8412783A JP S59210644 A JPS59210644 A JP S59210644A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- chlorine
- reactive gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、アルミニウムまたはアルミニウム基合金に
塩素を構成元素とする反応ガスを用いて低温プラズマエ
ツチングを行う工程を経て製造された半導体装置のアル
ミニウムまたはアルミニウム基合金の腐食を防止するこ
とができる半導体装置の製造方法の改良に関する。
塩素を構成元素とする反応ガスを用いて低温プラズマエ
ツチングを行う工程を経て製造された半導体装置のアル
ミニウムまたはアルミニウム基合金の腐食を防止するこ
とができる半導体装置の製造方法の改良に関する。
（従来技術）
半導体集積回路は高密度、高集積化が進み、配線金属と
してのアルミニウム膜またはアルミニウム基合金膜（以
後、これらを配線膜と称す）の微細加工化に塩素を構成
元素とした化合物を含む反応ガスを用いた低温プラズマ
エツチング法が用いられている。
してのアルミニウム膜またはアルミニウム基合金膜（以
後、これらを配線膜と称す）の微細加工化に塩素を構成
元素とした化合物を含む反応ガスを用いた低温プラズマ
エツチング法が用いられている。
従宏、この方法では第１図に示すようにしている。この
第１図において、１は配線膜であシ、半導体ウェハ９上
に絶縁膜２を介して形成されている。この第２図の実施
例は配線膜１をエツチングして下地材料としての絶縁膜
２が露出した後（図中の３が露出した絶縁膜）配線膜厚
およびエツチングの不均一性によるエツチング残シを避
けるため、さらにエツチングを続けるいわゆるオーバエ
ツチングを行うことが一般的である。なお、５は配線膜
１上のレジスト膜、８は塩素を含むガスプラズマである
。
第１図において、１は配線膜であシ、半導体ウェハ９上
に絶縁膜２を介して形成されている。この第２図の実施
例は配線膜１をエツチングして下地材料としての絶縁膜
２が露出した後（図中の３が露出した絶縁膜）配線膜厚
およびエツチングの不均一性によるエツチング残シを避
けるため、さらにエツチングを続けるいわゆるオーバエ
ツチングを行うことが一般的である。なお、５は配線膜
１上のレジスト膜、８は塩素を含むガスプラズマである
。
この方法では、露出した下地部分と露出していない下地
部分とで塩素４の混入量を比べると、露出した絶縁膜３
の表面から数１０人の深さに亘って露出していない下地
部分の塩素に対して１０倍程度の塩素が混入する。
部分とで塩素４の混入量を比べると、露出した絶縁膜３
の表面から数１０人の深さに亘って露出していない下地
部分の塩素に対して１０倍程度の塩素が混入する。
この状態では、露出した絶縁膜３に含まれた塩素４によ
り配線膜１の腐食が起とシやすい欠点がある。
り配線膜１の腐食が起とシやすい欠点がある。
（発明の目的）
この発明は、露出した下地材料に残留している塩素によ
る配鼎膜の腐食を防止できる半導体装置の製造方法を提
供することを目的とする。
る配鼎膜の腐食を防止できる半導体装置の製造方法を提
供することを目的とする。
（発明の構成）
この発明の半導体装置の製造方法は、半導体主表面に絶
縁膜を形成し、この絶縁膜上にアルミニウムを主成分と
する配線膜を形成した後に、この配線金属を塩素を含む
反応ガスにょシ低温プラズマエツチングしてパターニン
グして、絶縁膜を露出させ、この絶縁膜の表面をフッ素
を含む反応ガスによシ低温プラズマエツチングして残留
塩素を含む表層部分を除去して配線パターンを形成する
ようにしたものである。
縁膜を形成し、この絶縁膜上にアルミニウムを主成分と
する配線膜を形成した後に、この配線金属を塩素を含む
反応ガスにょシ低温プラズマエツチングしてパターニン
グして、絶縁膜を露出させ、この絶縁膜の表面をフッ素
を含む反応ガスによシ低温プラズマエツチングして残留
塩素を含む表層部分を除去して配線パターンを形成する
ようにしたものである。
（実施例）
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第２図はその一実施例の工程
説明図である。この第２図において、第１図と同一部分
には同一符号を付して説明する。配線金属としてＡＪの
配線膜１を用い、この配線膜１のプラズマエツチングが
終了した時点から、露出した下地材料の絶縁膜としての
絶縁膜２およびそれに含まれる塩素を、フッ素１を含む
ガスプラズマでプラズマエツチングして除法したところ
の図である。
て図面に基づき説明する。第２図はその一実施例の工程
説明図である。この第２図において、第１図と同一部分
には同一符号を付して説明する。配線金属としてＡＪの
配線膜１を用い、この配線膜１のプラズマエツチングが
終了した時点から、露出した下地材料の絶縁膜としての
絶縁膜２およびそれに含まれる塩素を、フッ素１を含む
ガスプラズマでプラズマエツチングして除法したところ
の図である。
露出した絶縁膜２には１通常酸化ケイ素膜（ＳｉＯ２）
が一般的に用いらｈているので、それらと同時に塩素４
を取多除くためには、フッ素を構成元素に有する化合物
たとえＢ ＣＦ４ 、ＣＦＪ ＋０２を含む反応ガスの
プラズマを用いる。
が一般的に用いらｈているので、それらと同時に塩素４
を取多除くためには、フッ素を構成元素に有する化合物
たとえＢ ＣＦ４ 、ＣＦＪ ＋０２を含む反応ガスの
プラズマを用いる。
プラズマの条件としてガス圧を０．５Ｔｏｒｒ高周波出
力を２００Ｗ程度に保ち、ＡＩの配線膜工のドライエツ
チング後の試料を数十秒そのプラズマ中にさらすことに
よシ、酸化ケイ素膜および塩素４の除去を行える。酸化
ケイ素の除去膜厚は数十人でよい。
力を２００Ｗ程度に保ち、ＡＩの配線膜工のドライエツ
チング後の試料を数十秒そのプラズマ中にさらすことに
よシ、酸化ケイ素膜および塩素４の除去を行える。酸化
ケイ素の除去膜厚は数十人でよい。
さらに、上記フッ素を含むガスプラズマは、レジスト、
ＡＩの配線膜１は侵さないので、レジスト膜５の除去後
に行ってもよい。
ＡＩの配線膜１は侵さないので、レジスト膜５の除去後
に行ってもよい。
特に、ＡＪの配線膜１のエツチング工程を全ドライプロ
セスで行う場合、レジスト除去後にＡＩの配線膜１の表
面上に塩素４が残留するので、レジスト膜５の除去後に
上記プラズマ処理を施す方が効果がある。
セスで行う場合、レジスト除去後にＡＩの配線膜１の表
面上に塩素４が残留するので、レジスト膜５の除去後に
上記プラズマ処理を施す方が効果がある。
以上の説明は絶縁膜２が熱酸化ケイ素膜の場合の例であ
るが、ＣＶＤの酸化膜の場合はエツチングレートがより
速いため、高周波出力を下げ、エツチングレートをコン
トロールする工夫も必要である。
るが、ＣＶＤの酸化膜の場合はエツチングレートがより
速いため、高周波出力を下げ、エツチングレートをコン
トロールする工夫も必要である。
以上説明したように、第１の実施例では、露出した絶縁
膜２の表面層を一定量エッチングするため、表面層に混
入していた塩素も露出した絶縁膜２とともにエツチング
される。
膜２の表面層を一定量エッチングするため、表面層に混
入していた塩素も露出した絶縁膜２とともにエツチング
される。
このエツチングが終了したときには、下地材料に塩素が
残留していることがないため、配線膜１が残留塩素によ
って腐食されることを防止することができる利点がある
。
残留していることがないため、配線膜１が残留塩素によ
って腐食されることを防止することができる利点がある
。
第３図はこの発明の第２の実施例を説明するための図で
ある。第１の実施例では、露出した下地の絶縁膜２の、
膜厚が薄くなると、半導体装置に影響を及ぼす場合には
適当でない。
ある。第１の実施例では、露出した下地の絶縁膜２の、
膜厚が薄くなると、半導体装置に影響を及ぼす場合には
適当でない。
この場合Ａｌの配線膜１を形成する前にあらかじめ下地
の絶縁膜２上に塩素が下地の絶縁膜２に到達しない程度
の厚さく１００〜２００人程度がよい）に保護膜７を設
けておく。
の絶縁膜２上に塩素が下地の絶縁膜２に到達しない程度
の厚さく１００〜２００人程度がよい）に保護膜７を設
けておく。
この保護膜７としては、酸化ケイ素窒化ケイ素。
多結晶ケイ素などが考えられるが、保護膜７による厚膜
化分の電気特性（スレショルド電圧）の変動を避けるた
めには、訴電定数が大きくかつ絶縁物である窒化ケイ素
膜が適当である。
化分の電気特性（スレショルド電圧）の変動を避けるた
めには、訴電定数が大きくかつ絶縁物である窒化ケイ素
膜が適当である。
また、窒化ケイ素の場合構造が散型であシ、塩素４が入
シ難く、またＣＦ、によるエツチングレートも遅く、エ
ツチングを制御し易い利点がある。
シ難く、またＣＦ、によるエツチングレートも遅く、エ
ツチングを制御し易い利点がある。
Ａ／の配線膜１のプラズマエツチングが終了した後、第
１の実施例に準するごとく、保護膜７のみを選択的にエ
ツチング除去し、同時に塩素４も除去する。
１の実施例に準するごとく、保護膜７のみを選択的にエ
ツチング除去し、同時に塩素４も除去する。
以上説明したように第２の実施例では下地材料の膜減９
分を保償するような保護膜７をつけて塩素４を除去でき
るため、半導体装置に影響を及ぼすことなぐＭ膜の腐食
を防止できる効果が生じる。
分を保償するような保護膜７をつけて塩素４を除去でき
るため、半導体装置に影響を及ぼすことなぐＭ膜の腐食
を防止できる効果が生じる。
（発明の効果）
以上のように、この発明の半導体装置の製造方法によれ
ば、従来の配線膜の塩素を構成元素とする化合物を有す
る反応がスによる低温プラズマエツチングによって露出
した下地の絶縁膜内または保護膜内の残留塩素を取シ除
くようにしたので、残留塩素による配線膜の腐食を防止
するという利点がある。
ば、従来の配線膜の塩素を構成元素とする化合物を有す
る反応がスによる低温プラズマエツチングによって露出
した下地の絶縁膜内または保護膜内の残留塩素を取シ除
くようにしたので、残留塩素による配線膜の腐食を防止
するという利点がある。
第１図は従来の配線膜の低温プラズマエツチングの説明
図、第２図はこの発明の半導体装置の製造方法の一実施
例の説明図、第３図はこの発明の半導体装置の製造方法
の他の実施例の説明図である。 １・・・配線膜、２・・・絶縁膜、４・・・塩素元素、
５・・・レソスト膜、６・・・フッ素を含むガスプラズ
マ、７・・・保護膜、９・・・半導体ウェハ。 特許出願人 沖電気工業株式会社 手続補正書 昭和５昨１０月２８「 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 ８４１２７２、妬明の名
称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖
電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 別紙の通り ７、 補正の内容 １）明細書２頁９行「従来」を「従来」と訂正する。 ２）同２頁１２行「第２図」を「第１図」と訂正する。 号３）同６頁１３行「酸化ケイ素窒化ケイ素」を「酸化
ケイ素、窒化ケイ素」と訂正する。
図、第２図はこの発明の半導体装置の製造方法の一実施
例の説明図、第３図はこの発明の半導体装置の製造方法
の他の実施例の説明図である。 １・・・配線膜、２・・・絶縁膜、４・・・塩素元素、
５・・・レソスト膜、６・・・フッ素を含むガスプラズ
マ、７・・・保護膜、９・・・半導体ウェハ。 特許出願人 沖電気工業株式会社 手続補正書 昭和５昨１０月２８「 特許庁長官若杉和夫 殿 １、事件の表示 昭和５８年 特 許 願第 ８４１２７２、妬明の名
称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖
電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自
発）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 別紙の通り ７、 補正の内容 １）明細書２頁９行「従来」を「従来」と訂正する。 ２）同２頁１２行「第２図」を「第１図」と訂正する。 号３）同６頁１３行「酸化ケイ素窒化ケイ素」を「酸化
ケイ素、窒化ケイ素」と訂正する。
Claims (1)
- 半導体基板主表面に絶縁膜を形成し、この絶縁膜上ある
いは保護膜を介してアルミニウムを主成分とする配線膜
を形成した後、この配線膜を、塩素を含む反応ガスによ
り低温プラズマエツチングしてパターニングして上記絶
縁膜を露出し、前記絶縁膜の表面をフッ素を含む反応ガ
スにより低温プラズマエツチングして残留塩素を含む表
層部分を除去して配線パターンを形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8412783A JPS59210644A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8412783A JPS59210644A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59210644A true JPS59210644A (ja) | 1984-11-29 |
Family
ID=13821842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8412783A Pending JPS59210644A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59210644A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281331A (ja) * | 1986-05-29 | 1987-12-07 | Fujitsu Ltd | エツチング方法 |
| US5540812A (en) * | 1991-01-31 | 1996-07-30 | Sony Corporation | Dry etching method |
| KR100458293B1 (ko) * | 1997-12-20 | 2005-02-05 | 주식회사 하이닉스반도체 | 반도체소자의금속배선후처리방법 |
-
1983
- 1983-05-16 JP JP8412783A patent/JPS59210644A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281331A (ja) * | 1986-05-29 | 1987-12-07 | Fujitsu Ltd | エツチング方法 |
| JPH057862B2 (ja) * | 1986-05-29 | 1993-01-29 | Fujitsu Ltd | |
| US5540812A (en) * | 1991-01-31 | 1996-07-30 | Sony Corporation | Dry etching method |
| KR100458293B1 (ko) * | 1997-12-20 | 2005-02-05 | 주식회사 하이닉스반도체 | 반도체소자의금속배선후처리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| US4314874A (en) | Method for forming a fine pattern of an aluminum film | |
| JPS60116135A (ja) | エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法 | |
| US3692574A (en) | Method of forming seeding sites on a semiconductor substrate | |
| JPH06163456A (ja) | 微細金属配線形成方法 | |
| JPH09298199A (ja) | 半導体装置及びその製造方法 | |
| US6461968B1 (en) | Method for fabricating a semiconductor device | |
| US5227341A (en) | Method of manufacturing a semiconductor device using an isopropyl alcohol ashing step | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS59210644A (ja) | 半導体装置の製造方法 | |
| US5723371A (en) | Method for fabricating a thin film transistor having a taper-etched semiconductor film | |
| JPH0458167B2 (ja) | ||
| JPH07230993A (ja) | 半導体装置の配線の形成方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS6320383B2 (ja) | ||
| JPH01286330A (ja) | 半導体装置の製造方法 | |
| JPS636847A (ja) | 半導体装置の製造方法 | |
| JPH06163452A (ja) | 半導体装置の製造方法 | |
| JPS61216329A (ja) | 半導体装置の製造方法 | |
| JPS63293861A (ja) | 半導体装置の製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPS5861671A (ja) | 半導体装置の製造方法 | |
| JPH04250618A (ja) | 半導体装置の製造方法 | |
| JPH0485823A (ja) | 半導体装置の製造方法 |