CN102428546A - 改进基底中斜面蚀刻重复性的装置和方法 - Google Patents

改进基底中斜面蚀刻重复性的装置和方法 Download PDF

Info

Publication number
CN102428546A
CN102428546A CN201180002071XA CN201180002071A CN102428546A CN 102428546 A CN102428546 A CN 102428546A CN 201180002071X A CN201180002071X A CN 201180002071XA CN 201180002071 A CN201180002071 A CN 201180002071A CN 102428546 A CN102428546 A CN 102428546A
Authority
CN
China
Prior art keywords
substrate
plane
bevel edge
optical devices
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180002071XA
Other languages
English (en)
Other versions
CN102428546B (zh
Inventor
安德里亚斯·费舍尔
纽戈·希恩
弗朗西斯科·卡马戈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN102428546A publication Critical patent/CN102428546A/zh
Application granted granted Critical
Publication of CN102428546B publication Critical patent/CN102428546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明披露了一种与基底斜面蚀刻相关地实施的用于改进基底中的斜面蚀刻重复性的方法。该方法包括提供光学装置并确定所述基底斜面边缘的至少一斜面边缘特征。该方法也包括从所述至少一斜面边缘特征得到至少一补偿因数，所述至少一补偿因数与斜面蚀刻工艺参数的调整有关。该方法进一步包括使用所述至少一补偿因数实施所述斜面蚀刻。

Description

改进基底中斜面蚀刻重复性的装置和方法
背景技术
在半导体产品制造中，通过连续的沉积，蚀刻，以及抛光各层来加工基底(例如，半导体晶片)以生成半导体器件。等离子体，更具体而言，增强等离子体蚀刻和沉积经常用于这些加工步骤中。
一般来说，工艺工程师力求尽可能多的使用基底上的可用面积来制造半导体器件。由于工艺限制和其他因素，通常在基底的外缘有环形区域，在此处器件的形成认为不可靠，因此通常不试图在此处形成器件。因为加工倾向于集中在基底的内部区域，所以有机和无机材料微粒的沉积往往发生在上述环形边缘区域附近。如果沉积通过连续的加工步骤没有被去除，一些沉积的材料可能会剥落并且污染等离子体加工室和/或基底本身的内部区域。这种污染通常导致较低的基底器件产量并且可高达几个百分点。
为了减小和/或最小化在这个环形边缘区域中的沉积材料剥落和较低器件产量的可能性，工艺工程师在器件成型加工步骤之间插入一个或一个以上的斜面(bevel)蚀刻步骤。在常见的斜面蚀刻步骤中，基底的器件成型区域不采用等离子体加工。相反，使用斜面蚀刻设备在基底边缘附近形成环形等离子体以便蚀刻掉一些在基底外缘处累积的材料。通过将一个或一个以上的斜面蚀刻步骤插入到器件制造过程中，抑制了在前述的环形边缘区域的累积沉积物的过度堆积。因此，在基底环形边缘区域中的一些累积沉积物会剥落的可能性大大降低，进而导致器件产量的增加。
正如大多数围绕半导体产品制造的技术领域一样，需要在斜面蚀刻领域不断创新和改善，以适应蚀刻特征尺寸的不断变小和基底的不断变大，这导致对蚀刻工艺窗口提出了更高的要求。本发明的一个目的是改进在半导体器件制造中的斜面蚀刻工艺。
附图说明
本发明在随附附图的图形中是以实例的方式说明，但并不是以限制的方式说明，在附图中类似的参考数字表示相似的元素，并且其中：
图1A和图1B所示为样品基底斜面边缘轮廓图。
图2为根据本发明的实施方式所示的斜面边缘轮廓检测装置。
图3A和图3B为根据本发明一个或一个以上实施方式所示的表征基底斜面边缘侧面轮廓的特征技术。
图4A和图4B为根据本发明的实施方式所示的另一斜面轮廓检测装置。
图5为根据本发明的实施方式所示的另一斜面边缘轮廓检测装置。
图6为根据本发明的实施方式所示的改进基底中斜面蚀刻重复性的方法。
具体实施方式
现在将根据附图中图解的本发明的一些实施方式详细描述本发明。在下面的描述中，陈述了许多特定细节以提供对于本发明的全面理解。然而，对本领域技术人员显而易见的，本发明可在没有这些特定细节的部分或全部的情况下实行。在其他情况下，对众所周知的加工步骤和/或结构未做详细描述，以免不必要地模糊本发明。
下文描述了各种实施方式，包括方法和技术。应牢记，本发明也可涉及制品，该制品包括计算机可读介质，用于执行本发明技术的实施方式的计算机可读指令存储在其上。计算机可读介质可包括，例如半导体，磁的，光磁的，光的或其他形式的用于存数计算机可读编码的计算机可读介质。进一步，本发明还可涉及实行本发明实施方式的设备。这种设备可包括专用的和/或可编程的电路，以执行与本发明实施方式有关的任务。这种设备的实例包括通用目的计算机和/或当适当程序化时的专用计算设备，以及可包括适于执行与本发明实施方式有关的各种任务的计算机/计算设备和专用/可编程电路的组合。
本发明的实施方式涉及改进基底中斜面蚀刻重复性而不管前斜面(pre-bevel)蚀刻基底的变化程度如何的方法和设备。在本发明方面，发明人认识到使改进斜面蚀刻重复性的尝试趋向复杂化的因素与前斜面蚀刻基底可能有关于斜面边缘轮廓方面的差异的事实有关。例如，参照图1A和图1B，可以看到相较于基底150朝向边缘的更为锥形化的斜面边缘轮廓，基底100有较为方形的斜面边缘轮廓。
当在基底100和基底150上实施斜面蚀刻时，如果斜面蚀刻方法保持不变，在位置102处的斜面蚀刻率小于位置152处的斜面蚀刻率，位置102在与边缘104相距d1处，位置152也在与边缘154相距d1处。这是因为围绕在基底100外缘的环形或圆环形等离子体云或其反应副产物相较于基底150的情况能够较少的穿透基底100的中心。结果，相较于从基底150的位置152去除的沉积材料量，从基底100的位置102蚀刻或去除的沉积材料较少。
实施斜面蚀刻的一个挑战是不得不处理斜面蚀刻距离的重复性。客户要求在斜面蚀刻期间，沉积在基底外缘(斜面)上的薄膜去除率在一定范围的不同工具(tool-to-tool)，以及不同晶片(wafer-to-wafer)间是一致的，或者，换句话说，符合一定的重复性标准。例如，一些客户可能要求对于在一定变化范围内的不同工具(tool-to-tool)或不同晶片(wafer-to-wafer)所有的薄膜将被清除到距离晶片顶点一定距离，以及斜面蚀刻距离。斜面蚀刻距离重复性指的是在斜面蚀刻后，后斜面蚀刻基底对于给定工具有实质相同的斜面蚀刻距离的概念。
因此，如果从基底到基底(from substrate to substrate)，所有其他的斜面蚀刻配方参数不变，基底100的后斜面蚀刻结果将显示出，相较于基底150的点152处的去除材料量，在基底100的点102处有较少的材料去除。
在本发明的一个或一个以上的实施方式中，提供了表征基底斜面边缘轮廓和/或基底厚度的光学装置。然后，使用逻辑模块中的软件和/或硬件分析斜面边缘特征，以便得到前馈信息进而调整工艺参数。使用前馈信息调整工艺参数以便补偿从基底到基底的前斜面蚀刻变化。通过适当的工艺参数调整，能获得改进的斜面蚀刻重复性。
在一个或一个以上的实施方式中，使用包括一个或一个以上光源和传感器的光学装置确定不同基底中斜面边缘变化(包括斜面边缘形状和/或尺寸变化)。然后，该斜面边缘变化可用于确定前馈修正参数以确保从基底到基底的斜面蚀刻结果中的重复性。该修正参数包括，例如，改变斜面蚀刻时间，斜面蚀刻化学因素(chemistry)，电极间隙，RF功率水平，压力，等。
在一个实施方式中，该光学装置包括摄像头，该摄像头与基底位于同一平面上并且相切地指向基底的斜面边缘以便捕捉基底斜面边缘侧面轮廓的图像。例如，可作为前斜面蚀刻准备的一部分实施该图像捕捉。如果需要，可用合适的光源照射基底斜面边缘，如LED模块或一些其它光源。然后，分析该斜面侧面轮廓以确定前馈修正参数，确保从基底到基底的斜面蚀刻重复性。
在一个或一个以上的实施方式中，该光学装置包括放置的镜子，以便让摄像头位于基底上方，与基底共面，或除了与基底共面的其它位置，以捕捉基底斜面边缘侧面轮廓的图像。在某些系统中，可能存在摄像头以协助相对于室加工中心的基底定位和/或校正机械臂。外加一个或一个以上的镜子，可使用同一摄像头以捕捉斜面边缘的侧面轮廓图像，从而确定前馈修正参数以确保从基底到基底的斜面蚀刻重复性。
在一个或一个以上的实施方式中，该光学装置包括从远程光源照射基底斜面边缘的光纤和/或从远程摄像头捕捉斜面边缘侧面轮廓图像的光纤。以这种方式使用一个或一个以上的光纤消除了定位传感器(例如，摄像头)和/或照射光源的视线要求。
在一个或一个以上的实施方式中，该光学装置包括激光光源和传感器阵列，当激光光束被斜面边缘反弹回来时，放置的传感器接收反射光束。根据在光束入射点处的锥形化的程度，该反射光束照在传感器阵列中的特定传感器上。通过确定被激活的传感器并推断出光束的反射角，可获得关于在光束入射点处的斜面边缘锥形角的信息。然后，使用这种关于斜面边缘锥形化的信息以确定前馈修正参数，确保从基底到基底的斜面蚀刻重复性。
可使用确定基底中斜面边缘变化的其他光学装置，并且由权利要求决定的所主张的本发明不局限于本文所讨论的任何特定示例。例如，可使用两个或两个以上不同颜色和/或不同偏振角的激光器，以确定在一个或一个以上实施方式中的斜面边缘锥形化(taper)。
可参照下述图形和讨论更好地理解本发明的实施方式的特征和优势。图2为根据一个或一个以上实施方式所示的斜面边缘检测装置200的俯视图，该装置包括可选的光源202和摄像头204，如图所示。放置光源202以照射基底208的斜面边缘206，允许共面的摄像头204捕捉该斜面边缘的侧面轮廓，该轮廓如图1A和1B所示。共面摄像头204相切地(tangentially)指向基底外缘，使得摄像头204能够捕捉该斜面边缘的侧面轮廓。然后，通过逻辑模块(未显示)的软件和/或硬件分析该侧面轮廓，以确定前馈补偿因数。
图3A和图3B所示为根据本发明的一个或一个以上实施方式的简单表征方法，该方法用于确定所需的前馈修正参数以便改进从基底到基底的斜面蚀刻重复性。在图3A和图3B中显示了两个不同基底300和350的两个斜面边缘302和352的侧面轮廓图像。使用模式识别软件把基底面积从非基底面积中区别出来。通过确定由基底外缘末端已知宽度W和在离基底外缘末端的距离W处确定的基底的厚度T形成的矩形框进一步处理该图像。关于图3A，显示了具有宽度W和厚度T(a)的矩形框310。在图3B中，显示了具有宽度W和厚度T(b)的矩形框360。
然后，确定斜面边缘302的填充因数(fill factor)。填充因数(FF)的计算为矩形框310中的基底面积(A(substrate))除以矩形框310的总面积(A(frame))的比率。同样，通过矩形框360中划分的基底面积(A(substrate))除以矩形框360的总面积(A(frame))来确定斜面边缘352的填充因数。由于基底300的斜面边缘302的锥形化程度小于基底350的斜面边缘352的锥形化程度，所以与基底300的斜面边缘302有关的填充因数大于与基底350的斜面边缘352有关的填充因数。
在这种情况下，理论上认为基底350的斜面边缘352的较大程度的锥形化和圆锥形倾向于允许圆环形等离子体云周围较多的等离子体蚀刻剂朝向基底350的中心到达较深处。相反，基底300的斜面边缘302的相对不足的锥形化和更像箱子的形状倾向于允许圆环形等离子体云周围较少的等离子体蚀刻剂到达基底300的中心。因此，在所有其他参数相同的情况下，图3B中基底350上的位置354处的蚀刻速率将倾向于大于图3A中基底300上的位置304处的蚀刻速率。通过对填充因数的认知，可调整一个或一个以上的补偿因数以提高基底300上的位置304处的蚀刻速率和/或降低基底350上的位置354处的蚀刻速率，以便改进基底300和基底350之间斜面蚀刻重复性。同样，除了通过调整工艺参数来调整在位置304和354处的蚀刻速率，也可以通过调整加工时间，使得晶片300和350的蚀刻距离更具有可比性，该蚀刻距离定义为晶片顶点和在所有沉积的薄膜清楚处的晶片半径之间的长度。
应注意，图像分析的附带好处是每个基底的斜面边缘厚度(例如，T(a)和T(b))的确定。也可使用这个厚度参数来确定第二补偿因数(例如，对于电极间隙距离，RF功率，蚀刻时间，蚀刻化学因素，压力，等)，以便进一步改进基底中的斜面蚀刻重复性。
图4A和图4B所示为根据本发明的一个或一个以上实施方式的装置400，该装置获取基底斜面边缘的侧面轮廓图像，以达到得到补偿因数的目的，进而改进基底中的斜面蚀刻重复性。图4A为装置400的俯视图，而图4B为同一装置400的基底斜面边缘的直视图。
参照图4A，显示了装置400包括光源402和基底404。为了容易理解，镜子，摄像头，和附加的光源从图4A中忽略，但在图4B中清楚显示。图4A中的箭头406说明了导致图4B表现的视图方向，如果观察者的眼睛跟随箭头406的方向朝基底404的斜面边缘看去。
参照图4B，现在该视图朝向基底404的斜面边缘，基底404的定位平面在眼睛水平线上并且不在纸面。再次显示光源402。光源402照射基底404的斜面边缘，如图4A和4B所示。光源402，镜子410，镜子414，摄像头416和测量面积422在同一虚平面中(图4A中虚线420所示)。
放置在头顶上的摄像头416从光源402接收光照射。来自被照射的斜面边缘的光从镜子410,412和镜子414反射通过摄像头416接收。在这种方式下，可获取基底404斜面边缘的侧面轮廓图像。对于这种测量，光源430是关闭的。
在一个或一个以上的实施方式中，镜子414可用半透明镜来实施。在这种情况下，也可用摄像头416查看斜面边缘的上表面和/或获取该斜面的厚度。例如，可使用光源430给斜面边缘的上表面(通过从半透明镜414的反射)提供光。然后，可使用摄像头416来获取该斜面的厚度。对于这种测量，光源402是关闭的。因此，根据是光源402或430的打开，可使用摄像头406来获取斜面边缘的侧面轮廓图像或获取在斜面蚀刻完成后关于蚀刻距离的信息。
一旦获得图像，可开始分析来得到上述补偿因数。
图5所示为根据本发明的一个或一个以上的实施方式的装置502，该装置获取基底斜面边缘的侧面轮廓图像，以达到得到补偿因数，进而改进基底中的斜面蚀刻重复性的目的。放置激光光源504来反弹激光光束506离开基底510的斜面边缘508。该反射光束512照在传感器阵列520中的一个或一个以上的传感器上。有关哪个传感器接收了反射光束的信息以及有关激光光源504和传感器阵列520相对位置的信息将提供有关基底510的斜面边缘508的锥形化程度的信息。然后，可使用这个信息来得到补偿因数，进而改进从基底到基底的斜面蚀刻重复性。如果需要，对于传感器阵列520可使用具有不同波长和/或偏振的多个激光器。进一步，激光光源504和传感器阵列520的方向和位置仅是作例证的，其他的方向和位置也是可能的。
图6所示为根据本发明的一个或一个以上实施方式的方法，该方法用于获得与基底斜面边缘有关的侧面轮廓信息以及用于改进从基底到基底的斜面蚀刻重复性。在步骤602中，提供了光学装置。在步骤604中从该光学装置获得与基底斜面边缘有关的该侧面轮廓信息。在步骤606中，分析该侧面轮廓信息以生成前馈补偿数据。在步骤608中，使用该前馈补偿数据来调整工艺参数以便提供晶片中的斜面蚀刻重复性。
从上述可以看出，本发明的实施方式提供了确定基底斜面边缘的斜面形状和/或厚度，从而使前馈补偿因数的计算能够进行的方法和装置。然后使用这些补偿因数来调整一个或一个以上的斜面蚀刻工艺参数(例如斜面蚀刻时间，斜面蚀刻化学因素，电极间隙，RF功率水平，压力，等)，进而改进从基底到基底的斜面蚀刻重复性。
虽然本发明依照几个优选的实施方式来描述，但是有落在本发明的范围内的变更，交换，以及等同。虽然此处提供了各种实例，但是这些实例是说明性的并不限制本发明。例如，尽管讨论了作为一个斜面边缘特征而确定的填充因数以达到计算补偿因数的目的，但是也可使用其他特征例如斜面斜度，形状等。对于另一实例，尽管讨论了作为确定斜面边缘特征可能技术的光学摄像头和激光传感器以达到计算补偿因数的目的，但是也可使用其他技术如条纹计数。同样的，此处提供的题目是为了方便，而不能用于构成此处权利要求的范围。如果此处使用了术语“组”，这个术语具有其通常理解的数学涵义，包括零，一，或多于一。应注意，有许多实施本发明的方法和装置的替换方式。

Claims (20)

1.与基底斜面蚀刻结合实施的用于改进基底中斜面蚀刻重复性的方法，所述方法包括：
提供光学装置；
确定所述基底斜面边缘的至少一斜面边缘特征；
从所述至少一斜面边缘特征得到至少一补偿因数，所述至少一补偿因数与斜面蚀刻工艺参数的调整有关；以及
使用所述至少一补偿因数实施所述斜面蚀刻。
2.根据权利要求1所述的方法，其中所述光学装置包括与所述基底共面地设置的摄像头并且相切地指向所述斜面边缘以获得所述基底的侧面轮廓图像。
3.根据权利要求2所述的方法，其中所述至少一斜面边缘特征是填充因数。
4.根据权利要求1所述的方法，其中所述斜面蚀刻工艺参数是斜面蚀刻时间、斜面蚀刻化学因素、电极间的间隙、RF功率、RF频率和室压中的一个。
5.根据权利要求1所述的方法，其中所述光学装置包括激光光源和传感器阵列，所述传感器阵列配置成检测来自所述激光光源的从所述斜面边缘反射的反射光束。
6.根据权利要求1所述的方法，其中所述光学装置包括摄像头、光源和至少一镜子，其中设置所述摄像头与所述基底的基底平面相对成一角度。
7.根据权利要求1所述的方法，其进一步包括使用所述光学装置获得斜面边缘的厚度。
8.改进基底中斜面蚀刻重复性的设备，所述设备包括：
光学装置，其设置为确定基底斜面边缘的至少一斜面边缘特征；
逻辑模块，其从所述至少一斜面边缘特征得到至少一补偿因数，所述至少一补偿因数与斜面蚀刻工艺参数的调整有关；以及
等离子体加工室，其使用所述至少一补偿因数实施所述斜面蚀刻。
9.根据权利要求8所述的设备，其中所述光学装置包括与所述基底共面地设置的摄像头并且相切地指向所述斜面边缘以获得所述基底的侧面轮廓图像
10.根据权利要求9所述的设备，其中所述至少一斜面边缘特征是填充因数。
11.根据权利要求8所述的设备，其中所述斜面蚀刻工艺参数是斜面蚀刻时间、斜面蚀刻化学因素、电极间的间隙、RF功率、RF频率和室压中的一个。
12.根据权利要求8所述的设备，其中所述光学装置包括激光光源和传感器阵列，所述传感器阵列配置成检测来自所述激光光源的从所述斜面边缘反射的反射光束
13.根据权利要求8所述的设备，其中所述光学装置包括摄像头、光源和至少一镜子，其中设置所述摄像头与所述基底的基底平面相对成一角度。
14.根据权利要求8所述的设备，其进一步包括使用所述光学装置获得斜面边缘的厚度
15.与基底斜面蚀刻结合实施的用于改进基底中斜面蚀刻重复性的方法，所述方法包括：
提供光学装置；
确定所述基底斜面边缘的至少一斜面边缘特征，所述至少一斜面边缘特征包括斜面边缘厚度，该厚度在离所述基底边缘预定距离处测量。
从所述至少一斜面边缘特征得到至少一补偿因数，所述至少一补偿因数与斜面蚀刻工艺参数的调整有关；以及
使用所述至少一补偿因数实施所述斜面蚀刻。
16.根据权利要求15所述的方法，其中所述光学装置包括与所述基底共面地放置的摄像头并且相切地指向所述斜面边缘以获得所述基底的侧面轮廓图像。
17.根据权利要求16所述的方法，其中所述至少一斜面边缘特征是填充因数
18.根据权利要求15所述的方法，其中所述斜面蚀刻工艺参数是斜面蚀刻时间、斜面蚀刻化学因素、电极间的电极间隙、RF功率、RF频率和室压中的一个。
19.根据权利要求15所述的方法，其中所述光学装置包括激光光源和传感器阵列，所述传感器阵列配置成检测来自所述激光光源的从所述斜面边缘反射的反射光束。
20.根据权利要求15所述的方法，其中所述光学装置包括摄像头、光源和至少一镜子，其中设置所述摄像头与所述基底的基底平面相对成一角度。
CN201180002071.XA 2009-05-22 2010-05-04 改进基底中斜面蚀刻重复性的装置和方法 Active CN102428546B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/471,297 2009-05-22
US12/471,297 US7977123B2 (en) 2009-05-22 2009-05-22 Arrangements and methods for improving bevel etch repeatability among substrates
PCT/IB2010/051945 WO2010133989A2 (en) 2009-05-22 2010-05-04 Arrangements and methods for improving bevel etch repeatability among substrates

Publications (2)

Publication Number Publication Date
CN102428546A true CN102428546A (zh) 2012-04-25
CN102428546B CN102428546B (zh) 2016-04-20

Family

ID=43124827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180002071.XA Active CN102428546B (zh) 2009-05-22 2010-05-04 改进基底中斜面蚀刻重复性的装置和方法

Country Status (7)

Country Link
US (2) US7977123B2 (zh)
JP (1) JP5629762B2 (zh)
KR (1) KR101730668B1 (zh)
CN (1) CN102428546B (zh)
SG (1) SG175789A1 (zh)
TW (1) TWI515785B (zh)
WO (1) WO2010133989A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794468A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种晶边刻蚀方法
CN104253071A (zh) * 2013-06-26 2014-12-31 诺发系统公司 有集成工艺边缘成像和计量系统的电镀和电填充后系统
CN104916561A (zh) * 2014-03-12 2015-09-16 晶元光电股份有限公司 管芯检测方法
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937634B2 (en) 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
JP2016115738A (ja) * 2014-12-12 2016-06-23 東京エレクトロン株式会社 エッチング処理方法及びベベルエッチング装置
US9633862B2 (en) 2015-08-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
NL2019007A (en) * 2016-06-13 2017-12-20 Asml Netherlands Bv Methods and apparatus for determining the position of a target structure on a substrate, methods and apparatus for determining the position of a substrate
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
CN113905529B (zh) * 2021-10-15 2023-08-18 信丰迅捷兴电路科技有限公司 一种led电路板的gerber设计方法及其生产工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043326A1 (en) * 2000-04-05 2001-11-22 Hideki Ina Foreign substance inspecting method and apparatus, and exposure apparatus using this inspecting apparatus
US20060185792A1 (en) * 2005-02-22 2006-08-24 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus of and substrate processing method for treating substrate with predetermined processing by supplying processing liquid to rim portion of rotating substrate
WO2009011432A1 (ja) * 2007-07-18 2009-01-22 Kobelco Research Institute, Inc. 形状測定装置，形状測定方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756318A1 (en) * 1995-07-24 1997-01-29 International Business Machines Corporation Method for real-time in-situ monitoring of a trench formation process
US5862057A (en) * 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
US6808591B1 (en) * 2001-12-12 2004-10-26 Advanced Micro Devices, Inc. Model based metal overetch control
JP2004006672A (ja) * 2002-04-19 2004-01-08 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP4169004B2 (ja) * 2002-10-18 2008-10-22 株式会社日立製作所 半導体装置の製造方法
US7340087B2 (en) * 2003-07-14 2008-03-04 Rudolph Technologies, Inc. Edge inspection
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
KR101203505B1 (ko) * 2005-04-19 2012-11-21 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치 및 기판 처리 방법
JP4890039B2 (ja) * 2006-02-02 2012-03-07 大倉インダストリー株式会社 共焦点型撮像装置
US20070211241A1 (en) * 2006-02-24 2007-09-13 Noriyuki Aizawa Optical defect inspection apparatus
US20070209684A1 (en) * 2006-03-07 2007-09-13 Applied Materials, Inc. Copper deposition chamber having integrated bevel clean with edge bevel removal detection
JP4410771B2 (ja) * 2006-04-28 2010-02-03 パナソニック株式会社 ベベルエッチング装置およびベベルエッチング方法
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
JP2008091476A (ja) * 2006-09-29 2008-04-17 Olympus Corp 外観検査装置
US7486878B2 (en) * 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
US7479236B2 (en) * 2006-09-29 2009-01-20 Lam Research Corporation Offset correction techniques for positioning substrates
JP5318784B2 (ja) * 2007-02-23 2013-10-16 ルドルフテクノロジーズ インコーポレイテッド エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法
WO2008139735A1 (ja) * 2007-05-14 2008-11-20 Nikon Corporation 表面検査装置および表面検査方法
US8257503B2 (en) * 2008-05-02 2012-09-04 Lam Research Corporation Method and apparatus for detecting plasma unconfinement
US20100018648A1 (en) * 2008-07-23 2010-01-28 Applied Marterials, Inc. Workpiece support for a plasma reactor with controlled apportionment of rf power to a process kit ring
JP4734398B2 (ja) * 2008-12-04 2011-07-27 株式会社コベルコ科研 形状測定装置，形状測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043326A1 (en) * 2000-04-05 2001-11-22 Hideki Ina Foreign substance inspecting method and apparatus, and exposure apparatus using this inspecting apparatus
US20060185792A1 (en) * 2005-02-22 2006-08-24 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus of and substrate processing method for treating substrate with predetermined processing by supplying processing liquid to rim portion of rotating substrate
WO2009011432A1 (ja) * 2007-07-18 2009-01-22 Kobelco Research Institute, Inc. 形状測定装置，形状測定方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794468A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种晶边刻蚀方法
CN104253071A (zh) * 2013-06-26 2014-12-31 诺发系统公司 有集成工艺边缘成像和计量系统的电镀和电填充后系统
US9809898B2 (en) 2013-06-26 2017-11-07 Lam Research Corporation Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems
CN104253071B (zh) * 2013-06-26 2018-01-02 诺发系统公司 有集成工艺边缘成像和计量系统的电镀和电填充后系统
US9822460B2 (en) 2014-01-21 2017-11-21 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
US10196753B2 (en) 2014-01-21 2019-02-05 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
US10407794B2 (en) 2014-01-21 2019-09-10 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
US10669644B2 (en) 2014-01-21 2020-06-02 Lam Research Corporation Methods and apparatuses for electroplating and seed layer detection
CN104916561A (zh) * 2014-03-12 2015-09-16 晶元光电股份有限公司 管芯检测方法
CN104916561B (zh) * 2014-03-12 2019-06-18 晶元光电股份有限公司 管芯检测方法
US9735035B1 (en) 2016-01-29 2017-08-15 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing
US10497592B2 (en) 2016-01-29 2019-12-03 Lam Research Corporation Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing

Also Published As

Publication number Publication date
JP5629762B2 (ja) 2014-11-26
TW201110224A (en) 2011-03-16
TWI515785B (zh) 2016-01-01
SG175789A1 (en) 2011-12-29
CN102428546B (zh) 2016-04-20
US7977123B2 (en) 2011-07-12
WO2010133989A3 (en) 2011-03-31
US20110259520A1 (en) 2011-10-27
KR20120030378A (ko) 2012-03-28
WO2010133989A2 (en) 2010-11-25
KR101730668B1 (ko) 2017-04-26
US20100297788A1 (en) 2010-11-25
JP2012527760A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
CN102428546A (zh) 改进基底中斜面蚀刻重复性的装置和方法
JP5548287B2 (ja) 基板を位置決めして検査するためのオフセット補正方法および装置
KR101433980B1 (ko) 기판의 포지셔닝을 위한 오프셋 정정 기술
TWI464825B (zh) 於處理室內設置基板所用之偏移校正技術
US20140007901A1 (en) Methods and apparatus for bevel edge cleaning in a plasma processing system
SG185251A1 (en) Wafer bow metrology arrangements and methodsthereof
US20100012838A1 (en) Inspection method and apparatus of a glass substrate for imprint
US20150029324A1 (en) Substrate inspection method, substrate manufacturing method and substrate inspection device
WO2003007327A3 (en) Shallow-angle interference process and apparatus for determining real-time etching rate
US9343348B2 (en) Substrate-product substrate combination and device and method for producing a substrate-product substrate combination
JP2004022676A (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
US9490154B2 (en) Method of aligning substrate-scale mask with substrate
CN108680344B (zh) 一种含百纳米尺寸通孔的光学高分辨率测试靶的制造方法
CN214123831U (zh) 一种边缘环高度测量装置
CN110465751A (zh) 一种晶片激光加工系统
DE102018112632B4 (de) Substrathalteranordnung und Verfahren dazu
US20230069432A1 (en) Process tool for analyzing bonded workpiece interface
TW202331926A (zh) 用於晶圓去吸附及健康監控的系統
KR20090071072A (ko) 반도체 공정 중에 발생하는 파티클의 양을 측정하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant